JP2011119865A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2011119865A JP2011119865A JP2009273787A JP2009273787A JP2011119865A JP 2011119865 A JP2011119865 A JP 2011119865A JP 2009273787 A JP2009273787 A JP 2009273787A JP 2009273787 A JP2009273787 A JP 2009273787A JP 2011119865 A JP2011119865 A JP 2011119865A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- signal
- transistor
- terminal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
Landscapes
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
【解決手段】同じ回路構成のVDD 電源系の第1、第2のレベルシフタ11、12と、VEXTQ 電源系のインバータ13と、VDD 電源系のインバータ15を具備し、第1のレベルシフタ11内の2個の入力用NMOSトランジスタTN1 、TN2 のゲート端子には、VEXTQ 電源系の入力信号INとインバータ13の出力信号を入力し、第2のレベルシフタ12内の2個の入力用NMOSトランジスタTN3 、TN4 のゲート端子には、第1のレベルシフタ11の出力ノードA2の信号とインバータ13の出力信号を入力し、第2のレベルシフタ12の出力ノードA4の信号をインバータ15により波形整形して出力信号OUT を得る。
【選択図】 図1
Description
図1は、本発明の半導体集積回路上に設けられるレベルシフト回路の一実施形態に係る構成を示す回路図である。本レベルシフト回路は、VEXTQ (外部)電源系の信号をVDD (内部)電源系の信号にレベルシフトするものであり、例えばVEXTQ <VDD であるとする。
Claims (5)
- ソース端子が第1電源系の電源電圧供給ノードに結合された第1チャネルの第1のトランジスタと、
ソース端子が第1電源系の電源電圧供給ノードに結合され、ドレイン端子が前記第1のトランジスタのゲート端子に接続され、ゲート端子が前記第1のトランジスタのドレイン端子に接続された第1チャネルの第2のトランジスタと、
ドレイン端子が前記第1のトランジスタのドレイン端子に接続され、ソース端子が接地電圧の供給ノードに接続され、ゲート端子に第2電源系の第1の信号が入力される第2チャネルの第3のトランジスタと、
ドレイン端子が前記第2のトランジスタのドレイン端子に接続され、ソース端子が接地電圧の供給ノードに接続され、ゲート端子に前記第1の信号の反転信号が入力される第2チャネルの第4のトランジスタとを含む第1のレベルシフタと、
ソース端子が第1電源系の電源電圧供給ノードに結合された第1チャネルの第5のトランジスタと、
ソース端子が第1電源系の電源電圧供給ノードに結合され、ドレイン端子が前記第5のトランジスタのゲート端子に接続され、ゲート端子が前記第5のトランジスタのドレイン端子に接続された第1チャネルの第6のトランジスタと、
ドレイン端子が前記第5のトランジスタのドレイン端子に接続され、ソース端子が接地電圧の供給ノードに接続され、ゲート端子に第2の信号が入力される第2チャネルの第7のトランジスタと、
ドレイン端子が前記第6のトランジスタのドレイン端子に接続され、ソース端子が接地電圧の供給ノードに接続され、ゲート端子に前記第2のトランジスタ及び前記第4のトランジスタの共通ドレイン端子の信号が入力される第2チャネルの第8のトランジスタとを含む第2のレベルシフタ
とを具備したことを特徴する半導体集積回路。 - 前記第2電源系の電源電圧が供給され、前記第1の信号が入力されて前記第2の信号を出力する反転回路をさらに具備したことを特徴する請求項1記載の半導体集積回路。
- 前記第1電源系の電源電圧が前記第2電源系の電源電圧よりも大きいことを特徴する請求項1記載の半導体集積回路。
- ソース端子が第1電源系の電源電圧供給ノードに接続され、ドレイン端子が前記第1のトランジスタのソース端子に接続され、ゲート端子に前記第1の信号が入力される第1チャネルの第9のトランジスタと、
ソース端子が第1電源系の電源電圧供給ノードに接続され、ドレイン端子が前記第2のトランジスタのソース端子に接続され、ゲート端子に前記第2の信号が入力される第1チャネルの第10のトランジスタと、
ソース端子が第1電源系の電源電圧供給ノードに接続され、ドレイン端子が前記第5のトランジスタのソース端子に接続され、ゲート端子に前記第2の信号が入力される第1チャネルの第11のトランジスタと、
ソース端子が第1電源系の電源電圧供給ノードに接続され、ドレイン端子が前記第6のトランジスタのソース端子に接続され、ゲート端子に前記第1の信号の正転信号が入力される第1チャネルの第10のトランジスタ
とをさらに具備したことを特徴する請求項1記載の半導体集積回路。 - 前記第2電源系の電源電圧が供給され、前記第1の信号が入力されて前記第2の信号を出力する第1の反転回路と、
前記第2電源系の電源電圧が供給され、前記第2の信号が入力されて前記第1の信号の正転信号を出力する第2の反転回路
とをさらに具備したことを特徴する請求項4記載の半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009273787A JP5361685B2 (ja) | 2009-12-01 | 2009-12-01 | 半導体集積回路 |
US12/884,533 US8558602B2 (en) | 2009-12-01 | 2010-09-17 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009273787A JP5361685B2 (ja) | 2009-12-01 | 2009-12-01 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011119865A true JP2011119865A (ja) | 2011-06-16 |
JP5361685B2 JP5361685B2 (ja) | 2013-12-04 |
Family
ID=44068409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009273787A Active JP5361685B2 (ja) | 2009-12-01 | 2009-12-01 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8558602B2 (ja) |
JP (1) | JP5361685B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013030827A (ja) * | 2011-07-26 | 2013-02-07 | Toshiba Corp | レベルシフト回路 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012128644A (ja) * | 2010-12-15 | 2012-07-05 | Toshiba Corp | メモリシステム |
JP6817081B2 (ja) * | 2017-01-17 | 2021-01-20 | エイブリック株式会社 | レベルシフト回路 |
JP2018129727A (ja) * | 2017-02-09 | 2018-08-16 | エイブリック株式会社 | レベルシフタ |
US10263621B2 (en) | 2017-03-24 | 2019-04-16 | Taiwan Semiconductor Manufacturing Company Limited | Level shifter with improved voltage difference |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06209256A (ja) * | 1993-01-12 | 1994-07-26 | Mitsubishi Electric Corp | レベル変換回路、レベル変換回路を内蔵したエミュレータ用マイクロコンピュータ、レベル変換回路を内蔵したピギーバックマイクロコンピュータ、レベル変換回路を内蔵したエミュレートシステム及びレベル変換回路を内蔵したlsiテストシステム |
JP2001326570A (ja) * | 2000-05-16 | 2001-11-22 | Toshiba Corp | レベル変換回路及び液晶駆動回路 |
JP2006101146A (ja) * | 2004-09-29 | 2006-04-13 | Ricoh Co Ltd | レベルシフト回路 |
JP2006333466A (ja) * | 2005-05-20 | 2006-12-07 | Samsung Electronics Co Ltd | 安定された遷移遅延特性を有する電圧レベル変換回路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004363843A (ja) | 2003-06-04 | 2004-12-24 | Seiko Epson Corp | 半導体集積回路 |
US20050174158A1 (en) * | 2004-02-06 | 2005-08-11 | Khan Qadeer A. | Bidirectional level shifter |
-
2009
- 2009-12-01 JP JP2009273787A patent/JP5361685B2/ja active Active
-
2010
- 2010-09-17 US US12/884,533 patent/US8558602B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06209256A (ja) * | 1993-01-12 | 1994-07-26 | Mitsubishi Electric Corp | レベル変換回路、レベル変換回路を内蔵したエミュレータ用マイクロコンピュータ、レベル変換回路を内蔵したピギーバックマイクロコンピュータ、レベル変換回路を内蔵したエミュレートシステム及びレベル変換回路を内蔵したlsiテストシステム |
JP2001326570A (ja) * | 2000-05-16 | 2001-11-22 | Toshiba Corp | レベル変換回路及び液晶駆動回路 |
JP2006101146A (ja) * | 2004-09-29 | 2006-04-13 | Ricoh Co Ltd | レベルシフト回路 |
JP2006333466A (ja) * | 2005-05-20 | 2006-12-07 | Samsung Electronics Co Ltd | 安定された遷移遅延特性を有する電圧レベル変換回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013030827A (ja) * | 2011-07-26 | 2013-02-07 | Toshiba Corp | レベルシフト回路 |
US8736346B2 (en) | 2011-07-26 | 2014-05-27 | Kabushiki Kaisha Toshiba | Level shift circuit |
Also Published As
Publication number | Publication date |
---|---|
US20110128063A1 (en) | 2011-06-02 |
JP5361685B2 (ja) | 2013-12-04 |
US8558602B2 (en) | 2013-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7505355B2 (en) | Semiconductor memory device with MOS transistors each having floating gate and control gate | |
JP5253901B2 (ja) | メモリシステム | |
JP4381278B2 (ja) | 不揮発性半導体記憶装置の制御方法 | |
US7280407B2 (en) | Semiconductor memory device including floating gates and control gates, control method for the same, and memory card including the same | |
US7274617B2 (en) | Non-volatile semiconductor memory | |
JP4709523B2 (ja) | 不揮発性半導体記憶装置 | |
JP4751035B2 (ja) | 半導体集積回路及び昇圧回路 | |
US7439782B2 (en) | Semiconductor integrated circuit device with power-on reset circuit for detecting the operating state of an analog circuit | |
JP4709524B2 (ja) | 半導体記憶装置 | |
TWI228256B (en) | Flash memory device with stable source line regardless of bit line coupling and loading effect | |
US7180789B2 (en) | Semiconductor memory device with MOS transistors, each having a floating gate and a control gate, and memory card including the same | |
US8189392B2 (en) | Page buffer circuit | |
JP5361685B2 (ja) | 半導体集積回路 | |
US7233513B2 (en) | Semiconductor memory device with MOS transistors each having floating gate and control gate | |
US6940762B2 (en) | Semiconductor memory device including MOS transistor having a floating gate and a control gate | |
US8897068B2 (en) | Semiconductor memory device | |
JP2005071422A (ja) | 不揮発性半導体記憶装置 | |
JP5337010B2 (ja) | 半導体集積回路 | |
JP2008004196A (ja) | 半導体メモリ装置 | |
JP2011146103A (ja) | 半導体記憶装置 | |
US20050270817A1 (en) | Semiconductor memory device having first and second memory cell arrays and a program method thereof | |
US20240096426A1 (en) | Semiconductor storage device | |
US20240005997A1 (en) | Semiconductor storage device | |
US20120155191A1 (en) | Semiconductor memory device | |
JP2006286033A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130903 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5361685 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |