JP2011119666A5 - 半導体基板の作製方法 - Google Patents

Claims (7)

1. 周縁部に損傷半導体領域と絶縁層とを含む凸部を有する半導体基板に対し、
   前記絶縁層を除去する第１のエッチング処理と、
   前記半導体基板に含まれる半導体材料を酸化する物質、前記酸化された半導体材料を溶解する物質、並びに前記半導体材料の酸化の速度及び前記酸化された半導体材料の溶解の速度を制御する物質、を含む混合液を用いて、未損傷の半導体領域に対して前記損傷半導体領域を選択的に除去する第２のエッチング処理と、
   前記第２のエッチング処理の後に、前記半導体基板の表面を研磨する処理と、
   を行うことを特徴とする半導体基板の作製方法。
2. 請求項１において、
   前記第２のエッチング処理は、前記未損傷の半導体領域に対する前記損傷半導体領域のエッチング選択比が２以上であることを特徴とする半導体基板の作製方法。
3. 周縁部に第１の損傷半導体領域と絶縁層とを含む凸部を有し、かつ、前記周縁部以外の領域に、前記第１の損傷半導体領域よりも薄い第２の損傷半導体領域を有する半導体基板に対し、
   前記絶縁層を除去する第１のエッチング処理と、
   前記半導体基板に含まれる半導体材料を酸化する物質、前記酸化された半導体材料を溶解する物質、並びに前記半導体材料の酸化の速度及び前記酸化された半導体材料の溶解の速度を制御する物質、を含む混合液を用いて、未損傷の半導体領域に対して前記第１の損傷半導体領域及び前記第２の損傷半導体領域を選択的に除去する第２のエッチング処理と、
   前記第２のエッチング処理の後に、前記半導体基板の表面を研磨する処理と、
   を行うことを特徴とする半導体基板の作製方法。
4. 請求項３において、
   前記第２のエッチング処理は、前記未損傷の半導体領域に対する前記第１の損傷半導体領域及び前記第２の損傷半導体領域のエッチング選択比が２以上であることを特徴とする半導体基板の作製方法。
5. 請求項３または請求項４において、
   前記第２のエッチング処理を、前記周縁部以外の領域に対する前記周縁部のエッチング選択比が２未満に低下した後に停止させることを特徴とする半導体基板の作製方法。
6. 請求項１乃至５のいずれか一において、
   前記第２のエッチング処理により、前記凸部の接平面と前記半導体基板の裏面とのなす角が０．５°以下の領域を少なくとも除去することを特徴とする半導体基板の作製方法。
7. 請求項１乃至６のいずれか一において、
   前記半導体基板に含まれる半導体材料を酸化する物質として硝酸を用い、
   前記酸化された半導体材料を溶解する物質としてフッ酸を用い、
   前記半導体材料の酸化の速度及び前記酸化された半導体材料の溶解の速度を制御する物質として酢酸を用いることを特徴とする半導体基板の作製方法。