JP2011119008A - 電鋳用原盤及びその製造方法 - Google Patents
電鋳用原盤及びその製造方法 Download PDFInfo
- Publication number
- JP2011119008A JP2011119008A JP2009277858A JP2009277858A JP2011119008A JP 2011119008 A JP2011119008 A JP 2011119008A JP 2009277858 A JP2009277858 A JP 2009277858A JP 2009277858 A JP2009277858 A JP 2009277858A JP 2011119008 A JP2011119008 A JP 2011119008A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- layer
- master
- mask
- recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D1/00—Electroforming
- C25D1/10—Moulds; Masks; Masterforms
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/74—Record carriers characterised by the form, e.g. sheet shaped to wrap around a drum
- G11B5/82—Disk carriers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/84—Processes or apparatus specially adapted for manufacturing record carriers
- G11B5/855—Coating only part of a support with a magnetic layer
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
- Y10T428/24612—Composite web or sheet
Abstract
【課題】電鋳による複製時にパターン形成不良を生じ難い電鋳用原盤を提供する。
【解決手段】凹凸パターンは、少なくとも一方の主面に導電性領域をもつ基板と、一方の主面の導電性領域上に形成された、微結晶、多結晶、アモルファスまたはその酸化物からなる凸パターン層とを有する。
【選択図】図1
【解決手段】凹凸パターンは、少なくとも一方の主面に導電性領域をもつ基板と、一方の主面の導電性領域上に形成された、微結晶、多結晶、アモルファスまたはその酸化物からなる凸パターン層とを有する。
【選択図】図1
Description
本発明は、磁気記録層表面にディスクリートトラックまたはビットパターンを有する磁気記録媒体を製造するための技術に係り、特に、ディスクリートトラック形状またはビットパターン形状を転写する樹脂スタンパを複製するためのマザースタンパを形成する際に使用される電鋳用原盤に関する。
本発明は、近年のHDDのトラック密度の向上においては、隣接トラックとの干渉という問題が顕在化している。特に記録ヘッド磁界フリンジ効果による書きにじみの低減は重要な技術課題である。記録トラック間を物理的に分離するディスクリートトラック型パターン媒体(DTR媒体)は、記録時におけるサイドイレース現象、再生時に隣接トラックの情報が混合するサイドリード現象を低減できるため、クロストラック方向の密度を高めることが可能となり、高密度磁気記録媒体として有望である。さらにビット方向にも物理的に分断したビットパターンド媒体(BPM)は、記録が室温で消失してしまう熱揺らぎ現象及び媒体ノイズを抑制できる高密度磁気記録媒体として提案されている(例えば特許文献1参照)。
DTR媒体、BPMはエッチング加工技術を用いて作製するため、製造コストの増大が危惧されている。そこで、EB(電子線)描画によって得られた微細パターンを原盤に転写し、原盤からNiスタンパを電鋳により複製し、Niスタンパを射出成形機に導入し、樹脂スタンパを射出成形にて大量作製し、その樹脂スタンパを用いたUV(紫外線硬化)インプリントでDTR媒体、BPMを作製する事を考案した。この方法は安価に大量にDTR媒体、BPMを作製できるが、記録密度の増加に伴い、パターンが微細化されてくると、原盤パターン作製時にパターンに対するLER(Line Edge Roughness)の比率が大きくなってくる。LERは記録密度増加の足かせとなっているため、LERを抑制する方法が望まれている。DTR媒体、BPM は記録再生ヘッドの位置決めをするための情報(プリアンブル、アドレス、バースト)や、記録トラックまたは記録ビットも同心円上にEB描画パターンが形成される。一方、EB描画パターンはエッチング工程を経て原盤への転写を行うが、従来、原盤に用いているSiウエハは単結晶でエッチングに異方性を持つため、同心円上のパターンに対しては結晶性の異なる個所でLERが増大してしまっていた。LER抑制にはEB描画レジストをそのまま原盤に用いることができる(例えば、特許文献2参照)が、EB描画レジストパターンをそのまま原盤として用いると、電鋳時の応力によりレジストパターンが変形してしまうため、ナノメートルオーダーのサイズ制御を行うにはレジストパターンをそのまま原盤として用いることはできない。また、パターン層にアモルファス材料を用いることで、パターンの直進性を向上させる方法が提案されているが(例えば、特許文献3参照)、アモルファス材料で微細なパターンを形成し、かつプロセスガスによるダメージ無く電鋳を行えるほどの導電性を与えられる材料探索は困難であった。
DTR媒体、BPMはエッチング加工技術を用いて作製するため、製造コストの増大が危惧されている。そこで、EB(電子線)描画によって得られた微細パターンを原盤に転写し、原盤からNiスタンパを電鋳により複製し、Niスタンパを射出成形機に導入し、樹脂スタンパを射出成形にて大量作製し、その樹脂スタンパを用いたUV(紫外線硬化)インプリントでDTR媒体、BPMを作製する事を考案した。この方法は安価に大量にDTR媒体、BPMを作製できるが、記録密度の増加に伴い、パターンが微細化されてくると、原盤パターン作製時にパターンに対するLER(Line Edge Roughness)の比率が大きくなってくる。LERは記録密度増加の足かせとなっているため、LERを抑制する方法が望まれている。DTR媒体、BPM は記録再生ヘッドの位置決めをするための情報(プリアンブル、アドレス、バースト)や、記録トラックまたは記録ビットも同心円上にEB描画パターンが形成される。一方、EB描画パターンはエッチング工程を経て原盤への転写を行うが、従来、原盤に用いているSiウエハは単結晶でエッチングに異方性を持つため、同心円上のパターンに対しては結晶性の異なる個所でLERが増大してしまっていた。LER抑制にはEB描画レジストをそのまま原盤に用いることができる(例えば、特許文献2参照)が、EB描画レジストパターンをそのまま原盤として用いると、電鋳時の応力によりレジストパターンが変形してしまうため、ナノメートルオーダーのサイズ制御を行うにはレジストパターンをそのまま原盤として用いることはできない。また、パターン層にアモルファス材料を用いることで、パターンの直進性を向上させる方法が提案されているが(例えば、特許文献3参照)、アモルファス材料で微細なパターンを形成し、かつプロセスガスによるダメージ無く電鋳を行えるほどの導電性を与えられる材料探索は困難であった。
また、DTR媒体、BPM用途の場合、光ディスクで形成するパターンの1/10以下の微細パターンを転写する必要があるが、記録密度の増加に伴いパターンを微細化していくと、原盤からNiスタンパを電鋳して複製することが困難になることがわかった。原盤に用いているSiウエハは単結晶でエッチングに異方性を持つため、矩形性の高いパターンが得られる。また、Ni電鋳膜と比べてSiウエハは硬度が高いため、原盤からNi電鋳膜(ファザースタンパ)を剥離する際、矩形性の高い場所で電鋳膜がSi原盤に引きずられてバリが発生してしまうことがわかった。また、電鋳を行うための導電化膜をスパッタ法で成膜した場合、パターン凹部より凸部の成膜速度が速いため、微細パターンの開口部がふさがれて空洞(す)が発生してしまい、原盤凹部に電鋳膜が形成されずにパターン転写不良が発生することが確認された。また、電鋳による複製時に、導電化膜と電鋳膜との密着性が弱い箇所で導電化膜が剥がれ、導電化膜分の凹凸差が発生していることが確認された。スタンパの凹凸高さムラはDTR媒体、BPM作製時にパターン形成不良を招くため、オントラックでのBER(ビットエラーレート)低下の原因となっていた。
本発明は、電鋳による複製時にパターン形成不良を生じ難い電鋳用原盤を提供することを目的とする。
本発明の電鋳用原盤は、少なくとも一方の主面に導電性領域をもつ基板と、該一方の主面上に、記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報に従って形成された、微結晶、多結晶、アモルファスまたはその酸化物からなる凸パターン層とを具備する。
本発明の電鋳用原盤の製造方法は、少なくとも一方の主面に導電性領域をもつ基板を用意し、該一方の主面上に微結晶、多結晶、アモルファスまたはその酸化物からなるパターン形成層を形成し、
該パターン形成層上にマスク層を形成し、
該マスク層上に該マスク層よりもエッチング選択性が低いEB描画レジストを塗布して、EB描画レジスト塗布層を形成し、
EB描画機で記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報をEB描画レジスト塗布層に描画し、現像することによりEB描画レジストパターンを形成し、
該EB描画レジストパターンを介して該マスク層をエッチングしてマスクパターンを形成し、
前記マスクパターンを介して、該パターン形成層をエッチングし、部分的に除去して凸パターンを形成し、
該EB描画レジストパターン、該マスクパターンをアッシングにより除去することを含む。
該パターン形成層上にマスク層を形成し、
該マスク層上に該マスク層よりもエッチング選択性が低いEB描画レジストを塗布して、EB描画レジスト塗布層を形成し、
EB描画機で記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報をEB描画レジスト塗布層に描画し、現像することによりEB描画レジストパターンを形成し、
該EB描画レジストパターンを介して該マスク層をエッチングしてマスクパターンを形成し、
前記マスクパターンを介して、該パターン形成層をエッチングし、部分的に除去して凸パターンを形成し、
該EB描画レジストパターン、該マスクパターンをアッシングにより除去することを含む。
本発明によれば、電鋳による複製時にパターン形成不良を生じ難い電鋳用原盤を提供することができる。
本発明の電鋳用原盤は、少なくとも一方の主面に記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報(プリアンブル、アドレス、バースト)に従って形成された凹凸パターンを有する電鋳用原盤であって、この凹凸パターンは、少なくとも一方の主面に導電性領域をもつ基板と、該一方の主面の導電性領域上に形成された、微結晶、多結晶、アモルファスまたはその酸化物からなる凸パターン層とを有する。
また、本発明の電鋳用原盤の製造方法は、上記電鋳用原盤を製造するための方法の一例であって、少なくとも一方の主面に導電性領域をもつ基板を用意し、一方の主面上に微結晶、多結晶、アモルファスまたはその酸化物からなるパターン形成層を形成し、
パターン形成層上にマスク層を形成し、
マスク層上に該マスク層よりもエッチング選択性が低いEB描画レジストを塗布して、EB描画レジスト塗布層を形成し、
EB描画機で記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報(プリアンブル、アドレス、バースト)をEB描画レジスト塗布層に描画し、現像することによりEB描画レジストパターンを形成し、
EB描画レジストパターンを介して該マスク層をエッチングしてマスクパターンを形成し、
マスクパターンを介して、パターン形成層をエッチングし、部分的に除去して凸パターンを形成し、
EB描画レジストパターン、マスクパターンをアッシングにより除去することを含む。
パターン形成層上にマスク層を形成し、
マスク層上に該マスク層よりもエッチング選択性が低いEB描画レジストを塗布して、EB描画レジスト塗布層を形成し、
EB描画機で記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報(プリアンブル、アドレス、バースト)をEB描画レジスト塗布層に描画し、現像することによりEB描画レジストパターンを形成し、
EB描画レジストパターンを介して該マスク層をエッチングしてマスクパターンを形成し、
マスクパターンを介して、パターン形成層をエッチングし、部分的に除去して凸パターンを形成し、
EB描画レジストパターン、マスクパターンをアッシングにより除去することを含む。
本発明によれば、凸パターン層がアモルファス、微結晶、多結晶、酸化物から実質的になるので、パターン形成層からパターニングされた場合に、単結晶Si膜からパターニングされる凸部に比べ、ラインエッジラフネス(LER)が格段に低減される。そのため、本発明の原盤は、ラインエッジラフネス(LER)が低減された凹凸パターンを持つ。また、本発明の原盤を用いることで、微細パターン転写と電鋳後の剥離ムラ抑制が可能となる。
少なくとも一方の主面に導電性領域をもつ基板は、基板上に導電層を形成することにより得られる。
凹凸パターン層は、好ましくは、SiまたはTiの微結晶、多結晶、アモルファスまたはその酸化物からなる群から選択される少なくとも1種を含むことができる。より好ましくは、その群から選択される少なくとも1種からなる。
導電性領域は、好ましくは基板の一方の主面に設けられたプラチナ、金、パラジウム、ルテニウム、及び銅の単体及びその合金からなる群から選択され得る。
以下、図面を参照し、本発明をより詳細に説明する。
図1は、本発明に係る原盤の製造方法の一例を表す図である。
(導電層形成工程)
まず、図1(a)に示したように、基板1として6インチ径のSi基板を用意し、基板1上に導電層2を形成した。Si基板は例えば結晶方位(100)とする。導電層2にはRuを用い、スパッタ法にてDC500Wのパワーを印加し, 0.6Paの圧力下で20nm成膜することができる。ここで、導電層2にはフッ素系ガスおよび酸素ガスを用いた反応性イオンエッチング(RIE)に対してエッチング耐性があるものが使用でき、電気抵抗が低い材料であればRuに限定されない。導電層の材料としては、Fe, Co, Ni, Ru, Pt, Au, Ag, Pd, Cu, Ti, Ta, W等の金属材料が挙げられる。RIE耐性があり成膜後のラフネスが低いRu, Pt, Au, Pd, Cuがより好適である。また、成膜方法は物理的蒸着法、化学的蒸着法のいずれかで行う。導電層の膜厚は2nmないし50nmが好ましい。2nm未満では均一な膜が得られない傾向があり、50nmを超えると、ラフネスが増大する傾向がある。
まず、図1(a)に示したように、基板1として6インチ径のSi基板を用意し、基板1上に導電層2を形成した。Si基板は例えば結晶方位(100)とする。導電層2にはRuを用い、スパッタ法にてDC500Wのパワーを印加し, 0.6Paの圧力下で20nm成膜することができる。ここで、導電層2にはフッ素系ガスおよび酸素ガスを用いた反応性イオンエッチング(RIE)に対してエッチング耐性があるものが使用でき、電気抵抗が低い材料であればRuに限定されない。導電層の材料としては、Fe, Co, Ni, Ru, Pt, Au, Ag, Pd, Cu, Ti, Ta, W等の金属材料が挙げられる。RIE耐性があり成膜後のラフネスが低いRu, Pt, Au, Pd, Cuがより好適である。また、成膜方法は物理的蒸着法、化学的蒸着法のいずれかで行う。導電層の膜厚は2nmないし50nmが好ましい。2nm未満では均一な膜が得られない傾向があり、50nmを超えると、ラフネスが増大する傾向がある。
(パターン層形成工程)
導電層2上にパターン形成層3を形成した。パターン形成層3にはSiを用い、スパッタ法にてDC200W, 0.6Paの条件で40nm成膜した。パターン形成層3はエッチング選択比が次に形成されるマスク層6よりも高いことが好ましい。ここで、エッチング選択が高い(あるいは低い)とは、同一のエッチング条件において、マスク層6よりエッチングレートが大きい(あるいは小さい)ことをいう。パターン形成層3のSiはマスク層6のCよりフッ素系ガスでのRIEレートが大である。パターン形成層3の膜厚は原盤10の凹凸高さとなるため、目的の凹凸高さであれば特に限定されない。導電層2上にパターン形成層3の成膜を物理的蒸着法、化学的蒸着法のいずれかで行うことによって、アモルファスSiや、微細な結晶Si(微結晶シリコン、多結晶シリコン)が得られる。また、パターン形成層3として、アモルファス材料となるSiO2などの酸化物を用いることも可能である。また、TiもSiと同様にCマスク層4よりフッ素系ガスでのRIEレートが大であり、アモルファス、微結晶、多結晶、酸化物を用いることが出来る。その結果、本発明のLERの抑制可能なパターンを得ることが出来る。
導電層2上にパターン形成層3を形成した。パターン形成層3にはSiを用い、スパッタ法にてDC200W, 0.6Paの条件で40nm成膜した。パターン形成層3はエッチング選択比が次に形成されるマスク層6よりも高いことが好ましい。ここで、エッチング選択が高い(あるいは低い)とは、同一のエッチング条件において、マスク層6よりエッチングレートが大きい(あるいは小さい)ことをいう。パターン形成層3のSiはマスク層6のCよりフッ素系ガスでのRIEレートが大である。パターン形成層3の膜厚は原盤10の凹凸高さとなるため、目的の凹凸高さであれば特に限定されない。導電層2上にパターン形成層3の成膜を物理的蒸着法、化学的蒸着法のいずれかで行うことによって、アモルファスSiや、微細な結晶Si(微結晶シリコン、多結晶シリコン)が得られる。また、パターン形成層3として、アモルファス材料となるSiO2などの酸化物を用いることも可能である。また、TiもSiと同様にCマスク層4よりフッ素系ガスでのRIEレートが大であり、アモルファス、微結晶、多結晶、酸化物を用いることが出来る。その結果、本発明のLERの抑制可能なパターンを得ることが出来る。
パターン形成層3の膜厚は作製するパターンサイズに依存するが、2nmないし50nmが好ましい。2nm未満では均一な膜が得られず、パターン高さが低いと転写後のマスクとしての効果が得られない傾向がある。本発明は電鋳用原盤は例えば数nmから100nmのパターンサイズを想定しているため、パターン形成層の厚みが50nmを超えると、アスペクト比が大きくなり、パターン倒れの原因となる傾向がある。
また、パターン凹部表面が導電層2からなれば、パターン形成層3と導電層2の間に、パターン形成層3の一部として図示しない密着層を入れても良い。密着層としてはTi, Ni, Cr等の金属材料やその合金があげられる。
(マスク層形成工程)
パターン形成層3上にマスク層6を形成した。マスク層6は、エッチング選択比がEB描画レジストより高く、Si基板よりエッチング選択比が低いことが好ましいが、マスク層の層数や材料は特に限定されない。ここで、エッチング選択比が高いとは、同一のエッチング条件において、EB描画レジストよりエッチングレートが大であることをいう。簡便にフッ素系ガスや酸素ガスでエッチングを行うには多層構造を用いることができる。ここで、マスク層5,マスク層4に、それぞれSi、Cを用いることでアスペクト比の高いマスクを作製することができる。SiとCは、例えばDC200W, 0.6Paの条件でそれぞれ3nm, 40nmを成膜する。マスク層5のSiはEB描画レジストよりフッ素系ガスでのRIEレートが大であり、マスク層4のCはマスク層5のSiより酸素ガスでのRIEレートが大である。成膜方法は物理的蒸着法、化学的蒸着法のいずれかで行う。マスク層6の厚みは2nm以下では均一な膜が得られず、50nm以上ではラフネスが増大するため、2nm以上、50nm以下が好ましいが、所望のエッチングに耐えうる厚みが必要であり、材料のエッチング選択比によって厚みを選択する。
パターン形成層3上にマスク層6を形成した。マスク層6は、エッチング選択比がEB描画レジストより高く、Si基板よりエッチング選択比が低いことが好ましいが、マスク層の層数や材料は特に限定されない。ここで、エッチング選択比が高いとは、同一のエッチング条件において、EB描画レジストよりエッチングレートが大であることをいう。簡便にフッ素系ガスや酸素ガスでエッチングを行うには多層構造を用いることができる。ここで、マスク層5,マスク層4に、それぞれSi、Cを用いることでアスペクト比の高いマスクを作製することができる。SiとCは、例えばDC200W, 0.6Paの条件でそれぞれ3nm, 40nmを成膜する。マスク層5のSiはEB描画レジストよりフッ素系ガスでのRIEレートが大であり、マスク層4のCはマスク層5のSiより酸素ガスでのRIEレートが大である。成膜方法は物理的蒸着法、化学的蒸着法のいずれかで行う。マスク層6の厚みは2nm以下では均一な膜が得られず、50nm以上ではラフネスが増大するため、2nm以上、50nm以下が好ましいが、所望のエッチングに耐えうる厚みが必要であり、材料のエッチング選択比によって厚みを選択する。
(レジストパターニング工程)
日本ゼオン社製のレジストZEP−520Aをアニソールで2倍に希釈し、0.05μmのフィルタでろ過したものを基板上にスピンコートした後、200℃で3分間プリベークして、厚さ約30nmのレジスト層を形成した。その後、電鋳時の電極部分となるエッジ部分のレジスト層を除去する(図2参照)。
日本ゼオン社製のレジストZEP−520Aをアニソールで2倍に希釈し、0.05μmのフィルタでろ過したものを基板上にスピンコートした後、200℃で3分間プリベークして、厚さ約30nmのレジスト層を形成した。その後、電鋳時の電極部分となるエッジ部分のレジスト層を除去する(図2参照)。
図2は、本発明にかかる原盤を正面から見た図を示す。
図示するように、本発明にかかる原盤10は、パターンエリアXと、ミラーエリアYと、エッジリンスエリアZの3つの領域に分けられている。
続けて、ZrO/W熱電界放射型の電子銃エミッターを有する電子ビーム描画装置15を用い、加速電圧50kVの条件で、基板上のレジストに所望のパターンを直接描画した。描画時にはサーボパターン、バーストパターン、アドレスパターン、トラックパターン(あるいはビットパターン)(図3,4参照)を形成するための信号と、描画装置のステージ駆動系(少なくとも一方向の移動軸の移動機構と回転機構とを有する、いわゆるX−θステージ駆動系)へ送る信号と、電子ビームの偏向制御信号とを同期させて発生する信号源を用いた。描画中は線速度500mm/sのCLV(Constant Linear Velocity)でステージを回転させるとともに、半径方向にもステージを移動させた。また、1回転毎に電子ビームに偏向をかけて、同心円をなすトラック領域を描画した。なお、1回転あたり7.8nmずつ送り、10周で1トラック(1アドレスビット幅に相当)を形成した。
図3に、記録トラック及び記録再生ヘッドの位置決めをするための情報を記録した凹凸パターンの一例を表す正面図、図4に、記録ビット、及び記録再生ヘッドの位置決めをするための情報凹凸パターンの一例を表す正面図を各々、示す。
上記描画パターンとして、例えば、図3に示すように、データ領域に設けられたトラックパターン11と、サーボ領域に設けられたプリアンブルアドレスパターン12、及びバーストパターン13を含むサーボ領域パターン14に対応するパターン、あるいは、図4に示すように、データ領域に設けられたビットパターン11’と、サーボ領域に設けられた例えばプリアンブルアドレスパターン12、及びバーストパターン13を含むサーボ領域パターン14に対応するパターン等が挙げられる。
続けて、現像液ZED−N50(日本ゼオン社製)に90秒間浸漬してレジストを現像した後、ZMD−B(日本ゼオン社製)に90秒間浸漬してリンスを行い、エアーブローにより乾燥させ、レジストパターニングを行い、レジストパターン7’を得る(図1(b))。
(エッチング工程)
レジストパターン7’を基にICPエッチング装置を用いてマスク層5のSiをエッチングする。例えば、プロセスガスCF4、チャンバー圧0.1Pa、アンテナ電力100、Wバイアス電力5Wとし、マスク層5のSiをエッチングして、マスクパターン5’を得る(図1(c))。続けて、マスクパターン5’を基に酸素ガスでマスク層4のCをエッチングする。例えば、プロセスガスO2、チャンバー圧0.1Paアンテナ電力100Wバイアス電力5Wとし、マスク層4のCをエッチングして、マスクパターン4’を得る。このプロセスにより、EB描画レジストパターン7’も同時に除去される(図1(d))。次にマスクパターン4’を基にパターン形成層3のSiをエッチングする。例えば、プロセスガスCF4、チャンバー圧0.1Pa、アンテナ電力100W、バイアス電力5Wとし、パターン層3のSiを部分的にエッチングして多結晶凸パターン3’を形成することができる。このプロセスにより、マスクパターン5’のSiも同時に除去される(図1(e))。
レジストパターン7’を基にICPエッチング装置を用いてマスク層5のSiをエッチングする。例えば、プロセスガスCF4、チャンバー圧0.1Pa、アンテナ電力100、Wバイアス電力5Wとし、マスク層5のSiをエッチングして、マスクパターン5’を得る(図1(c))。続けて、マスクパターン5’を基に酸素ガスでマスク層4のCをエッチングする。例えば、プロセスガスO2、チャンバー圧0.1Paアンテナ電力100Wバイアス電力5Wとし、マスク層4のCをエッチングして、マスクパターン4’を得る。このプロセスにより、EB描画レジストパターン7’も同時に除去される(図1(d))。次にマスクパターン4’を基にパターン形成層3のSiをエッチングする。例えば、プロセスガスCF4、チャンバー圧0.1Pa、アンテナ電力100W、バイアス電力5Wとし、パターン層3のSiを部分的にエッチングして多結晶凸パターン3’を形成することができる。このプロセスにより、マスクパターン5’のSiも同時に除去される(図1(e))。
(アッシング工程)
酸素ガスでICPエッチング装置を用いてマスクパターン4’のCを除去する。例えば、プロセスガスO2、チャンバー圧0.1Pa、アンテナ電力400W、バイアス電力0Wとし、マスクパターン4’のCを除去することができる。こうして、単結晶Si基板上に多結晶Siからなる凸パターンが形成され、パターン凹部表面が導電層からなる原盤を得る(図1(f))。
酸素ガスでICPエッチング装置を用いてマスクパターン4’のCを除去する。例えば、プロセスガスO2、チャンバー圧0.1Pa、アンテナ電力400W、バイアス電力0Wとし、マスクパターン4’のCを除去することができる。こうして、単結晶Si基板上に多結晶Siからなる凸パターンが形成され、パターン凹部表面が導電層からなる原盤を得る(図1(f))。
なお、Siからなる凸パターンが多結晶であることは、例えばX線回折によるロッキングカーブ測定法で容易に確認できる。
マザースタンパの製造方法
次に、図5を参照しながら、本発明の原盤を用いたマザースタンパの製造方法を説明する。
次に、図5を参照しながら、本発明の原盤を用いたマザースタンパの製造方法を説明する。
図5(a)に示すように、原盤10のエッジリンスエリアZを電極部として、これに図示しない導電リングを入れて電極とし、スルファミン酸ニッケルメッキ液(昭和化学(株)製、NS−160)に浸漬し、90分間Ni電鋳して、図5(b)に示すように、厚さ約300μmの電鋳膜21を形成する。電鋳浴条件は次の通りである。
スルファミン酸ニッケル:600g/L
ホウ酸:40g/L
界面活性剤(ラウリル硫酸ナトリウム):0.15g/L
液の温度:55℃
pH:4.0
電流密度:20A/dm2。
ホウ酸:40g/L
界面活性剤(ラウリル硫酸ナトリウム):0.15g/L
液の温度:55℃
pH:4.0
電流密度:20A/dm2。
続けて、原盤から電鋳膜を剥離する。このようにして作製したスタンパをファザースタンパ20と呼ぶ。原盤10とファザースタンパ20は電鋳面で剥がすことが出来る。その後、酸素RIE(反応性イオンエッチング)によりNiスタンパ表面のパッシベーション処理を行い、図5(c)に示すように、表面を酸化させ、酸化層を形成する。具体的には、酸素ガスを100ml/minで導入して圧力を4Paに調整したチャンバー内で100Wのパワーを印加して3分間酸素RIEを行った。その後、図5(d)に示すように、表面に導電化膜22をスパッタで成膜し、図5(e)に示すように、上記電鋳浴条件と同様の条件で電鋳して電鋳膜23を形成し、図5(f)に示すように、この電鋳膜23を導電化膜22と共にファザースタンパ20から剥離することでマザースタンパ30を得る。ファザースタンパ20とマザースタンパ30は、酸化層21を境に剥がす事ができる。
その後、裏面研磨を行う前に、スタンパの内外径打ち抜きを行う。スタンパ表面に保護膜(商品名:Silitect)を塗布した後、打ち抜き装置(SIBERT社OMICRON)にセットし、外径75mm、内径7mmのリング状金属刃をスタンパに形成されたパターンと中心が合うようにセンタリングし、打ち抜き加工を行った。打ち抜き済みのスタンパは裏面が鏡面になるように研磨した。ここでの鏡面研磨とは、光反射が可能なレベルであり、表面粗さ(Ra)はおおよそ50nm以下にすることができる。
磁気記録媒体の製造方法
続けて、図6を参照しながら、DTR媒体、BPMの製造方法を述べる。
続けて、図6を参照しながら、DTR媒体、BPMの製造方法を述べる。
まず、図1ないし図5で説明した方法で作製したNiスタンパを射出成形装置(東芝機械製)にセットし、樹脂スタンパを作製する。成形材料は日本ゼオン製環状オレフィンポリマーZEONOR 1060Rであるが、帝人化成製ポリカーボネート材AD5503でもよい。その後、図6(a)に示したように、ガラス基板31上に軟磁性層32(CoZrNb)120nm、配向制御用下地層33(Ru)20nm、強磁性記録層34(CoCrPt−SiO2)15nm、保護層35(C)15nmを順次成膜する。その上に金属層36(3〜5nm)を成膜する。金属層36に使用される金属は2P(フォトポリマー)剤との密着性が良く、図6(g)の工程でHe+N2ガスによるエッチング時に完全に剥離可能な材料である。具体的には、CoPt、Cu、Al、NiTa、Ta、Ti、Si、Cr、NiNb、及びZrTiなどである。このうち、2P剤密着性とHe−N2ガスによる剥離性のバランスが特に良いのはCoPt、Cu、Siである。
なお、2P剤とは、紫外線硬化性を持つ材料であり、モノマー、オリゴマー、重合開始剤から構成される物である。溶媒は含まない。
図6(b)に示すように、金属層36の上にスピンコート法で、フォトポリマー(2P)剤を厚さ50nmになるように塗布してUV硬化性樹脂層37を形成する。2P剤は紫外線硬化性を持つ材料であり、モノマー、オリゴマー、重合開始剤から構成される物である。例えば、モノマーをイソボルニルアクリレート(IBOA)、オリゴマーをポリウレタンジアクリレート(PUDA)、重合開始剤としてダロキュア1173とし、組成はIBOA85%、PUDA10%、重合開始剤5%としたものを用いる。その後、前記樹脂スタンパ38を用いて、UV硬化性樹脂層37にインプリントを行う(図6(c))。
続けて酸素ガスを用いて、ICPエッチング装置でインプリント残渣を除去する。例えば、プロセスガス酸素、チャンバー圧 2mTorr、Coil RFとPlaten RFをそれぞれ100 Wとし、エッチング時間30秒でインプリントプロセスで形成された残渣を除去する(図6(d))。
続けて金属層36をArガスを用いたイオンビームエッチングでエッチングする(図6(e))。この工程は必ずしも必要なわけではなく、例えばインプリント残渣除去工程(図6(d))で異方性を上げたエッチング(例えばICP条件のPlaten RFを300W程度まで大きくする)を行う事で金属層36もエッチングできるので、省略可能となる。金属層36にSiを用いた場合はCF4ガスを用いたイオンビームエッチングも使う事ができる。
インプリント残渣除去工程では、RIE(反応性イオンエッチング)でレジストの残差除去を行う。プラズマソースは、低圧で高密度プラズマが生成可能なICP(Inductively Coupled Plasma)が好適だが、ECR(Electron Cyclotron Resonance)プラズマ、一般的な並行平板型RIE装置でも構わない。2P剤は酸素ガスを用いるのが好ましい。
その後、酸素ガスを用いてICPエッチング装置で保護層35をエッチングする。プロセスガス酸素、チャンバー圧2mTorrとし、Coil RFとPlaten RFをそれぞれ100 W、エッチング時間30秒でCマスクを形成する(図6(f))。
作製したCマスク越しにHe、もしくはHe+N2(混合比1:1)、を用いてイオンビームエッチングする(図6(g))。ガスのイオン化にはECRを用いるのが好適である。例えばマイクロ波パワー800W、加速電圧1000Vで20秒間エッチングし、強磁性体記録層34の一部を分断する凹凸10nmを形成する。強磁性記録層34の残渣5nmは、He+N2曝露による効果で磁性失活した磁性失活層34’となる。
この時、同時に(図6(a))の工程で成膜した金属層36(例えばCu)を完全に除去するのがポイントとなる。次のCマスク除去工程で酸素ガスによるRIEを用いるのだが、金属層36を残した状態だと、金属層で守られたCマスクの剥離ができなくなるからである。
その後、酸素ガスを用いたRIEで、100mTorr、100W、エッチング時間30秒でCマスク剥離を行う(図6(h))。Cマスクは、酸素プラズマ処理を行うことで容易に剥離することが可能である。この時、垂直記録媒体の表面にあるカーボン保護層も剥離される。
最後にCVDで表面C保護膜39を4nm形成し(図6(i))、潤滑剤を塗布することでDTR媒体40、BPMを得る。
C保護膜は、凹凸へのカバレッジを良くするためにCVD法で成膜することが望ましいが、スパッタ法、真空蒸着法でも構わない。CVD法でC保護膜を形成した場合、sp3結合炭素を多く含むDLC膜が形成される。膜厚は2nm以下だとカバレッジが悪くなり、10nm以上だと、記録再生ヘッドと媒体との磁気スペーシングが大きくなってSNRが低下するので好ましくない。また、保護層上には、潤滑層を設けることができる。潤滑層に使用される潤滑剤としては、従来公知の材料、例えばパーフルオロポリエーテル、フッ化アルコール、フッ素化カルボン酸などを用いることができる。
単結晶Si基板に直接凹凸パターンを作製すると、エッチングに結晶異方性を持ち、同心円上に描画されたパターンに対してはパターン方向と結晶の方向が異なる個所でLERが増大するけれども、本発明では、例えば物理的蒸着法や化学的蒸着法で導電層、パターン層、マスク層を成膜し、凹凸パターンとして、Si層がアモルファスSiや、微細な結晶Si(微結晶シリコン、多結晶シリコン)を使用するため、エッチングに結晶異方性が抑制され、本発明のLERの抑制可能なパターンを得ることが出来る。
また、本発明の方式で作製した原盤を用いると、従来方式で作製した原盤を用いるより微細なパターンの電鋳が行える。
加えて本発明の方式で作製した原盤を用いると、マザースタンパ複製時の剥離ムラ抑制にも効果が見られる。本発明においてはファザースタンパが電鋳膜のみで形成されているため、例えばファザースタンパを電鋳膜と導電膜で作成した場合とは異なり、剥離ムラは起こらない。
実施例
実施例1(原盤の作成例)
図1に示した方法で原盤を作製した。導電層にRu、パターン層にSi、マスク層5にSi、マスク層4にCを用いた。作製した原盤のLERを測定したところ、3.1nmとLERの良好な原盤が得られた。ここでLERの測定は、Si基板のへき開面と45度の位置にあるトラック部のSEM(走査型電子顕微鏡)像から1um×1umの範囲でエッジラインを抽出し、エッジ変化量の3σをLERと定義した。また、X線回折を用いて、ロッキングカーブの半値幅(Δθ50)でSiの結晶配向を評価したところ、2.4度と多結晶となっていることが確認できた。
実施例1(原盤の作成例)
図1に示した方法で原盤を作製した。導電層にRu、パターン層にSi、マスク層5にSi、マスク層4にCを用いた。作製した原盤のLERを測定したところ、3.1nmとLERの良好な原盤が得られた。ここでLERの測定は、Si基板のへき開面と45度の位置にあるトラック部のSEM(走査型電子顕微鏡)像から1um×1umの範囲でエッジラインを抽出し、エッジ変化量の3σをLERと定義した。また、X線回折を用いて、ロッキングカーブの半値幅(Δθ50)でSiの結晶配向を評価したところ、2.4度と多結晶となっていることが確認できた。
比較例1(Si基板の凹凸原盤の作成例)
導電層およびパターン層を成膜せずに、マスク層を成膜し、EB描画用レジストを塗布し、パターニングを行い、Si基板に凹凸パターンを転写して原盤を作製した。
導電層およびパターン層を成膜せずに、マスク層を成膜し、EB描画用レジストを塗布し、パターニングを行い、Si基板に凹凸パターンを転写して原盤を作製した。
実施例1と同様の方法でLER測定を行ったところ、従来例はLERが6.1nmであった。また、Δθ50は0.1度と単結晶であることが確認できた。
実施例2(原盤の導電層Au, Pt, Pd, Cuの例)
実施例1と同様の方法で原盤を作製した。実施例1と同様にパターン層にSi、マスク層1にSi、マスク層2にCを用い、導電層をAu, Pt, Pd, Cuと変えて作製した。
実施例1と同様の方法で原盤を作製した。実施例1と同様にパターン層にSi、マスク層1にSi、マスク層2にCを用い、導電層をAu, Pt, Pd, Cuと変えて作製した。
これら作製した原盤を実施例1と同様の方法でLER測定を行ったところ、導電層にAuを用いた場合3.9nm、Ptを用いた場合4.0nm、Pdを用いた場合3.9nm、 Cuを用いた場合3.1nm、といずれも比較例1よりLERの改善が見られた。
また、Δθ50は、導電層にAuを用いた場合3.4度、Ptを用いた場合3.2度、Pdを用いた場合2.9度、Cuを用いた場合2.5度と、いずれも導電層を入れることによって、配向分散角度の小さな単結晶Si基板から多結晶Siに変化していることが確認できた。
実施例3(原盤の導電層がRu, Au, Pt, Pd, Cu及びファザースタンパの作成例)
実施例1と同様の方法で原盤を作製した。実施例1と同様にパターン層にSi、マスク層5Si、マスク層4にCを用い、導電層をRu, Au, Pt, Pd, Cu, Ni, Ti, Fe, Co, Ta, W, Cと変えて作製した。原盤作製後の導電装部分(図4エッジリンス部分)に4端針法で膜抵抗を測定し、導電層の膜厚と補正係数RCF(Resistivity Correction Factor)を用いて抵抗率を算出した。続けて図5の方法でファザースタンパを作製した。導電層にCを用いた場合、抵抗が高く、4端針法では抵抗値が得られず、電鋳を行うための導電性が十分には得られなかった。また、導電層にNi, Ti, Fe, Co, Ta, Wを用いた場合、抵抗率は−3乗で得られ、電鋳を行えることは確認できたが、ファザースタンパのパターンの一部に欠損が見られた。材料自体の抵抗率は低いため、原盤作製時に材料が酸化されたものと考えられる。一方、導電層にRu, Au, Pt, Pd, Cuを用いた場合、抵抗率は−4乗が得られ、電鋳による複製も可能であった。
実施例1と同様の方法で原盤を作製した。実施例1と同様にパターン層にSi、マスク層5Si、マスク層4にCを用い、導電層をRu, Au, Pt, Pd, Cu, Ni, Ti, Fe, Co, Ta, W, Cと変えて作製した。原盤作製後の導電装部分(図4エッジリンス部分)に4端針法で膜抵抗を測定し、導電層の膜厚と補正係数RCF(Resistivity Correction Factor)を用いて抵抗率を算出した。続けて図5の方法でファザースタンパを作製した。導電層にCを用いた場合、抵抗が高く、4端針法では抵抗値が得られず、電鋳を行うための導電性が十分には得られなかった。また、導電層にNi, Ti, Fe, Co, Ta, Wを用いた場合、抵抗率は−3乗で得られ、電鋳を行えることは確認できたが、ファザースタンパのパターンの一部に欠損が見られた。材料自体の抵抗率は低いため、原盤作製時に材料が酸化されたものと考えられる。一方、導電層にRu, Au, Pt, Pd, Cuを用いた場合、抵抗率は−4乗が得られ、電鋳による複製も可能であった。
実施例4(原盤(凹凸5nm、微細パターン)及びファザースタンパ)
実施例1と同様の方法で原盤を作製し、続けて図5の方法でファザースタンパを作製した。原盤の凹凸高さを5nmとし、溝幅を3nm, 7nm, 10nm, 15nm, 20nm, 25nm, 30nmと変えた原盤をそれぞれ用意した。本発明の原盤を用いた場合、溝幅3nmにおいても電鋳による複製が行えた。
実施例1と同様の方法で原盤を作製し、続けて図5の方法でファザースタンパを作製した。原盤の凹凸高さを5nmとし、溝幅を3nm, 7nm, 10nm, 15nm, 20nm, 25nm, 30nmと変えた原盤をそれぞれ用意した。本発明の原盤を用いた場合、溝幅3nmにおいても電鋳による複製が行えた。
実施例5(原盤(凹凸40nm、微細パターン)及びファザースタンパの作成例)
原盤の凹凸高さを40nmとした以外は、実施例4と同様の方法で原盤を作製し、続けて図5の方法でファザースタンパを作製した。原盤の凹凸高さは40nmとしたままで、溝幅を3nm, 7nm, 10nm, 15nm, 20nm, 25nm, 30nmと変えた原盤をそれぞれ用意した。本発明の原盤を用いた場合、凹凸高さが40nmと高くなっても、溝幅3nmのパターンで電鋳による複製が行えた。
原盤の凹凸高さを40nmとした以外は、実施例4と同様の方法で原盤を作製し、続けて図5の方法でファザースタンパを作製した。原盤の凹凸高さは40nmとしたままで、溝幅を3nm, 7nm, 10nm, 15nm, 20nm, 25nm, 30nmと変えた原盤をそれぞれ用意した。本発明の原盤を用いた場合、凹凸高さが40nmと高くなっても、溝幅3nmのパターンで電鋳による複製が行えた。
比較例2(導電層の無い原盤(導電化膜スパッタを用いた)ファザースタンパ)
比較例1の原盤に電鋳を行うための電気的特性を持たせるため、導電化膜として、Niを成膜する。その後、スルファミン酸ニッケルメッキ液に浸漬し、90分間Ni電鋳して、厚さ約300μmの電鋳膜を形成した。続けて、原盤から電鋳膜を剥離する。このようにしてファザースタンパを作製した。
比較例1の原盤に電鋳を行うための電気的特性を持たせるため、導電化膜として、Niを成膜する。その後、スルファミン酸ニッケルメッキ液に浸漬し、90分間Ni電鋳して、厚さ約300μmの電鋳膜を形成した。続けて、原盤から電鋳膜を剥離する。このようにしてファザースタンパを作製した。
原盤の凹凸高さは40nmとしたままで、溝幅を3nm, 7nm, 10nm, 15nm, 20nm, 25nm, 30nmと変えた原盤をそれぞれ用意した。溝幅20nm以下ではすが発生し、電鋳後の凹凸高さの減少が見られ電鋳による複製が行えないことが判った。
実施例4,5,比較例2で得られた結果を図7に示す。
図7は、電鋳後凹凸高さと原盤溝幅の関係を表すグラフを示す。
図中、101は実施例4,102は実施例5,103は比較例2を各々示す。
実施例6(原盤及びマザースタンパ作成例)
実施例1と同様の方法で原盤を作製し、続けて図5の方法でマザースタンパを作製した。
実施例1と同様の方法で原盤を作製し、続けて図5の方法でマザースタンパを作製した。
また、比較として比較例2のファザースタンパを酸素RIEにより表面酸化させ、表面に導電化膜をスパッタで成膜し、電鋳することでマザースタンパを得た。
マイクロマックス(ビジョンサイテック社製)による表面光学検査を行ったところ、比較例においてはパターンムラが散見された。ムラ部分をAFM(原子間力顕微鏡)で観察したところ、凹凸高さが導電化膜厚分増加していることが確認された。一方、本発明の原盤を用いたマザースタンパにおいては凹凸高さムラの無いスタンパが得られた。
実施例7(原盤及びDTR媒体の作成例)
実施例1で得られた原盤を用いてDTR媒体を作製した。原盤パターンは、トラックピッチ75nmで溝幅は25nmと同様の形状が得られていた。その後、図5の工程を経てマザースタンパを作製し、図6の工程を経てDTR媒体を作製した。成形材料は日本ゼオン製環状オレフィンポリマーZEONOR 1060Rを用いた。図6(a)に示した媒体は、ガラス基板上に軟磁性層(CoZrNb)120nm、配向制御用下地層(Ru)20nm、強磁性記録層(CoCrPt−SiO2)15nm、保護層(C)15nmを順次成膜したものを使用し、その上に2P剤との密着性を上げるための金属層としてCuを3nm成膜した。その後、図6(c)に示すように、スピンコート法で、2P剤を厚さ50nmになるように塗布し、前記樹脂スタンパを用いてUVインプリントを行った。続けて酸素ガスを用いて、図6(d)に示すように、チャンバー圧 2mTorr、Coil RFとPlaten RFをそれぞれ100Wとし、エッチング時間30秒でインプリントプロセスで形成された残渣を除去した。図6(e)に示すように、続けて金属層をArガスを用いたイオンビームエッチングでエッチングする。その後、図6(f)に示すように、酸素ガスを用いてICPエッチング装置で保護層Cをエッチングする。プロセスガス酸素、チャンバー圧2mTorrとし、Coil RFとPlaten RFをそれぞれ100W、エッチング時間30秒でCマスクを形成した。
実施例1で得られた原盤を用いてDTR媒体を作製した。原盤パターンは、トラックピッチ75nmで溝幅は25nmと同様の形状が得られていた。その後、図5の工程を経てマザースタンパを作製し、図6の工程を経てDTR媒体を作製した。成形材料は日本ゼオン製環状オレフィンポリマーZEONOR 1060Rを用いた。図6(a)に示した媒体は、ガラス基板上に軟磁性層(CoZrNb)120nm、配向制御用下地層(Ru)20nm、強磁性記録層(CoCrPt−SiO2)15nm、保護層(C)15nmを順次成膜したものを使用し、その上に2P剤との密着性を上げるための金属層としてCuを3nm成膜した。その後、図6(c)に示すように、スピンコート法で、2P剤を厚さ50nmになるように塗布し、前記樹脂スタンパを用いてUVインプリントを行った。続けて酸素ガスを用いて、図6(d)に示すように、チャンバー圧 2mTorr、Coil RFとPlaten RFをそれぞれ100Wとし、エッチング時間30秒でインプリントプロセスで形成された残渣を除去した。図6(e)に示すように、続けて金属層をArガスを用いたイオンビームエッチングでエッチングする。その後、図6(f)に示すように、酸素ガスを用いてICPエッチング装置で保護層Cをエッチングする。プロセスガス酸素、チャンバー圧2mTorrとし、Coil RFとPlaten RFをそれぞれ100W、エッチング時間30秒でCマスクを形成した。
作製したCマスク越しに、He+N2(混合比1:1)、を用いてイオンビームエッチングした(図6(g))。ガスのイオン化にはECRを用い、マイクロ波パワー800W、加速電圧1000Vで20秒間エッチングし、強磁性体記録層の一部を分断する凹凸10nmを形成した。強磁性記録層の残渣5nmは、He+N2曝露による効果で磁性失活させ、同時に(図6(a))の工程で成膜した金属層(Cu)を完全に除去した。その後、酸素ガスを用いたRIEで、100mTorr、100W、エッチング時間30秒でCマスク剥離を行い(図6(h))、 CVDで表面C保護膜を4nm形成し(図6(i))、潤滑剤を塗布することでDTR媒体を得た。
作製したDTR媒体は、トラックピッチ75nm、記録トラック幅50nm、溝幅25nmであった。潤滑剤を塗布し、HDDドライブに搭載して評価したところ、記録再生ヘッドの位置決め精度6nm、オントラックでのBERは−5乗が得られた。
実施例8(BPMの作成例)
EB描画で図3に示したパターンを描画した以外は実施例6と同様の方法でBPMを作製した。作製したBPMのビットサイズは35nm x 15nm であった。BPMはBERの定義ができないため、信号振幅強度で比較した。一方向に着磁し、ドライブへ組み込み再生波形を観察したところ、信号振幅強度200mVが得られた。記録再生ヘッド位置決め精度は6nmであった。本発明の原盤を用いることでDTR媒体と同様の作製方法でより微細なパターンとなるBPMも作製できる事が判った。
EB描画で図3に示したパターンを描画した以外は実施例6と同様の方法でBPMを作製した。作製したBPMのビットサイズは35nm x 15nm であった。BPMはBERの定義ができないため、信号振幅強度で比較した。一方向に着磁し、ドライブへ組み込み再生波形を観察したところ、信号振幅強度200mVが得られた。記録再生ヘッド位置決め精度は6nmであった。本発明の原盤を用いることでDTR媒体と同様の作製方法でより微細なパターンとなるBPMも作製できる事が判った。
1…基板、2…導電層、3…パターン形成層、4…Cマスク層、5…Siマスク層、6…マスク層、7…レジスト、10…原盤、20…ファザースタンパ、30…マザースタンパ
本発明の電鋳用原盤は、少なくとも一方の主面に導電性領域をもつ基板と、該一方の主面の導電性領域上に、記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報に従って形成された、微結晶、多結晶、アモルファスまたはその酸化物からなる2nmないし50nmの厚さを有する凸パターン層とを具備する。
本発明の電鋳用原盤の製造方法は、少なくとも一方の主面に導電性領域をもつ基板を用意し、該一方の主面の導電性領域上に微結晶、多結晶、アモルファスまたはその酸化物からなるパターン形成層を形成し、
該パターン形成層上にマスク層を形成し、
該マスク層上に該マスク層よりもエッチング選択性が低いEB描画レジストを塗布して、EB描画レジスト塗布層を形成し、
EB描画機で記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報をEB描画レジスト塗布層に描画し、現像することによりEB描画レジストパターンを形成し、
該EB描画レジストパターンを介して該マスク層をエッチングしてマスクパターンを形成し、
前記マスクパターンを介して、該パターン形成層をエッチングし、部分的に除去して2nmないし50nmの厚さを有する凸パターンを形成し、
該EB描画レジストパターン、該マスクパターンをアッシングにより除去することを含む。
該パターン形成層上にマスク層を形成し、
該マスク層上に該マスク層よりもエッチング選択性が低いEB描画レジストを塗布して、EB描画レジスト塗布層を形成し、
EB描画機で記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報をEB描画レジスト塗布層に描画し、現像することによりEB描画レジストパターンを形成し、
該EB描画レジストパターンを介して該マスク層をエッチングしてマスクパターンを形成し、
前記マスクパターンを介して、該パターン形成層をエッチングし、部分的に除去して2nmないし50nmの厚さを有する凸パターンを形成し、
該EB描画レジストパターン、該マスクパターンをアッシングにより除去することを含む。
Claims (6)
- 少なくとも一方の主面に導電性領域をもつ基板と、該一方の主面上に、記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報に従って形成された、微結晶、多結晶、アモルファスまたはその酸化物からなる凸パターン層とを具備する電鋳用原盤。
- 凹凸パターン層は、SiまたはTiの微結晶、多結晶、アモルファスまたはその酸化物からなる群から選択される少なくとも1種を含む請求項1に記載の電鋳用原盤。
- 前記導電性領域は、該基板の一方の主面に設けられたプラチナ、金、パラジウム、ルテニウム、及び銅の単体及びその合金からなる群から選択される請求項1に記載の電鋳用原盤。
- 前記導電性領域は、該基板の一方の主面に設けられた鉄、コバルト、ニッケル、チタン、タンタル、タングステンの単体及びその合金からなる群から選択される請求項1に記載の電鋳用原盤。
- 少なくとも一方の主面に導電性領域をもつ基板を用意し、該一方の主面上に微結晶、多結晶、アモルファスまたはその酸化物からなるパターン形成層を形成し、
該パターン形成層上にマスク層を形成し、
該マスク層上に該マスク層よりもエッチング選択性が低いEB描画レジストを塗布して、EB描画レジスト塗布層を形成し、
EB描画機で記録トラックもしくは記録ビット、及び記録再生ヘッドの位置決めをするための情報をEB描画レジスト塗布層に描画し、現像することによりEB描画レジストパターンを形成し、
該EB描画レジストパターンを介して該マスク層をエッチングしてマスクパターンを形成し、
前記マスクパターンを介して、該パターン形成層をエッチングし、部分的に除去して凸パターンを形成し、
該EB描画レジストパターン、該マスクパターンをアッシングにより除去することを含む電鋳用原盤の製造方法。 - 前記マスク層は、該パターン形成層上に形成された炭素マスク層と該炭素マスク層上に形成されたケイ素マスク層との積層を含む請求項4に記載の方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009277858A JP4768848B2 (ja) | 2009-12-07 | 2009-12-07 | 電鋳用原盤及びその製造方法 |
US12/950,235 US8372253B2 (en) | 2009-12-07 | 2010-11-19 | Perpendicular magnetic recording medium, method of manufacturing the same, and magnetic read/write apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009277858A JP4768848B2 (ja) | 2009-12-07 | 2009-12-07 | 電鋳用原盤及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011119008A true JP2011119008A (ja) | 2011-06-16 |
JP4768848B2 JP4768848B2 (ja) | 2011-09-07 |
Family
ID=44080942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009277858A Expired - Fee Related JP4768848B2 (ja) | 2009-12-07 | 2009-12-07 | 電鋳用原盤及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8372253B2 (ja) |
JP (1) | JP4768848B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013061656A1 (ja) * | 2011-10-28 | 2013-05-02 | 浜松ホトニクス株式会社 | 量子カスケードレーザの製造方法 |
JP2014138154A (ja) * | 2013-01-18 | 2014-07-28 | Dainippon Printing Co Ltd | テンプレート用積層基板、テンプレートブランク、ナノインプリント用テンプレート、および、テンプレート基板の再生方法、並びに、テンプレート用積層基板の製造方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180073790A (ko) * | 2016-12-22 | 2018-07-03 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
US10497567B2 (en) * | 2017-08-07 | 2019-12-03 | Applied Materials, Inc. | Method of enhanced selectivity of hard mask using plasma treatments |
JP6635219B1 (ja) * | 2019-08-20 | 2020-01-22 | ソニー株式会社 | 磁気記録媒体 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US1234567A (en) * | 1915-09-14 | 1917-07-24 | Edward J Quigley | Soft collar. |
JP2664246B2 (ja) | 1989-05-29 | 1997-10-15 | 株式会社日立製作所 | プリント基板の製造方法 |
JPH04338551A (ja) | 1991-05-15 | 1992-11-25 | Brother Ind Ltd | オリフィスプレートの製造方法 |
US5277783A (en) | 1991-05-15 | 1994-01-11 | Brother Kogyo Kabushiki Kaisha | Manufacturing method for orifice plate |
JPH11300755A (ja) | 1998-04-15 | 1999-11-02 | Seiko Epson Corp | 樹脂板製造用鋳型の製造方法及び樹脂板の製造方法 |
JP2001143331A (ja) | 1999-11-18 | 2001-05-25 | Matsushita Electric Ind Co Ltd | 光ディスク原盤及びマスタスタンパの製造方法 |
SE523309E (sv) * | 2001-06-15 | 2009-10-26 | Replisaurus Technologies Ab | Metod, elektrod och apparat för att skapa mikro- och nanostrukturer i ledande material genom mönstring med masterelektrod och elektrolyt |
JP3850718B2 (ja) | 2001-11-22 | 2006-11-29 | 株式会社東芝 | 加工方法 |
JP3969140B2 (ja) | 2002-03-20 | 2007-09-05 | セイコーエプソン株式会社 | めっき方法およびめっき品 |
CN100390886C (zh) * | 2003-09-01 | 2008-05-28 | 松下电器产业株式会社 | 光信息记录介质用母盘的制造方法、该母盘的圆盘 |
JP2005133166A (ja) | 2003-10-31 | 2005-05-26 | Tdk Corp | パターン転写用スタンパ及びその製造方法 |
JP2006077287A (ja) | 2004-09-09 | 2006-03-23 | Seiko Epson Corp | 構造体の形成方法 |
JP2009516388A (ja) * | 2005-11-18 | 2009-04-16 | レプリソールス テクノロジーズ アーベー | 多層構造の形成方法 |
JP2008093960A (ja) | 2006-10-12 | 2008-04-24 | Fujitsu Ltd | スタンパおよびスタンパの製造方法 |
JP2009084644A (ja) | 2007-09-28 | 2009-04-23 | Toshiba Corp | スタンパの製造方法およびスタンパ |
JP4686617B2 (ja) * | 2009-02-26 | 2011-05-25 | 株式会社東芝 | スタンパ作製用マスター原盤およびその製造方法並びにNiスタンパの製造方法 |
-
2009
- 2009-12-07 JP JP2009277858A patent/JP4768848B2/ja not_active Expired - Fee Related
-
2010
- 2010-11-19 US US12/950,235 patent/US8372253B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013061656A1 (ja) * | 2011-10-28 | 2013-05-02 | 浜松ホトニクス株式会社 | 量子カスケードレーザの製造方法 |
JP2013098252A (ja) * | 2011-10-28 | 2013-05-20 | Hamamatsu Photonics Kk | 量子カスケードレーザの製造方法 |
US9620921B2 (en) | 2011-10-28 | 2017-04-11 | Hamamatsu Photonics K.K. | Quantum cascade laser manufacturing method |
JP2014138154A (ja) * | 2013-01-18 | 2014-07-28 | Dainippon Printing Co Ltd | テンプレート用積層基板、テンプレートブランク、ナノインプリント用テンプレート、および、テンプレート基板の再生方法、並びに、テンプレート用積層基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20110132754A1 (en) | 2011-06-09 |
US8372253B2 (en) | 2013-02-12 |
JP4768848B2 (ja) | 2011-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4585476B2 (ja) | パターンド媒体および磁気記録装置 | |
JP4519668B2 (ja) | パターンド磁気記録媒体、パターンド磁気記録媒体作製用スタンパー、パターンド磁気記録媒体の製造方法、および磁気記録再生装置 | |
JP2006277869A (ja) | 磁気記録媒体、電子線縮小投影描画用レチクルおよび磁気記録媒体の製造方法 | |
JP5814868B2 (ja) | 磁気記録媒体の製造方法 | |
JP4768848B2 (ja) | 電鋳用原盤及びその製造方法 | |
JP2015011746A (ja) | パターン形成方法、それを用いた磁気記録媒体の製造方法、磁気記録媒体、及びスタンパーの製造方法 | |
JP5651616B2 (ja) | 磁気記録媒体、及びその製造方法 | |
JP4686617B2 (ja) | スタンパ作製用マスター原盤およびその製造方法並びにNiスタンパの製造方法 | |
JP4960483B2 (ja) | スタンパ、スタンパの製造方法、及びこれを用いた磁気記録媒体の製造方法 | |
JP4869396B2 (ja) | 電鋳用原盤、及びその製造方法 | |
US20120251655A1 (en) | Method of Manufacturing Stamper, and Stamper | |
JP2014170601A (ja) | 磁気記録媒体、その製造方法、及びスタンパーの製造方法 | |
JP5033003B2 (ja) | モールド構造体及びそれを用いたインプリント方法、並びに磁気記録媒体及びその製造方法 | |
JP2009184338A (ja) | モールド構造体、及びそれを用いたインプリント方法、並びに磁気記録媒体及びその製造方法 | |
JP4829360B2 (ja) | スタンパーの製造方法 | |
JP4742073B2 (ja) | 磁気記録媒体の製造方法 | |
JP2013200912A (ja) | 磁気記録媒体、及びその製造方法 | |
JP2008276907A (ja) | モールド構造体、及びそれを用いたインプリント方法、並びに磁気記録媒体及びその製造方法 | |
JP2015056187A (ja) | 微細パターン形成方法、剥離方法、磁気記録媒体の製造方法、磁気記録媒体、及びスタンパーの製造方法 | |
JP2009208447A (ja) | インプリント用モールド構造体、並びにインプリント方法、磁気記録媒体及びその製造方法 | |
JP2014086121A (ja) | 磁気記録媒体、及びその製造方法、磁気記録再生装置、及びスタンパーの製造方法 | |
JP5058297B2 (ja) | スタンパの製造方法 | |
JP4742074B2 (ja) | 磁気記録媒体の製造方法 | |
JP2015122133A (ja) | パターン形成方法、スタンパーの製造方法、及び磁気記録媒体の製造方法 | |
JP2008276906A (ja) | モールド構造体、及びそれを用いたインプリント方法、並びに磁気記録媒体及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110401 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110616 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |