JP2011113415A - 制御システム及びcpuユニット - Google Patents

制御システム及びcpuユニット Download PDF

Info

Publication number
JP2011113415A
JP2011113415A JP2009270775A JP2009270775A JP2011113415A JP 2011113415 A JP2011113415 A JP 2011113415A JP 2009270775 A JP2009270775 A JP 2009270775A JP 2009270775 A JP2009270775 A JP 2009270775A JP 2011113415 A JP2011113415 A JP 2011113415A
Authority
JP
Japan
Prior art keywords
data frame
line
frame
unit
conversion device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009270775A
Other languages
English (en)
Inventor
Akihiro Onozuka
明弘 小野塚
Katsuto Shimizu
勝人 清水
Yusaku Otsuka
祐策 大塚
Yukiko Tahara
由季子 田原
Masakazu Ishikawa
雅一 石川
Eiji Kobayashi
英二 小林
Wataru Sasaki
亘 笹木
Akihiro Nakano
晃博 中野
Yusuke Seki
裕介 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2009270775A priority Critical patent/JP2011113415A/ja
Priority to US12/952,470 priority patent/US20110131348A1/en
Priority to CA2722478A priority patent/CA2722478A1/en
Publication of JP2011113415A publication Critical patent/JP2011113415A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B15/00Systems controlled by a computer
    • G05B15/02Systems controlled by a computer electric

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Small-Scale Networks (AREA)
  • Safety Devices In Control Systems (AREA)
  • Selective Calling Equipment (AREA)

Abstract

【課題】可用性を向上させると共に回線異常箇所の特定を可能とする、通信装置及び制御システムを提供する。
【解決手段】プラント制御システムは、主系CPUユニットと各RIOユニットとの間に、データフレームの転送方向が互いに逆になる1系回線のループと2系回線のループを形成した。更に、主系CPUユニットに接続されるRIOユニットには反射型電気光変換装置を用いて、従系CPUユニットも接続される構成とした。この、従系CPUユニットと各RIOユニットとの間に形成される1系回線のループと2系回線のループは、主系CPUユニットと各RIOユニットとの間のループとは逆方向になっている。このようにプラント制御システムのネットワークを形成することで、一箇所に集中して発生する回線故障に対し、高い耐障害性を有するので、強力な可用性を提供できる。また、データフレームが規定時間内に到達したか否かを検証するフラグレジスタとタイマをCPUユニット内に設けることで、故障箇所の特定又は推定を確実に遂行できる。
【選択図】図1

Description

本発明は、制御システム及びこれに用いられるCPUユニットに関する。
鉄鋼プラントや原子力発電所等の、安全確保が最優先される現場に用いられる制御システムは、可用性(availability:その対象が障害に対してどれだけ強いかを示す観点。稼働率。)に対する要求が厳しい。もし、システムが何らかの障害によって止まってしまうと、大事故に繋がる恐れが大きいからである。
なお、本発明に関係すると思われる先行技術を、特許文献1に示す。
特願2009−042938
これまで、制御システムは制御対象にシーケンス制御やフィードバック制御を実行する一つの遠隔入出力ユニット(Remote Input/Output Unit、以下「RIOユニット」と略す)に対し、シーケンス制御やフィードバック制御を命令する一つのCPUユニットが接続される、という構成が採られていた。しかしながら、CPUユニットは低負荷であるにも拘らずRIOユニット毎に設置しなければならないので、制御システム全体のコストアップの要因であった。
そこで、本出願人は複数のRIOユニットの制御を可能にさせるように、CPUユニットを改良した。データフレームに送信元アドレスと送信先アドレスを持たせて、複数の通信相手から目的の通信相手を特定できるようにした。
しかしながら、ネットワーク上に複数の制御対象が現れると、単に回線を二重化しただけでは、可用性が低下してしまうことが判った。
例えば、CPUユニットに対して複数のRIOユニットが一直線上に接続されるネットワーク構成では、途中のネットワーク回線が切断されると、末端のRIOユニットが通信ができなくなる状態に陥る可能性が最も高くなってしまう。
本発明はかかる課題を解決し、可用性を向上させると共に回線異常箇所の特定を可能とする、通信装置及び制御システムを提供することを目的とする。
上記課題を解決するために、本発明の制御システムは、1系回線と2系回線に同時に要求データフレームを送信し、1系回線と2系回線から応答データフレームを受信する第一のCPU装置と、第一のCPU装置の1系回線に接続されて要求データフレームを送信側端子に出力し、応答データフレームを受信側端子から受信する第一の変換装置と、第一のCPU装置の2系回線に接続されて要求データフレームを送信側端子に出力し、応答データフレームを受信側端子から受信する第二の変換装置と、制御対象に設けられる操作子とセンサが接続され、1系回線と2系回線から要求データフレームを受信し、1系回線と2系回線に同時に応答データフレームを送信する第一の遠隔入出力装置と、第一の遠隔入出力装置の1系回線に接続されて第一の変換装置の送信側端子から要求データフレームを受信する第三の変換装置と、第一の遠隔入出力装置の1系回線に接続されて応答データフレームを送信側端子に出力する第四の変換装置と、第一の遠隔入出力装置の2系回線に接続されて第二の変換装置の受信側端子に応答データフレームを出力する第五の変換装置と、第一の遠隔入出力装置の2系回線に接続されて要求データフレームを受信する第六の変換装置と、第一の遠隔入出力装置と同一の構成であり、1系回線と2系回線から要求データフレームを受信し、1系回線と2系回線に同時に応答データフレームを送信する第二の遠隔入出力装置と、第二の遠隔入出力装置の1系回線に接続されて第五の変換装置の送信側端子から要求データフレームを受信する第七の変換装置と、第二の遠隔入出力装置の1系回線に接続されて応答データフレームを送信側端子に出力する第八の変換装置と、第二の遠隔入出力装置の2系回線に接続されて第六の変換装置の受信側端子に応答データフレームを出力する第九の変換装置と、第二の遠隔入出力装置の2系回線に接続されて第二の変換装置の送信側端子から要求データフレームを受信する第十の変換装置とを具備する。
制御システムは、第一のCPU装置と各遠隔入出力装置との間に、データフレームの転送方向が互いに逆になる1系回線のループと2系回線のループを形成した。このように制御システムのネットワークを形成することで、一箇所に集中して発生する回線故障に対し、高い耐障害性を有するので、強力な可用性を提供できる。
また、上記課題を解決するために、本発明のCPUユニットは、1系回線と2系回線に同時に要求データフレームを送信し、1系回線と2系回線から応答データフレームを受信するCPU装置と、CPU装置の1系回線に接続されて要求データフレームを送信側端子に出力し、応答データフレームを受信側端子から受信する第一の変換装置と、CPU装置の2系回線に接続されて要求データフレームを送信側端子に出力し、応答データフレームを受信側端子から受信する第二の変換装置と、第一の変換装置に到達する要求データフレーム及び応答データフレームの種別を判定する第一のフレーム判定部と、CPU装置から要求データフレームが送信されたことを第一のフレーム判定部が検出すると、第一のフレーム判定部によってその旨を記載される第一の要求フレーム送信フラグレジスタと、第一の要求フレーム送信フラグレジスタがCPU装置から要求データフレームが送信されたことを記載されている状態において、外部から要求データフレームが到達したことを第一のフレーム判定部が検出すると、第一のフレーム判定部によってその旨を記載される第一の要求フレーム一巡フラグレジスタと、第一の要求フレーム一巡フラグレジスタが外部から要求データフレームが到達したことを記載されている状態において、外部から応答データフレームが到達したことを第一のフレーム判定部が検出すると、第一のフレーム判定部によってその旨を記載される第一の応答フレーム受信フラグレジスタと、第二の変換装置に到達する要求データフレーム及び応答データフレームの種別を判定する第二のフレーム判定部と、CPU装置から要求データフレームが送信されたことを第二のフレーム判定部が検出すると、第二のフレーム判定部によってその旨を記載される第二の要求フレーム送信フラグレジスタと、第二の要求フレーム送信フラグレジスタがCPU装置から要求データフレームが送信されたことを記載されている状態において、外部から要求データフレームが到達したことを第二のフレーム判定部が検出すると、第二のフレーム判定部によってその旨を記載される第二の要求フレーム一巡フラグレジスタと、第二の要求フレーム一巡フラグレジスタが外部から要求データフレームが到達したことを記載されている状態において、外部から応答データフレームが到達したことを第二のフレーム判定部が検出すると、第一のフレーム判定部によってその旨を記載される第二の応答フレーム受信フラグレジスタと、CPU装置が要求データフレームを出力してから応答データフレームが受信されるまでの時間を計測するタイマとを具備する。
リング状ネットワークのタイムアウトを三つのフラグレジスタで確認することで、ネットワーク上のどの箇所で故障が発生したのかを特定し易くできる。
本発明により、可用性を向上させると共に回線異常箇所の特定を可能とする、通信装置及び制御システムを提供できる。
本発明の実施形態の例である、プラント制御システムの全体像を示すブロック図である。 主系CPUユニットのブロック図である。 データフレームのフォーマットを示す図である。 指令装置が主系CPUユニットから受信するフラグレジスタの内容の例を示す表と、指令装置が主系CPUユニットから受信するフラグレジスタの内容を図示しないRAMに格納する際の一例を示す図である。 主系CPUユニットの動作のフローチャートである。 プラント制御システムの正常時の通信タイムチャートである。 プラント制御システムの異常時の通信タイムチャートである。 1系回線に属するフラグレジスタの内容と、回線異常の発生した箇所との関係を示す図である。 2系回線に属するフラグレジスタの内容と、回線異常の発生した箇所との関係を示す図である。 1系回線及び2系回線に属するフラグレジスタの内容と、回線異常の発生した箇所との関係を示す図である。 1系回線及び2系回線に属するフラグレジスタの内容と、異常の発生した箇所との関係を示す図である。
《システム全体像》
図1乃至図5を用いて、本発明の実施形態の例である、プラント制御システムの全体像を説明する。
図1は、本発明の実施形態の例である、プラント制御システムの全体像を示すブロック図である。
プラント制御システム101は、制御対象102に適切な制御を実行するためのシステムである。
制御対象102は、主系CPUユニット103から送信されるデータフレームによって制御されると共に、制御対象102に設けられている複数のセンサ104a、104b及び104cが発する信号を、主系CPUユニット103が受信して、操作子105a、105b及び105cを制御するための、次の制御サイクルに反映させる。
図1の主系CPUユニット103と制御対象102との間には、センサ104a、104b及び104cと、操作子105a、105b及び105cのインターフェースとして、三つの遠隔入出力ユニット(Remote Input/Output Unit、以下「RIOユニット」と略す)、第一RIOユニット106、第二RIOユニット107、第三RIOユニット108が設けられている。
RIOユニットの数は、制御対象102に設けられる操作子及びセンサの数に応じて増減される。
プラント制御システム101の、制御信号を送受信する制御回線は、二重化されている。
主系CPUユニット103の内部には、CPU装置109から二本の制御回線EL110及びEL111が引き出され、夫々の制御回線に電気光変換装置が接続される。制御回線EL110には電気光変換装置112が、制御回線EL111には電気光変換装置112と全く同じ構成の電気光変換装置113が接続されている。図1では紙面の都合上、電気光変換装置に「E/O装置」との略称を用いている。これ以降、二つの制御回線をそれぞれ「1系回線」「2系回線」と呼ぶ。
電気光変換装置112は、光ケーブルを用いたネットワークで周知の光電変換器の一種であり、CPU装置109とは電気的に接続され、第一RIOユニット106及び第三RIOユニット108とは光ケーブルにて接続される。電気光変換装置112は、一方の光ケーブルから入力される信号を電気信号に変換して出力すると共に、電気信号を受信すると光信号に変換してもう一方の光ケーブルに出力する。
CPU装置109は、1系回線に属する制御回線EL110と、2系回線に属する制御回線EL111に夫々全く同じ要求データフレームを送信し、その後、後述するRIOユニット内のRIO装置から送信される応答データフレームを1系回線と2系回線の両方から受信する。
第一RIOユニット106及び第三RIOユニット108は全く同じ構成である。ここでは第一RIOユニット106を例に、内部構成を説明する。
第一RIOユニット106の内部には、遠隔入出力装置(以下「RIO装置」と略す)114から1系回線と2系回線の、二本の制御回線が引き出されている。
RIO装置114から、1系回線の主系CPUユニット103に接続される側には、反射型電気光変換装置115が接続される。
RIO装置114から、2系回線の主系CPUユニット103に接続される側には、反射型電気光変換装置115と全く同じ構成の反射型電気光変換装置116が接続される。
図1では紙面の都合上、反射型電気光変換装置115及び反射型電気光変換装置116に「反射E/O装置」との略称を用いている。
また、RIO装置114から、1系回線の第二RIOユニット107に接続される側には、主系CPUユニット103の電気光変換装置112と同様の電気光変換装置117が接続される。
同様に、RIO装置114から、2系回線の第二RIOユニット107に接続される側には、電気光変換装置117と全く同じ構成の電気光変換装置118が接続される。
反射型電気光変換装置115は、前述の電気光変換装置112と同様の、光ケーブルを用いたネットワークで周知の光電変換器の一種である。電気光変換装置との相違点は、光ケーブルを通じて入力される信号を、そのままもう一方の光ケーブルを通じて出力する点である。
つまり、第一RIOユニット106及び第三RIOユニット108は、主系CPUユニット103に接続される側には反射型電気光変換装置が設けられ、第二RIOユニット107に接続される側には電気光変換装置が設けられている。
第二RIOユニット107は、第一RIOユニット106及び第三RIOユニット108の間に接続される。
第二RIOユニット107の内部は、反射型電気光変換装置ではなく電気光変換装置で構成されている点以外は、第一RIOユニット106及び第三RIOユニット108と等しい。
全ての電気光変換装置と反射型電気光変換装置には、二本の光ケーブルが接続される。夫々の光ケーブルは、一方がデータフレームを送信する専用のケーブルであり、もう一方がデータフレームを受信する専用のケーブルである。これ以降、電気光変換装置と反射型電気光変換装置の、データフレームを送信する専用の光ケーブルが接続される側の端子を「送信側端子」と呼び、データフレームを受信する専用の光ケーブルが接続される側の端子を「受信側端子」と呼ぶ。
主系CPUユニット103と、第一RIOユニット106、第二RIOユニット107及び第三RIOユニット108は、夫々光ケーブルで接続されている。
主系CPUユニット103の1系回線側の電気光変換装置112の送信側端子は、光ケーブルS1によって、第一RIOユニット106の1系回線側の反射型電気光変換装置115の受信側端子に接続されている。
第一RIOユニット106の1系回線側の電気光変換装置117の送信側端子は、光ケーブルS2によって、第二RIOユニット107の1系回線側の電気光変換装置120の受信側端子に接続されている。
第二RIOユニット107の1系回線側の電気光変換装置122の送信側端子は、光ケーブルS3によって、第三RIOユニット108の1系回線側の電気光変換装置125の受信側端子に接続されている。
第三RIOユニット108の1系回線側の反射型電気光変換装置127の送信側端子は、光ケーブルS4によって、主系CPUユニット103の1系回線側の電気光変換装置112の受信側端子に接続されている。
以上の説明で判るように、主系CPUユニット103から、第一RIOユニット106、第二RIOユニット107、そして第三RIOユニット108を経て、再び主系CPUユニット103に戻る、1系回線のループが形成されている。
主系CPUユニット103が送信する要求データフレームは、1系回線を上記の経路で伝送され、送信先となるRIOユニットに到達する。そして、当該RIOユニットが送信する応答データフレームは、1系回線を上記の経路で伝送され、送信先となる主系CPUユニット103に到達する。
なお、上記の説明では言及していなかったが、第一RIOユニット106の1系回線側の電気光変換装置117の受信側端子は、光ケーブルU2によって、第二RIOユニット107の電気光変換装置123120の送信側端子に接続されている。
第二RIOユニット107の1系回線側の電気光変換装置122の受信側端子は、光ケーブルU3によって、第三RIOユニット108の電気光変換装置125の送信側端子に接続されている。
これらの、1系回線のループ方向を逆行する方向に接続されている光ケーブルは、第一RIOユニット106の1系回線側の反射型電気光変換装置115の送信側端子に接続される従系CPUユニット129が、データフレームをスヌープするために設けられていると共に、主系CPUユニット103が故障して、従系CPUユニット129が代わりに動作する場合に、1系回線に要求フレーム及び応答データフレームを転送する際に用いる。
主系CPUユニット103の2系回線側の電気光変換装置113の送信側端子は、光ケーブルT4によって、第三RIOユニット108の2系回線側の反射型電気光変換装置128の受信側端子に接続されている。
第三RIOユニット108の2系回線側の電気光変換装置126の送信側端子は、光ケーブルT3によって、第二RIOユニット107の2系回線側の電気光変換装置123の受信側端子に接続されている。
第二RIOユニット107の2系回線側の電気光変換装置121の送信側端子は、光ケーブルT2によって、第一RIOユニット106の2系回線側の電気光変換装置118の受信側端子に接続されている。
第一RIOユニット106の2系回線側の反射型電気光変換装置116の送信側端子は、光ケーブルT1によって、主系CPUユニット103の2系回線側の電気光変換装置113の受信側端子に接続されている。
以上の説明で判るように、主系CPUユニット103から、第三RIOユニット108、第二RIOユニット107、そして第一RIOユニット106を経て、再び主系CPUユニット103に戻る、2系回線のループが形成されている。
主系CPUユニット103が送信する要求データフレームは、2系回線を上記の経路で伝送され、送信先となるRIOユニットに到達する。そして、当該RIOユニットが送信する応答データフレームは、2系回線を上記の経路で伝送され、送信先となる主系CPUユニット103に到達する。
なお、上記の説明では言及していなかったが、第三RIOユニット108の2系回線側の電気光変換装置126の受信側端子は、光ケーブルV3によって、第二RIOユニット107の電気光変換装置123の送信側端子に接続されている。
第二RIOユニット107の2系回線側の電気光変換装置121の受信側端子は、光ケーブルV2によって、第一RIOユニット106の電気光変換装置118の送信側端子に接続されている。
これらの、2系回線のループ方向を逆行する方向に接続されている光ケーブルは、第三RIOユニット108の2系回線側の反射型電気光変換装置128の送信側端子に接続される従系CPUユニット129が、データフレームをスヌープするために設けられていると共に、主系CPUユニット103が故障して、従系CPUユニット129が代わりに動作する場合に、2系回線に要求フレーム及び応答データフレームを転送する際に用いる。
以上の説明で判るように、1系回線と2系回線はそれぞれリングを構成し、主系CPUユニット103或は各RIOユニットから送信されるデータフレームは、それぞれの回線系を逆方向に回転する。このように、データフレームの送信方向が二つの回線で逆方向に構成されていることにより、システム全体の耐故障性能を向上させている。
一例を挙げる。
第一RIOユニット106と第二RIOユニット107との間に接続されている光ケーブルS2、光ケーブルU2、光ケーブルT2及び光ケーブルV2の4本が全て断線してしまった状態で、主系CPUユニット103と第二RIOユニット107との通信を考える。
この場合、主系CPUユニット103が送信する要求データフレームは、光ケーブルS2が断線しているので、1系回線を通じては第二RIOユニット107に到達できない。しかし、2系回線を通じては第二RIOユニット107に到達することができる。そして、第二RIOユニット107が送信する応答データフレームは、光ケーブルT2が断線しているので、2系回線を通じては主系CPUユニット103に到達できない。しかし、1系回線を通じては主系CPUユニット103に到達することができる。
従来技術の、非リング形状のネットワークシステムでは、如何に二重化を行っても、このようなある経路上の全ての光ケーブルの断線に対しては無力であり、十分な可用性を提供できなかった。本実施形態のプラント制御システム101では、二重のリング形状のネットワークを形成し、データフレームが互いに逆方向に回転するように流れるので、どこかの経路上の箇所で全ての回線が断線しても、送信元から送信先へ、またその逆方向へも、データフレームを送受信できる。
また、別の一例として、第一RIOユニット106の反射型電気光変換装置115に接続されている光ケーブルS1、光ケーブルU1、光ケーブルT1及び光ケーブルV1の4本の光ケーブルが全て断線してしまった状態で、主系CPUユニット103と第二RIOユニット107との通信を考える。
この場合も、先に説明した第一RIOユニット106と第二RIOユニット107との間の4本の光ケーブルが全て断線してしまった状態の場合と同様に、主系CPUユニット103が送信する要求データフレームは、光ケーブルS1が断線しているので、1系回線を通じては第二RIOユニット107に到達できない。しかし、2系回線を通じては第二RIOユニット107に到達することができる。そして、第二RIOユニット107が送信する応答データフレームは、光ケーブルT1が断線しているので、2系回線を通じては主系CPUユニット103に到達できない。しかし、1系回線を通じては主系CPUユニット103に到達することができる。
それでは、別の一例として、主系CPUユニット103の電気光変換装置112に接続されている光ケーブルS1と光ケーブルS4、及び電気光変換装置113に接続されている光ケーブルT1と光ケーブルT4の、4本の光ケーブルが全て断線してしまった状態ではどうなるか。そのときは、従系CPUユニット129が主系CPUユニット103に代わって稼動することとなる。
このように、本実施形態のプラント制御システム101では、主系及び従系のCPUユニットと、全てのRIOユニットについて、最大4本の光ケーブルが切断されていても、通信を維持することができる。
特に、回線故障はある一箇所にまとまって物理的障害が発生することが多いことから、本実施形態のプラント制御システム101は、そのような一箇所に集中して発生する回線故障に対し、高い耐障害性を有するので、強力な可用性を提供できる。
以上、図1を説明することで本実施形態のプラント制御システム101が有する優れた可用性が説明できた。しかし、プラント制御システム101は、可用性のみならず、高い障害復旧性能も要求される。障害が発生しても通信が維持できるだけでは、次に障害が発生したら直ぐに致命的な通信不能状態に陥る可能性が高い。このために、プラント制御システム101に障害が発生したら、障害が発生したという事実と、障害が発生した場所という情報を操作者等が瞬時に把握できる必要がある。
本実施形態のプラント制御システム101は、リング形状ネットワークの特性を利用して、高い障害検出機能も有する。この障害検出機能をも含め、本実施形態のプラント制御システム101の詳細を更に説明する。
図2は主系CPUユニット103のブロック図である。前述の通り、主系CPUユニット103と従系CPUユニット129は全く同じ構成であるが、ここでは主系CPUユニット103を例示して説明する。
主系CPUユニット103は、制御対象102にシーケンス制御やフィードバック制御を実行する。このために、CPU装置109は制御対象102の具体的に制御を行いたい箇所のRIOユニットへ送る要求データフレームを生成して、1系回線及び2系回線に同時に送信すると共に、RIOユニットから送信された応答データフレームを受信する。
CPU装置109の1系回線に属する制御回線EL110には、電気光変換装置112が接続されている。この電気光変換装置112には、フレーム判定部202が接続されている。フレーム判定部202は、データフレームの種別を判別して、その判別結果に応じて三つのフラグレジスタを操作する。
先ず、CPU装置109は要求データフレームを送信する前に、バス203を通じて、予め要求フレーム送信フラグレジスタ204、要求フレーム一巡フラグレジスタ205及び応答フレーム受信フラグレジスタ206の論理を「偽」に初期化する。
次に、CPU装置109によってRIOユニットへ要求データフレームが送信されると、フレーム判定部202は要求フレーム送信フラグレジスタ204の論理を「偽」から「真」へ転換する(フラグを上げる)。このとき、フレーム判定部202は要求フレーム一巡フラグレジスタ205が下がっていることを確認して、当該要求データフレームがCPU装置109からRIOユニットへ送信されたものであることを認識する。
RIOユニットを経由してCPU装置109に要求データフレームが1系回線上を一巡して戻ってくると、フレーム判定部202は要求フレーム一巡フラグレジスタ205を上げる。このとき、フレーム判定部202は要求フレーム送信フラグレジスタ204が上がっていることを確認して、当該要求データフレームがRIOユニットからCPU装置109に返信されたもの(CPU装置109が受信するもの)であることを認識する。
RIOユニットからCPU装置109へ応答データフレームを送信すると、フレーム判定部202は応答フレーム受信フラグレジスタ206を上げる。
以上、プラント制御システム101を構成する全ての光ケーブル及びRIOユニットが正常に通信可能な状態を維持している時には、フレーム判定部202は要求フレーム送信フラグレジスタ204、要求フレーム一巡フラグレジスタ205、そして応答フレーム受信フラグレジスタ206の順にフラグを上げる。
以上に説明した内容は、1系回線における機能ブロックの説明であった。2系回線にも前述の1系回線で説明したものと同じ機能ブロックが存在する。電気光変換装置112、フレーム判定部202、要求フレーム送信フラグレジスタ204、要求フレーム一巡フラグレジスタ205及び応答フレーム受信フラグレジスタ206と等しい機能ブロックは2系回線にも設けられており、電気光変換装置113、フレーム判定部207、要求フレーム送信フラグレジスタ208、要求フレーム一巡フラグレジスタ209及び応答フレーム受信フラグレジスタ210として存在し、1系回線に設けられている各機能ブロックと全く同じ動作をする。
CPU装置109が、要求フレーム送信フラグレジスタ204、要求フレーム一巡フラグレジスタ205及び応答フレーム受信フラグレジスタ206を監視する時間を規定するために、バス203上にタイマ211が接続されている。CPU装置109は最初に要求フレーム送信フラグレジスタ204、要求フレーム一巡フラグレジスタ205及び応答フレーム受信フラグレジスタ206を初期化して、次に要求データフレームを送信するとタイマ211を稼動させる。タイマ211が予め定められた時間を計時したら、CPU装置109は要求フレーム送信フラグレジスタ204、要求フレーム一巡フラグレジスタ205及び応答フレーム受信フラグレジスタ206の内容を確認する。規定時間内にフラグレジスタが上がっていれば、当該データフレームが正常に伝送されたことが判る。
CPU装置109は、この三つのフラグレジスタの内容を、指令通信路131を介して指令装置132に送信する。指令装置132はフラグレジスタの内容から、現在のネットワークが正常な状態にあるのか、或は異常状態であるのか、その異常発生箇所は何処なのかをできる限り解析して、操作者に提示する。
図2中にも示してあるが、紙面の都合上、これ以降に説明する図4、図8、図9、図10及び図11では、要求フレーム送信フラグレジスタ204を「REQT」と、要求フレーム一巡フラグレジスタ205を「REQR」と、応答フレーム受信フラグレジスタ206を「ACKR」と略す。
図3は、データフレームのフォーマットを示す図である。データフレームは、その先頭から「スタートフラグ」、「送信先アドレス」、「送信元アドレス」、「タイプ」、「データ」そして「エンドフラグ」という構成要素よりなる。
「スタートフラグ」はデータフレームの先頭を示す。例えば、他の構成要素と一致しない特定のビット列よりなる。CPU装置109とRIO装置は、このスタートフラグを検出して、データフレームが来たことを認識する。
「送信先アドレス」は送信先を示すアドレスである。CPU装置109またはRIO装置は、これが自分のアドレスと一致するなら受信し、不一致なら受信しない。なお、全てのCPU装置109とRIO装置は重複しないユニークなアドレスを持つ。
「送信元アドレス」は送信元を示すアドレスである。つまり、このフレームを送信するCPU装置109またはRIO装置が、自分のアドレスをここに載せて送信する。
「タイプ」は要求フレーム(REQ)と応答フレーム(ACK)の区別を記載する。CPU装置109(回線親局)は要求データフレームを送信し、応答するRIO(回線子局)は応答フレームで返信する。
「データ」は入力データまたは出力データを載せる箇所である。
「エンドフラグ」はフレームの終了を示す。これもスタートフラグ同様、他の構成要素と一致しない特定のビット列よりなる。
図4(a)は、指令装置132が主系CPUユニット103から受信するフラグレジスタの内容の例を示す表であり、図4(b)は、指令装置132が主系CPUユニット103から受信するフラグレジスタの内容を図示しないRAMに格納する際の一例を示す図である。
指令装置132は、図4(a)に示すように、RIOユニット別に、要求フレーム送信フラグレジスタ204、要求フレーム一巡フラグレジスタ205及び応答フレーム受信フラグレジスタ206の内容が、1系と2系とでそれぞれ読み取られる。
なお、指令装置132内部の図示しないRAMには、これらフラグレジスタの内容は、例えば図4(b)に示すように「RIOユニット番号」フィールド、「要求フレーム送信フラグレジスタ204、要求フレーム一巡フラグレジスタ205又は応答フレーム受信フラグレジスタ206の種別」フィールド、「1系回線又は2系回線の種別」フィールド、「フラグレジスタの内容」フィールドの、四つのフィールドのテーブルで格納される。或は、引数が「RIO番号」、「要求フレーム送信フラグレジスタ204、要求フレーム一巡フラグレジスタ205又は応答フレーム受信フラグレジスタ206の区別」及び「1系又は2系の区別」の三つである配列変数の値として格納される。また、「RIOユニット番号」フィールドは、本来ならRIOユニットのアドレスが格納されるべきだが、説明の便宜上「番号」と読み替えている。
図4(a)及び(b)の各フラグレジスタの内容の欄にある「OK」は、当該フラグレジスタが論理の「真」であることを示す。
《動作》
図5は、主系CPUユニット103の動作のフローチャートである。主系CPUユニット103は各RIOユニットとの回線の状態を迅速に把握するため、制御対象102に特に制御する内容がない場合でも、何も実行しないことを示すダミーの要求データフレームを作成して、各RIOユニットへ送信する。いわば周知のポーリングである。
処理を開始すると(S501)、CPU装置109は最初に要求データフレームの送信対象を1番目のRIOユニットに定める(S502)。
これ以降はループ動作である。次に、CPU装置109は1系及び2系の要求フレーム送信フラグレジスタ204、要求フレーム一巡フラグレジスタ205及び応答フレーム受信フラグレジスタ206の論理を「偽」に初期化すると共に、タイマ211をリセットする(S503)。そして、送信対象となるRIOユニットに要求データフレームを送信し(S504)、タイマ211を起動する(S505)。
CPU装置109は、ステップS505で起動したタイマ211を監視して、規定の時間が経過したか否かを確認する(S506)。規定の時間が経過したら(S506のYES)、CPU装置109は、1系回線に属する要求フレーム送信フラグレジスタ204、要求フレーム一巡フラグレジスタ205及び応答フレーム受信フラグレジスタ206と、2系回線に属する要求フレーム送信フラグレジスタ208、要求フレーム一巡フラグレジスタ209及び応答フレーム受信フラグレジスタ210を読み取り、CPU装置109内の図示しないRAMに設けられた検出表に、その内容を書き出す(S507)。そして、CPU装置109は要求データフレームの送信対象を次のRIOユニットに定める(S508)。
次に、CPU装置109は全てのRIOユニットとの通信を完了したか否かを確認する(S509)。もし、未だ通信を済ませていないRIOユニットが残っているなら(S509のNO)、再びステップS503に戻って同様の処理を繰り返す。全てのRIOユニットとの通信を完了したのであれば(S509のYES)、CPU装置109は一連の処理を終了する(S510)。
図6は、プラント制御システム101の、正常時の通信タイムチャートである。全てのCPUユニット及びRIOユニット、そして回線が健常な状態で、主系CPUユニット103から第一RIOユニット106へ要求データフレームを送信した後、第一RIOユニット106が応答データフレームを送信して主系CPUユニット103に到達する様子を説明する図である。図6中、「REQ」は要求データフレームを示し、「ACK」は応答データフレームを示す。
[要求データフレームの送信]
CPU装置109は、同一の内容の要求データフレームを1系回線及び2系回線に同時に送信する(S601)。
CPU装置109が送信した要求データフレームは、1系回線に属する制御回線EL110を通じて電気光変換装置112に到達する(S602)。このとき、フレーム判定部202は要求フレーム送信フラグレジスタ204を論理の「真」に転換する(フラグを上げる)。
主系CPUユニット103の電気光変換装置112が転送する要求データフレームは、光ケーブルS1を通じて第一RIOユニット106の反射型電気光変換装置115に到達する(S603)。
第一RIOユニット106の反射型電気光変換装置115が転送する要求データフレームは、RIO装置114に到達すると共に、第一RIOユニット106の電気光変換装置117にも到達する。このとき、RIO装置114は要求データフレームの送信先アドレスが自らのアドレスと一致していることを認識し、データに含まれている命令等を解釈し、実行する。この、RIO装置114が要求データフレーム内のデータを実行した結果、センサ104aから得られる実行結果が、後述する応答フレームとなる。
第一RIOユニット106の電気光変換装置117が転送する要求データフレームは、光ケーブルS2を通じて第二RIOユニット107の電気光変換装置120に到達する(S604)。
第二RIOユニット107の電気光変換装置120が転送する要求データフレームは、RIO装置119に到達すると共に、第二RIOユニット107の電気光変換装置122にも到達する。このとき、RIO装置119は要求データフレームの送信先アドレスが自らのアドレスと一致していないことを認識し、要求データフレームを読み捨てる。
第二RIOユニット107の電気光変換装置122が転送する要求データフレームは、光ケーブルS3を通じて第三RIOユニット108の電気光変換装置125に到達する(S605)。
第三RIOユニット108の電気光変換装置125が転送する要求データフレームは、RIO装置124に到達すると共に、第三RIOユニット108の反射型電気光変換装置127にも到達する。このとき、RIO装置124は要求データフレームの送信先アドレスが自らのアドレスと一致していないことを認識し、要求データフレームを読み捨てる。
第三RIOユニット108の反射型電気光変換装置127が転送する要求データフレームは、光ケーブルS4を通じて主系CPUユニット103の電気光変換装置112に到達する(S606)。このとき、フレーム判定部202は要求フレーム一巡フラグレジスタ205を論理の「真」に転換する(フラグを上げる)と共に、CPU装置109への要求データフレームの送信をせずに読み捨てる。
以上、主系CPUユニット103から送信された要求データフレームは、1系回線上を第一RIOユニット106、第二RIOユニット107、そして第三RIOユニット108と順に転送されて、主系CPUユニット103に戻され、主系CPUユニット103の電気光変換装置112で破棄される。
一方、ステップS602の後、第一RIOユニット106の反射型電気光変換装置115は、主系CPUユニット103の電気光変換装置112から受信した要求データフレームを、光ケーブルU1を通じて従系CPUユニット129の電気光変換装置133にも送り出す(S607)。この動作によって、従系CPUユニット129は1系回線上の要求データフレームのスヌープを遂行できる。
ステップS601の後、CPU装置109が送信した要求データフレームは、2系回線に属する制御回線EL111を通じて電気光変換装置113に到達する(S608)。このとき、フレーム判定部202は要求フレーム送信フラグレジスタ208を論理の「真」に転換する(フラグを上げる)。
主系CPUユニット103の電気光変換装置113が転送する要求データフレームは、光ケーブルT4を通じて第三RIOユニット108の反射型電気光変換装置128に到達する(S609)。
第三RIOユニット108の反射型電気光変換装置128が転送する要求データフレームは、RIO装置124に到達すると共に、第三RIOユニット108の電気光変換装置126にも到達する。このとき、RIO装置124は要求データフレームの送信先アドレスが自らのアドレスと一致していないことを認識し、要求データフレームを読み捨てる。
第三RIOユニット108の電気光変換装置126が転送する要求データフレームは、光ケーブルT3を通じて第二RIOユニット107の電気光変換装置123に到達する(S610)。
第二RIOユニット107の電気光変換装置123が転送する要求データフレームは、RIO装置119に到達すると共に、第二RIOユニット107の電気光変換装置121にも到達する。このとき、RIO装置119は要求データフレームの送信先アドレスが自らのアドレスと一致していないことを認識し、要求データフレームを読み捨てる。
第二RIOユニット107の電気光変換装置121が転送する要求データフレームは、光ケーブルT2を通じて第一RIOユニット106の電気光変換装置118に到達する(S611)。
第一RIOユニット106の電気光変換装置118が転送する要求データフレームは、RIO装置114に到達すると共に、第一RIOユニット106の反射型電気光変換装置116にも到達する。このとき、RIO装置114は要求データフレームの送信先アドレスが自らのアドレスと一致していることを認識し、データに含まれている命令等を解釈し、実行する。この、RIO装置114が要求データフレーム内のデータを実行した結果、センサ104aから得られる実行結果が、後述する応答フレームとなる。
第一RIOユニット106の反射型電気光変換装置116が転送する要求データフレームは、主系CPUユニット103の電気光変換装置113に到達する(S612)。このとき、フレーム判定部202は要求フレーム一巡フラグレジスタ209を論理の「真」に転換する(フラグを上げる)と共に、CPU装置109への要求データフレームの送信をせずに読み捨てる。
以上、主系CPUユニット103から送信された要求データフレームは、2系回線上を第三RIOユニット108、第二RIOユニット107、そして第一RIOユニット106と順に転送されて、主系CPUユニット103に戻され、主系CPUユニット103の電気光変換装置113で破棄される。
一方、ステップS611の後、第三RIOユニット108の反射型電気光変換装置128は、主系CPUユニット103の電気光変換装置113から受信した要求データフレームを、光ケーブルV4を通じて従系CPUユニット129の電気光変換装置134にも送り出す(S613)。この動作によって、従系CPUユニット129は2系回線上の要求データフレームのスヌープを遂行できる。
[応答データフレームの受信]
先のステップS603及びS611にて、二つの要求データフレームを受信した第一RIOユニット106のRIO装置114は、そのうちの一つであるステップS603において受信した要求データフレームを読み取り、制御を実行する。そして、実行結果をセンサ104aから得ると、これをデータ化して応答データフレームを作成し、1系回線と2系回線に同時に送信する(S614)。
第一RIOユニット106のRIO装置114が送信した応答データフレームは、1系電気回線を通じて電気光変換装置117と反射型電気光変換装置115に到達する。
第一RIOユニット106の電気光変換装置117が転送する応答データフレームは、光ケーブルS2を通じて第二RIOユニット107の電気光変換装置122に到達する(S615)。
第二RIOユニット107の電気光変換装置120が転送する応答データフレームは、RIO装置119に到達すると共に、第二RIOユニット107の電気光変換装置122に到達する。このとき、RIO装置119は応答データフレームの送信先アドレスが自らのアドレスと一致していないことを認識し、応答データフレームを読み捨てる。
第二RIOユニット107の電気光変換装置122が転送する応答データフレームは、光ケーブルS3を通じて第三RIOユニット108の電気光変換装置125に到達する(S616)。
第三RIOユニット108の電気光変換装置125が転送する応答データフレームは、RIO装置124に到達すると共に、第三RIOユニット108の反射型電気光変換装置127にも到達する。このとき、RIO装置124は応答データフレームの送信先アドレスが自らのアドレスと一致していないことを認識し、応答データフレームを読み捨てる。
第三RIOユニット108の反射型電気光変換装置127が転送する応答データフレームは、光ケーブルS4を通じて主系CPUユニット103の電気光変換装置112に到達する(S617)。すると、フレーム判定部202は応答フレーム受信フラグレジスタ206を論理の「真」に転換して(フラグを上げる)、応答データフレームをCPU装置109へ送信する(S618)。
以上、第一RIOユニット106から送信された応答データフレームは、1系回線上を第二RIOユニット107、そして第三RIOユニット108と順に転送されて、主系CPUユニット103のCPU装置109に到達する。
一方、ステップS614の後、第一RIOユニット106の反射型電気光変換装置115は、第一RIOユニット106のRIO装置114から受信した応答データフレームを、従系CPUユニット129の電気光変換装置133にも送り出す(S619)。この動作によって、従系CPUユニット129は1系回線上の応答データフレームのスヌープを遂行できる。
ステップS614の後、第一RIOユニット106のRIO装置114が送信した応答データフレームは、2系電気回線を通じて反射型電気光変換装置116と電気光変換装置118に到達する。
第一RIOユニット106の反射型電気光変換装置116が転送する応答データフレームは、光ケーブルT1を通じて主系CPUユニット103の電気光変換装置113に到達する(S620)。すると、フレーム判定部207は応答フレーム受信フラグレジスタ210を論理の「真」に転換して(フラグを上げる)、応答データフレームをCPU装置109へ送信する(S621)。
一方、ステップS614の後、第一RIOユニット106の電気光変換装置118が転送する応答データフレームは、光ケーブルV2を通じて第二RIOユニット107の電気光変換装置121に到達する(S622)。
第二RIOユニット107の電気光変換装置121が転送する応答データフレームは、RIO装置119に到達すると共に、第二RIOユニット107の電気光変換装置123にも到達する。このとき、RIO装置119は応答データフレームの送信先アドレスが自らのアドレスと一致していないことを認識し、応答データフレームを読み捨てる。
第二RIOユニット107の電気光変換装置123が転送する応答データフレームは、光ケーブルV3を通じて第三RIOユニット108の電気光変換装置126に到達する(S623)。
第三RIOユニット108の電気光変換装置126が転送する応答データフレームは、RIO装置124に到達すると共に、第三RIOユニット108の反射型電気光変換装置128にも到達する。このとき、RIO装置124は応答データフレームの送信先アドレスが自らのアドレスと一致していないことを認識し、応答データフレームを読み捨てる。
第三RIOユニット108の反射型電気光変換装置128が転送する応答データフレームは、光ケーブルV4を通じて従系CPUユニット129の電気光変換装置134に到達する(S624)。
以上の動作によって、従系CPUユニット129は2系回線上の応答データフレームのスヌープを遂行できる。
図7は、プラント制御システム101の、回線故障が発生した時、すなわち異常時の通信タイムチャートである。回線故障はあらゆる箇所で発生し得るが、図7では一例として、第一RIOユニット106と第二RIOユニット107との間に接続されている光ケーブルS2、光ケーブルT2、光ケーブルU2及び光ケーブルV2の、四本の光ケーブルが全て断線してしまった場合を想定して、要求データフレーム及び応答データフレームがどのような経路で転送されるのかを説明する。
[要求データフレームの送信]
CPU装置109は、同一の内容の要求データフレームを1系回線及び2系回線に同時に送信する(S701)。
CPU装置109が送信した要求データフレームは、1系回線に属する制御回線EL110を通じて電気光変換装置112に到達する(S702)。このとき、フレーム判定部202は要求フレーム送信フラグレジスタ204を論理の「真」に転換する(フラグを上げる)。
主系CPUユニット103の電気光変換装置112が転送する要求データフレームは、光ケーブルS1を通じて第一RIOユニット106の反射型電気光変換装置115に到達する(S703)。
第一RIOユニット106の反射型電気光変換装置115が転送する要求データフレームは、RIO装置114に到達すると共に、第一RIOユニット106の電気光変換装置117にも到達する。このとき、RIO装置114は要求データフレームの送信先アドレスが自らのアドレスと一致していることを認識し、データに含まれている命令等を解釈し、実行する。この、RIO装置114が要求データフレーム内のデータを実行した結果、センサ104aから得られる実行結果が、後述する応答フレームとなる。
第一RIOユニット106の電気光変換装置117が転送しようとする要求データフレームは、光ケーブルが断線しているため、RIO装置119には到達しない。したがって、図6のステップS604のような動作は発生しない(S704)。これ以降も同様に、図6のステップS605のような動作(S705)も、ステップS606のような動作(S706)も発生しないので、要求データフレームは主系CPUユニット103の電気光変換装置112には到達しない。したがって、フレーム判定部202はタイマ211が計測する規定時間内に、要求フレーム一巡フラグレジスタ205を論理の「真」に転換しない(フラグは下がったまま)。
以上、主系CPUユニット103から送信された要求データフレームは、1系回線上を第一RIOユニット106へ転送されるものの、第一RIOユニット106と第二RIOユニット107との間の回線故障によって、第二RIOユニット107と第三RIOユニット108とを経由して、主系CPUユニット103に戻ることができない。CPU装置109は、この回線異常が、規定時間内に要求フレーム一巡フラグレジスタ205が上がらなかったことによって知ることとなる。
一方、ステップS702の後、第一RIOユニット106の反射型電気光変換装置115は、主系CPUユニット103の電気光変換装置112から受信した要求データフレームを、光ケーブルU1を通じて従系CPUユニット129の電気光変換装置133にも送り出す(S707)。この動作によって、従系CPUユニット129は1系回線上の要求データフレームのスヌープを遂行できる。つまり、図7で想定した回線故障はスヌープ動作自体には影響を及ぼさない。
ステップS701の後、CPU装置109が送信した要求データフレームは、2系回線に属する制御回線EL111を通じて電気光変換装置113に到達する(S708)。このとき、フレーム判定部207は要求フレーム送信フラグレジスタ208を論理の「真」に転換する(フラグを上げる)。
主系CPUユニット103の電気光変換装置113が転送する要求データフレームは、光ケーブルT4を通じて第三RIOユニット108の反射型電気光変換装置128に到達する(S709)。
第三RIOユニット108の反射型電気光変換装置128が転送する要求データフレームは、RIO装置124に到達すると共に、第三RIOユニット108の電気光変換装置126にも到達する。このとき、RIO装置124は要求データフレームの送信先アドレスが自らのアドレスと一致していないことを認識し、要求データフレームを読み捨てる。
第三RIOユニット108の電気光変換装置126が転送する要求データフレームは、光ケーブルT3を通じて第二RIOユニット107の電気光変換装置123に到達する(S710)。
第二RIOユニット108の電気光変換装置123が転送する要求データフレームは、RIO装置119に到達すると共に、第二RIOユニット107の電気光変換装置121にも到達する。このとき、RIO装置119は要求データフレームの送信先アドレスが自らのアドレスと一致していないことを認識し、要求データフレームを読み捨てる。
第二RIOユニット107の電気光変換装置121が転送しようとする要求データフレームは、光ケーブルT2が断線しているため、第一RIOユニット106には到達しない。したがって、図6のステップS611のような動作は発生しない(S711)。これ以降も同様に、図6のステップS612のような動作(S712)も発生しないので、要求データフレームは主系CPUユニット103の電気光変換装置113には到達しない。したがって、フレーム判定部207はタイマ211が計測する規定時間内に、要求フレーム一巡フラグレジスタ209を論理の「真」に転換しない(フラグは下がったまま)。
以上、主系CPUユニット103から送信された要求データフレームは、2系回線上を第三RIOユニット108を経由して第二RIOユニット107へ転送されるものの、第二RIOユニット107と第一RIOユニット106との間の光ケーブルT2の回線故障によって、第一RIOユニット106に到達することができない。CPU装置109は、この回線異常が、規定時間内に要求フレーム一巡フラグレジスタ205が上がらなかったことによって知ることとなる。
一方、ステップS711の後、第三RIOユニット108の反射型電気光変換装置128は、主系CPUユニット103の電気光変換装置113から受信した要求データフレームを、光ケーブルV4を通じて従系CPUユニット129の電気光変換装置134にも送り出す(S713)。この動作によって、従系CPUユニット129は2系回線上の要求データフレームのスヌープを遂行できる。
つまり、図7で想定した回線故障はスヌープ動作自体には影響を及ぼさない。
この回線故障では、1系回線では送信先である第一RIOユニット106に要求データフレームを送信することはできたが、2系回線では第一RIOユニット106に要求データフレームを送信することはできなかった。リング状ネットワークを二重化して、それぞれのフレーム伝送方向を逆にすることで、本実施形態のプラント制御システム101は回線故障が発生しても制御動作に支障を来たさずに稼動し続けることができる。そして、その故障の結果が要求フレーム一巡フラグレジスタ205に反映される。
[応答データフレームの受信]
先のステップS703にて、要求データフレームを受信した第一RIOユニット106のRIO装置114は、ステップS703において受信した要求データフレームを読み取り、制御を実行する。そして、実行結果をセンサ104aから得ると、これをデータ化して応答データフレームを作成し、1系回線と2系回線に同時に送信する(S714)。
第一RIOユニット106のRIO装置114が送信した応答データフレームは、1系電気回線を通じて電気光変換装置117と反射型電気光変換装置115に到達する。
第一RIOユニット106の電気光変換装置117が転送しようとする応答データフレームは、光ケーブルS2が断線しているため、第二RIOユニット107には到達しない。したがって、図6のステップS615のような動作は発生しない(S704)。これ以降も同様に、図6のステップS616のような動作(S716)も、ステップS617のような動作(S717)も、ステップS618のような動作(S717)も発生しないので、応答データフレームは主系CPUユニット103の電気光変換装置112には到達しない。したがって、フレーム判定部202はタイマ211が計測する規定時間内に、応答フレーム受信フラグレジスタ206を論理の「真」に転換しない(フラグは下がったまま)。
以上、第一RIOユニット106から送信された応答データフレームは、1系回線上では第一RIOユニット106と第二RIOユニット107との間の回線故障によって、第二RIOユニット107と第三RIOユニット108とを経由して、主系CPUユニット103に到達することができない。CPU装置109は、この回線異常が、規定時間内に応答フレーム受信フラグレジスタ206が上がらなかったことによって知ることとなる。
一方、ステップS714の後、第一RIOユニット106の反射型電気光変換装置115は、第一RIOユニット106のRIO装置114から受信した応答データフレームを、従系CPUユニット129の電気光変換装置133にも送り出す(S719)。この動作によって、従系CPUユニット129は1系回線上の応答データフレームのスヌープを遂行できる。つまり、図7で想定した回線故障はスヌープ動作自体には影響を及ぼさない。
ステップS714の後、第一RIOユニット106のRIO装置114が送信した応答データフレームは、2系電気回線を通じて反射型電気光変換装置116と電気光変換装置118に到達する。
第一RIOユニット106の反射型電気光変換装置116が転送する応答データフレームは、光ケーブルT1を通じて主系CPUユニット103の電気光変換装置113に到達する(S720)。すると、フレーム判定部207は応答フレーム受信フラグレジスタ210を論理の「真」に転換して(フラグを上げる)、応答データフレームをCPU装置109へ送信する(S721)。
一方、ステップS714の後、第一RIOユニット106の電気光変換装置118が転送しようとする応答データフレームは、光ケーブルV2が断線しているため、RIO装置119には到達しない。したがって、図6のステップS622のような動作は発生しない(S722)。これ以降も同様に、図6のステップS623のような動作(S723)も、ステップS624のような動作(S724)も発生しないので、応答データフレームは従系CPUユニット129の電気光変換装置134には到達しない。
以上の動作によって、従系CPUユニット129は2系回線上の応答データフレームのスヌープを遂行できない。
この回線故障では、1系回線では送信先である第一RIOユニット106に応答データフレームを送信することはできなかったものの、2系回線では主系CPUユニット103に応答データフレームを送信することはできた。また、従系CPUユニット129によるスヌープは、1系回線ではスヌープを遂行できたが、2系回線ではスヌープが遂行できなかった。リング状ネットワークを二重化して、それぞれのフレーム伝送方向を逆にすることで、本実施形態のプラント制御システム101は回線故障が発生しても制御動作に支障を来たさずに稼動し続けることができる。そして、その故障の結果が応答フレーム受信フラグレジスタ206に反映される。
《故障判断》
以上に説明したように、主系CPUユニット103は図5のフローチャートに従ってポーリング動作を行うと、その結果が図2の六つのフラグレジスタに反映される。指令装置132は主系CPUユニット103(或は、主系CPUユニット103が故障していたら従系CPUユニット129)から指令通信路131を通じて、図4(a)に示したようなフラグレジスタの内容を受け取ると、図4(b)に示したような形式で図示しないRAM内に保持し、回線故障の有無とその故障箇所の特定或は推定を行う。
これより、フラグレジスタの内容で、具体的に故障箇所の特定或は推定を行う方法を示す。
図8は、1系回線に属するフラグレジスタの内容と、回線異常の発生した箇所との関係を示す図である。図1の1系回線に属する光ケーブルS1、S2、S3及びS4の、いずれか一本が断線した場合に、各フラグレジスタがどのような内容になるのかを示す。
先ず、いずれの光ケーブルも断線すれば、要求フレーム一巡フラグレジスタ205は必ずタイムアウトになるので、要求フレーム一巡フラグレジスタ205の内容は論理の「偽」のままである。図8では説明を判り易くするため、この現象を「1系回線のタイムアウト」という意味の「1系T.O.」という略称に置換している。
主系CPUユニット103と第一RIOユニット106とを結ぶ光ケーブルS1が断線した場合、第一RIOユニット106乃至第三RIOユニット108を通じて主系CPUユニット103に到達する回線経路に故障は存在しないので、いずれの応答フレーム受信フラグレジスタ206の結果も「OK」(論理の「真」)となる。
第一RIOユニット106と第二RIOユニット107とを結ぶ光ケーブルS2が断線した場合、第一RIOユニット106から送信される応答データフレームは光ケーブルS2の断線で到達できないものの、第二RIOユニット107及び第三RIOユニット108を通じて主系CPUユニット103に到達する回線経路に故障は存在しないので、第一RIOユニット106の応答フレーム受信フラグレジスタ206の結果のみ「1系T.O.」となる。
第二RIOユニット107と第三RIOユニット108とを結ぶ光ケーブルS3が断線した場合、第一RIOユニット106及び第二RIOユニット107から送信される応答データフレームは光ケーブルS3の断線で到達できないものの、第三RIOユニット108を通じて主系CPUユニット103に到達する回線経路に故障は存在しないので、第一RIOユニット106及び第二RIOユニット107の応答フレーム受信フラグレジスタ206の結果が「1系T.O.」となる。
第三RIOユニット108と主系CPUユニット103とを結ぶ光ケーブルS4が断線した場合、第一RIOユニット106、第二RIOユニット107及び第三RIOユニット108から送信される応答データフレームは全て光ケーブルS4の断線で到達できなくなるので、第一RIOユニット106、第二RIOユニット107及び第三RIOユニット108の応答フレーム受信フラグレジスタ206の結果が「1系T.O.」となる。
図9は、2系回線に属するフラグレジスタの内容と、回線異常の発生した箇所との関係を示す図である。図1の2系回線に属する光ケーブルT1、T2、T3及びT4の、いずれか一本が断線した場合に、各フラグレジスタがどのような内容になるのかを示す。
先ず、いずれの光ケーブルも断線すれば、要求フレーム一巡フラグレジスタ205は必ずタイムアウトになるので、要求フレーム一巡フラグレジスタ205の内容は論理の「偽」のままである。図9では説明を判り易くするため、この現象を「2系回線のタイムアウト」という意味の「2系T.O.」という略称に置換している。
主系CPUユニット103と第一RIOユニット106とを結ぶ光ケーブルT1が断線した場合、第三RIOユニット108、第二RIOユニット107及び第一RIOユニット106、から送信される応答データフレームは全て光ケーブルT1の断線で到達できなくなるので、第一RIOユニット106、第二RIOユニット107及び第三RIOユニット108の応答フレーム受信フラグレジスタ206の結果が「1系T.O.」となる。
第一RIOユニット106と第二RIOユニット107とを結ぶ光ケーブルT2が断線した場合、第三RIOユニット108及び第二RIOユニット107から送信される応答データフレームは光ケーブルT3の断線で到達できないものの、第一RIOユニット106を通じて主系CPUユニット103に到達する回線経路に故障は存在しないので、第二RIOユニット107及び第三RIOユニット108の応答フレーム受信フラグレジスタ206の結果が「2系T.O.」となる。
第二RIOユニット107と第三RIOユニット108とを結ぶ光ケーブルT3が断線した場合、第三RIOユニット108から送信される応答データフレームは光ケーブルT2の断線で到達できないものの、第二RIOユニット107及び第一RIOユニット106を通じて主系CPUユニット103に到達する回線経路に故障は存在しないので、第三RIOユニット108の応答フレーム受信フラグレジスタ206の結果のみ「2系T.O.」となる。
第三RIOユニット108と主系CPUユニット103とを結ぶ光ケーブルT4が断線した場合、第三RIOユニット108乃至第一RIOユニット106を通じて主系CPUユニット103に到達する回線経路に故障は存在しないので、いずれの応答フレーム受信フラグレジスタ206の結果も「OK」(論理の「真」)となる。
次に、図8と図9の内容を踏まえた上で、二本の光ケーブルが断線した場合を想定して、異常箇所を特定或は推定する手順を説明する。
図10は、1系回線及び2系回線に属するフラグレジスタの内容と、回線異常の発生した箇所との関係を示す図である。
主系CPUユニット103の電気光変換装置112と第一RIOユニット106の反射型電気光変換装置115との間に接続されている光ケーブルが断線した場合、光ケーブルS1と光ケーブルT1が断線することとなる。この場合、図8と図9の関係から、異常箇所はそれぞれ光ケーブルS1と光ケーブルT1であるものと、極めて高い確度で推定できる。
第一RIOユニット106の電気光変換装置と第二RIOユニット107の電気光変換装置123とに接続されている光ケーブルが断線した場合、光ケーブルS2と光ケーブルT2が断線することとなる。この場合、図8と図9の関係から、異常箇所はそれぞれ光ケーブルS2と光ケーブルT2であるものと、極めて高い確度で推定できる。
第二RIOユニット107の電気光変換装置123と第三RIOユニット108の電気光変換装置とに接続されている光ケーブルが断線した場合、光ケーブルS3と光ケーブルT3が断線することとなる。この場合、図8と図9の関係から、異常箇所はそれぞれ光ケーブルS3と光ケーブルT3であるものと、極めて高い確度で推定できる。
第三RIOユニット108の電気光変換装置と主系CPUユニット103の電気光変換装置112とに接続されている光ケーブルが断線した場合、
光ケーブルS4と光ケーブルT4が断線することとなる。この場合、図8と図9の関係から、異常箇所はそれぞれ光ケーブルS4と光ケーブルT4であるものと、極めて高い確度で推定できる。
主系CPUユニット103から第一RIOユニット106及び第三RIOユニット108に接続されている光ケーブルが断線した場合、光ケーブルS1と光ケーブルS4が断線することとなる。この場合、1系回線は完全に主系CPUユニット103から切り離されてしまうので、全ての応答フレーム受信フラグレジスタが「1系T.O.」となり、結果として図8の光ケーブルS4が断線した時の結果になってしまうものの、2系回線には障害が存在しないので、2系回線の方は全て「異常なし」という判断結果になる。この場合、推定故障箇所である光ケーブルS4を復旧させると、今度は光ケーブルS1のみの異常状態となる。そして、改めて光ケーブルS1も復旧させる必要が判明する。
同様に、従系CPUユニット129から第一RIOユニット106及び第三RIOユニット108に接続されている光ケーブルが断線した場合、光ケーブルT1と光ケーブルT4が断線することとなる。この場合、2系回線は完全に主系CPUユニット103から切り離されてしまうので、全てのフラグレジスタが「2系T.O.」となり、結果として図9の光ケーブルT1が断線した時の結果になってしまうものの、1系回線には障害が存在しないので、1系回線の方は全て「異常なし」という判断結果になる。この場合、推定故障箇所である光ケーブルT1を復旧させると、今度は光ケーブルT4のみの異常状態となる。そして、改めて光ケーブルT4も復旧させる必要が判明する。
次に、回線ではなく、RIOユニット自体が電源断等で故障した場合を想定して、異常箇所を特定或は推定する手順を説明する。
図11は、1系回線及び2系回線に属するフラグレジスタの内容と、異常の発生した箇所との関係を示す図である。
第一RIOユニット106が電源断等で機能不全に陥った場合、主系CPUユニット103は1系回線及び2系回線共に、第一RIOユニット106との通信は全くできない。したがって、第一RIOユニット106の応答フレーム受信フラグレジスタ206の内容は、1系回線及び2系回線とも「1系T.O.」及び「2系T.O.」となる。その一方で、第二RIOユニット107と第三RIOユニット108が発する応答データフレームは、2系回線を通じては主系CPUユニット103に到達できないものの、1系回線を通じて主系CPUユニット103に到達できる。したがって、第二RIOユニット107及び第三RIOユニット108の応答フレーム受信フラグレジスタ206の内容は、1系回線は「OK」であり、2系回線は「2系T.O.」となる。
以上のような場合、推定故障箇所は図8及び図9から「光ケーブルS2」と「光ケーブルT1」となるが、このような組み合わせでほぼ同時に断線に起因する回線故障が発生することは可能性として低いので、光ケーブルS2と光ケーブルT1に挟まれたもの、すなわち第一RIOユニット106の故障を疑うこととなる。
第二RIOユニット107が電源断等で機能不全に陥った場合、主系CPUユニット103は1系回線及び2系回線共に、第二RIOユニット107との通信は全くできない。したがって、第二RIOユニット107の応答フレーム受信フラグレジスタ206の内容は、1系回線及び2系回線とも「1系T.O.」及び「2系T.O.」となる。その一方で、第三RIOユニット108が発する応答データフレームは、2系回線を通じては主系CPUユニット103に到達できないものの、1系回線を通じて主系CPUユニット103に到達できる。同様に、第一RIOユニット106が発する応答データフレームは、1系回線を通じては主系CPUユニット103に到達できないものの、2系回線を通じて主系CPUユニット103に到達できる。したがって、第一RIOユニット106の応答フレーム受信フラグレジスタ206の内容は、1系回線は「1系T.O.」であり、2系回線は「OK」となる。そして、第三RIOユニット108の応答フレーム受信フラグレジスタ206の内容は、1系回線は「OK」であり、2系回線は「2系T.O.」となる。
以上のような場合、推定故障箇所は図8及び図9から「光ケーブルS3」と「光ケーブルT2」となるが、このような組み合わせでほぼ同時に断線に起因する回線故障が発生することは可能性として低いので、光ケーブルS3と光ケーブルT2に挟まれたもの、すなわち第二RIOユニット107の故障を疑うこととなる。
第三RIOユニット108が電源断等で機能不全に陥った場合、主系CPUユニット103は1系回線及び2系回線共に、第三RIOユニット108との通信は全くできない。したがって、第三RIOユニット108の応答フレーム受信フラグレジスタ206の内容は、1系回線及び2系回線とも「1系T.O.」及び「2系T.O.」となる。その一方で、第一RIOユニット106と第二RIOユニット107が発する応答データフレームは、1系回線を通じては主系CPUユニット103に到達できないものの、2系回線を通じて主系CPUユニット103に到達できる。したがって、第一RIOユニット106及び第二RIOユニット107の応答フレーム受信フラグレジスタ206の内容は、1系回線は「1系T.O.」であり、2系回線は「OK」となる。
以上のような場合、推定故障箇所は図8及び図9から「光ケーブルS4」と「光ケーブルT3」となるが、このような組み合わせでほぼ同時に断線に起因する回線故障が発生することは可能性として低いので、光ケーブルS4と光ケーブルT3に挟まれたもの、すなわち第三RIOユニット108の故障を疑うこととなる。
指令装置132は、図8、図9、図10及び図11のリストを内包し、故障の有無、故障が発生したと推定する箇所を使用者に提示する。
上述の実施形態は、以下のような種々の変更が可能である。
(1)三つのフラグレジスタに代えて、カウンタを用いることができる。
要求フレーム送信フラグレジスタ204は、制御回線EL110の健常性を確認するフラグレジスタである。要求フレーム一巡フラグレジスタ205は、1系回線全体の健常性を確認するフラグレジスタである。応答フレーム受信フラグレジスタ206は、1系回線上の部分的な健常性を確認するフラグレジスタである。
以上の内容から、三つのフラグレジスタに代えて、カウンタの値が「0」なら制御回線EL110の異常、カウンタの値が「1」なら1系回線全体の異常、カウンタの値が「2」なら1系回線の部分的な異常、カウンタの値が「3」なら1系回線の正常、として、カウンタを利用することができる。
本実施形態ではプラント制御システムを開示した。
プラント制御システムは、主系CPUユニットと各RIOユニットとの間に、データフレームの転送方向が互いに逆になる1系回線のループと2系回線のループを形成した。更に、主系CPUユニットに接続されるRIOユニットには反射型電気光変換装置を用いて、従系CPUユニットも接続される構成とした。この、従系CPUユニットと各RIOユニットとの間に形成される1系回線のループと2系回線のループは、主系CPUユニットと各RIOユニットとの間のループとは逆方向になっている。このようにプラント制御システムのネットワークを形成することで、一箇所に集中して発生する回線故障に対し、高い耐障害性を有するので、強力な可用性を提供できる。
また、データフレームが規定時間内に到達したか否かを検証するフラグレジスタとタイマをCPUユニット内に設けることで、故障箇所の特定又は推定を確実に遂行できる。
101…プラント制御システム、102…制御対象、103…主系CPUユニット、104a…センサ、105a…操作子、106…第一RIOユニット、107…第二RIOユニット、108…第三RIOユニット、109…CPU装置、112…電気光変換装置、113…電気光変換装置、114…RIO装置、115…反射型電気光変換装置、116…反射型電気光変換装置、117…電気光変換装置、118…電気光変換装置、119…RIO装置、120…電気光変換装置、121…電気光変換装置、122…電気光変換装置、123…電気光変換装置、124…RIO装置、125…電気光変換装置、126…電気光変換装置、127…電気光変換装置、127…反射型電気光変換装置、128…反射型電気光変換装置、129…従系CPUユニット、131…指令通信路、132…指令装置、133…電気光変換装置、134…電気光変換装置、202…フレーム判定部、203…バス、204…要求フレーム送信フラグレジスタ、205…要求フレーム一巡フラグレジスタ、206…応答フレーム受信フラグレジスタ、207…フレーム判定部、208…要求フレーム送信フラグレジスタ、209…要求フレーム一巡フラグレジスタ、210…応答フレーム受信フラグレジスタ、211…タイマ、EL110…制御回線、EL111…制御回線、S1…光ケーブル、S2…光ケーブル、S3…光ケーブル、S4…光ケーブル、T1…光ケーブル、T2…光ケーブル、T3…光ケーブル、T4…光ケーブル、U1…光ケーブル、U2…光ケーブル、U3…光ケーブル、V1…光ケーブル、V2…光ケーブル、V3…光ケーブル、V4…光ケーブル

Claims (4)

  1. 1系回線と2系回線に同時に要求データフレームを送信し、前記1系回線と前記2系回線から応答データフレームを受信する第一のCPU装置と、
    前記第一のCPU装置の前記1系回線に接続されて前記要求データフレームを送信側端子に出力し、前記応答データフレームを受信側端子から受信する第一の変換装置と、
    前記第一のCPU装置の前記2系回線に接続されて前記要求データフレームを送信側端子に出力し、前記応答データフレームを受信側端子から受信する第二の変換装置と、
    制御対象に設けられる操作子とセンサが接続され、前記1系回線と前記2系回線から要求データフレームを受信し、前記1系回線と前記2系回線に同時に応答データフレームを送信する第一の遠隔入出力装置と、
    前記第一の遠隔入出力装置の前記1系回線に接続されて前記第一の変換装置の前記送信側端子から前記要求データフレームを受信する第三の変換装置と、
    前記第一の遠隔入出力装置の前記1系回線に接続されて前記応答データフレームを送信側端子に出力する第四の変換装置と、
    前記第一の遠隔入出力装置の前記2系回線に接続されて前記第二の変換装置の前記受信側端子に前記応答データフレームを出力する第五の変換装置と、
    前記第一の遠隔入出力装置の前記2系回線に接続されて前記要求データフレームを受信する第六の変換装置と、
    前記第一の遠隔入出力装置と同一の構成であり、前記1系回線と前記2系回線から要求データフレームを受信し、前記1系回線と前記2系回線に同時に応答データフレームを送信する第二の遠隔入出力装置と、
    前記第二の遠隔入出力装置の前記1系回線に接続されて前記第五の変換装置の前記送信側端子から前記要求データフレームを受信する第七の変換装置と、
    前記第二の遠隔入出力装置の前記1系回線に接続されて前記応答データフレームを送信側端子に出力する第八の変換装置と、
    前記第二の遠隔入出力装置の前記2系回線に接続されて前記第六の変換装置の前記受信側端子に前記応答データフレームを出力する第九の変換装置と、
    前記第二の遠隔入出力装置の前記2系回線に接続されて前記第二の変換装置の前記送信側端子から前記要求データフレームを受信する第十の変換装置と
    を具備する制御システム。
  2. 更に、
    前記第一のCPU装置と同一の構成であり、1系回線と2系回線に同時に要求データフレームを送信し、前記1系回線と前記2系回線から応答データフレームを受信する第二のCPU装置と、
    前記第二のCPU装置の前記1系回線に接続されて前記要求データフレームを送信側端子から前記第九の変換装置へ出力し、前記応答データフレームを前記第三の変換装置から受信側端子を通じて受信する第十一の変換装置と、
    前記第二のCPU装置の前記2系回線に接続されて前記要求データフレームを送信側端子から前記第四の変換装置へ出力し、前記応答データフレームを前記第十の変換装置から受信側端子を通じて受信する第十二の変換装置と
    を具備する請求項1記載の制御システム。
  3. 前記第三の変換装置は、前記第一の変換装置から前記要求データフレームを受信すると前記第十一の変換装置に前記要求データフレームを送信するものであり、
    前記第四の変換装置は、前記第十二の変換装置から前記要求データフレームを受信すると前記第二の変換装置に前記要求データフレームを送信するものであり、
    前記第九の変換装置は、前記第十一の変換装置から前記要求データフレームを受信すると前記第一の変換装置に前記要求データフレームを送信するものであり、
    前記第十の変換装置は、前記第二の変換装置から前記要求データフレームを受信すると前記第十二の変換装置に前記要求データフレームを送信するものである、請求項2記載の制御システム。
  4. 1系回線と2系回線に同時に要求データフレームを送信し、前記1系回線と前記2系回線から応答データフレームを受信するCPU装置と、
    前記CPU装置の前記1系回線に接続されて前記要求データフレームを送信側端子に出力し、前記応答データフレームを受信側端子から受信する第一の変換装置と、
    前記CPU装置の前記2系回線に接続されて前記要求データフレームを送信側端子に出力し、前記応答データフレームを受信側端子から受信する第二の変換装置と、
    前記第一の変換装置に到達する前記要求データフレーム及び前記応答データフレームの種別を判定する第一のフレーム判定部と、
    前記CPU装置から前記要求データフレームが送信されたことを前記第一のフレーム判定部が検出すると、前記第一のフレーム判定部によってその旨を記載される第一の要求フレーム送信フラグレジスタと、
    前記第一の要求フレーム送信フラグレジスタが前記CPU装置から前記要求データフレームが送信されたことを記載されている状態において、外部から前記要求データフレームが到達したことを前記第一のフレーム判定部が検出すると、前記第一のフレーム判定部によってその旨を記載される第一の要求フレーム一巡フラグレジスタと、
    前記第一の要求フレーム一巡フラグレジスタが外部から前記要求データフレームが到達したことを記載されている状態において、外部から前記応答データフレームが到達したことを前記第一のフレーム判定部が検出すると、前記第一のフレーム判定部によってその旨を記載される第一の応答フレーム受信フラグレジスタと、
    前記第二の変換装置に到達する前記要求データフレーム及び前記応答データフレームの種別を判定する第二のフレーム判定部と、
    前記CPU装置から前記要求データフレームが送信されたことを前記第二のフレーム判定部が検出すると、前記第二のフレーム判定部によってその旨を記載される第二の要求フレーム送信フラグレジスタと、
    前記第二の要求フレーム送信フラグレジスタが前記CPU装置から前記要求データフレームが送信されたことを記載されている状態において、外部から前記要求データフレームが到達したことを前記第二のフレーム判定部が検出すると、前記第二のフレーム判定部によってその旨を記載される第二の要求フレーム一巡フラグレジスタと、
    前記第二の要求フレーム一巡フラグレジスタが外部から前記要求データフレームが到達したことを記載されている状態において、外部から前記応答データフレームが到達したことを前記第二のフレーム判定部が検出すると、前記第一のフレーム判定部によってその旨を記載される第二の応答フレーム受信フラグレジスタと、
    前記CPU装置が前記要求データフレームを出力してから前記応答データフレームが受信されるまでの時間を計測するタイマと
    を具備するCPUユニット。
JP2009270775A 2009-11-27 2009-11-27 制御システム及びcpuユニット Pending JP2011113415A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009270775A JP2011113415A (ja) 2009-11-27 2009-11-27 制御システム及びcpuユニット
US12/952,470 US20110131348A1 (en) 2009-11-27 2010-11-23 Control system and cpu unit
CA2722478A CA2722478A1 (en) 2009-11-27 2010-11-24 Control system and cpu unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009270775A JP2011113415A (ja) 2009-11-27 2009-11-27 制御システム及びcpuユニット

Publications (1)

Publication Number Publication Date
JP2011113415A true JP2011113415A (ja) 2011-06-09

Family

ID=44069699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009270775A Pending JP2011113415A (ja) 2009-11-27 2009-11-27 制御システム及びcpuユニット

Country Status (3)

Country Link
US (1) US20110131348A1 (ja)
JP (1) JP2011113415A (ja)
CA (1) CA2722478A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013257746A (ja) * 2012-06-13 2013-12-26 Hitachi Ltd 入出力ユニット及び制御システム
JP2014192796A (ja) * 2013-03-28 2014-10-06 Hitachi Ltd 制御システム、回線接続診断方法及びプログラム
JP2015210711A (ja) * 2014-04-28 2015-11-24 株式会社日立製作所 中継制御システムおよび通信中継方法
JP2016110182A (ja) * 2014-12-02 2016-06-20 株式会社日立製作所 制御システム
JP2017184446A (ja) * 2016-03-30 2017-10-05 三菱電機株式会社 配電盤制御装置およびその配電盤制御装置を用いた配電盤システム
CN114237132A (zh) * 2022-02-23 2022-03-25 中国海洋大学 一种用于波浪滑翔器的冗余卫星定位通讯系统

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102541014B (zh) * 2012-01-11 2013-07-17 北京四方继保自动化股份有限公司 一种火电厂热工电气一体化控制系统
US10070348B2 (en) * 2016-04-26 2018-09-04 Cisco Technology, Inc. Hypertext transfer protocol support over hybrid access

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58109366U (ja) * 1982-01-20 1983-07-26 株式会社明電舎 ル−プ伝送装置
JPS58153431A (ja) * 1982-03-08 1983-09-12 Niles Parts Co Ltd 車輌用光通信システム
JPS61275903A (ja) * 1985-05-31 1986-12-06 Fuji Electric Co Ltd 2重化システム
JPH0662471A (ja) * 1992-08-12 1994-03-04 Nippon Steel Corp プロセス制御システム
JPH11215167A (ja) * 1998-01-22 1999-08-06 Fuji Electric Co Ltd ネットワークシステム及びネットワークにおけるデータ通信方法
JP2007295608A (ja) * 2007-06-15 2007-11-08 Omron Corp プログラマブルコントローラおよび二重化ネットワークシステム
JP2010200016A (ja) * 2009-02-25 2010-09-09 Hitachi Ltd 回線切替装置及びプラント制御システム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313332A (ja) * 1997-05-12 1998-11-24 Fujitsu Ltd 伝送装置及びこの伝送装置を具備するネットワーク
JP5267060B2 (ja) * 2008-11-10 2013-08-21 ヤマハ株式会社 音響信号処理システム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58109366U (ja) * 1982-01-20 1983-07-26 株式会社明電舎 ル−プ伝送装置
JPS58153431A (ja) * 1982-03-08 1983-09-12 Niles Parts Co Ltd 車輌用光通信システム
JPS61275903A (ja) * 1985-05-31 1986-12-06 Fuji Electric Co Ltd 2重化システム
JPH0662471A (ja) * 1992-08-12 1994-03-04 Nippon Steel Corp プロセス制御システム
JPH11215167A (ja) * 1998-01-22 1999-08-06 Fuji Electric Co Ltd ネットワークシステム及びネットワークにおけるデータ通信方法
JP2007295608A (ja) * 2007-06-15 2007-11-08 Omron Corp プログラマブルコントローラおよび二重化ネットワークシステム
JP2010200016A (ja) * 2009-02-25 2010-09-09 Hitachi Ltd 回線切替装置及びプラント制御システム

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013257746A (ja) * 2012-06-13 2013-12-26 Hitachi Ltd 入出力ユニット及び制御システム
JP2014192796A (ja) * 2013-03-28 2014-10-06 Hitachi Ltd 制御システム、回線接続診断方法及びプログラム
JP2015210711A (ja) * 2014-04-28 2015-11-24 株式会社日立製作所 中継制御システムおよび通信中継方法
JP2016110182A (ja) * 2014-12-02 2016-06-20 株式会社日立製作所 制御システム
JP2017184446A (ja) * 2016-03-30 2017-10-05 三菱電機株式会社 配電盤制御装置およびその配電盤制御装置を用いた配電盤システム
CN114237132A (zh) * 2022-02-23 2022-03-25 中国海洋大学 一种用于波浪滑翔器的冗余卫星定位通讯系统

Also Published As

Publication number Publication date
US20110131348A1 (en) 2011-06-02
CA2722478A1 (en) 2011-05-27

Similar Documents

Publication Publication Date Title
JP2011113415A (ja) 制御システム及びcpuユニット
CN105700510A (zh) Can通信系统的错误分散检测方法及can通信系统
NO338821B1 (no) Rutingsanlegg for en undersjøisk elektronisk modul
JP2001306350A (ja) フィールド機器制御システムおよびコンピュータが読取り可能な記憶媒体
EP2028571B1 (en) Method of detecting disconnection and power discontinuity of I/O unit connected to numerical controller
JP5554292B2 (ja) 二重化制御装置
JP2020078107A (ja) モータ制御装置
JP5706347B2 (ja) 二重化制御システム
JP5847023B2 (ja) 入出力ユニット及び制御システム
JP6373630B2 (ja) 中継制御システムおよび通信中継方法
JP4541241B2 (ja) プラント制御システム
JP6185371B2 (ja) サブマイコンのプログラム書き換え方法
JP2014192796A (ja) 制御システム、回線接続診断方法及びプログラム
JP2013168090A (ja) マルチコントローラシステム、制御方法及びプログラム
JP2017120960A (ja) 通信経路異常監視装置
JP2012235335A (ja) 装置間ケーブルの誤接続検出方法及び装置
JP5881009B2 (ja) データ通信システム
JP3777809B2 (ja) 二重化通信システムの回線異常検出方法
US10574514B2 (en) Duplex control device and duplex system
JP5069664B2 (ja) フィールドネットワークシステム
JP5549570B2 (ja) データ伝送装置及びデータ伝送方法
JP5459117B2 (ja) データ伝送装置及びデータ伝送方法
JP5900621B2 (ja) システムおよびシステムの制御方法
KR101623063B1 (ko) 우회 경로를 이용한 제어 프레임 전송 방법, 이를 위한 노드 및 제어 프레임 전송 시스템
JP6444711B2 (ja) 制御システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130402