JP2011103129A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2011103129A5 JP2011103129A5 JP2010264986A JP2010264986A JP2011103129A5 JP 2011103129 A5 JP2011103129 A5 JP 2011103129A5 JP 2010264986 A JP2010264986 A JP 2010264986A JP 2010264986 A JP2010264986 A JP 2010264986A JP 2011103129 A5 JP2011103129 A5 JP 2011103129A5
- Authority
- JP
- Japan
- Prior art keywords
- value
- address
- destination address
- addition
- subtraction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001276 controlling effect Effects 0.000 claims 6
- 230000000875 corresponding Effects 0.000 claims 4
Claims (6)
- 撮像センサから出力された画像信号を格納する主メモリと内部モジュール間のバスを介したデータ転送を制御するデータ転送制御装置であって、
前記主メモリにおける複数の記憶領域の各々の開始アドレスと終了アドレスの組を複数格納するレジスタと、
前記複数の組の中から1組の開始アドレスと終了アドレスを選択する選択回路と、
前記選択回路から出力された開始アドレスを起点とし、当該開始アドレスと対をなす終了アドレスに達するまで順次変化する宛先アドレスを生成出力するアドレスカウンターと、
前記主メモリを制御し且つ前記バスを獲得して当該宛先アドレスに対応する前記主メモリの記憶領域と前記内部モジュール間でデータ転送を実行させるメモリコントロール回路と、
前記アドレスカウンターで生成された宛先アドレスが前記終了アドレスと一致した時点で、前記複数の組の中から次の1組の開始アドレスと終了アドレスを選択するように前記選択回路を制御するアドレス切換手段と、
前記アドレスカウンターにおける前記宛先アドレスの変化と同期して計数した計数値を算出する計数回路と、
前記計数回路から出力された計数値が所定値に達するまでは零値を選択し、当該計数値が前記所定値に達した時点でオフセット値を選択する第2の選択回路と、
前記第2の選択回路から出力された前記オフセット値または前記零値と前記アドレスカウンターから出力された宛先アドレスとを加減算した加減算値を出力する加減算回路と、
前記アドレスカウンターにおける宛先アドレスの変化と同期して計数した計数値を算出する第2の計数回路と、
前記第2の計数回路から出力された計数値が所定値に達するまでは零値を選択し、当該計数値が前記所定値に達した時点で第2のオフセット値を選択する第3の選択回路と、
前記第3の選択回路から出力された前記第2のオフセット値または前記零値と前記加減算回路から出力された前記加減算値とを加減算して前記アドレスカウンターに出力する第2の加減算回路と、
を備え、
前記計数回路は当該計数値が前記所定値に達した時点で当該計数値をリセットし、
前記第2の計数回路は当該計数値が前記所定値に達した時点で当該計数値をリセットし、前記アドレスカウンターは前記第2の加減算回路から出力された加減算値を起点として順次変化する宛先アドレスを生成する、データ転送制御装置。 - 請求項1記載のデータ転送制御装置であって、前記アドレス切換手段は、前記開始アドレスと終了アドレスの組をサイクリック(循環的)に切り換える、データ転送制御装置。
- 撮像センサから出力された画像信号を格納する主メモリと内部モジュールとの間でバスを介したデータ転送を制御するデータ転送制御装置であって、
前記主メモリの記憶領域の所定のアドレスを起点として順次変化する宛先アドレスを生成出力するアドレスカウンターと、
前記アドレスカウンターにおける前記宛先アドレスの変化と同期して計数した計数値を算出する計数回路と、
前記計数回路から出力された計数値が所定値に達するまでは零値を選択し、当該計数値が前記所定値に達した時点でオフセット値を選択する選択回路と、
前記選択回路から出力された前記オフセット値または前記零値と前記アドレスカウンターから出力された宛先アドレスとを加減算した加減算値を出力する加減算回路と、
前記主メモリを制御し且つ前記バスを獲得して当該宛先アドレスに対応する前記主メモリの記憶領域と前記内部モジュールとの間でデータ転送を実行させるメモリコントロール回路と、
前記アドレスカウンターにおける宛先アドレスの変化と同期して所定値に達するまで計数した計数値を算出する第2の計数回路と、
前記第2の計数回路から出力された計数値が所定値に達するまでは零値を選択し、当該計数値が前記所定値に達した時点で第2のオフセット値を選択する第3の選択回路と、
前記第3の選択回路から出力された前記第2のオフセット値または前記零値と前記加減算回路から出力された前記加減算値とを加減算して前記アドレスカウンターに出力する第2の加減算回路と、
を備え、
前記計数回路は当該計数値が前記所定値に達した時点で当該計数値をリセットし、
前記第2の計数回路は当該計数値が前記所定値に達した時点で当該計数値をリセットし、前記アドレスカウンターは前記第2の加減算回路から出力された加減算値を起点として順次変化する宛先アドレスを生成する、データ転送制御装置。 - 撮像センサから出力された画像信号を格納する主メモリと内部モジュールとの間でバスを介してデータ転送を行うデータ転送方法であって、
(a)前記主メモリにおける複数の記憶領域の各々の開始アドレスと終了アドレスの組を複数記憶する工程と、
(b)前記工程(a)で記憶した複数の組の中から1組の開始アドレスと終了アドレスを選択する工程と、
(c)前記工程(b)で選択した開始アドレスを起点とし、当該開始アドレスと対をなす終了アドレスに達するまで順次変化する宛先アドレスを生成する工程と、
(d)前記主メモリを制御し且つ前記バスを獲得して前記宛先アドレスに対応する前記主メモリの記憶領域と前記内部モジュールとの間でデータ転送を実行する工程と、
(e)前記工程(c)で生成された宛先アドレスが前記終了アドレスと一致した時点で、前記工程(b)において前記複数の組の中から次の1組の開始アドレスと終了アドレスを選択し、前記工程(c)および(d)を実行する工程と、
(f)前記工程(c)で生成される宛先アドレスの変化に同期して計数した計数値を算出する工程と、
(g)前記工程(f)で算出された計数値が所定値に達するまでは零値を選択し、当該計数値が前記所定値に達した時点でオフセット値を選択し且つ前記工程(f)の計数値をリセットする工程と、
(h)前記工程(g)で選択した前記零値または前記オフセット値と前記工程(c)で生成した宛先アドレスとを加減算した加減算値を算出する工程と、
(i)前記工程(c)で生成される宛先アドレスの変化に同期して計数した第2の計数値を算出する工程と、
(j)前記工程(i)の第2の計数値が所定値に達するまでは零値を選択し、当該計数値が前記所定値に達した時点で第2のオフセット値を選択し且つ前記工程(i)の第2の計数値をリセットする工程と、
(k)前記工程(j)で選択した前記零値または前記第2のオフセット値と前記工程(h)で算出した加減算値とを加算した加減算値を算出する工程と、
を備え、
前記工程(c)において、前記工程(k)で算出された加減算値を起点として順次変化する宛先アドレスを生成する、データ転送方法。 - 請求項4記載のデータ転送方法であって、前記工程(e)において、前記次の1組が前記複数の組の中からサイクリック(循環的)に選択される、データ転送方法。
- 撮像センサから出力された画像信号を格納する主メモリと内部モジュールとの間でバスを介してデータ転送を行うデータ転送方法であって、
(c−1)前記主メモリの記憶領域の所定のアドレスを起点として順次変化する宛先アドレスを生成する工程と、
(f−1)前記工程(c−1)で生成される宛先アドレスの変化と同期して計数した計数値を算出する工程と、
(g−1)前記工程(f−1)で算出された計数値が所定値に達するまでは零値を選択し、当該計数値が前記所定値に達した時点でオフセット値を選択し且つ前記工程(f−1)の計数値をリセットする工程と、
(h−1)前記工程(g−1)で選択した前記零値または前記オフセット値と前記工程(c−1)で生成した宛先アドレスとを加減算した加減算値を算出する工程と、
(d−1)前記主メモリを制御し且つ前記バスを獲得して前記宛先アドレスに対応する前記主メモリの記憶領域と前記内部モジュールとの間でデータ転送を実行する工程と、
(i−1)前記工程(c−1)で生成される宛先アドレスの変化に同期して計数した第2の計数値を算出する工程と、
(j−1)前記工程(i−1)の第2の計数値が所定値に達するまでは零値を選択し、当該計数値が前記所定値に達した時点で第2のオフセット値を選択し且つ前記工程(i−1)の第2の計数値をリセットする工程と、
(k−1)前記工程(j−1)で選択した前記零値または前記第2のオフセット値と前記工程(h−1)で算出した加減算値とを加減算した加減算値を算出する工程と、
を備え、
前記工程(c−1)において、前記工程(k−1)で算出された加減算値を起点として順次変化する宛先アドレスを生成する、データ転送方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010264986A JP5017601B2 (ja) | 2010-11-29 | 2010-11-29 | データ転送制御装置およびデータ転送方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010264986A JP5017601B2 (ja) | 2010-11-29 | 2010-11-29 | データ転送制御装置およびデータ転送方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000382451A Division JP4677581B2 (ja) | 2000-12-15 | 2000-12-15 | データ転送制御装置およびデータ転送方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011103129A JP2011103129A (ja) | 2011-05-26 |
JP2011103129A5 true JP2011103129A5 (ja) | 2011-09-08 |
JP5017601B2 JP5017601B2 (ja) | 2012-09-05 |
Family
ID=44193419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010264986A Expired - Fee Related JP5017601B2 (ja) | 2010-11-29 | 2010-11-29 | データ転送制御装置およびデータ転送方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5017601B2 (ja) |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0668760B2 (ja) * | 1986-08-22 | 1994-08-31 | 富士ゼロックス株式会社 | 画像編集装置用dmaコントロ−ラ |
JPS63159961A (ja) * | 1986-12-24 | 1988-07-02 | Toshiba Corp | ダイレクトメモリアクセス転送制御装置 |
JPH03209546A (ja) * | 1990-01-11 | 1991-09-12 | Matsushita Electric Ind Co Ltd | 高速データ転送処理装置 |
JPH0496163A (ja) * | 1990-08-08 | 1992-03-27 | Nec Corp | Dmaコントローラ |
JPH04236649A (ja) * | 1991-01-21 | 1992-08-25 | Matsushita Electric Ind Co Ltd | データ転送装置 |
JPH04277850A (ja) * | 1991-03-06 | 1992-10-02 | Nec Corp | ディスクリプタ制御方式 |
JPH05181788A (ja) * | 1991-12-27 | 1993-07-23 | Seiko Instr Inc | 特殊形状領域dma機構 |
JP2806672B2 (ja) * | 1992-01-28 | 1998-09-30 | 九州日本電気株式会社 | ダイレクトメモリアクセス転送制御装置 |
JPH06332843A (ja) * | 1992-06-24 | 1994-12-02 | Seiko Epson Corp | 動画映像データ転送装置およびコンピュータシステム |
JP3484763B2 (ja) * | 1994-03-07 | 2004-01-06 | セイコーエプソン株式会社 | 映像データ転送装置およびコンピュータシステム |
JPH0736819A (ja) * | 1993-07-21 | 1995-02-07 | Sanyo Electric Co Ltd | Dmaデータ転送装置 |
JP3451722B2 (ja) * | 1994-05-13 | 2003-09-29 | セイコーエプソン株式会社 | 映像データ転送装置 |
JPH09114969A (ja) * | 1995-10-16 | 1997-05-02 | Hitachi Ltd | 画像読み取り装置 |
JPH10312356A (ja) * | 1997-05-14 | 1998-11-24 | Matsushita Electric Ind Co Ltd | データ転送装置 |
JPH11110339A (ja) * | 1997-10-02 | 1999-04-23 | Toshiba Corp | Dmaコントローラ |
JPH11184799A (ja) * | 1997-12-19 | 1999-07-09 | Toshiba Corp | メモリデータ転送方法ならびに装置 |
JP4425365B2 (ja) * | 1999-02-15 | 2010-03-03 | 株式会社メガチップス | 画像入力装置における信号処理回路 |
-
2010
- 2010-11-29 JP JP2010264986A patent/JP5017601B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012026824A5 (ja) | ||
JP2013030997A5 (ja) | ||
JP2016173326A5 (ja) | ||
JP2012026825A5 (ja) | ||
JP2013197880A5 (ja) | ||
JP2014149906A5 (ja) | ||
JP2007019630A5 (ja) | ||
JP5784664B2 (ja) | 多眼撮像装置 | |
JP2015099522A5 (ja) | ||
JP2011103129A5 (ja) | ||
JP2010507309A5 (ja) | ||
JP2015226206A5 (ja) | ||
JP2014010307A5 (ja) | ||
JP2015206618A5 (ja) | ||
JP2015126382A5 (ja) | ||
JP2017188838A (ja) | 画像処理装置、その制御方法及びプログラム | |
TWI487269B (zh) | 相位內插裝置以及相位內插方法 | |
JP2017085500A5 (ja) | ||
JP2006080627A5 (ja) | ||
JP2012088314A (ja) | 静電容量式センサ素子のキャパシタンスおよび/またはキャパシタンスの変化を決定するための方法および装置 | |
JP2020167596A5 (ja) | ||
JP2014130259A5 (ja) | 光学機器、像ブレ補正装置、及びそれらの制御方法 | |
JP2008109760A5 (ja) | ||
JP2015027211A5 (ja) | ||
JP5578158B2 (ja) | 信号処理装置 |