JP2011091981A - 力率改善装置及びその制御方法 - Google Patents

Abstract

【課題】
構成を簡易化及び小型化させながら、電源装置の出力として安定した出力を得られる力率改善装置及びその制御方法を提案する。
【解決手段】
コイル及びスイッチング素子と、スイッチング素子をオン／オフ制御する制御部とを有する力率改善装置及びその制御方法において、該力率改善装置の入力電圧を検出する入力電圧検出部と、出力電圧を検出する出力電圧検出部と、スイッチング素子のオン／オフ動作に伴ってコイルに発生するコイル電流を検出するコイル電流検出部とを力率改善装置に設け、制御部が、入力電圧検出部により検出された入力電圧の電圧値と、出力電圧検出部により検出された出力電圧の電圧値と、コイル電流検出部により検出されたコイル電流の電流値とに基づいて、臨界モードでスイッチング素子を制御するためのスイッチング周期ごとのスイッチング素子のオフ時間を予測し、予測結果に基づいてスイッチング素子をオン／オフ制御するようにした。
【選択図】 図５

Description

本発明は、力率改善装置及びその制御方法に関し、例えばＡＣ／ＤＣコンバータ等のスイッチング電源装置に適用して好適なものである。

従来、電源装置として、商用交流の絶対値を出力する全波整流回路後段に、チョークコイル、スイッチング素子及びコンデンサなどから構成される力率改善回路（以下、これをＰＦＣ（Power Factor Collection）回路と呼ぶ）が配置されたものが広く用いられている（特許文献１参照）。

この種のＰＦＣ回路は、スイッチング素子を高周波でオン／オフ動作させることによりチョークコイルに三角波状のコイル電流を発生させ、このコイル電流をコンデンサによって整流平滑化し、入力電流を入力電圧と同位相の正弦波状に補正して出力する。

特開２００７−２８８８９２号公報

ところで、上述のようなＰＦＣ回路の動作モードとして、スイッチング素子のオン／オフ動作の繰り返し周期（以下、これをスイッチング周期と呼ぶ）ごとにコイル電流が「０」アンペアとなるようにスイッチング素子のオン／オフを制御する臨界モードがある。

ＰＦＣ回路を臨界モードで動作させる場合、かかるコイル電流が「０」アンペアとなるタイミングを検出するためのゼロ電流検出回路が必要となるため、その分回路規模が大きくなり、高コストになる問題があった。

また、ゼロ電流検出回路の精度は製品ごとに異なり、正確にコイル電流が「０」アンペアになるタイミングを検出し難い。スイッチング周期ごとにコイル電流が正確に「０」アンペアとなるように制御できないとＰＦＣ回路の動作が不安定となり、その結果、電源装置の出力が安定しなくなるといった問題があった。

本発明は以上の点を考慮してなされたもので、構成を簡易化及び小型化させながら、電源装置の出力として安定した出力を得られる力率改善装置及びその制御方法を提案しようとするものである。

かかる課題を解決するため、本発明においてはコイル及びスイッチング素子と、前記スイッチング素子をオン／オフ制御する制御部とを有する力率改善装置において、該力率改善装置の入力電圧を検出する入力電圧検出部と、出力電圧を検出する出力電圧検出部と、前記スイッチング素子のオン／オフ動作に伴って前記コイルに発生するコイル電流を検出するコイル電流検出部とを設け、前記制御部が、前記入力電圧検出部により検出された前記入力電圧の電圧値と、前記出力電圧検出部により検出された前記出力電圧の電圧値と、前記コイル電流検出部により検出された前記コイル電流の電流値とに基づいて、臨界モードで前記スイッチング素子を制御するためのスイッチング周期ごとの前記スイッチング素子のオフ時間を予測し、予測結果に基づいて前記スイッチング素子をオン／オフ制御するようにした。

また、本発明においては、コイル及びスイッチング素子と、前記スイッチング素子をオン／オフ制御する制御部とを有する力率改善装置の制御方法において、前記力率改善装置は、該力率改善装置の入力電圧を検出する入力電圧検出部と、出力電圧を検出する出力電圧検出部と、前記スイッチング素子のオン／オフ動作に伴って前記コイルに発生するコイル電流を検出するコイル電流検出部とを有し、前記制御部が、前記入力電圧検出部により検出された前記入力電圧の電圧値と、前記出力電圧検出部により検出された前記出力電圧の電圧値と、前記コイル電流検出部により検出された前記コイル電流の電流値とに基づいて、臨界モードで前記スイッチング素子を制御するためのスイッチング周期ごとの前記スイッチング素子のオフ時間を予測する第１のステップと、前記制御部が、前記予測結果に基づいて前記スイッチング素子をオン／オフ制御する第２のステップとを設けるようにした。

本発明によれば、スイッチング時におけるコイル電流のゼロポイントを検出するためのゼロ電流検出回路を必要とせず、臨界モードでの力率改善制御を行うことができるため、力率改善装置の規模を縮小化することができ、ひいては本力率改善装置を使用する電源装置全体としての構成を簡易化及び小型化することができる。

また本発明によれば、力率改善装置を安定して動作させることができるため、力率改善装置の出力電圧の振動を抑えることができ、安定した出力を得ることができる。

かくするにつき本発明によれば、構成を簡易化及び小型化させながら、電源装置の出力として安定した出力を得られる力率改善装置及びその制御方法を実現できる。

本実施の形態による電源装置の概略構成を示すブロックである。 本実施の形態による電源装置における電圧波形及び電流波形を示す波形図である。 第１の実施の形態によるＰＦＣ回路の構成を示す回路図である。 第１の実施の形態によるＰＦＣ制御の原理説明に供する波形図である。 第１の実施の形態による制御部の構成を示すブロック図である。 第１の実施の形態によるＰＭＷ生成部の構成を示すブロック図である。 第１の実施の形態によるＰＦＣ回路の動作説明に供する波形図である。 第２の実施の形態によるＰＦＣ回路の構成を示す回路図である。 第２の実施の形態によるＰＦＣ回路の動作説明に供する波形図である。 第２の実施の形態によるＰＦＣ制御の原理説明に供する波形図である。 第２の実施の形態によるＰＦＣ制御の原理説明に供する波形図である。 第２の実施の形態による制御部の構成を示すブロック図である。 第２の実施の形態によるＰＭＷ生成部の構成を示すブロック図である。 他の実施の形態の説明に供する回路図である。

１……電源装置、４……全波整流部、５，４０……ＰＦＣ部、６……ＤＣ／ＤＣ変換部、１０，４１……ＰＦＣ回路、１１，４２……制御部、１２，１２Ｍ，１２Ｓ……電流検出器、１３，１４……分圧抵抗器、２０……アナログ／ディジタル変換部、２１……オフ時間予測部、２２……オン時間制御部、２３，５３……加算回路、２４，５４……ＰＷＭ生成部、３３……キャリア生成部、３４，６０Ｍ，６０Ｓ……比較部、３５，６１Ｍ，６１Ｓ……出力部、５１……スレーブ側オン時間補正部、５２……スレーブ側オン時間演算部、Ｃ_１……出力平滑用コンデンサ、ＣＡ……キャリア波、Ｄ_１，Ｄ_１０Ｍ，Ｄ_１０Ｓ……還流用出力ダイオード、Ｉ_２……入力電流、Ｉ_４……出力電流、Ｉ_Ｌ，Ｉ_ＬＭ，Ｉ_ＬＳ……コイル電流、Ｌ_１，Ｌ_１０Ｍ，Ｌ_１０Ｓ……チョークコイル、Ｒ_１〜Ｒ_４……抵抗、Ｓ_１，Ｓ_１０Ｍ，Ｓ_１０Ｓ……コイル電流検出信号、Ｓ_２，Ｓ_１１Ｍ，Ｓ_１１Ｓ……ＰＷＭ信号、Ｔ_{on_com，}Ｔ_{on_com,M，}Ｔ_{on_com,S}……オン時間指令値、Ｔ_{off_com}，Ｔ_{off_com,M}……オフ時間指令値、Ｖ_２……入力電圧、Ｖ_４……出力電圧、Ｖ_１０，Ｖ_１１……分圧電圧、ＶＶ_１０，ＶＶ_１１…………分圧電圧値、ＶＳ_１，ＶＳ_１０Ｍ，ＶＳ_１０Ｓ……コイル電流検出値、Ｖ_ｍｐ……ピーク値。

以下図面について、本発明の一実施の形態を詳述する。

（１）第１の実施の形態
（１−１）本実施の形態による電源装置の構成
図１において、１は全体として本実施の形態による電源装置を示す。この電源装置１は、ＥＭＩ（ElectroMagnetic Interference）フィルタ部３、全波整流部４、ＰＦＣ部５及びＤＣ／ＤＣ変換部６を備えて構成される。

ＥＭＩフィルタ部３は、商用交流電源２から与えられる図２（Ａ）に示すような交流電源電圧Ｖ_１及び交流電源電流Ｉ_１からノイズを除去する。また全波整流部４は、例えばダイオードブリッジから構成され、ＥＭＩフィルタ部３から与えられるノイズを除去した後の交流電源電圧Ｖ_１及び交流電源電流Ｉ_１を全波整流し、かくして得られた図２（Ｂ）に示すような入力電圧Ｖ_２及び入力電流Ｉ_２をＰＦＣ部５に出力する。

ＰＦＣ部５は、図２（Ｃ）に示すように、全波整流部４から与えられる入力電流Ｉ_２の平均値Ｉ_ＬＡＶＥが正弦波となるように入力電流Ｉ_２を入力周期の全区間に亘って制御し、入力電圧Ｖ_２及び入力電流Ｉ_２間の位相ずれを補正する。またＰＦＣ部５は、位相ずれを補正した入力電圧Ｖ_２及び入力電流Ｉ_２を平滑化し、かくして得られた図２（Ｄ）に示すような出力電圧Ｖ_４及び出力電流Ｉ_４をＤＣ／ＤＣ変換部６に出力する。

ＤＣ／ＤＣ変換部６は、ＰＦＣ部５から与えられる出力電圧Ｖ_４を所望の直流電圧となるよう変換し、かくして得られた所定レベルの直流電圧を電力供給先（負荷）へ出力する。

（１−２）ＰＦＣ部の構成
ここでＰＦＣ部５は、図３に示すように、ＰＦＣ回路１０及び制御部１１から構成される。

ＰＦＣ回路１０は、全波整流部４の正側出力端子と、ＤＣ／ＤＣ変換部６の正側入力端子との間に直列接続されたチョークコイルＬ_１及び還流用出力ダイオードＤ_１を備えており、チョークコイルＬ_１及び還流用出力ダイオードＤ_１の接続中点と、全波整流部４の負側出力端子及びＤＣ／ＤＣ変換部６の負側入力端子間を接続するグランドライン１５との間にスイッチング素子Ｑ_１が接続されている。

スイッチング素子Ｑ_１は、例えばＭＯＳ型ＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）から構成されており、ドレインがチョークコイルＬ_１及び還流用出力ダイオードＤ_１の接続中点に接続され、ソースがグランドライン１５に接続されている。またスイッチング素子Ｑ_１のゲートは制御部１１に接続されている。

また還流用出力ダイオードＤ_１及びＤＣ／ＤＣ変換部６の正側入力端子の接続中点と、グランドライン１５との間には、出力平滑用コンデンサＣ_１が接続されている。

さらに全波整流部４の正側出力端子及びチョークコイルＬ_１間には、スイッチング素子Ｑ_１のオン／オフ動作によりチョークコイルＬ_１に発生するコイル電流Ｉ_Ｌを検出するための電流検出器１２が設けられている。そして電流検出器１２は、検出したコイル電流Ｉ_Ｌをコイル電流検出信号Ｓ_１として制御部１１に送出する。電流検出器として、例えば、シャント抵抗やホール素子等を用いることができる。

さらに全波整流部４の正側出力端子及び負側出力端子間には、第１及び第２の分圧抵抗Ｒ_１，Ｒ_２からなる第１の分圧抵抗器１３が接続されている。そして第１の分圧抵抗器１３は、全波整流部４から出力される脈流電圧Ｖ_２を第１及び第２の分圧抵抗Ｒ_１，Ｒ_２の各抵抗値に応じた割合で分圧し、かくして得られた第１の分圧電圧Ｖ_１０を制御部１１に出力する。

これに対し、還流用出力ダイオードＤ_１及び出力平滑用コンデンサＣ_１の接続中点と、グランドライン１５との間には、第３及び第４の分圧抵抗Ｒ_３，Ｒ_４からなる第２の分圧抵抗器１４が接続されている。そして第２の分圧抵抗器１４は、上述のようにＰＦＣ部５からＤＣ／ＤＣ変換部６に出力される出力電圧Ｖ_４を第３及び第４の分圧抵抗Ｒ_３，Ｒ_４の各抵抗値に応じた割合で分圧し、かくして得られた第２の分圧電圧Ｖ_１１を制御部１１に出力する。

制御部１１は、電流検出器１２から与えられるコイル電流検出信号Ｓ_１と、第１の分圧抵抗器１３から与えられる第１の分圧電圧Ｖ_１０と、第２の分圧抵抗器１４から与えられる第２の分圧電圧Ｖ_１１とに基づいて、スイッチング素子Ｑ_１の駆動信号として図７（Ｂ）に示すようなＰＷＭ（Pulse Width Modulation）信号Ｓ_２を生成し、生成したＰＷＭ信号Ｓ_２をスイッチング素子Ｑ_１のゲートに印加する。

以上の構成において、ＰＦＣ部５では、全波整流部４から与えられた入力電圧Ｖ_２がＰＦＣ回路１０のチョークコイルＬ_１に印加され、このときＰＦＣ回路１０では、スイッチング素子Ｑ_１が制御部１１から与えられるＰＷＭ信号Ｓ_２に基づいてオン／オフ動作しており、このスイッチング素子Ｑ_１のオン／オフ動作に伴って図２（Ｃ）に示すような臨界モードのコイル電流Ｉ_ＬがチョークコイルＬ_１に発生する。

そして、このコイル電流Ｉ_Ｌ及びチョークコイル端子電圧（Ｑ１のドレイン−ソース間電圧）は、この後、還流用出力ダイオードＤ_１及び出力平滑用コンデンサＣ_１において平滑処理された後、ＤＣ／ＤＣ変換部６に出力される。

（１−３）制御部の構成
次にＰＦＣ部５の制御部１１の構成について説明する。これに際して、先ずは制御部１１により実行されるＰＦＣ制御の原理について説明する。

（１−３−１）本実施の形態によるＰＦＣ制御の原理
図４において、図４（Ａ）は、チョークコイルＬ_１に発生するコイル電流Ｉ_Ｌを示し、図４（Ｂ）は、ディジタル制御のために制御部１１において実行されるサンプリング処理におけるサンプリングタイミングを示す。具体的に、図４（Ｂ）は、コイル電流Ｉ_Ｌを、サンプリング周期ごとに、スイッチング素子Ｑ_１のオン時間の半分が経過したタイミングでサンプリングする場合を例示している。

ここで、ＰＦＣ制御が安定している場合（定常時）、スイッチング素子Ｑ_１の（ｎ＋１）番目のオン時間Ｔ_on［ｎ＋１］は、１サンプリング前のオン時間Ｔ_on［ｎ］とほぼ同等と仮定でき、次式が成り立つ。

また、ＰＦＣ制御のためのスイッチング周波数は商用交流の周波数に比べ非常に高いことから、スイッチング素子Ｑ_１のｎ番目のスイッチング周期Ｔ_Ｓ［ｎ］と、（ｎ＋１）番目のスイッチング周期Ｔ_Ｓ［ｎ＋１］との間では、次式が成り立つ。

従って、これら（１）式及び（２）式より、スイッチング素子Ｑ_１のｎ番目のオフ時間Ｔ_off［ｎ］と、（ｎ＋１）番目のオフ時間Ｔ_off［ｎ＋１］との間には、次式が成り立つことが分かる。

またＰＦＣ部５が臨界モードで安定動作している状態では、図４からも明らかなように、次式が成り立つ。

なお、この（４）式において、ｍ_１は、ｎ番目のオン時間Ｔ_on［ｎ］におけるコイル電流Ｉ_Ｌの増加割合（図４の波形のオン時間Ｔ_on［ｎ］における傾き）を表し、ｍ_２は、ｎ番目のオフ動作の動作時間（以下、これをオフ時間と呼ぶ）Ｔ_off［ｎ］におけるコイル電流Ｉ_Ｌの減少割合（図４の波形のオフ時間Ｔ_off［ｎ］における傾きから「−」を除いた部分）を表す。またＩ_Ｌ［ｎ］は、ｎ番目のサンプリングタイミングにおけるコイル電流Ｉ_Ｌの現実の値を表す。

そして、この（４）式をＴ_off［ｎ］について解くと、次式が得られる。

さらに（３）式について上述したように、ｎ番目のオフ時間Ｔ_off［ｎ］と、（ｎ＋１）番目のオフ時間Ｔ_off［ｎ＋１］とは、ほぼ同じであると考えられる。よって、（ｎ＋１）番目のオフ時間Ｔ_off［ｎ＋１］は、（５）式を利用して次式のように表すことができる。

従って、（ｎ＋１）番目のスイッチング周期Ｔ_Ｓ［ｎ＋１］は、この（６）式にｎ番目のオン時間Ｔ_on［ｎ］を加えたものであることから、次式のように表すことができる。

一方、上述したｎ番目のオン時間Ｔ_on［ｎ］におけるコイル電流Ｉ_Ｌの増加割合ｍ_１は、次式のように表すことができる。

またｎ番目のオフ時間Ｔ_off［ｎ］におけるコイル電流Ｉ_Ｌの減少割合ｍ_２は、次式のように表すことができる。

ただし（８）式及び（９）式において、「＾」を付したＶ_inは全波整流部４からＰＦＣ部５に与えられる入力電圧Ｖ_２の現実のピーク値、Ｖ_in［ｎ］はｎ番目のサンプリングタイミングにおける入力電圧Ｖ_２の現実の値、ＬはチョークコイルＬ_１のインダクタンス値、Ｖ_out［ｎ］はＰＦＣ部５からＤＣ／ＤＣ変換部６に出力される出力電圧Ｖ_４のｎ番目のサンプリングタイミングにおける現実の値をそれぞれ示す。

以上の（６）式、（８）式及び（９）式より、（ｎ＋１）番目のオフ動作時におけるオフ時間Ｔ_off［ｎ＋１］は、次式のように予測することが可能である。

このときの（ｎ＋１）番目のスイッチング周期Ｔ_Ｓ［ｎ＋１］は、（７）式〜（９）式より次式のように表すことができる。

従って、スイッチング周期が（１１）式を満たすようスイッチング素子Ｑ_１のオフ時間を制御する（つまりスイッチング素子Ｑ_１のオフ時間を（１０）式を満たすように制御する）ことによって、ゼロ電圧検出回路を用いることなく、臨界モードでＰＦＣ制御することができる。

（１―３−２）制御部の具体的構成
図５は、以上の点を考慮して構築された制御部１１の具体的な構成を示す。この図５からも明らかなように、制御部１１は、アナログ／ディジタル変換部２０、オフ時間予測部２１、オン時間制御部２２、加算回路２３及びＰＷＭ生成部２４から構成される。

アナログ／ディジタル変換部２０は、後述のようにＰＷＭ生成部２４のキャリア生成部３３（図６）からの通知に基づいて、第１の分圧抵抗器１３（図３）から与えられる第１の分圧電圧Ｖ_１０と、電流検出器１２（図３）から与えられるコイル電流検出信号Ｓ_１とを、それぞれオン時間の半分が経過したタイミングでサンプリング（アナログ／ディジタル変換）する。

そしてアナログ／ディジタル変換部２０は、かかるサンプリングにより得られた第１の分圧電圧Ｖ_１０のサンプリング値でなる第１の分圧電圧値ＶＶ_１０と、コイル電流検出信号Ｓ_１のサンプリング値でなるコイル電流検出値ＶＳ_１とを、それぞれオフ時間予測部２１に送出する。

またアナログ／ディジタル変換部２０は、第２の分圧抵抗器１４（図３）から与えられる第２の分圧電圧Ｖ_１１を第１の分圧電圧Ｖ_１０及びコイル電流検出信号Ｓ_１と同じタイミングでサンプリングし、かくして得られた第２の分圧電圧Ｖ_１１のサンプリング値でなる第２の分圧電圧値ＶＶ_１１をオフ時間予測部２１及びオン時間制御部２２に送出する。

オン時間制御部２２は、基準値出力回路３０、減算回路３１及びＰＩ制御部３２から構成されており、アナログ／ディジタル変換部２０から与えられる第２の分圧電圧値ＶＶ_１１を減算回路３１の負側入力端に入力する。

この時、かかる減算回路３１の正側入力端には、ＰＦＣ部５から既定電圧が出力されているときに第２の分圧電圧値ＶＶ_１１がとるべき基準電圧値ＶＲが基準値出力回路３０から与えられている。かくして減算回路３１は、かかる基準電圧値ＶＲから第２の分圧電圧値ＶＶ_１１を減算し、得られた値を誤差値ＶＥとしてＰＩ制御部３２に送出する。

ＰＩ制御部３２は、減算回路３１から与えられる誤差値ＶＥに基づいて、ＰＩ制御により次のサンプリング周期におけるオン時間の目標値を算出し、これをオン時間指令値Ｔ_{on_com}としてオフ時間予測部２１、加算回路２３の一方の信号入力端、及びＰＷＭ生成部２４にそれぞれ送出する。

オフ時間予測部２１は、アナログ／ディジタル変換部２０から与えられる第１の分圧電圧値ＶＶ_１０、コイル電流検出値ＶＳ_１及び第２の分圧電圧値ＶＶ_１１と、オン時間制御部２２から与えられるオン時間指令値Ｔ_{on_com}とに基づいて、次回サンプリング周期における臨界モード制御のためのオフ時間を上述の（１０）式を用いて予測する。

具体的にオフ時間予測部２１は、第１の分圧電圧値ＶＶ_１０に基づいて、全波整流部４（図１）からＰＦＣ部５に与えられる入力電圧Ｖ_２の電圧値（（１０）式のＶ_in［ｎ］に相当）を算出すると共に、コイル電流検出値ＶＳ_１に基づいて、コイル電流Ｉ_Ｌの電流値（（１０）式のＩ_Ｌ［ｎ］に相当）を算出する。またオフ時間予測部２１は、第２の分圧電圧値ＶＶ_１１に基づいて、ＰＦＣ部５からＤＣ／ＤＣ変換部６（図１）に出力される出力電圧Ｖ_４の電圧値（（１０）式のＶ_out［ｎ］に相当）を算出する。

そしてオフ時間予測部２１は、このようにして得られた入力電圧Ｖ_２の電圧値と、コイル電流値Ｉ_Ｌと、出力電圧Ｖ_４の電圧値と、オン時間制御部２２から与えられるオン時間指令値Ｔ_{on_com}（（１０）式のＴ_on［ｎ］に相当）とに基づいて、（１０）式により次のサンプリング周期におけるオフ時間（（１０）式のＴ_off［ｎ＋１］に相当）を算出する。なお、チョークコイルＬ_１のインダクタンスＬは予めオフ時間予測部２１に与えられており、オフ時間予測部２１はこのインダクタンスＬを図示しない内部メモリに格納して保持している。

またオフ時間予測部２１は、このようにして得られた次回サンプリング周期におけるオフ時間の予測値を、オフ時間指令値Ｔ_{off_com}として加算回路２３の他方の信号入力端に出力する。

加算回路２３は、オン時間制御部２２から与えられるオン時間指令値Ｔ_{on_com}と、オフ時間予測部２１から与えられるオフ時間指令値Ｔ_{off_com}とを加算することにより、上述の（１１）式で与えられる次回サンプリング周期を算出し、算出結果をサンプリング周期指令値Ｖ_ｍとしてＰＷＭ生成部２４に送出する。

ＰＷＭ生成部２４は、図６に示すように、キャリア生成部３３、比較部３４及び出力部３５から構成される。そして、キャリア生成部３３は図７（Ｃ）に示すように、加算回路２３から与えられるサンプリング周期指令値Ｖ_ｍに応じたピーク値Ｖ_ｍｐを有する三角波形状のキャリア波ＣＡを発生し、当該キャリア波ＣＡのレベル値を内部クロックの周期で比較部３４に順次送出する。

なお、本実施の形態の場合、キャリア生成部３３はカウンタから構成される。そして、キャリア生成部３３はゼロからカウントを開始し、内部クロックの周期でカウントアップしながらそのカウント値を順次比較部３４に送出する。また、キャリア生成部３３はカウント値がかかるピーク値Ｖ_ｍｐに達すると、この後はカウントダウンしながらそのときのカウント値を順次比較部３４に送出する。そしてキャリア生成部３３は、このようなカウント処理を連続的に繰り返すことにより、加算回路２３から与えられるサンプリング周期指令値Ｖ_ｍに応じたピーク値Ｖ_ｍｐを有するキャリア波ＣＡを順次連続的に発生させる。

またキャリア生成部３３は、キャリア波ＣＡのレベル値（カウント値）がゼロとなるタイミング（図７（Ｄ）の矢印のタイミング）をアナログ／ディジタル変換部２０に通知する。かくしてアナログ／ディジタル変換部２０は、この通知を受けたタイミングで第１の分圧電圧Ｖ_１０、コイル電流検出信号Ｓ_１及び第２の分圧電圧Ｖ_１１をサンプリングする。

比較部３４は、キャリア生成部３３から内部クロック周期で与えられるキャリア波ＣＡのレベル値と、オン時間制御部２２（図５）から与えられるオン時間指令値Ｔ_{on_com}との大小を比較し、比較結果を出力部３５に送出する。

そして出力部３５は、かかる比較部３４の比較結果に基づいて、オン時間指令値Ｔ_{on_com}がキャリア波ＣＡのレベル値よりも高い期間はハイレベルに立ち上がり、オン時間指令値Ｔ_{on_com}がキャリア波ＣＡのレベル値よりも低い期間はローレベルに立ち下がる図７（Ｂ）に示すようなＰＷＭ信号Ｓ２を生成し、生成したＰＷＭ信号Ｓ_２をスイッチング素子Ｑ_１のゲートに送出する。

かくしてスイッチング素子Ｑ_１は、このＰＷＭ信号Ｓ_２に基づいてオン／オフ動作し、これにより図７（Ａ）に示すような三角波状のコイル電流Ｉ_ＬをチョークコイルＬ_１に発生させる。

（１−３−３）制御部の内部クロックとキャリア波のピーク値Ｖ_ｍｐとの関係
次に、制御部の内部クロックと、キャリア波のピーク値Ｖ_ｍｐとの関係について説明する。

ｎ番目のサンプリング周期Ｔ_Ｓ［ｎ］におけるキャリア波のピーク値Ｖ_ｍｐは、図７（Ｃ）に示すキャリア波の各三角形状の部位がいずれも二等辺三角形であること、及び、キャリア生成部３３（図６）が内部クロックＣＬＫの周期でカウントアップやカウントダウンを行うカウンタであることを考慮すれば、次式のように表すことができる。

なお、（１２）式において、ＣＬＫは制御部の内部クロック（例えば１５０MHz）を表す。

またオン時間制御部２２から出力される、ｎ番目のサンプリング周期におけるオン時間指令値Ｔ_{on_com}［ｎ］と、当該ｎ番目のサンプリング周期におけるオン時間Ｔ_on［ｎ］との関係は、図７（Ｃ）を参照すると、次式のように表すことができる。

従って、本実施の形態の場合、（ｎ＋１）番目のサンプリング周期Ｔ_Ｓ［ｎ＋１］におけるキャリア波のピーク値Ｖ_ｍｐ［ｎ＋１］は、（１１）〜（１３）式を用いて次式のように表すことができる。

（１−４）本実施の形態の効果
以上のように本実施の形態による電源装置１では、１つ前のサンプリング周期におけるＰＦＣ部５への脈流電圧（入力電圧Ｖ_２）と、当該ＰＦＣ部５からの平滑化電圧（出力電圧Ｖ_４）と、コイル電流Ｉ_Ｌと、スイッチング素子Ｑ_１のオン時間とに基づいて、臨界モードでのＰＦＣ制御を行う場合における次回サンプリング周期におけるスイッチング素子Ｑ_１のオフ時間を予測し、この予測結果に基づいてスイッチング素子Ｑ_１のオン／オフ制御を行うため、コイル電流Ｉ_Ｌのゼロポイントを検出するためのゼロ電流検出回路を必要とせずに、臨界モードでのＰＦＣ制御を行うことができる。かくするにつき、ＰＦＣ部５の回路規模を縮小化することができ、ひいては電源装置１全体としての構成を簡易化及び小型化することができる。

また本実施の形態による電源装置１では、上述のような手法により精度良く臨界モード制御を行うことができるため、ＰＦＣ部５を安定して動作させることができる。かくするにつき、ＰＦＣ部５の出力電圧振動或いは出力リプルを抑えることができ、電源装置１の出力として安定した出力を得ることができる。

（２）第２の実施の形態
（２−１）本実施の形態によるＰＦＣ回路の構成
図１との対応部分に同一符号を付して示す図８は、第１の実施の形態によるＰＦＣ部５に代えて図１の電源装置１に適用される第２の実施の形態によるＰＦＣ部４０を示す。このＰＦＣ部４０は、ＰＦＣ制御方式として二相インタリーブ方式が採用されている点が第１の実施の形態によるＰＦＣ部５と相違する。

すなわち本実施の形態によるＰＦＣ部４０は、ＰＦＣ回路４１及び制御部４２から構成されている。

そしてＰＦＣ回路４１は、全波整流部４の正側出力端子とＤＣ／ＤＣ変換部６の正側入力端子との間に直列接続されたマスタ側チョークコイルＬ_１０Ｍ及びマスタ側還流用出力ダイオードＤ_１０Ｍを備えている。またマスタ側チョークコイルＬ_１０Ｍ及びマスタ側還流用出力ダイオードＤ_１０Ｍの接続中点と、グランドライン１５との間にはマスタ側スイッチング素子Ｑ_１０Ｍが接続されている。

マスタ側スイッチング素子Ｑ_１０Ｍは、第１の実施の形態のスイッチング素子Ｑ_１と同様に、例えばＭＯＳ型ＦＥＴから構成されており、ドレインがマスタ側チョークコイルＬ_１０Ｍ及びマスタ側整流用出力ダイオードＤ_１０Ｍの接続中点に接続され、ソースがグランドライン１５に接続されている。またマスタ側スイッチング素子Ｑ_１０Ｍのゲートは制御部４２に接続されている。

さらに全波整流部４の正側出力端子及びマスタ側チョークコイルＬ_１０Ｍ間には、マスタ側スイッチング素子Ｑ_１０Ｍのオン／オフ動作によりマスタ側チョークコイルＬ_１０Ｍに発生するコイル電流Ｉ_ＬＭを検出するためのマスタ側電流検出器１２Ｍが設けられている。そしてマスタ側電流検出器１２Ｍは、検出したコイル電流Ｉ_ＬＭをマスタ側コイル電流検出信号Ｓ_１０Ｍとして制御部４２に送出する。

一方、ＰＦＣ回路４１は、マスタ側チョークコイルＬ_１０Ｍ及びマスタ側還流用出力ダイオードＤ_１０Ｍと並列に、直列接続されたスレーブ側チョークコイルＬ_１０Ｓ及びスレーブ側還流用出力ダイオードＤ_１０Ｓが設けられており、スレーブ側チョークコイルＬ_１０Ｓ及びスレーブ側整流用出力ダイオードＤ_１０Ｓの接続中点と、グランドライン１５との間に、スレーブ側スイッチング素子Ｑ_１０Ｓが接続されている。

スレーブ側スイッチング素子Ｑ_１０Ｓは、マスタ側スイッチング素子Ｑ_１０Ｍと同様に、例えばＭＯＳ型ＦＥＴから構成され、ドレインがスレーブ側チョークコイルＬ_１０Ｓ及びスレーブ側還流用出力ダイオードＤ_１０Ｓの接続中点に接続され、ソースがグランドライン１５に接続されている。またスレーブ側スイッチング素子Ｑ_１０Ｓのゲートは制御部４２に接続されている。

さらに全波整流部４の正側出力端子及びスレーブ側チョークコイルＬ_１０Ｓ間には、スレーブ側スイッチング素子Ｑ_１０Ｓのオン／オフ動作によりスレーブ側チョークコイルＬ_１０Ｓに発生するコイル電流Ｉ_ＬＳを検出するためのスレーブ側電流検出器１２Ｓが設けられている。そしてスレーブ側電流検出器１２Ｓは、検出したコイル電流Ｉ_ＬＳをスレーブ側コイル電流検出信号Ｓ_１０Ｓとして制御部４２に送出する。

制御部４２は、マスタ側電流検出器１２Ｍ及びスレーブ側電流検出器１２Ｓからそれぞれ与えられるマスタ側コイル電流検出信号Ｓ_１０Ｍ及びスレーブ側コイル電流検出信号Ｓ_１０Ｓと、第１の分圧抵抗器１３から与えられる第１の分圧電圧Ｖ_１０と、第２の分圧抵抗器１４から与えられる第２の分圧電圧Ｖ_１１とに基づき、図９（Ｃ）に示すようなマスタ側ＰＷＭ信号Ｓ_１１Ｍと、当該マスタ側ＰＷＭ信号Ｓ_１１Ｍに対して位相が１８０度シフトした図９（Ｄ）に示すようなスレーブ側ＰＷＭ信号Ｓ_１１Ｓとを生成し、マスタ側ＰＷＭ信号Ｓ_１１Ｍをマスタ側スイッチング素子Ｑ_１０Ｍのゲートに印加し、スレーブ側ＰＷＭ信号Ｓ_１１Ｍをスレーブ側スイッチング素子Ｑ_１０Ｓのゲートに印加する。

以上の構成において、ＰＦＣ部４０では、全波整流部４から与えられた入力電圧Ｖ_２がＰＦＣ回路４１のマスタ側チョークコイルＬ_１０Ｍ及びスレーブ側チョークコイルＬ_１０Ｓにそれぞれ印加される。

このときマスタ側スイッチング素子Ｑ_１０Ｍは、制御部４２から与えられるマスタ側ＰＷＭ信号Ｓ_１１Ｍに基づいてオン／オフ動作しており、このマスタ側スイッチング素子Ｑ_１０Ｍのオン／オフ動作に伴い図９（Ａ）に示すような臨界モードのマスタ側コイル電流Ｉ_ＬＭがマスタ側チョークコイルＬ_１０Ｍに発生する。同様に、このときスレーブ側スイッチング素子Ｑ_１０Ｓは、制御部４２から与えられるスレーブ側ＰＷＭ信号Ｓ_１１Ｓに基づいてオン／オフ動作しており、このスレーブ側スイッチング素子Ｑ_１０Ｓのオン／オフ動作に伴って図９（Ｂ）に示すような臨界モードのスレーブ側コイル電流Ｉ_ＬＳがスレーブ側チョークコイルＬ_１０Ｓに発生する。

そして、これらマスタ側コイル電流Ｉ_ＬＭ及びスレーブ側コイル電流Ｉ_ＬＳは、この後、対応するマスタ側還流用出力ダイオードＤ_１０Ｍ又はスレーブ側還流用出力ダイオードＤ_１０Ｓにおいて整流された後に合成され、かくして得られた整流コイル信号が出力平滑用コンデンサＣ_１において平滑化されてＤＣ／ＤＣ変換部６に出力される。

（２−２）制御部の構成
（２−２−１）本実施の形態によるＰＦＣ制御の原理
ところで、上述のようなインタリーブ方式によるＰＦＣ制御においては、マスタ側とスレーブ側の電流配分を等しくする必要がある。即ち、図１０（Ａ）に示すように、マスタ側チョークコイルＬ_１０Ｍに発生するマスタ側コイル電流Ｉ_ＬＭと、スレーブ側チョークコイルＬ_１０Ｓに発生するスレーブ側コイル電流Ｉ_ＬＳとの間の位相差が正確に１８０度である必要がある。なお、図１０（Ｂ）の矢印は、ディジタル制御のために制御部４２において実行されるサンプリングのタイミングを示している。

しかしながら、マスタ側の各部品（チョークコイル、スイッチング素子など）と、スレーブ側の対応する部品との間における特性の違いにより、マスタ側コイル電流Ｉ_ＬＭ及びスレーブ側コイル電流Ｉ_ＬＳ間の位相差が正確に１８０度とならない場合がある。このような場合、マスタ側とスレーブ側の電流比が崩れ何れか一方に部品ストレスが加わるほか、最悪の場合、制御が不安定となってしまう。

ここで、図１１（Ａ）は、マスタ側チョークコイルＬ_１０Ｍに発生したマスタ側コイル電流Ｉ_ＬＭと、スレーブ側チョークコイルＬ_１０Ｓに発生したスレーブ側コイル電流Ｉ_ＬＳとの間の位相差が１８０度から外れた場合の一例を示す。また図１１（Ｂ）は、ディジタル制御のために制御部４２において実行されるサンプリングのタイミングを示している。

この図１１（Ａ）において、マスタ側コイル電流Ｉ_ＬＭが増加する期間における当該マスタ側コイル電流Ｉ_ＬＭの増加割合（図１１の対応する直線部分の傾き）をｍ_{1_ILM}（図１０を参照）、スレーブ側コイル電流Ｉ_ＬＳが増加する期間における当該スレーブ側コイル電流Ｉ_ＬＳの増加割合（図１１の対応する直線部分の傾き）をｍ_{1_ILS}（図１０を参照）として次式を仮定する。

また図１１（Ａ）において、マスタ側コイル電流Ｉ_ＬＭが減少する期間における当該マスタ側コイル電流Ｉ_ＬＭの減少割合（図１１の対応する直線部分の傾き）を−ｍ_{2_ILM}（図１０を参照）、スレーブ側コイル電流Ｉ_ＬＳが減少する期間における当該スレーブ側コイル電流Ｉ_ＬＳの減少割合（図１１の対応する直線部分の傾き）を−ｍ_{2_ILS}（図１０を参照）として次式を仮定する。

さらに図１１（Ａ）を参照すると、次式が成り立つ。

なお、この（１７）式において、ΔＴ_on［ｎ］は、図１１（Ａ）の場合における、スレーブ側コイル電流Ｉ_ＬＳのオン時間Ｔ_on［ｎ］の正しいタイミングからの時間的なずれ量を示す。またΔＩ_Ｌ［ｎ］は、図１１（Ａ）の場合においてｎ番目のサンプリングタイミング（図１１（Ｂ）の矢印）におけるマスタ側コイル電流Ｉ_ＬＭ及びスレーブ側コイル電流Ｉ_ＬＳ間のレベル差を示す。

ここで、かかる（１７）式を時間的なずれ量ΔＴ_on［ｎ］について解くと、次式のようになる。

この（１８）式は、上述の（８）式及び（９）式より次式のように変形できる。

この（１９）式において、Ｉ_ＬＭ［ｎ］は、ｎ番目のサンプリングタイミング（図１１（Ｂ）の矢印）におけるマスタ側コイル電流Ｉ_ＬＭの値、Ｉ_ＬＳ［ｎ］は、ｎ番目のサンプリングタイミングにおけるスレーブ側コイル電流Ｉ_ＬＳの値を示す。

従って、この（１９）式で表される時間的なずれ量ΔＴ_on［ｎ］をスレーブ側のオン時間指令値に加算することによって、マスタ側コイル電流Ｉ_ＬＭと、スレーブ側コイル電流Ｉ_ＬＳとの間の位相差が正確に１８０度となるように補正されたスレーブ側のオン時間指令値（以下、これをスレーブ側オン時間指令値と呼ぶ）Ｔ_{on_com,S}を得ることができる。なお、このスレーブ側オン時間指令値Ｔ_{on_com,S}は、サンプリング周期指定値をＶ_ｍ、マスタ側のオン時間指令値（以下、これをマスタ側オン時間指令値と呼ぶ）をＴ_{on_com,M}として、次式のように表すことができる。

（２−２−２）制御部の構成
図５との対応部分に同一符号を付した図１２は、以上の点を考慮して構成された第２の実施の形態による制御部４２の構成を示す。本制御部４２は、第１の実施の形態による制御部１１（図５）と同様に、アナログ／ディジタル変換部２０、オフ時間予測部２１、オン時間制御部２２、加算回路２３及びＰＷＭ生成部５４を備える。また本実施の形態による制御部４２は、かかる構成に加えてさらにスレーブ側オン時間補正部５１、スレーブ側オン時間演算部５２及び加算回路５３を備えている。

アナログ／ディジタル変換部２０は、後述のようにＰＷＭ生成部５４のキャリア生成部３３（図１３）から与えられる通知に基づいて、第１の分圧抵抗器１３（図８）から与えられる第１の分圧電圧Ｖ_１０と、マスタ側電流検出器１２Ｍ（図８）から与えられるマスタ側コイル電流検出信号Ｓ_１０Ｍとをそれぞれアナログ／ディジタル変換する。

そしてアナログ／ディジタル変換部２０は、かかるサンプリングにより得られた第１の分圧電圧Ｖ_１０のサンプリング値でなる第１の分圧電圧値ＶＶ_１０をオフ時間予測部２１に送出すると共に、マスタ側コイル電流検出信号Ｓ_１０Ｍのサンプリング値でなるマスタ側コイル電流検出値ＶＳ_１０Ｍをオフ時間予測部２１及びスレーブ側オン時間補正部５１に送出する。

またアナログ／ディジタル変換部２０は、第２の分圧抵抗器１４（図８）から与えられる第２の分圧電圧Ｖ_１１を第１の分圧電圧Ｖ_１０及びマスタ側コイル電流検出信号Ｓ_１０Ｍと同じタイミングでサンプリングし、かくして得られた第２の分圧電圧Ｖ_１１のサンプリング値でなる第２の分圧電圧値ＶＶ_１１をオフ時間予測部２１及びオン時間制御部２２に送出する。

さらにアナログ／ディジタル変換部２０は、スレーブ側電流検出器１２Ｓ（図８）から与えられるスレーブ側コイル電流検出信号Ｓ_１０Ｓをアナログ／ディジタル変換し、かくして得られたスレーブ側コイル電流検出値ＶＳ_１０Ｓをスレーブ側オン時間補正部５１に送出する。

オン時間制御部２２は、第１の実施の形態と同様にして、次のサンプリング周期におけるマスタ側のオン時間の目標値を算出し、これをマスタ側オン時間指令値Ｔ_{on_com,M}としてオフ時間予測部５０、加算回路２３の一方の信号入力端、ＰＷＭ生成部５４及びスレーブ側オン時間演算部５２にそれぞれ出力する。

オフ時間予測部２１は、アナログ／ディジタル変換部２０から与えられる第１の分圧電圧値ＶＶ_１０、マスタ側コイル電流検出値ＶＳ_１０Ｍ及び第２の分圧電圧値ＶＶ_１１と、オン時間制御部２２から与えられるマスタ側オン時間指令値Ｔ_{on_com,M}とに基づいて、次のサンプリング周期における臨界モード制御のためのマスタ側のオフ時間を上述の（１０）式を用いて予測する。そしてオフ時間予測部５０は、このようにして得られた次のサンプリング周期におけるマスタ側のオフ時間の予測値を、マスタ側オフ時間指令値Ｔ_{off_com,M}として加算回路２３の他方の信号入力端に出力する。

加算回路２３は、オン時間制御部２２から与えられるマスタ側オン時間指令値Ｔ_{on_com,M}と、オフ時間予測部から与えられるマスタ側オフ時間指令値Ｔ_{off_com,M}とを加算することにより（１１）式で与えられるサンプリング周期を算出し、算出結果をサンプリング周期指令値Ｖ_ｍとしてＰＷＭ生成部５４及びスレーブ側オン時間演算部５２にそれぞれ送出する。

スレーブ側オン時間補正部５１は、アナログ／ディジタル変換部２０から与えられるマスタ側コイル電流検出値ＶＳ_１０Ｍ及びスレーブ側コイル電流検出値ＶＳ_１０Ｓに基づいて、（１９）式について上述したスレーブ側オン時間補正値ΔＴ_on［ｎ］を算出し、得られたスレーブ側オン時間補正値ΔＴ_on［ｎ］を加算回路５３の一方の信号入力端に送出する。

またこのときスレーブ側オン時間演算部５２は、オン時間制御部２２から与えられるマスタ側オン時間指令値Ｔ_{on_com,M}と、加算回路２３から与えられるサンプリング周期指令値Ｖ_ｍとに基づいてスレーブ側のオン時間指令値を算出し、このオン時間指令値を加算回路５３の他方の信号入力端に送出する。

加算回路５３は、スレーブ側オン時間演算部５２から与えられるオン時間指令値に対してスレーブ側オン時間補正部５１から与えられるスレーブ側オン時間補正値ΔＴ_onを加算することにより、位相補償した上述の（２０）式で与えられるスレーブ側オン時間指令値Ｔ_{on_com,S}を生成し、これをＰＷＭ生成部５４に送出する。

ＰＷＭ生成部５４は、図１３に示すように、キャリア生成部３３、マスタ側比較部６０Ｍ、スレーブ側比較部６０Ｓ、マスタ側出力部６１Ｍ及びスレーブ側出力部６１Ｓから構成される。

そしてキャリア生成部３３は、図９（Ｅ）に示すように、第１の実施の形態と同様にして、加算回路２３から与えられるサンプリング周期指令値Ｖ_ｍに応じたピーク値Ｖ_ｍｐを有する三角波形状のキャリア波ＣＡを発生し、当該キャリア波ＣＡのレベル値を内部クロックの周期でマスタ側比較部６０Ｍ及びスレーブ側比較部６０Ｓに順次送出する。

またキャリア生成部３３は、キャリア波ＣＡのレベル値（カウント値）がゼロとなるタイミング（図９（Ｆ）の矢印のタイミング）をアナログ／ディジタル変換部２０に通知する。かくしてアナログ／ディジタル変換部２０は、この通知を受けたタイミングで第１の分圧電圧Ｖ_１０、第２の分圧電圧Ｖ_１１、マスタ側コイル電流検出信号Ｓ_１０Ｍ及びスレーブ側コイル電流検出信号Ｓ_１０Ｓをサンプリングする。

マスタ側比較部６０Ｍは、キャリア生成部３３から与えられるキャリア波のレベル値と、オン時間制御部から与えられるマスタ側オン時間指令値Ｔ_{on_com,M}との大小を比較し、比較結果をマスタ側出力部６１Ｍに送出する。

そしてマスタ側出力部６１Ｍは、かかるマスタ側比較部６０Ｍの比較結果に基づいて、マスタ側オン時間指令値Ｔ_{on_com,M}がキャリア波のレベル値よりも低い期間はハイレベルに立ち上がり、マスタ側オン時間指令値Ｔ_{on_com,M}がキャリア波のレベル値よりも高い期間はローレベルに立ち下がる図９（Ｃ）に示すようなマスタ側ＰＷＭ信号Ｓ_１１Ｍを生成し、生成したマスタ側ＰＷＭ信号Ｓ_１１Ｍをマスタ側スイッチング素子Ｑ_１１Ｍのゲートに送出する。

かくしてマスタ側スイッチング素子Ｑ_１１Ｍは、このマスタ側ＰＷＭ信号Ｓ_１１Ｍに基づいてオン／オフ動作し、このマスタ側スイッチング素子Ｑ_１１Ｍのオン／オフ動作に伴って、上述のようにマスタ側チョークコイルＬ_１０Ｍに図９（Ａ）に示すようなマスタ側コイル電流Ｉ_ＬＭが発生する。

またスレーブ側比較部６０Ｓは、キャリア生成部３３から与えられるキャリア波のレベル値と、スレーブ側オン時間演算部５２（図１２）から与えられるスレーブ側オン時間指令値Ｔ_{on_com,S}との大小を比較し、比較結果をスレーブ側出力部６１Ｓに送出する。

そしてスレーブ側出力部６１Ｓは、かかるスレーブ側比較部６０Ｓの比較結果に基づいて、スレーブ側オン時間指令値Ｔ_{on_com,S}がキャリア波のレベル値よりも高い期間はハイレベルに立ち上がり、スレーブ側オン時間指令値Ｔ_{on_com,S}がキャリア波のレベル値よりも低い期間はローレベルに立ち下がる図９（Ｄ）に示すようなスレーブ側ＰＷＭ信号Ｓ_１１Ｓを生成し、生成したスレーブ側ＰＷＭ信号Ｓ_１１Ｓをスレーブ側スイッチング素子Ｑ_１０Ｓのゲートに送出する。

かくしてスレーブ側スイッチング素子Ｑ_１０Ｓは、このスレーブ側ＰＷＭ信号Ｓ_１１Ｓに基づいてオン／オフ動作し、このスレーブ側スイッチング素子Ｑ_１０Ｓのオン／オフ動作に伴って、上述のようにマスタ側コイル電流Ｉ_ＬＭから１８０度の位相差を有する図９（Ｂ）に示すようなスレーブ側コイル電流Ｉ_ＬＳがスレーブ側チョークコイルＬ_１０Ｓに発生する。

（２−３）本実施の形態の効果
以上のように本実施の形態によるＰＦＣ部４０は、第１の実施の形態によるＰＦＣ部５と同様に、アナログ／ディジタル変換部２０から与えられる第１の分圧電圧値ＶＶ_１０、マスタ側コイル電流検出値ＶＳ_１０Ｍ及び第２の分圧電圧値ＶＶ_１１と、オン時間制御部２２から与えられるマスタ側オン時間指令値Ｔ_{on_com,M}とに基づいて、次のサンプリング周期における臨界モード制御のためのマスタ側のオフ時間を予測することに加えて、スレーブ側オン時間補正部５１及びスレーブ側オン時間演算部５２等においてスレーブ側ＰＷＭ信号_Ｓ１１Ｓの位相を補正するようにしているため、スレーブ側ＰＷＭ信号_Ｓ１１Ｓの位相をマスタ側ＰＷＭ信号_Ｓ１１Ｍに対して精度良く１８０度の位相差を有するように保つことができる。

かくするにつき、ＰＦＣ部４０の出力電圧振動或いは出力リプルを抑えることができ、電源装置１の出力として安定した出力を得ることができる。

（３）他の実施の形態
なお上述の第１の実施の形態においては、電流検出器１２によりチョークコイルＬ１に発生するコイル電流ＩＬの電流値を検出し、検出したコイル電流ＩＬの電流値に基づいて上述のような本実施の形態によるＰＦＣ制御を行うようにした場合について述べたが、本発明はこれに限らず、例えば図１４に示すように、スイッチング素子Ｑ１のソース及びグランドライン１５間に抵抗Ｒ１０を接続し、スイッチング素子Ｑ１のソース及び抵抗Ｒ１０の接続中点からスイッチング素子Ｑ１に流れるインダクタ電流Ｉｄｓ（Ｑ１のドレイン−ソース間電流）を取得して、このインダクタ電流Ｉｄｓに基づき上述のような本実施の形態によるＰＦＣ制御を行うようにしても良い。

以上のことは、第２の実施の形態についても同様である。ただし、この場合は図９からも分かるように、キャリア波ＣＡの谷の部分でサンプリングしており、マスタ側コイル電流Ｉ_ＬＭは、コイル電流の立上り部分（即ち、マスタ側ＰＷＭ信号Ｓ_１１Ｍのオン期間のちょうど１／２のタイミング）での値を取得できる。一方、スレーブ側コイル電流Ｉ_ＬＳは、コイル電流の立下り部分でのサンプリングとなってしまう。このことは、インダクタ電流Ｉｄｓがノコギリ波状の電流波形となることを考えれば立下り部分の電流を検出することができないことになる。よってこの場合、スレーブ側電流検出器１２Ｓのみが半周期前（マスタ側電流検出は１周期前）のタイミングでサンプリング値を取得するようにすれば（即ち、キャリア波ＣＡの山の部分）、マスタ側コイル電流Ｉ_ＬＭと同様に立上り部分での電流検出が可能となる。

また上述の第２の実施の形態においては、制御部４２において、マスタ側を基準として、マスタ側ＰＷＭ信号Ｓ_１１Ｍに対してスレーブ側ＰＷＭ信号Ｓ_１１Ｓの位相が１８０度ずれるようにスレーブ側ＰＷＭ信号Ｓ_１１Ｓの位相を補正するようにした場合について述べたが、本発明はこれに限らず、例えばスレーブ側を基準として、スレーブ側ＰＷＭ信号Ｓ_１１Ｓに対してスレーブ側ＰＷＭ信号Ｓ_１１Ｍの位相が１８０度ずれるようにマスタ側ＰＷＭ信号Ｓ_１１Ｍの位相を補正するようにしても良い。

さらに上述の第１及び第２の実施の形態においては、入力電圧を検出する入力電圧検出部を第１及び第２の分圧抵抗Ｒ_１，Ｒ_２により構成し、出力電圧を検出する出力電圧検出部を第３及び第４の分圧抵抗Ｒ_３，Ｒ_４により構成するようにした場合について述べたが、本発明はこれに限らず、入力電圧検出部及び出力電圧検出部の構成としては、この他種々の構成を広く適用することができる。

さらに上述の第１及び第２の実施の形態においては、（１０）式により次のサンプリング周期におけるオフ時間を予測するようにした場合について述べたが、本発明はこれに限らず、この他種々の演算手法により次回のサンプリング周期におけるオフ時間を予測するようにしても良い。

Claims (8)

1. コイル及びスイッチング素子と、前記スイッチング素子をオン／オフ制御する制御部とを有する力率改善装置において、
   該力率改善装置の入力電圧を検出する入力電圧検出部と、
   出力電圧を検出する出力電圧検出部と、
   前記スイッチング素子のオン／オフ動作に伴って前記コイルに発生するコイル電流を検出するコイル電流検出部と
   を備え、
   前記制御部は、
   前記入力電圧検出部により検出された前記入力電圧の電圧値と、前記出力電圧検出部により検出された前記出力電圧の電圧値と、前記コイル電流検出部により検出された前記コイル電流の電流値とに基づいて、臨界モードで前記スイッチング素子を制御するためのスイッチング周期ごとの前記スイッチング素子のオフ時間を予測し、予測結果に基づいて前記スイッチング素子をオン／オフ制御する
   ことを特徴とする力率改善装置。
2. 前記制御部は、
   ｎ番目のサンプリングタイミングにおける前記入力電圧の電圧値をＶ_in［ｎ］、前記出力電圧をＶ_out［ｎ］、前記コイル電流の電流値をＩ_Ｌ［ｎ］、前記スイッチング素子のオン時間をＴ_on［ｎ］とし、前記コイルのインダクタンスをＬとして、（ｎ＋１）番目の前記スイッチング素子のオフ時間Ｔ_off［ｎ＋１］を次式
   
   のように予測する
   ことを特徴とする請求項１に記載の力率改善装置。
3. 前記コイル、前記スイッチング素子及び前記コイル電流検出部がマスタ側及びスレーブ側のそれぞれに設けられ、
   前記制御部は、
   前記入力電圧検出部により検出された前記入力電圧の電圧値と、前記出力電圧検出部により検出された前記出力電圧の電圧値と、一方のマスタ側又はスレーブ側の前記コイル電流検出部により検出された前記コイル電流の電流値とに基づいて、臨界モードで前記スイッチング素子を制御するためのスイッチング周期ごとの前記一方のマスタ側又はスレーブ側の前記スイッチング素子のオフ時間を予測し、予測結果に基づいてマスタ側及びスレーブ側の各前記スイッチング素子をそれぞれオン／オフ制御する
   ことを特徴とする請求項１に記載の力率改善装置。
4. マスタ側及びスレーブ側の前記スイッチ素子は、
   前記制御部から印加されるパルス幅変調された駆動信号に基づいてオン／オフ動作し、
   前記制御部は、
   前回のサンプリング周期においてマスタ側及びスレーブ側の前記コイル電流検出部によりそれぞれ検出されたマスタ側及びスレーブ側の各前記コイル電流に基づいて、前記一方のマスタ側又はスレーブ側の前記スイッチング素子のオン／オフ動作に対して他方のスレーブ側又はマスタ側の前記スイッチング素子が１８０度の位相差をもってオン／オフ動作するように、他方のスレーブ側又はマスタ側の前記スイッチング素子に印加する前記駆動信号の位相を補正する
   ことを特徴とする請求項１に記載の力率改善装置。
5. コイル及びスイッチング素子と、前記スイッチング素子をオン／オフ制御する制御部とを有する力率改善装置の制御方法において、
   前記力率改善装置は、
   該力率改善装置の入力電圧を検出する入力電圧検出部と、
   出力電圧を検出する出力電圧検出部と、
   前記スイッチング素子のオン／オフ動作に伴って前記コイルに発生するコイル電流を検出するコイル電流検出部と
   を有し、
   前記制御部が、前記入力電圧検出部により検出された前記入力電圧の電圧値と、前記出力電圧検出部により検出された前記出力電圧の電圧値と、前記コイル電流検出部により検出された前記コイル電流の電流値とに基づいて、臨界モードで前記スイッチング素子を制御するためのスイッチング周期ごとの前記スイッチング素子のオフ時間を予測する第１のステップと、
   前記制御部が、前記予測結果に基づいて前記スイッチング素子をオン／オフ制御する第２のステップと
   を備えることを特徴とする力率改善装置の制御方法。
6. 前記第１のステップにおいて、制御部は、
   ｎ番目のサンプリングタイミングにおける前記入力電圧の電圧値をＶ_in［ｎ］、前記出力電圧をＶ_out［ｎ］、前記コイル電流の電流値をＩ_Ｌ［ｎ］、前記スイッチング素子のオン時間をＴ_on［ｎ］とし、前記コイルのインダクタンスをＬとして、（ｎ＋１）番目の前記スイッチング素子のオフ時間Ｔ_off［ｎ＋１］を次式
   
   のように予測する
   ことを特徴とする請求項５に記載の力率改善装置の制御方法。
7. 前記力率改善装置は、
   マスタ側及びスレーブ側の前記コイル、前記スイッチング素子及び前記コイル電流検出部をそれぞれ備え、
   前記第１のステップでは、
   前記制御部が、前記入力電圧検出部により検出された前記入力電圧の電圧値と、前記出力電圧検出部により検出された前記出力電圧の電圧値と、一方のマスタ側又はスレーブ側の前記コイル電流検出部により検出された前記コイル電流の電流値とに基づいて、臨界モードで前記スイッチング素子を制御するためのスイッチング周期ごとの前記一方のマスタ側又はスレーブ側の前記スイッチング素子のオフ時間を予測し、
   前記第２のステップでは、
   前記制御部が、予測結果に基づいてマスタ側及びスレーブ側の各前記スイッチング素子をそれぞれオン／オフ制御する
   ことを特徴とする請求項５に記載の力率改善装置の制御方法。
8. 前記マスタ側及びスレーブ側の前記スイッチ素子は、
   前記制御部から印加されるパルス幅変調された駆動信号に基づいてオン／オフ動作し、
   前記第２のステップでは、
   前回のサンプリング周期においてマスタ側及びスレーブ側の前記コイル電流検出部によりそれぞれ検出されたマスタ側及びスレーブ側の各前記コイル電流に基づいて、前記一方のマスタ側又はスレーブ側の前記スイッチング素子のオン／オフ動作に対して他方のスレーブ側又はマスタ側の前記スイッチング素子が１８０度の位相差をもってオン／オフ動作するように、他方のスレーブ側又はマスタ側の前記スイッチング素子に印加する前記駆動信号の位相を補正する
   ことを特徴とする請求項５に記載の力率改善装置の制御方法。