JP2011066195A - プリント回路基板の製造方法 - Google Patents

プリント回路基板の製造方法 Download PDF

Info

Publication number
JP2011066195A
JP2011066195A JP2009215439A JP2009215439A JP2011066195A JP 2011066195 A JP2011066195 A JP 2011066195A JP 2009215439 A JP2009215439 A JP 2009215439A JP 2009215439 A JP2009215439 A JP 2009215439A JP 2011066195 A JP2011066195 A JP 2011066195A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
hole
manufacturing
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009215439A
Other languages
English (en)
Inventor
Naoto Kato
直人 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin Corp
Original Assignee
Aisin Seiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin Seiki Co Ltd filed Critical Aisin Seiki Co Ltd
Priority to JP2009215439A priority Critical patent/JP2011066195A/ja
Publication of JP2011066195A publication Critical patent/JP2011066195A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】
スルーホール10およびランド10aならびにパッド12の酸化防止とはんだ付け時の濡れ性向上を低コストで実現できるプリント回路基板の製造方法を提供する。
【解決手段】
プリント配線板2の表面2a側に形成されたスルーホール10のランド10aとパッド12とにクリームはんだが塗布された後にリフロー方式で電子部品がはんだ付けされる第1工程と、プリント配線板2の裏面2b側からスルーホール10に電子部品3のリード3aが挿入された後にプリント配線板2の表面2a側に形成されたランド10aにフラックスfが塗布されてフロー方式でリード3aがはんだ付けされる第2工程とを備えたプリント回路基板1の製造方法とした。
【選択図】 図2

Description

本発明は、プリント回路基板の製造方法に関し、特に、はんだ付け工法に関する。
プリント配線板の表面側に形成されたスルーホールのランドとパッドとにクリームはんだが塗布された後にリフロー方式で電子部品がはんだ付けされる第1工程と、プリント配線板の裏面側からスルーホールに電子部品のリードが挿入された後にプリント配線板の表面側に形成されたランドにフラックスが塗布されてフロー方式でリードがはんだ付けされる第2工程とを備えたプリント回路基板の製造方法が知られている。この製造方法においては、スルーホールおよびランドならびにパッドの酸化防止とはんだ付け時の濡れ性向上のため、スルーホールおよびランドならびにパッドに対して、はんだメッキの一種であるはんだレベラ処理が施されている(特許文献1参照)。
特開平11−054890号公報
しかしながら、従来のはんだレベラ処理はコストが高いという問題がある。
そこで、本発明は、上記した問題点に鑑みてなされたものであり、スルーホールおよびランドならびにパッドの酸化防止とはんだ付け時の濡れ性向上を低コストで実現できるプリント回路基板の製造方法を提供することを目的とする。
本発明の第1の課題解決手段は、プリント配線板に複数の電子部品を実装してプリント回路基板を製造する製造方法であって、前記プリント配線板の表裏両面に形成された複数のパッドに電子部品のリードがはんだ付けされるとともに、前記プリント配線板の厚さ方向に貫通する複数のスルーホールに電子部品のリードが挿入されてはんだ付けされるプリント回路基板の製造方法において、前記プリント配線板の表面側に形成された前記スルーホールのランドと前記パッドとにクリームはんだが塗布された後にリフロー方式で電子部品がはんだ付けされる第1工程と、前記プリント配線板の裏面側から前記スルーホールに電子部品のリードが挿入された後に前記プリント配線板の表面側に形成された前記ランドにフラックスが塗布されてフロー方式でリードがはんだ付けされる第2工程とを備えたことである。
この場合、前記ランドにおける前記スルーホールの開口部から所定距離離れた領域にクリームはんだが塗布されると良い。
本発明では、電子部品のリードをスルーホールに挿入してはんだ付けしたり表面実装部品のリードを直接パッドにはんだ付けするリフローはんだ付け工程(第1工程)において、はんだレベラ処理が施されていないがあらかじめフラックスが塗布されたプリント配線板のランドおよびパッドに、スルーホールがマスキングされるようなパターンを有するメタルマスクを用いてクリームはんだを塗布し、リフローはんだ付けを行う。さらに、電子部品のリードをスルーホールに挿入してランドないしスルーホールにはんだ付けするフローはんだ付け工程(第2工程)において、プリント配線板の溶融はんだ側の面に再度フラックスを塗布ないし噴霧し、その後フローはんだ付けを行う。
したがって、バッドのみならずランドにも安価なフラックスを適宜塗布して空気から遮断し、酸化を防ぐとともに良好な濡れ性も確保できる。加えて、スルーホールがマスキングされるメタルマスクを用いるため、リフローはんだ付け工程(第1工程)でスルーホール内にクリームはんだが侵入することがなく、フローはんだ付け工程(第2工程)でのスルーホールへのリードの挿入が阻害されない。
また、ランドにおけるスルーホールの開口部から所定距離離れた領域にクリームはんだが塗布されるため、リフローはんだ付け工程(第1工程)でスルーホール内にクリームはんだが侵入することがなく、フローはんだ付け工程(第2工程)でのスルーホールへのリードの挿入が円滑に行われる。
本発明の実施形態におけるはんだ付け工程図である。 はんだ付け工程におけるスルーホールおよびパッド付近の断面図である。 ランド周りへのクリームはんだ塗布パターンを示す平面図である。
以下に本発明の実施形態について、図面を参照に詳細に説明する。
図1は、本発明の実施形態におけるはんだ付け工程図であり、図2は、はんだ付け工程におけるスルーホールおよびパッド付近の断面図である。
プリント配線板2には、電子部品3(表面実装部品4を含む。)が配設される。本実施形態のプリント配線板2は、厚さt1.6mmの多層構造である。電子部品3の一対のリード3aは、スルーホール10に挿通されてプリント配線板2にはんだ付けされたり、直接パッド12にはんだ付けされる。
図1、図2に示すように、プリント配線板2の表面2a側に電子部品3(表面実装部品4を含む。)を組付けるリフローはんだ付け工程(第1工程)において、プリント配線板2が自動実装ラインにセットされる。このとき、プリント配線板2の表裏両面2a、2bには、プリント配線板メーカによってあらかじめフラックスfが塗布されているが、プリント配線板2のランド10aやパッド12には、はんだレベラ処理は施されていない。
プリント配線板2が自動実装ラインにセットされると、プリント配線板2のランド10aやパッド12に、図3(a)のような塗布パターンh1になるような開口を有するメタルマスクを用いてクリームはんだhが塗布される。なお、ランド10aへの塗布パターンは、図3(b)のように4枚の扇h2を配置したようなものでもよいし、図3(c)のように多数の円h3をスルーホール10に対して同心円的に配置してもよい。
ここで、図3(a)において、スルーホール10から塗布パターンh1の内径までの距離Aは、クリームはんだhがスルーホール10内に浸入しないために、A=0.10mm〜0.2mmが好適であるとの知見を得ている。また、ランド10aの外径から塗布パターンh1の外径までの距離Bは、「丸まりはんだボール」の形成を防止するために、B=0.1mm〜0.20mmが好適である。さらに、塗布パターンh1の幅Cは、クリームはんだhの塗布容易性の確保やメタルマスクの穴詰まり防止のために、C=0.25mm〜0.3mmが好適である。加えて、塗布パターンh1間の距離Dは、メタルマスクの製作容易性を考慮して、D=0.20mm〜0.3mmが好適である。なお、図3(b)、図3(c)の塗布パターンにおいても、上述の数値が好適であるとの知見を得ている。
クリームはんだhが塗布されると、表面実装部品4が脱落しないように、ランド10aやパッド12が形成されていないプリント配線板2の表面2aと表面実装部品4の底面との間に表面実装部品固定用ボンドが塗布され、図2(a)に示すように、表面実装部品4の一対のリード4aが直接パッド12に実装される。なお、図2(a)は、はんだが溶融する前の状態を示している。
表面実装部品4が実装されたプリント配線板2がリフロー槽内に投入され、リフローはんだ付けが行われ、表面実装部品4が表面2a側にはんだ付けされる。
つぎに、プリント配線板2の裏面2b側に電子部品3を組付けるフローはんだ付け工程(第2工程)において、プリント配線板2が上下反転される。電子部品3のリード3aがスルーホール10に挿入され、リード3aを屈曲切断してクリンチングが行われて、電子部品3がプリント配線板2の裏面2b側に仮固定される。
プリント配線板2の表面2a側すなわち溶融はんだ側の面に、再度フラックスfを塗布ないし噴霧し、図2(b)に示すように、その後フローはんだ付けが行われる。プリント配線板2の裏面2b側に電子部品3がはんだ付け固定され(gは冷却凝固したはんだである。)、プリント回路基板1が完成する。
本実施形態では、電子部品3のリード3aをスルーホール10に挿入してはんだ付けしたり表面実装部品4のリード4aを直接パッド12にはんだ付けするリフローはんだ付け工程(第1工程)において、はんだレベラ処理が施されていないがあらかじめフラックスfが塗布されたランド10aおよびパッド12に、スルーホール10がマスキングされるようなパターンを有するメタルマスクを用いてクリームはんだhを塗布し、リフローはんだ付けを行う。さらに、リード3aをスルーホール10に挿入してランド10aないしスルーホール10にはんだ付けするフローはんだ付け工程(第2工程)において、プリント配線板2の溶融はんだ側の面に、再度フラックスfを塗布ないし噴霧し、その後フローはんだ付けを行う。
したがって、バッド12のみならずランド10aにも安価なフラックスfを適宜塗布して空気から遮断し、酸化を防ぐとともに良好な濡れ性も確保できる。加えて、スルーホール10がマスキングされるメタルマスクを用いるため、リフローはんだ付け工程(第1工程)でスルーホール10内にクリームはんだが侵入することがなく、フローはんだ付け工程(第2工程)でのスルーホール10へのリード3aの挿入が阻害されない。
また、ランド10aにおけるスルーホール10の開口部10bから所定距離Aだけ離れた領域にクリームはんだhが塗布されるため、リフローはんだ付け工程(第1工程)でスルーホール10内にクリームはんだhが侵入することがなく、フローはんだ付け工程(第2工程)でのスルーホール10へのリード3aの挿入が円滑に行われる。
1 プリント回路基板
2 プリント配線板
2a 表面
2b 裏面
3 電子部品
3a リード
4 表面実装部品
4a リード
10 スルーホール
10a ランド
10b 開口部
12 パッド
f フラックス
h クリームはんだ

Claims (2)

  1. プリント配線板に複数の電子部品を実装してプリント回路基板を製造する製造方法であって、前記プリント配線板の表裏両面に形成された複数のパッドに電子部品のリードがはんだ付けされるとともに、前記プリント配線板の厚さ方向に貫通する複数のスルーホールに電子部品のリードが挿入されてはんだ付けされるプリント回路基板の製造方法において、
    前記プリント配線板の表面側に形成された前記スルーホールのランドと前記パッドとにクリームはんだが塗布された後にリフロー方式で電子部品がはんだ付けされる第1工程と、
    前記プリント配線板の裏面側から前記スルーホールに電子部品のリードが挿入された後に前記プリント配線板の表面側に形成された前記ランドにフラックスが塗布されてフロー方式でリードがはんだ付けされる第2工程と、
    を備えるプリント回路基板の製造方法。
  2. 前記ランドにおける前記スルーホールの開口部から所定距離離れた領域にクリームはんだが塗布される、請求項1に記載のプリント回路基板の製造方法。
JP2009215439A 2009-09-17 2009-09-17 プリント回路基板の製造方法 Pending JP2011066195A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009215439A JP2011066195A (ja) 2009-09-17 2009-09-17 プリント回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009215439A JP2011066195A (ja) 2009-09-17 2009-09-17 プリント回路基板の製造方法

Publications (1)

Publication Number Publication Date
JP2011066195A true JP2011066195A (ja) 2011-03-31

Family

ID=43952140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009215439A Pending JP2011066195A (ja) 2009-09-17 2009-09-17 プリント回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP2011066195A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57148394A (en) * 1981-03-09 1982-09-13 Victor Company Of Japan Method of mounting circuit part on printed board and device for mounting circuit part on printed board
JPS62136097A (ja) * 1985-12-10 1987-06-19 松下電器産業株式会社 プリント配線基板への部品取付方法
JPH0487395A (ja) * 1990-07-30 1992-03-19 Matsushita Electric Ind Co Ltd 半田付け方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57148394A (en) * 1981-03-09 1982-09-13 Victor Company Of Japan Method of mounting circuit part on printed board and device for mounting circuit part on printed board
JPS62136097A (ja) * 1985-12-10 1987-06-19 松下電器産業株式会社 プリント配線基板への部品取付方法
JPH0487395A (ja) * 1990-07-30 1992-03-19 Matsushita Electric Ind Co Ltd 半田付け方法

Similar Documents

Publication Publication Date Title
JP3846554B2 (ja) 印刷用マスクおよび印刷方法、実装構造体およびこの実装構造体の製造方法
JP5213074B2 (ja) プリント配線板及びそれに用いるパッド設計手法
JP2002359459A (ja) 電子部品の実装方法、プリント配線基板および実装構造体
JP2012064797A (ja) プリント配線板およびプリント基板
JP2011066195A (ja) プリント回路基板の製造方法
JP5938953B2 (ja) プリント配線基板の反り低減構造および回路基板の製造方法
JP2008226983A (ja) プリント基板および電子機器
JP5067283B2 (ja) 部品実装方法
JP2010080667A (ja) 実装基板、および実装方法
JP2008066344A (ja) 多層基板と金属接合材料の印刷方法
JP2008205101A (ja) 電子部品実装基板の製造方法及び電子部品実装基板
JP2006294835A (ja) 印刷回路基板及びその作製方法
JPH08181424A (ja) プリント基板及びその半田付け方法
JP2009076632A (ja) プリント配線板の部品取付部構造及びその製造方法
JP2011135111A (ja) プリント配線板のフレームグランド形成方法
JP2008147396A (ja) 半導体装置及びその製造方法
JP2009060006A (ja) 半田付けパレット
JP2005033042A (ja) プリント配線板
JP2008103547A (ja) 半田ペースト塗布方法及び電子回路基板
JP2008166310A (ja) 半田印刷マスク、プリント配線基板及び回路基板の製造方法
JP2007266510A (ja) プリント配線板と電気機器
WO2013136575A1 (ja) プリント配線板及び回路基板
JP2008205208A (ja) 電子回路基板
JP2007142255A (ja) 回路基板の製造方法
JP2006313792A (ja) プリント配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140819