JP2011059709A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011059709A JP2011059709A JP2010245553A JP2010245553A JP2011059709A JP 2011059709 A JP2011059709 A JP 2011059709A JP 2010245553 A JP2010245553 A JP 2010245553A JP 2010245553 A JP2010245553 A JP 2010245553A JP 2011059709 A JP2011059709 A JP 2011059709A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- voltage
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
- G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
ラツキの影響を受けずに正確な電流を供給できる半導体装置を提供する。
【解決手段】 各信号線に、点順次でビデオ信号電圧を入力していく。これは、その後に
入力するビデオ信号電流に対するプリチャージ動作に相当する。ビデオ信号電圧を入力し
たあと、各信号線にビデオ信号電流を入力する。これにより、各画素のトランジスタのバ
ラツキの影響を低減できる。また、ビデオ信号電流を入力する前に、ビデオ信号電圧を入
力するため、信号電流の大きさが小さくても、信号書き込み速度が速くなる。また、点順
次でビデオ信号電圧を入力するため、簡単な構成で実現できる。
【選択図】図1
Description
、特に電流によって輝度が変化する電流駆動型発光素子で形成された画素や、画素に信号
を供給する回路を含む半導体装置に関する。
クトロルミネッセンス(Electro Luminescence:EL)素子などとも言う)に代表される自
発光型の発光素子を用いた表示装置では、その駆動方式として単純マトリックス方式とア
クティブマトリックス方式とが知られている。前者は構造は簡単であるが、大型かつ高輝
度のディスプレイの実現が難しい等の問題があり、近年は発光素子に流れる電流を画素回
路内部に設けた薄膜トランジスタ(TFT)によって制御するアクティブマトリックス方
式の開発が進められている。
発光素子に流れる電流が変化し輝度がばらついてしまうという問題が認識されていた。つ
まり、画素回路には発光素子に流れる電流を駆動する駆動TFTが用いられており、これ
らの駆動TFTの特性がばらつくことにより発光素子に流れる電流が変化し、輝度がばら
ついてしまうという問題があった。そこで画素回路内の駆動TFTの特性がばらついても
発光素子に流れる電流は変化せず、輝度のバラツキを抑えるための種々の回路が提案され
ている(例えば、特許文献1乃至4参照)。
発光素子に流れる電流値の変動を防ぐための回路構成が開示されている。この構成は、電
流書き込み型画素、もしくは電流入力型画素などと呼ばれている。また特許文献4には、
ソースドライバ回路内のTFTのバラツキによる信号電流の変化を抑制するための回路構
成が開示されている。
の構成例を示す。図6の画素は、ソース信号線601、第1〜第3のゲート信号線602
〜604、電流供給線605、TFT606〜609、保持容量610、EL素子611
、映像信号電流入力用電流源612を有する。
を示す図番は、図6に準ずる。図7(A)〜(C)は、電流の流れを模式的に示している。図
7(D)は、信号電流の書き込み時における各経路を流れる電流の関係を示しており、図7
(E)は、同じく信号電流の書き込み時に、保持容量610に蓄積される電圧、つまりTF
T608のゲート・ソース間電圧について示している。
、TFT606、607がオンになる。このとき、ソース信号線を流れる電流、すなわち
信号電流をIdataとする。
、電流の経路はI1とI2とに分かれて流れる。これらの関係を図7(D)に示している。な
お、Idata=I1+I2であることは言うまでもない。
いため、TFT608はオフになっている。よって、I2=0となり、Idata=I1となる
。すなわちこの間は、保持容量610における電荷の蓄積による電流のみが流れている。
7(E))。両電極の電位差がVthとなると(図7(E) A点)、TFT608がオンにな
って、I2が生ずる。先に述べたように、Idata=I1+I2であるので、I1は次第に減少
するが、依然電流は流れており、さらに保持容量には電荷の蓄積が行われる。
ス間電圧が所望の電圧、つまりTFT608がIdataの電流を流すことが出来るだけの電
圧(VGS)になるまで電荷の蓄積が続く。やがて電荷の蓄積が終了する(図7(E) B点)
と、電流I1は流れなくなり、さらにTFT608はそのときのVGSに見合った電流が
流れ、Idata=I2となる(図7(B))。こうして、定常状態に達する。以上で信号の書き込
み動作が完了する。最後に第1のゲート信号線602および第2のゲート信号線603の
選択が終了し、TFT606、607がオフになる。
9がオンになる。保持容量610には、先ほど書き込んだVGSが保持されているため、
TFT608はオンになっており、電流供給線605から、Idataの電流が流れる。これ
によりEL素子611が発光する。このとき、TFT608が飽和領域において動作する
ようにしておけば、TFT608のソース・ドレイン間電圧が変化したとしても、Idata
は変わりなく流れることが出来る。
み型画素のメリットとして、TFT608の特性等にばらつきがあった場合であっても、
保持容量610には、電流Idataを流すのに必要なゲート・ソース間電圧が保持されるた
め、所望の電流を正確にEL素子に供給することが出来、よってTFTの特性ばらつきに
起因した輝度ばらつきを抑えることが可能になる点がある。
技術に関するものであるが、ソースドライバ回路内においても同一の問題が発生する。特
許文献4には、ソースドライバ回路内でのTFTの製造上のバラツキによる信号電流の変
化を防止するための回路構成が開示されている。
入力する2つの電源を切り替えるための電源切り替え手段により、行選択期間の初めに電
圧源により浮遊容量の電荷を瞬時に変化させ、その後所望の輝度を出すために電流源10
により階調表示を行う構成が開示されている。
生容量は極めて大きいため、信号電流が小さい場合には配線の寄生容量を充電する時定数
が大きくなり、信号書き込み速度が遅くなってしまうという問題点がある。すなわち、ト
ランジスタに信号電流を供給しても、それを流すのに必要な電圧をゲート端子に生じさせ
るまでの時間が長くなってしまい、信号の書き込み速度が遅くなってしまうことが問題と
なっている。
ているが、行選択期間の初めに供給される電圧値が最適な大きさになっていない。また、
構成が複雑になってしまっている。
の電流を供給でき、信号電流が小さな場合であっても信号の書き込み速度を十分に向上さ
せることのできる半導体装置を提供することを目的とする。
、上記目的を達成するものである。
であって、前記トランジスタのソースまたはドレインが電流源回路と接続され、前記電流
源回路から前記トランジスタに電流が供給されたとき、前記トランジスタのゲート・ソー
ス間電圧とドレイン・ソース間電圧とを制御する増幅回路が備えられていることを特徴と
するものである。
の電流源回路と、複数の電流制御スイッチとを具備する半導体装置であって、前記信号線
は、前記電圧制御スイッチを介して前記ビデオ電圧信号線と接続されており、前記電流源
回路は、前記電流制御スイッチを介して前記信号線と接続されていることを特徴とすると
するものである。
備えられていることを特徴とするものである。
備えられていることを特徴とするものである。
次供給していく駆動回路が備えられていることを特徴とするものである。
オ電圧信号線に信号電圧を供給する電圧電流供給回路が備えられていることを特徴とする
ものである。
リチャージ電圧であることを特徴とするものである。
晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ(TFT)、半導体
基板やSOI(Silicon On Insulator)基板を用いて形成されるMOS型トランジスタ、
接合型トランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他
のトランジスタを適用することができる。また、トランジスタが配置されている基板の種
類に限定はなく、単結晶基板、SOI基板、ガラス基板などに配置することが出来る。
る。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気
的な接続を可能とする他の素子(例えば、別の素子やスイッチなど)が配置されていても
よい。
号電流が小さな場合であっても信号の書き込み速度を十分に向上させることのできる。ま
た、各トランジスタのサイズや電流量などを調節することにより、最適な大きさのプリチ
ャージ電圧を供給することが出来る。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多く
の異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱すること
なくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従っ
て本実施の形態の記載内容に限定して解釈されるものではない。
を形成する。代表的にはEL素子を適用することができる。EL素子の構成としては種々
知られたものがあるが、電流値により発光輝度を制御可能なものであれば、どのような素
子構造であっても本発明に適用することができる。すなわち、発光層、電荷輸送層または
電荷注入層を自由に組み合わせてEL素子を形成するものであり、そのための材料として
、低分子系有機材料、中分子系有機材料(昇華性を有さず、かつ、モノマー単位が20以
下または連鎖する分子の長さが10μm以下の有機発光材料)や高分子系有機材料を用い
ることができる。また、これらに無機材料を混合または分散させたものを用いても良い。
接続されている。同様に、信号線102bには、複数の画素109ba〜109bdが、信号
線102cには、複数の画素109ca〜109cdが接続されている。
され、また、電流制御スイッチ105aを介して、電流源回路107aと接続されている。
同様に、信号線102bは、電圧制御スイッチ104bを介して、ビデオ電圧信号線101
に接続され、また、電流制御スイッチ105bを介して、電流源回路107bと接続されて
いる。信号線102cの場合も同様である。そして、各電圧制御スイッチ104a〜104
cは、電圧制御用シフトレジスタ103によってサンプリング選択線106a、106b
、106cを経て制御されている。
タ103によって電圧制御スイッチ104aをオンにして、ビデオ電圧信号線101から
画素109aaに、ビデオ信号電圧を入力する。この時のビデオ信号電圧の大きさは、画素
109aaの表示に応じた大きさになっているものとする。
信号線104aの電位がビデオ信号電圧にまで充電されていればよい。
104bをオンにして、ビデオ電圧信号線101から画素109baに、ビデオ信号電圧を
入力する。この時のビデオ信号電圧の大きさは、画素109baの表示に応じた大きさにな
っているものとする。
イッチ104cをオンにして、ビデオ電圧信号線101から画素109caに、ビデオ信号
電圧を入力する。
路107a〜107cから、画素109aa〜109caに、ビデオ信号電流を入力する。この
時のビデオ信号電流の大きさは、各画素の表示に応じた大きさになっているものとする。
電圧が入力されている。したがって、ビデオ信号電圧が入力された時点において、信号線
102a〜102cの電位は、図5においてビデオ信号電流を入力して定常状態になったと
き(つまり、信号入力が完了したとき)と概ね等しくなっている。しかし、画素109aa
〜109caの中のトランジスタの電流特性がばらついている場合がある。そのような場合
は、ビデオ信号電圧が入力された時点と、ビデオ信号電流を入力して定常状態になったと
き(つまり、信号入力が完了したとき)とで、信号線102a〜102cの電位に差が生じ
ている。そこで、図5のように、ビデオ信号電流を入力することにより、画素109aa〜
109caの中のトランジスタの電流特性のバラツキの影響を低減する。これにより、各画
素の輝度のバラツキを低減し、正確な輝度で表示することが出来るようになる。
ジ動作に相当すると考えることが出来る。図2〜4において、必ずしも、各画素に、ビデ
オ信号電圧が入力されなくてもよいのは、この動作が、プリチャージ動作に相当するから
である。もちろん、図2〜4において、各画素に、ビデオ信号電圧が入力されてもよいこ
とは言うまでもない。
信号入力の完了)にすることが出来る。
せて、ビデオ信号電圧(プリチャージ電圧)の大きさを制御することは、容易ではない。
それを実現するには、多くの回路を用いる必要がある。そのため、レイアウト面積が大き
くなったり、消費電力が多くなったり、製造歩留りが低下してコストが上昇したりしてし
まう。しかし、本願では、ビデオ信号電圧(プリチャージ電圧)は、ビデオ電圧信号線1
01から、点順次駆動で各画素に供給されるため、ビデオ信号電圧(プリチャージ電圧)
の大きさを制御が容易である。また、回路構成が単純であるため、レイアウト面積が大き
くなったり、消費電力が多くなったり、製造歩留りが低下してコストが上昇したり、等と
いう問題点を回避することができる。
終了する。次に、2行目の画素109ab〜109cbに対しても、図2〜図5と同様に、信
号を入力していく。以下、同様に、3行目以降もビデオ信号を入力していく。
リチャージ電圧)を入力し、その後、後半では、ビデオ信号電流を入力している。ただし
、これに限定されない。
5のように動作させてもよい。つまり、図2〜5のように、ビデオ信号電圧(プリチャー
ジ電圧)を入力する期間と、ビデオ信号電流を入力する期間とを1水平期間の前半と後半
とに分けるのではなく、図2、図8、図9、図5のように、ビデオ信号電圧(プリチャー
ジ電圧)の入力が完了したあと、順次、ビデオ信号電流を入力していってもよい。このよ
うにすることにより、ビデオ信号電流を入力する期間を長く設けることが出来る。ビデオ
信号電流を入力する期間が長いと、十分に信号電流の書き込みを行うことが出来るため、
トランジスタのバラツキの影響をより少なくすることが出来る。
と、遅い順番で入力する列(例えば信号線102c)とで、ビデオ信号電流を入力してい
る期間が異なってしまう。その結果、ビデオ信号電流を入力している期間が短い列(例え
ば信号線102c)では、十分に定常状態に達しない可能性がある。そこで、ビデオ信号
電圧やビデオ信号電流を、常に信号線102aから順に入力するのではなく、信号線10
2cから順に入力することも行っても良い。このような順序の変更を、行ごとやフレーム
期間ごとに切り替えて行っても良い。
限定されない。図10に示すように、ビデオ電圧信号線101a、101bのように複数本
配置し、同時に複数列の信号線(102a、102b、102cなど)に、ビデオ信号電圧
(プリチャージ電圧)を入力してもよい。
2cとは、電圧制御スイッチ104a、104b、104cを介して接続されているが、こ
れに限定されない。例えば、図11に示すように、電圧制御スイッチ104aと信号線1
02aとの間、電圧制御スイッチ104bと信号線102bとの間に電圧記憶回路110
1a、1101bを配置してもよい。電圧記憶回路1101a、1101bでは、入力された
電圧を出力する機能を有する。また、ある値の電圧を入力されているとき、同時に、以前
入力された電圧を出力するようにしてもよい。このような回路を配置することにより、信
号の入力のタイミングを、より柔軟にすることが出来る。
意の個数で配置されてよい。
いるが、これに限定されない。任意の数で配置されてよい。
記載されているが、これに限定されない。画素の回路構成などにより、電流の向きは変更
可能である。
実施の形態1では、1列分の画素につき、1本の信号線が配置されている場合について
示した。本実施の形態では、1列分の画素につき、複数本の信号線が配置されている場合
について示す。
行2列で配置されている場合を示す。ただし、これに限定されない。1列分の画素につき
、任意の本数の信号線が配置されてもよいし、画素は任意の個数だけ配置されてもよい。
合には、1水平期間中に、1列分の信号を画素に入力する必要があった。そのため、例え
ば、1水平期間の前半に、ビデオ信号電圧(プリチャージ電圧)を入力し、後半に、ビデ
オ信号電流を入力していた。そのような場合は、画素にビデオ信号電流を入力する期間が
十分に長くないため、定常状態(信号の入力の完了)に出来ないまま、信号の入力を終了
せざるを得ない場合が起こりうる。
電流を入力する期間を長くすることができる。
る場合の構成図を図12に示す。1列目の画素には、信号線1202aa、1202abが配
置され、偶数行の画素が信号線1202aaに接続され、奇数行の画素が信号線1202ab
に接続されている。これにより、同時に2行分の画素に信号を入力することが出来る。な
お、信号線1202aa、1202ab、1202ba、1202bbは、それぞれ電圧
制御スイッチ1204aa、1204ab、1204ba、1204bbを介して、ビデ
オ電圧信号線101に接続されている。また、信号線1202aa、1202abは、そ
れぞれ電流制御スイッチ1205ab、1205aa、を介して、電流源回路107aと
接続されている。同様に、信号線1202ba、1202bbは、それぞれ電流制御スイ
ッチ1205bb、1205baを介して、電流源回路107bと接続されている。
に対する信号の入力は、2×水平期間、つまり、1水平期間の倍の期間をかけて、完了す
ればよい。そこで、まず、1水平期間をかけて、ビデオ信号電圧(プリチャージ電圧)を
入力する。そして、次の1水平期間をかけて、ビデオ信号電流を入力すればよい。また、
信号線が2本あるため、ある行の画素に対してビデオ信号電圧(プリチャージ電圧)を入
力している時に、同時に、別の行の画素に対してビデオ信号電流を入力することが出来る
。
が入力され、2行目の画素には、ビデオ信号電圧(プリチャージ電圧)が入力される。な
お、図13の前に、信号線1202ab、1202bbには、ビデオ信号電圧(プリチャージ
電圧)の入力が済んでいるものとする。次に、図15、16のように、2行目の画素にビ
デオ信号電流が入力され、3行目の画素には、ビデオ信号電圧(プリチャージ電圧)が入
力される。既に、2行目の画素には、ビデオ信号電圧(プリチャージ電圧)が入力されて
いるため、ビデオ信号電流の入力においては、すばやく定常状態にすることが出来る。
出来るようになる。
プリチャージ電圧)が入力されているが、画素1209ab、1209bbの中に配置されて
いるスイッチ1210ab、1210bbをオフにすることによって、ビデオ信号電圧(プリ
チャージ電圧)が画素1209ab、1209bbに入力されていないが、これに限定されな
い。ビデオ信号電圧(プリチャージ電圧)の入力は、各信号線1202aa、1202ab、
1202ba、1202bbの電位を制御することが主な目的であるため、ビデオ信号電圧(
プリチャージ電圧)が画素1209ab、1209bbに入力されていなくてもよいし、入力
されていてもよい。ビデオ信号電圧(プリチャージ電圧)の入力の後、ビデオ信号電流が
入力される場合は、どちらでもよい。もし、ビデオ信号電圧(プリチャージ電圧)の入力
の後、ビデオ信号電流が入力されない場合は、ビデオ信号電圧(プリチャージ電圧)が画
素1209ab、1209bbに入力されていることが望ましい。
ジ電圧)の入力が完了したあと、順次、ビデオ信号電流を入力していってもよい。ただし
、この場合は、同時に2行に、電流を供給する必要があるので、1列に複数の電流源回路
を配置する必要がある。
のに相当する。よって、実施の形態1で説明した内容は、本実施の形態にも適用できる。
スイッチ1204aa〜1204bbを介して接続されているが、これに限定されない。例え
ば、図17に示すように、間に電圧記憶回路1702aa〜1702bbを配置してもよい。
このような回路を配置することにより、信号の入力のタイミングを、より柔軟にすること
が出来る。
能である。
きる。
本発明では、画素に、ビデオ信号電流を入力する必要がある。つまり、画像情報に応じ
て、電流の大きさをアナログ的に、もしくは、デジタル的に制御し、画素に入力する必要
がある。ビデオ信号電流は、電流源回路から出力される。そこで、本実施の形態では、電
流源回路の構成例を示す。
成図を示す。同様に、図11の構成図に対して、電流源回路に関連する部分を詳細に記載
した場合の構成図を図19に示す。なお、図1では、4行3列に画素が配置されている場
合について示しているが、図18や図19では、簡単のため、4行2列に画素が配置され
ているものとするが、これに限定されない。
接続されている。そして、ビデオ電流信号線1801を通ってビデオ電流信号が、電流源
回路1807a、1807bに入力される。その結果、電流源回路1807a、1807bは
、トランジスタのバラツキの影響を受けずに、信号線102a、102bへ、ビデオ電流信
号を出力することが出来るようになる。
1803によって電流制御線1806a、1806bより制御されている。これにより、
ビデオ電流信号を、電流源回路1807a、1807bに入力するタイミングが制御される
。
スタ103と、電流源回路1807a、1807bを制御する電流制御用シフトレジスタ1
803とを、別々に配置することにより、各々のタイミングを独立に制御することが可能
となる。特に、ビデオ電流信号線1801を通って電流源回路1807a、1807bにビ
デオ電流信号を入力する場合は、信号の入力を完了させる(定常状態にさせる)のに時間
がかかる場合がある。その場合は、電圧制御用シフトレジスタ103と電流制御用シフト
レジスタ1803とを、別々に配置することにより、タイミングを最適化できる。
に、ビデオ電圧信号線やビデオ電流信号線を複数配置してもよい。また、図88にはビデ
オ電圧信号線(101)を1本、ビデオ電流信号線を2本(1801i、1801j)配
置しているように、ビデオ電圧信号線の数とビデオ電流信号線の数とを必ずしも一致させ
なくてもよい。そのような場合、電圧制御用シフトレジスタ103と電流制御用シフトレ
ジスタ1803とを、別々に配置することにより、タイミングを最適化することができる
。
ジスタ1803とが、別々に配置されているが、この構成に限定されない。例えば、図2
0に示すように、電圧制御用シフトレジスタ103と電流制御用シフトレジスタ1803
とを一つにまとめてもよい。例えば図20の場合は、電圧制御用シフトレジスタ103を
用いて、各電圧制御スイッチ104a〜104bだけでなく、各電流源回路1807a、1
807bも制御している。
きた。そこで、電流源回路1807の内部の回路構成例を示す。まず、図21に、図18
や図10から電流源回路部分を抜き出した図を示す。図21に示すように、電流源回路1
807には、少なくとも、電流入力端子2102、タイミング制御端子2103、電流出
力端子2101がある。電流入力端子2102は、図18の場合、ビデオ電流信号線18
01に接続され、そこから電流が入力される。タイミング制御端子2103は、図18の
場合、電圧制御用シフトレジスタ103や電流制御用シフトレジスタ1803と接続され
、そこから、タイミング信号が入力される。電流出力端子2101は、図18の場合、電
流制御スイッチ105a、105bを介して、信号線104a、104bと接続されてい
る。
203、2204をオン、スイッチ2205をオフにして、電流入力端子2102を通っ
て、電流源トランジスタ2201や保持容量2202に電流を入力する。電流の入力が完
了すると、つまり、定常状態になると、保持容量2202に、適切な電圧が保存される。
これにより、電流源トランジスタの電流特性がばらついても、その影響を低減できる。そ
して次に、スイッチ2203、2204をオフ、スイッチ2205をオンにする。すると
、電流出力端子2101を通って、電流をスイッチ105へ出力できるようになる。
1を通って電流源回路1807に入力されるビデオ電流信号と、電流源回路1807から
電流出力端子2101を通って出力されるビデオ電流信号とでは、その大きさは、概ね等
しい。これは、回路構成に依存している。つまり、ビデオ電流信号線1801を通って電
流が入力されるトランジスタと、電流出力端子2101を通って電流を出力するトランジ
スタが同一であるため、電流の大きさは概ね等しくなる。
301と、ミラートランジスタ2306とにおいて、チャネル幅Wとチャネル長Lとの比
率を変えることによって、電流の大きさを変更することが出来る。この場合は、ビデオ電
流信号線1801を通って電流源回路1807に入力されるビデオ電流信号と、電流源回
路1807から電流出力端子2101を通って出力されるビデオ電流信号とでは、その大
きさは、比例関係になる。なお、2302は保持容量、2303、2304はスイッチ、
105はスイッチである。
4をオンにして、電流入力端子2102を通って、電流源トランジスタ2401や保持容
量2402に電流を入力する場合と、スイッチ2403、2404をオフにして、電流源
トランジスタ2401とマルチトランジスタ2405とがマルチゲートのトランジスタと
して動作して、電流出力端子2101を通って、電流を出力する場合とでは、電流の大き
さを変えることが出来る。この場合も、ビデオ電流信号線1801を通って電流源回路1
807に入力されるビデオ電流信号と、電流源回路1807から電流出力端子2101を
通って出力されるビデオ電流信号とでは、その大きさは、比例関係になる。
御することにより、電流源トランジスタ2501とマルチトランジスタ2506とが、マ
ルチゲートのトランジスタとして動作するかどうかを制御できる。この場合は、スイッチ
2507のオンオフのタイミングにより、ビデオ電流信号線1801を通って電流源回路
1807に入力されるビデオ電流信号と、電流源回路1807から電流出力端子2101
を通ってスイッチ105へ出力されるビデオ電流信号とでは、その大きさは、比例関係に
なる場合と、概ね等しくなる場合とがある。
2号出願、特願2003-055018号出願などに記載されているので、その内容と本
願とを組み合わせることが出来る。なお、2503、2504、2505、105はスイ
ッチである。
1を流れる電流も、電流源回路の方に電流が流れているが、これに限定されない。電流入
力端子2102と電流出力端子2101とで、逆方向に電流が流れていてもよい。その場
合の例を、図26に示す。図26の場合、電流出力端子2101を流れる電流は、電流源
回路の方に電流が流れているが、電流入力端子2102を流れる電流は、電流源回路から
別の回路の方に電流が流れている。なお、2601はトランジスタ、2203、2605
、2606、2607はスイッチである。
であったが、これに限定されない。例として図22の構成に対して、トランジスタの極性
をPチャネル型にした場合を図27に示す。なお、2701はPチャネル型のトランジス
タ、2702は保持容量、2703、2704、2705はスイッチである。図23〜2
6に関しても、同様な概念を適用すれば、トランジスタの極性を変更することが出来る。
。電流の向きを変更した場合にも、容易に変形できる。例として、図22の構成に対して
、電流の流れる向きを逆にした場合を図28に示す。なお、2801はPチャネル型のト
ランジスタ、2802は保持容量、2803、2804、2805はスイッチである。こ
のように、電流源として動作するトランジスタの極性を逆にすることにより、回路の接続
関係を変更せずに、対応することが出来る。
ゲートのトランジスタで1つだと数えれば、電流源回路の中で、電流源として動作してい
るトランジスタは、1つだけであったが、これに限定されず、複数のトランジスタがあっ
てもよい。例として、図22の構成に対して、電流源として動作しているトランジスタが
2つある場合を図29に示す。制御線2901を制御することにより、図30に示すよう
に、電流源トランジスタ2201bの方にビデオ電流信号線1801から電流を入力して
、電流源トランジスタ2201aから電流を出力する場合と、図31に示すように、電流
源トランジスタ2201aの方にビデオ電流信号線1801から電流を入力して、電流源
トランジスタ2201bから電流を出力する場合とで、切り替えることが出来る。このよ
うに、電流源回路の中に、電流源トランジスタを複数配置することにより、ビデオ電流信
号線1801から電流を入力する動作と、電流出力端子2101を通って電流を出力する
動作とを、同時に行うことが出来る。
線2901を用いて、切り替えて動作させているが、これに限定されない。例えば、複数
の電流源トランジスタの中から、任意で選択された電流源トランジスタを用いて、その合
計電流を電流出力端子2101を通って出力するようにしてもよい。
32では、電流源トランジスタ3201aは、ビデオ電流信号線1801jから電流が入力
される。一方、電流源トランジスタ3201bは、ビデオ電流信号線1801iから電流が
入力される。そのため、電流源トランジスタ3201aと電流源トランジスタ3201bと
では、大きさの異なる電流を出力することが出来る。そして、その電流を電流出力端子2
101を通って出力するかどうかは、スイッチ3202a、3202bなどを用いて制御す
る。さらに、スイッチ3202a、3202bのオンオフをビデオ信号を用いて制御すれば
、電流出力端子2101を通って出力される電流の大きさは、ビデオ信号に応じた大きさ
にすることが出来る。例えば、電流源トランジスタ3201aが出力する電流値をI0、電
流源トランジスタ3201bが出力する電流値をI0×2とすれば、2ビットの階調を表現
することが可能となる。電流源トランジスタの数をさらに増やし、各々の電流の大きさを
2のべき乗にすれば、さらに多ビットの階調を表現することが出来る。
い。図33は、電流源トランジスタを直列に配置する場合の例を示す。動作については、
制御線3301を制御することにより、図34に示すように、電流源トランジスタ220
1cにビデオ電流信号線1801から電流を入力して、電流源トランジスタ2201dから
電流を出力する場合と、図35に示すように、電流源トランジスタ2201cから電流源
トランジスタ2201dに電流を入力する場合とがある。このように配置することにより
、ビデオ電流信号線1801から電流を入力する動作と、電流出力端子2101を通って
電流を出力する動作とを、同時に行うことが出来る。
い。基本的な構成や電流源トランジスタの数や極性や配置、電流の流れる向きなどに関し
て、各々の構成を組み合わせたり、各々の構成における概念を組み合わせることによって
、さらに別の構成を用いることが出来る。つまり、電流源回路として動作するものであれ
ば、任意の構成を用いることができる。
数、それに伴う接続関係などについて、変形することも容易に出来る。つまり、電流源回
路として正常に動作するのであれば、どこにいくつスイッチがあってもよく、複数のスイ
ッチを1つにまとめたり、接続関係を変形して、スイッチを追加したり削除したりしても
よい。
国際公開第 03/038794号パンフレット、国際公開第 03/038795号パンフ
レット、国際公開第 03/038796号パンフレット、国際公開第 03/038797
号パンフレットに記載されており、その内容を本発明に適用したり、本発明と組み合わせ
ることが出来る。
述べたものに相当する。よって、実施の形態1〜2で説明した内容は、本実施の形態にも
適用できる。
能である。
ができる。
図18などに示すように、画素の表示に応じた大きさのビデオ信号電圧と、画素の表示
に応じた大きさのビデオ信号電流とを供給する必要がある。つまり、ビデオ信号電圧とビ
デオ信号電流とは、相互に関連した大きさとなっている。そこで、本実施の形態では、ビ
デオ信号電圧とビデオ信号電流とを供給する回路について述べる。
力端子5012から信号が入力される。そして、その信号に応じて、電流出力端子501
3から信号電流が出力され、電圧出力端子5014から信号電圧が出力される。電流出力
端子5013と電圧出力端子5014は、スイッチ5001、5002を介して、被設定
回路5021の入力端子5022と接続されている。なお、被設定回路5021とは、電
圧電流供給回路5011によって電流を設定される回路を指す。
れる信号電圧を使って、プリチャージされ、その後、電圧電流供給回路5011の電流出
力端子5013から供給される信号電流を使って、電流設定される。その結果、被設定回
路5021は、それを構成するトランジスタの電流特性のバラツキの影響をほとんど受け
ずに、正確な電流を供給できるようになる。
電圧電流供給回路5011の電流出力端子5013から信号電流が供給されて、定常状態
になったとき、つまり、信号の書き込みが完了したときと、概ね等しい電圧値になってい
る。したがって、電圧出力端子5014から信号電圧を供給して、プリチャージすること
により、その後、電圧電流供給回路5011の電流出力端子5013から信号電流が供給
されたとき、すばやく定常状態にすることが出来る。
の大きさと、電圧電流供給回路5011の電流出力端子5013から供給される信号電流
の大きさとは、互いに、関連した大きさとなっている。
入力端子5022へ、電流を供給する場合、電流の向きに注意する必要がある。つまり、
電圧電流供給回路5011から外へ電流が流れていく場合(吐き出しタイプと呼ぶことに
する)は、被設定回路5021では、中へ電流が流れ込む(吸い込みタイプと呼ぶことに
する)ようにしておく必要がある。この場合は、電圧電流供給回路5011の方が電位が
高く、電圧電流供給回路5011から被設定回路5021の方へ電流が流れることになる
。また、電圧電流供給回路5011から中へ電流が流れ込む場合(吸い込みタイプの場合
)は、被設定回路5021では、外へ電流が流れていく(吐き出しタイプの場合)ように
しておく必要がある。この場合は、電圧電流供給回路5011の方が電位が低く、被設定
回路5021から電圧電流供給回路5011の方へ電流が流れることになる。
タイプの場合は、電流の流れが正常ではないため、正常に動作しない。よって、電圧電流
供給回路5011と被設定回路5021とについて、吸い込みタイプか吐き出しタイプか
を調節しておく必要がある。
タイプの場合の被設定回路5021の構成例を示す。図37では、電流源として動作する
ことになるトランジスタ3701がPチャネル型の場合を示しており、図38では、Nチ
ャネル型の場合を示している。
ース間電圧を保持する機能を果たす。ただし、トランジスタ3701、3801のゲート
容量などにより、省略することも可能である。
端子5022に接続されており、定電位線に接続されていない。そのため、トランジスタ
3801のソース電位は、動作状態によって、変化する可能性がある。したがって、トラ
ンジスタ3801のソース電位が変化しても、トランジスタ3801のゲート・ソース間
電圧が変化しないようにするため、端子3805は、トランジスタ3801のソース端子
に接続することが望ましい。また、トランジスタ3801のゲート端子とドレイン端子を
接続させておいてもよい。
る信号を用いて、所定の電流を供給することが出来るように、つまり、電流設定されるこ
とになる。そして、被設定回路5021のトランジスタは、別の回路や素子などに、所定
の電流を供給し、電流源として動作することになる。しかし、図37、38では、簡単の
ため、被設定回路5021のトランジスタ(トランジスタ3701、3801)が、電流
設定された後に、電流を供給する別の回路や素子などは、記載していない。
が、図37、38では、簡単のため、記載していない。
て、電流設定される状態における被設定回路5021の構成を示している。
では、電流源として動作することになるトランジスタ4001がPチャネル型の場合を示
しており、図39では、トランジスタ3901がNチャネル型の場合を示しており、図3
7、38と同様に考えることが出来る。
1の場合も、電流を出力する部分に関しては、吸い込みタイプか吐き出しタイプかによっ
て、構成が変わってくる。また、電圧を出力する部分に関しては、被設定回路5021の
構成によって変わってくる。つまり、電圧電流供給回路5011の電圧出力端子5014
から供給される信号電圧は、電流出力端子5013から信号電流が被設定回路5021に
供給され、定常状態になったときの電圧、つまり、信号の書き込みが完了した時の電圧と
、概ね等しくなっている必要がある。そのため、被設定回路5021が吸い込みタイプか
吐き出しタイプか、また、トランジスタの極性はNチャネル型かPチャネル型か、チャネ
ル幅Wとチャネル長Lの比率、などに合わせて、電圧電流供給回路5011の電圧出力端
子5014から供給される信号電圧の大きさを制御する必要がある。
電圧を供給してもよいし、電流を供給してもよい。そこから供給された信号に基づいて、
電流出力端子5013から信号電流を供給し、電圧出力端子5014から信号電圧を供給
する。
ネル型である、図39の構成を持つ電圧電流供給回路5011について述べる。なお、こ
こでは図39の構成を持つ場合を示しているが、図40の構成を持っていても構わない。
図41に構成を示す。
力端子5012は、トランジスタ4101のゲート端子に接続されているため、オリジナ
ル信号入力端子5012の電位によって、トランジスタ4101のゲート・ソース間電圧
が変化し、端子4102からトランジスタ4101に流れる電流量が変化する。トランジ
スタ4103は、トランジスタ4101と直列に接続されているため、トランジスタ41
01と同量の電流が流れる。トランジスタ4103のゲート端子とドレイン端子が接続さ
れており、この接続されている部分にトランジスタ4105のゲート端子も接続されてい
る。また、図41に示すように、トランジスタ4103とトランジスタ4105のソース
端子またはドレイン端子は、端子4104を通して直列に接続されている。したがって、
電流出力端子5013からは、トランジスタ4105のチャネル幅Wとチャネル長Lの比
率W11/L11と、トランジスタ4103のチャネル幅Wとチャネル長Lの比率W12
/L12との比率に応じた電流が出力される。ここで、(W12/L12)=α×(W11
/L11)とする。すると、電流出力端子5013からは、トランジスタ4101(トラ
ンジスタ4103)に流れる電流のα倍の電流が流れることになる。
なお、オリジナル信号入力端子5012から電圧出力端子5014までの間に、電圧フォ
ロワ回路のような増幅回路などを配置してもよい。
力端子5013から出力された電流が流れる。ここで、トランジスタ4101のチャネル
幅Wとチャネル長Lの比率W13/L13と、トランジスタ3901のチャネル幅Wとチ
ャネル長Lの比率W21/L21とを調節しておけば、電圧電流供給回路5011の電圧
出力端子5014から供給される信号電圧が、電圧電流供給回路5011の電流出力端子
5013から信号電流が供給されて、定常状態になったとき、つまり、信号の書き込みが
完了したときと、概ね等しい電圧値になる。つまり、(W21/L21)=α×(W13/
L13)とすればよい。すると、トランジスタ4101のゲート・ソース間電圧と、トラ
ンジスタ3901のゲート・ソース間電圧とが、概ね等しくなり、電圧出力端子5014
から信号電圧を供給することが、プリチャージしていることと概ね等しくなる。よって、
プリチャージの後、電圧電流供給回路5011の電流出力端子5013から信号電流が供
給されたとき、すばやく定常状態にすることが出来る。
端子に接続されていた。次に、オリジナル信号入力端子5012が、Pチャネル型トラン
ジスタのゲート端子に接続されている場合の構成を図42に示す。オリジナル信号入力端
子5012は、トランジスタ5101のゲート端子に接続されているため、オリジナル信
号入力端子5012の電位によって、トランジスタ5101のゲート・ソース間電圧が変
化し、トランジスタ5101に流れる電流量が変化し、その電流が電流出力端子5013
から出力される。一方、トランジスタ6401のゲート端子は、トランジスタ5101の
ゲート端子に接続されている。ここで、トランジスタ5101のチャネル幅Wとチャネル
長Lの比率W31/L31と、トランジスタ6401のチャネル幅Wとチャネル長Lの比
率W32/L32とし、(W32/L32)=β×(W31/L31)とすると、トランジス
タ6401やトランジスタ6402には、トランジスタ5101に流れる電流のβ倍の電
流が流れることになる。
端子5014へ出力される。なお、増幅回路5301は、入力電位と概ね等しい電位を出
力するような回路であり、電圧フォロワ回路などが望ましい。ただし、これに限定されず
、インピーダンスを変換するような機能を果たせばよい。なお、トランジスタ6402の
ゲート端子やドレイン端子から、十分多くの電荷が供給され、インピーダンス変換を行う
必要が無い場合は、増幅回路5301を省略してもよい。
図39におけるトランジスタ3901のチャネル幅Wとチャネル長Lの比率W21/L2
1とを調節しておけば、電圧電流供給回路5011の電圧出力端子5014から供給され
る信号電圧が、電圧電流供給回路5011の電流出力端子5013から信号電流が供給さ
れて、定常状態になったとき、つまり、信号の書き込みが完了したときと、概ね等しい電
圧値になる。つまり、(W21/L21)=(W33/L33)/βとすればよい。すると、
トランジスタ6402のゲート・ソース間電圧と、トランジスタ3901のゲート・ソー
ス間電圧とが、概ね等しくなり、電圧出力端子5014から信号電圧を供給することが、
プリチャージしていることと概ね等しくなる。よって、プリチャージの後、電圧電流供給
回路5011の電流出力端子5013から信号電流が供給されたとき、すばやく定常状態
にすることが出来る。
ていた。次に、オリジナル信号入力端子5012に電流を入力する場合の構成を示す。
図42の構成に、Pチャネル型トランジスタ4301を追加した形になる。つまり、図4
2では、トランジスタ5101のゲート電位を、オリジナル信号入力端子5012を介し
て、直接制御していた。一方、図43では、Pチャネル型トランジスタ4301に電流を
流すことによって、トランジスタ5101のゲート電位を制御している。それ以外の部分
については、図43は、図42と同様なので、説明を省略する。
44は、図41の構成に、Nチャネル型トランジスタ4401を追加した形になる。図4
1の構成では、トランジスタ4101のゲート電位を、オリジナル信号入力端子5012
を介して、直接制御していた。
一方、図44では、Nチャネル型トランジスタ4401に電流を流すことによって、トラ
ンジスタ4101のゲート電位を制御している。つまり、トランジスタ4101のゲート
端子は、トランジスタ4401のゲート端子に接続され、トランジスタ4103のゲート
端子は、トランジスタ4105のゲート端子に接続されている。したがって、トランジス
タ4401に流れる電流に応じた電流が、トランジスタ4101とトランジスタ4103
とトランジスタ4105に流れる。
ランジスタ4101のチャネル幅Wとチャネル長Lの比率W52/L52、トランジスタ
4103のチャネル幅Wとチャネル長Lの比率W53/L53、トランジスタ4105の
チャネル幅Wとチャネル長Lの比率W54/L54として、(W51/L51)=(W52
/L52)/ε、(W53/L53)=(W54/L54)/ζとする。すると、トランジス
タ4101、4103には、トランジスタ4401に流れる電流のε倍の電流が流れるこ
とになる。また、トランジスタ4105には、トランジスタ4103に流れる電流のζ倍
の電流が流れることになる。
端子5014へ出力される。ただし、これに限定されず、インピーダンス変換を行う必要
が無い場合などは、増幅回路5301を省略してもよい。
ランジスタ4101のチャネル幅Wとチャネル長Lの比率W52/L52、トランジスタ
4103のチャネル幅Wとチャネル長Lの比率W53/L53、トランジスタ4105の
チャネル幅Wとチャネル長Lの比率W54/L54と、図39におけるトランジスタ39
01のチャネル幅Wとチャネル長Lの比率W21/L21とを調節しておけば、電圧電流
供給回路5011の電圧出力端子5014から供給される信号電圧が、電圧電流供給回路
5011の電流出力端子5013から信号電流が供給されて、定常状態になったとき、つ
まり、信号の書き込みが完了したときと、概ね等しい電圧値になる。つまり、(W21/
L21)=(W51/L51)×ε×ζとすればよい。すると、トランジスタ4401のゲ
ート・ソース間電圧と、トランジスタ3901のゲート・ソース間電圧とが、概ね等しく
なり、電圧出力端子5014から信号電圧を供給することが、プリチャージしていること
と概ね等しくなる。よって、プリチャージの後、電圧電流供給回路5011の電流出力端
子5013から信号電流が供給されたとき、すばやく定常状態にすることが出来る。
型である、図40の構成の場合の電圧電流供給回路5011について述べる。なお、簡単
のため、図40において、端子3902と3904は接続され、端子4005は、被設定
回路5021の入力端子5022(トランジスタ4001のソース端子)に接続されてい
るものとする。
021の入力端子5022に接続されている。したがって、トランジスタ4001のソー
ス電位が、状態によって変化する。つまり、電圧電流供給回路5011の電流出力端子5
013から信号電流が供給されて、定常状態になったとき、つまり、信号の書き込みが完
了したとき、被設定回路5021の入力端子5022の電位は、トランジスタ4001の
ソース端子が定常状態になったときの電位である。したがって、電圧電流供給回路501
1の電圧出力端子5014から供給される信号電圧の大きさは、定常状態になったときの
トランジスタ4001のソース電位の大きさにする必要がある。
入力端子5012が、Pチャネル型のトランジスタ5101のゲート端子に接続されてい
る場合の構成を示す。
のトランジスタ4502に変更したものに相当する。つまり、トランジスタ5101のゲ
ート端子は、トランジスタ6401のゲート端子とに接続されている。したがって、トラ
ンジスタ5101に流れる電流に応じた電流が、トランジスタ6401とトランジスタ4
502に流れる。ここで、トランジスタ5101のチャネル幅Wとチャネル長Lの比率W
61/L61、トランジスタ6401のチャネル幅Wとチャネル長Lの比率W62/L6
2、トランジスタ4502のチャネル幅Wとチャネル長Lの比率W63/L63として、
(W61/L61)=(W62/L62)/ηとする。すると、トランジスタ6401には、
トランジスタ5101に流れる電流のη倍の電流が流れることになる。
端子5014へ出力される。ただし、これに限定されず、インピーダンス変換を行う必要
が無い場合などは、増幅回路5301を省略してもよい。
ランジスタ6401のチャネル幅Wとチャネル長Lの比率W62/L62、トランジスタ
4502のチャネル幅Wとチャネル長Lの比率W63/L63と、図40におけるトラン
ジスタ4001のチャネル幅Wとチャネル長Lの比率W22/L22とを調節しておけば
、電圧電流供給回路5011の電圧出力端子5014から供給される信号電圧が、電圧電
流供給回路5011の電流出力端子5013から信号電流が供給されて、定常状態になっ
たとき、つまり、信号の書き込みが完了したときと、概ね等しい電圧値になる。つまり、
(W22/L22)=(W63/L63)/ηとすればよい。すると、トランジスタ4502
のゲート・ソース間電圧と、トランジスタ4001のゲート・ソース間電圧とが、概ね等
しくなり、電圧出力端子5014から信号電圧を供給することが、プリチャージしている
ことと概ね等しくなる。よって、プリチャージの後、電圧電流供給回路5011の電流出
力端子5013から信号電流が供給されたとき、すばやく定常状態にすることが出来る。
ル信号入力端子5012が、Nチャネル型トランジスタ4101のゲート端子に接続され
ている場合の構成を示す。
る。つまり、トランジスタ4103のゲート端子は、トランジスタ4601のゲート端子
とトランジスタ4105のゲート端子とに接続されている。したがって、トランジスタ4
101に流れる電流に応じた電流が、トランジスタ4601とトランジスタ4105に流
れる。ここで、トランジスタ4103のチャネル幅Wとチャネル長Lの比率W71/L7
1、トランジスタ4601のチャネル幅Wとチャネル長Lの比率W72/L72、トラン
ジスタ4105のチャネル幅Wとチャネル長Lの比率W73/L73として、(W71/
L71)=(W72/L72)/θ=(W73/L73)/ιとする。すると、トランジスタ
4601には、トランジスタ4103に流れる電流のθ倍の電流が流れ、トランジスタ4
105には、トランジスタ4103に流れる電流のι倍の電流が流れることになる。
端子5014へ出力される。ただし、これに限定されず、インピーダンス変換を行う必要
が無い場合などは、増幅回路5301を省略してもよい。
トランジスタ4601のチャネル幅Wとチャネル長Lの比率W72/L72、トランジス
タ4105のチャネル幅Wとチャネル長Lの比率W73/L73、トランジスタ4602
のチャネル幅Wとチャネル長Lの比率W74/L74と、図40におけるトランジスタ4
001のチャネル幅Wとチャネル長Lの比率W22/L22とを調節しておけば、電圧電
流供給回路5011の電圧出力端子5014から供給される信号電圧が、電圧電流供給回
路5011の電流出力端子5013から信号電流が供給されて、定常状態になったとき、
つまり、信号の書き込みが完了したときと、概ね等しい電圧値になる。つまり、(W22
/L22)=(W74/L74)×ι/θとすればよい。すると、トランジスタ4602の
ゲート・ソース間電圧と、トランジスタ4001のゲート・ソース間電圧とが、概ね等し
くなり、電圧出力端子5014から信号電圧を供給することが、プリチャージしているこ
とと概ね等しくなる。よって、プリチャージの後、電圧電流供給回路5011の電流出力
端子5013から信号電流が供給されたとき、すばやく定常状態にすることが出来る。
示す。図47は、図45にトランジスタ4701を追加して、電流を入力できるようにし
たものに相当し、図48は、図46にトランジスタ4801を追加して、電流を入力でき
るようにしたものに相当する。
合について述べてきた。しかし、被設定回路5021が図37や図38のように吐き出し
タイプである場合、電圧電流供給回路5011を吸い込みタイプにする必要がある。ただ
し、吐き出しタイプの構成から吸い込みタイプの構成へ変更する場合は、トランジスタの
極性を変更するだけでよい。例えば、図41を吸い込みタイプに変更した場合の構成を図
49に示す。このように、各トランジスタの極性を逆にし、各配線の電位を変更すればよ
い。
実施の形態4では、電圧電流供給回路5011と被設定回路5021とが、そのまま接
続されていた。本実施の形態では、図50に示すように、電圧電流供給回路5011と被
設定回路5021との間に電流記憶回路5031が挿入されている場合について述べる。
が電流記憶回路5031に出力され、電流記憶回路5031において、電流設定が行われ
、電流値が記憶される。そのとき、電圧電流供給回路5011の電圧出力端子5014か
ら、信号電圧が被設定回路5021に出力される。そのため、被設定回路5021では、
プリチャージが行われることになる。その後、電流記憶回路5031から被設定回路50
21へ信号電流が出力され、被設定回路5021において電流が設定される。なお、電流
記憶回路5031から被設定回路5021へ出力される電流の大きさは、電圧電流供給回
路5011の電流出力端子5013から電流記憶回路5031に出力される電流の大きさ
と比例関係にある。あるいは、電流記憶回路5031の構成によっては、概ね等しくなる
。
は、電圧電流供給回路5011と被設定回路5021とが、各々、どちらが吸い込みタイ
プであり、どちらが吐き出しタイプであるかを調整しておく必要があった。図50の構成
の場合、電圧電流供給回路5011と被設定回路5021のタイプだけでなく、電流記憶
回路5031のタイプも合わせて考慮する必要がある。
流が入力される時と、電流記憶回路5031から被設定回路5021へ電流を出力する場
合とで、電流記憶回路5031が同じタイプである場合について考える。例えば、電流記
憶回路5031が吐き出しタイプの場合、電圧電流供給回路5011も被設定回路502
1も吸い込みタイプにする必要がある。逆に、電流記憶回路5031が吸い込みタイプの
場合、電圧電流供給回路5011も被設定回路5021も吐き出しタイプにする必要があ
る。つまり、電圧電流供給回路5011と被設定回路5021とは、同じタイプにする必
要がある。
電流が入力される時と、電流記憶回路5031から被設定回路5021へ電流を出力する
場合とで、電流記憶回路5031が逆のタイプである場合について考える。例えば、電圧
電流供給回路5011から電流記憶回路5031へ入力されるときに吐き出しタイプで、
電流記憶回路5031から被設定回路5021へ電流を出力する時に吸い込みタイプの場
合、電圧電流供給回路5011は吸い込みタイプであり、被設定回路5021は吐き出し
タイプにする必要がある。逆に、電圧電流供給回路5011から電流記憶回路5031へ
入力されるときに吸い込みタイプで、電流記憶回路5031から被設定回路5021へ電
流を出力する時に吐き出しタイプの場合、電圧電流供給回路5011は吐き出しタイプで
あり、被設定回路5021は吸い込みタイプにする必要がある。つまり、電圧電流供給回
路5011と被設定回路5021とは、逆のタイプにする必要がある。
において、電圧電流供給回路5011の構成について述べる。なお、電圧電流供給回路5
011から電流記憶回路5031へ入力される時の電流の大きさをI1、電流記憶回路5
031から被設定回路5021へ出力される時の電流の大きさをI2とするとき、I2=I
1×κであるとする。
ル型のトランジスタ3701が用いられているとする。その場合の電圧電流供給回路50
11の構成の例を図51に示す。
オリジナル信号入力端子5012は、トランジスタ5101のゲート端子に接続されてい
るため、オリジナル信号入力端子5012の電位によって、トランジスタ5101のゲー
ト・ソース間電圧が変化し、トランジスタ5101に流れる電流量が変化する。
出力された電流が流れる。電流記憶回路5031から被設定回路5021へ出力された電
流は、電圧電流供給回路5011から電流記憶回路5031へ入力された電流のκ倍の大
きさである。
なお、オリジナル信号入力端子5012から電圧出力端子5014までの間に、電圧フォ
ロワ回路のような増幅回路などを配置してもよい。
トランジスタ3701のチャネル幅Wとチャネル長Lの比率W23/L23とを調節して
おけば、電圧電流供給回路5011の電圧出力端子5014から供給される信号電圧が、
電流記憶回路5031から被設定回路5021へ信号電流が供給されて、定常状態になっ
たとき、つまり、信号の書き込みが完了したときと、概ね等しい電圧値になる。つまり、
(W23/L23)=κ×(W82/L82)とすればよい。すると、トランジスタ5101
のゲート・ソース間電圧と、トランジスタ3701のゲート・ソース間電圧とが、概ね等
しくなり、電圧出力端子5014から信号電圧を供給することが、プリチャージしている
ことと概ね等しくなる。よって、プリチャージの後、電流記憶回路5031の電流出力端
子5033から信号電流が供給されたとき、すばやく定常状態にすることが出来る。
ゲート端子に接続されていたが、オリジナル信号入力端子5012が、Nチャネル型トラ
ンジスタのゲート端子に接続されている場合の構成を図52に示す。
子に接続されているため、オリジナル信号入力端子5012の電位によって、トランジス
タ4101のゲート・ソース間電圧が変化し、端子4102からトランジスタ4101に
流れる電流量が変化する。したがって、トランジスタ4101に流れる電流に応じた電流
が、トランジスタ4103とトランジスタ4105に流れる。一方、トランジスタ410
5のゲート端子は、トランジスタ4103のゲート端子に接続されている。また、トラン
ジスタ4103およびトランジスタ4105のソース端子またはドレイン端子は、端子4
104によって接続されている。ここで、トランジスタ4103のチャネル幅Wとチャネ
ル長Lの比率W91/L91と、トランジスタ4105のチャネル幅Wとチャネル長Lの
比率W92/L92とし、(W92/L92)=λ×(W92/L92)とすると、トランジ
スタ4105には、トランジスタ4101やトランジスタ4103に流れる電流のλ倍の
電流が流れることになる。
端子5014へ出力される。ただし、これに限定されず、インピーダンス変換を行う必要
が無い場合などは、増幅回路5301を省略してもよい。
ランジスタ4105のチャネル幅Wとチャネル長Lの比率W92/L92と、図37にお
けるトランジスタ3901のチャネル幅Wとチャネル長Lの比率W23/L23とを調節
しておけば、電圧電流供給回路5011の電圧出力端子5014から供給される信号電圧
が、電圧電流供給回路5011の電流出力端子5013から信号電流が供給されて、定常
状態になったとき、つまり、信号の書き込みが完了したときと、概ね等しい電圧値になる
。つまり、(W23/L23)=λ×(W91/L91)とすればよい。すると、トランジス
タ4105のゲート・ソース間電圧と、トランジスタ3701のゲート・ソース間電圧と
が、概ね等しくなり、電圧出力端子5014から信号電圧を供給することが、プリチャー
ジしていることと概ね等しくなる。よって、プリチャージの後、電圧電流供給回路501
1の電流出力端子5013から信号電流が供給されたとき、すばやく定常状態にすること
が出来る。
ていた。次に、オリジナル信号入力端子5012に電流を入力する場合の構成を示す。
図51の構成に、Pチャネル型トランジスタ5303を追加した形になる。つまり、図5
1では、トランジスタ5101のゲート電位を、オリジナル信号入力端子5012を介し
て、直接制御していた。一方、図53では、Pチャネル型トランジスタ5303に電流を
流すことによって、トランジスタ5101のゲート電位を制御している。それ以外の部分
については、図53は、図51と同様なので、説明を省略する。なお、図53において、
5102はトランジスタ5101とトランジスタ5303とを結ぶ配線である。
3に電流を入力する場合を示した。次に、図54に、Nチャネル型トランジスタ5401
に電流を入力する場合を示す。
52では、トランジスタ4101のゲート電位を、オリジナル信号入力端子5012を介
して、直接制御していた。一方、図53では、増幅回路5301に電流を流すことによっ
て、トランジスタ4101のゲート電位を制御している。つまり、トランジスタ4101
のゲート端子は、トランジスタ5301のゲート端子に接続されいる。したがって、トラ
ンジスタ5401に流れる電流に応じた電流が、トランジスタ4101とトランジスタ4
103とトランジスタ4105に流れる。それ以外の部分については、図54は、図53
と同様なので、説明を省略する。
型である、図38の構成の場合の電圧電流供給回路5011について述べる。なお、簡単
のため、図38において、端子3702と3704は接続され、端子3805は、被設定
回路5021の入力端子5022(トランジスタ3801のソース端子)に接続されてい
るものとする。
021の入力端子5022に接続されている。したがって、トランジスタ3801のソー
ス電位が、状態によって変化する。つまり、電圧電流供給回路5011の電流出力端子5
013から信号電流が供給されて、定常状態になったとき、つまり、信号の書き込みが完
了したとき、被設定回路5021の入力端子5022の電位は、トランジスタ3801の
ソース端子が定常状態になったときの電位である。したがって、電圧電流供給回路501
1の電圧出力端子5014から供給される信号電圧の大きさは、定常状態になったときの
トランジスタ3801のソース電位の大きさにする必要がある。
力端子5012が、Pチャネル型トランジスタ5101のゲート端子に接続されている場
合の構成を図55に示す。
子とに接続され、トランジスタ5506のゲート端子は、トランジスタ5508のゲート
端子とに接続されている。また、トランジスタ5101、5503、5509は配線55
04によって図55のように接続されており、トランジスタ5508と5506は配線5
507によって図55のように接続されている。したがって、トランジスタ5101に流
れる電流に応じた電流が、トランジスタ5503とトランジスタ5506とトランジスタ
5508とに流れる。ここで、トランジスタ5101のチャネル幅Wとチャネル長Lの比
率W101/L101、トランジスタ5503のチャネル幅Wとチャネル長Lの比率W1
02/L102、トランジスタ5506のチャネル幅Wとチャネル長Lの比率W103/
L103、トランジスタ5508のチャネル幅Wとチャネル長Lの比率W104/L10
4として、(W101/L101)=(W102/L102)/μ、(W103/L103)=
(W104/L104)/νとする。すると、トランジスタ5509には、トランジスタ5
101に流れる電流の(μ×ν)倍の電流が流れることになる。
端子5014へ出力される。ただし、これに限定されず、インピーダンス変換を行う必要
が無い場合などは、増幅回路5301を省略してもよい。
接続され、トランジスタ5506のゲート端子は、トランジスタ5508のゲート端子と
に接続されている。したがって、トランジスタ5101に流れる電流に応じた電流が、ト
ランジスタ5503とトランジスタ5506とトランジスタ5508とに流れる。ここで
、トランジスタ5101のチャネル幅Wとチャネル長Lの比率W101/L101、トラ
ンジスタ5503のチャネル幅Wとチャネル長Lの比率W102/L102、トランジス
タ5506のチャネル幅Wとチャネル長Lの比率W103/L103、トランジスタ55
08のチャネル幅Wとチャネル長Lの比率W104/L104、トランジスタ5509の
チャネル幅Wとチャネル長Lの比率W105/L105と、図38におけるトランジスタ
3801のチャネル幅Wとチャネル長Lの比率W23/L23とを調節しておけば、電圧
電流供給回路5011の電圧出力端子5014から供給される信号電圧が、電圧電流供給
回路5011の電流出力端子5013から信号電流が供給されて、定常状態になったとき
、つまり、信号の書き込みが完了したときと、概ね等しい電圧値になる。つまり、(W2
3/L23)=(W105/L105)/(μ×ν)とすればよい。すると、トランジスタ
5509のゲート・ソース間電圧と、トランジスタ3801のゲート・ソース間電圧とが
、概ね等しくなり、電圧出力端子5014から信号電圧を供給することが、プリチャージ
していることと概ね等しくなる。よって、プリチャージの後、電圧電流供給回路5011
の電流出力端子5013から信号電流が供給されたとき、すばやく定常状態にすることが
出来る。
端子5012が、Nチャネル型のトランジスタ4101のゲート端子に接続されている場
合の構成を図56に示す。
子とに接続されており、トランジスタ5601のゲート端子は、トランジスタ4101の
ゲート端子とに接続されている。また、トランジスタ4103、4105、5602は端
子4104によって接続され、トランジスタ4101とトランジスタ5601は端子41
02によって接続されている。したがって、トランジスタ4101に流れる電流に応じた
電流が、トランジスタ4103とトランジスタ4805とトランジスタ5601に流れる
。ここで、トランジスタ4101のチャネル幅Wとチャネル長Lの比率W111/L11
1、トランジスタ4103のチャネル幅Wとチャネル長Lの比率W112/L112、ト
ランジスタ4105のチャネル幅Wとチャネル長Lの比率W113/L113、トランジ
スタ5601のチャネル幅Wとチャネル長Lの比率W114/L114として、(W11
2/L112)=(W113/L113)/ξ、(W111/L111)=(W115/L11
5)/πとする。すると、トランジスタ4805には、トランジスタ4103やトランジ
スタ4101に流れる電流のξ倍の電流が流れ、トランジスタ5601やトランジスタ5
602には、トランジスタ4103に流れる電流のπ倍の電流が流れることになる。
端子5014へ出力される。ただし、これに限定されず、インピーダンス変換を行う必要
が無い場合などは、増幅回路5301を省略してもよい。
、トランジスタ4103のチャネル幅Wとチャネル長Lの比率W112/L112、トラ
ンジスタ4105のチャネル幅Wとチャネル長Lの比率W113/L113、トランジス
タ5601のチャネル幅Wとチャネル長Lの比率W114/L114、トランジスタ56
02のチャネル幅Wとチャネル長Lの比率W115/L115と、図38におけるトラン
ジスタ3801のチャネル幅Wとチャネル長Lの比率W23/L23とを調節しておけば
、電圧電流供給回路5011の電圧出力端子5014から供給される信号電圧が、電圧電
流供給回路5011の電流出力端子5013から信号電流が供給されて、定常状態になっ
たとき、つまり、信号の書き込みが完了したときと、概ね等しい電圧値になる。つまり、
(W23/L23)=(W115/L115)×ξ/πとすればよい。すると、トランジスタ
5602のゲート・ソース間電圧と、トランジスタ3801のゲート・ソース間電圧とが
、概ね等しくなり、電圧出力端子5014から信号電圧を供給することが、プリチャージ
していることと概ね等しくなる。よって、プリチャージの後、電圧電流供給回路5011
の電流出力端子5013から信号電流が供給されたとき、すばやく定常状態にすることが
出来る。
の構成を示す。図57は、図55に、トランジスタ5701を追加して、電流を入力でき
るようにしたものに相当し、図58は、図56に、トランジスタ5801を追加して、電
流を入力できるようにしたものに相当する。なお、図57で、端子5504はトランジス
タ5101、5701、5503、5509を接続し、端子5507はトランジスタ55
06とトランジスタ5508とを接続する。また、図58で、端子4104は、トランジ
スタ4105、4103、5602を接続し、端子4102はトランジスタ4101、5
801、5601を接続する。
合について述べてきた。しかし、被設定回路5021が図39や図40のように吸い込み
タイプである場合、電圧電流供給回路5011を吸い込みタイプにする必要がある。ただ
し、吐き出しタイプの構成から吸い込みタイプの構成へ変更する場合は、トランジスタの
極性を変更するだけでよい。例えば、図52を吸い込みタイプに変更した場合の構成を図
59に示す。このように、各トランジスタの極性を逆にし、各配線の電位を変更すればよ
い。
31は、記憶電流入力端子5032から電流が入力され、記憶電流出力端子5033から
電流が出力されるような回路であれば、どのような構成でもよい。
り、図21における電流入力端子2102が、図50における電流記憶回路5031の記
憶電流入力端子5032に相当し、図21における電流出力端子2101が、図50にお
ける電流記憶回路5031の記憶電流出力端子5033に相当する。
図61は、図28の構成を用いた場合の電流記憶回路の一例を、図62は、図26の構成
を用いた場合の電流記憶回路の一例を示す。図60の場合、吸い込みタイプに相当し、図
61の場合、吐き出しタイプに相当し、図62の場合、電流を入力する部分と出力する部
分とで、タイプが逆になっているものに相当する。
記憶回路5031を構成することが出来る。
実施の形態5での図50では、間に電流記憶回路5031が挿入されている場合につい
て述べた。つまり、図50では、電圧電流供給回路5011から電流記憶回路5031へ
は、電流出力端子5013から信号電流が供給されていた。しかし、これに限定されず、
図36に示したように、信号電圧と信号電流とを入力するようにしてもよい。
ついて示す。
電圧がスイッチ6303を経由して電流記憶回路5031に出力される。これは、プリチ
ャージ動作に相当する。その後、電流出力端子5043からスイッチ5003を経由して
、信号電流が電流記憶回路5031に出力され、電流記憶回路5031において、電流設
定が行われ、電流値が記憶される。そして、電圧電流供給回路5041の電圧出力端子5
044から、スイッチ5001と出力端子5022を経由して、被設定回路5021に信
号電圧が出力される。そのため、被設定回路5021では、プリチャージが行われること
になる。その後、電流記憶回路5031からスイッチ5002と出力端子5022を経由
して被設定回路5021へ信号電流が出力され、被設定回路5021において電流が設定
される。なお、電流記憶回路5031から被設定回路5021へ出力される電流の大きさ
は、電圧電流供給回路5041の電流出力端子5043から電流記憶回路5031に出力
される電流の大きさと比例関係にある。あるいは、電流記憶回路5031の構成によって
は、概ね等しくなる。
い込みタイプであるか吐き出しタイプであるかによって、また、回路を構成するトランジ
スタの極性などによって、電圧電流供給回路5041の電圧出力端子5044と第2電圧
出力端子6343とで、出力される電圧値を調整する必要がある。
設定回路5021に対するプリチャージ動作になるような大きさにし、電圧電流供給回路
5011の第2電圧出力端子6313から出力される電圧は、電流記憶回路5031に対
するプリチャージ動作になるような大きさにする。
を流れる電流値とトランジスタの極性とトランジスタのサイズと、吸い込みタイプである
か吐き出しタイプであるか、などを調整することにより、生成することが出来る。
場合における、電圧電流供給回路5041の構成について述べる。
1が用いられている図37の構成であるとする。また、電流記憶回路5031は、吸い込
みタイプであり、図60の構成であるとする。その場合の電圧電流供給回路5041の構
成の例を図64に示す。これは、図51の構成に対して、トランジスタ6401、640
2を追加した構成、もしくは、図42の構成に対して、トランジスタ6401のゲート電
圧を出力するようにした構成であると言える。したがって、各トランジスタを流れる電流
値とトランジスタサイズとを調節することにより、最適な信号電圧(プリチャージ電圧)
を出力することができる。
接続されている場合の構成を図65に示す。これは、図52の構成に対して、トランジス
タ4101のゲート電圧を出力するようにした構成であると言える。したがって、各トラ
ンジスタを流れる電流値とトランジスタサイズとを調節することにより、最適な信号電圧
(プリチャージ電圧)を出力することができる。
、Pチャネル型トランジスタ5303に電流を入力する場合を示す。図66は、図64の
構成に、Pチャネル型トランジスタ5303を追加した形になる。つまり、図64では、
トランジスタ5101のゲート電位を、オリジナル信号入力端子5012を介して、直接
制御していた。一方、図66では、Pチャネル型トランジスタ5303に電流を流すこと
によって、トランジスタ5101のゲート電位を制御している。それ以外の部分について
は、図66は、図64と同様なので、説明を省略する。
子6343へ出力されているが、これに限定されず、インピーダンス変換を行う必要が無
い場合は、省略してもよい。
67は、図65の構成に、Nチャネル型トランジスタ5401を追加した形になる。よっ
て、詳しい説明を省略する。
型である、図38の構成の場合の電圧電流供給回路5041について述べる。なお、簡単
のため、図38において、端子3702と3704は接続され、端子3705は、被設定
回路5021の入力端子5022(トランジスタ3801のソース端子)に接続されてい
るものとする。
号入力端子5042が、Pチャネル型トランジスタ5101のゲート端子に接続されてい
る場合の構成を図68に示す。これは、図55の構成に対して、トランジスタ5506の
ゲート電圧を出力するようにした構成であると言える。したがって、各トランジスタを流
れる電流値とトランジスタサイズとを調節することにより、最適な信号電圧(プリチャー
ジ電圧)を出力することができる。
子6343へ出力されているが、これに限定されず、インピーダンス変換を行う必要が無
い場合は、省略してもよい。
端子5042が、Nチャネル型トランジスタ4101のゲート端子に接続されている場合
の構成を図69に示す。これは、図56の構成に対して、トランジスタ4101のゲート
電圧を出力するようにした構成であると言える。したがって、各トランジスタを流れる電
流値とトランジスタサイズとを調節することにより、最適な信号電圧(プリチャージ電圧
)を出力することができる。
1に示す。図70は、図68に、トランジスタ5701を追加して、電流を入力できるよ
うにしたものに相当し、図71は、図69に、トランジスタ5801を追加して、電流を
入力できるようにしたものに相当する。
いるが、これに限定されない。、図64のトランジスタ6402の極性を電流記憶回路5
031のトランジスタの極性に合わせて変更しすることによって図72のトランジスタ7
202のように構成し、さらにそのソース端子の電圧を第2電圧出力端子6343に出力
するようにしてもよい。これは、図65〜71についても同様である。
も吐き出しタイプの場合について述べてきた。しかし、被設定回路5021が図39や図
40のように吸い込みタイプである場合、電圧電流供給回路5011を吸い込みタイプに
する必要がある。ただし、吐き出しタイプの構成から吸い込みタイプの構成へ変更する場
合は、トランジスタの極性を変更するだけでよい。例えば、図65を吸い込みタイプに変
更した場合の構成を図73に示す。このように、各トランジスタの極性を逆にし、各配線
の電位を変更すればよい。
な構成にすることが出来る。
実施の形態5での図50では、電圧電流供給回路5011と被設定回路5021に間に
電流記憶回路5031が挿入されている場合について述べた。これにより、信号電流を一
旦、記憶したのち、被設定回路5021に電流を入力していた。そこで、同様に、電圧電
流供給回路5011と被設定回路5021に間に、電圧記憶回路5051を入れてもよい
。図50の構成に対して、電圧記憶回路5051を配置した場合の構成を、図74に示す
。
よい。同様に、図63の構成において、電圧電流供給回路5041と電流記憶回路503
1の間に、電圧記憶回路5051を配置してもよい。
容量素子7501が配置されている。そして、増幅回路7502が配置されている。なお
、増幅回路7502は、入力電位と概ね等しい電位を出力するような回路であり、電圧フ
ォロワ回路などが望ましい。ただし、これに限定されず、インピーダンスを変換するよう
な機能を果たせばよい。なお、インピーダンス変換を行う必要が無い場合は、増幅回路7
501を省略してもよい。
2a、7502b)を複数配置しても良い。その場合、図77に示すように、記憶電圧入
力端子5052から電圧を入力しながら、記憶電圧出力端子5053から、別の大きさの
電圧を出力することが出来る。これにより、動作タイミングをより柔軟に制御することが
出来る。
良い。これにより、動作タイミングをより柔軟に制御することが出来る
実施の形態4〜7では、ビデオ信号電圧とビデオ信号電流とを供給する回路について述
べた。本実施の形態では、実施の形態4〜7で述べた、ビデオ信号電圧とビデオ信号電流
とを供給する回路を、実施の形態1〜3で述べた構成に適用する場合の対応関係について
述べる。
デオ電圧信号線101に、信号を供給する部分に、実施の形態4〜7で述べた、ビデオ信
号電圧とビデオ信号電流とを供給する回路を配置した場合の構成を図79に示す。
給回路5011が、図79の電圧電流供給回路5011に相当し、図50における被設定
回路5021が、図18、19、10、20などにおける画素に相当し、図50における
電流記憶回路5031が、図79における電流源回路1807aに相当する。このような
構成にすることにより、画素や電流源回路1807aに、適切な信号を供給することが出
来、かつ、素早く定常状態にすることが出来る。
1702bbなどが配置されている場合は、図74の構成を適用したものに相当する。つ
まり、図74における電圧記憶回路5051が、図19や図17における電圧記憶回路1
101a〜1101b、1702aa〜1702bbに相当する。
号線は、ビデオ電流信号線1801iやビデオ電流信号線1801jなどのように、複数本
あることになる。その場合の構成図を図88、図89に示す。オリジナル電圧信号入力端
子8812aから電圧信号を入力し、オリジナル信号入力端子8812bから、電流を供給
するために電圧信号を入力する。すると、ビデオ電流信号線1801iやビデオ電流信号
線1801jから、電流が出力される。なお、図88、図89では、ビデオ電流信号線が
2本の場合について示しているが、これに限定されない。
どのチャネル幅Wとチャネル長Lの比率については、各々のトランジスタでのチャネル幅
Wとチャネル長Lの比率を足しあわせたものが、ビデオ電流信号線1801iやビデオ電
流信号線1801jから出力される電流値の合計に相当する。したがって、ビデオ電流信
号線の合計に流れる電流の大きさが最も大きい場合で想定して、チャネル幅Wとチャネル
長Lの比率を決定すればよい。その結果、ビデオ電流信号線の合計に流れる電流の大きさ
が最も大きい場合は、オリジナル電圧信号入力端子8812aから入力する電圧信号の大
きさは、オリジナル信号入力端子8812bから入力する電圧信号と概ね等しくすること
ができる。つまり、図79などの場合に当てはめると、図88や図89の場合は、ビデオ
電流信号線の合計に流れる電流の大きさが最も大きい場合を想定して、チャネル幅Wとチ
ャネル長Lの比率を決定すればよい。
乗で、出力する電流の大きさが大きくなる。よって、チャネル長Lは、トランジスタ89
01やトランジスタ8902などでは同じ大きさにして、チャネル幅Wを2のべき乗にし
ていけばよい。そして、各々のトランジスタでのチャネル幅Wとチャネル長Lの比率を足
しあわせたもので、電流源回路1807aや画素などのトランジスタのチャネル幅Wとチ
ャネル長Lを決定すればよい。その結果、ビデオ電流信号線の合計に流れる電流の大きさ
が、もっとも大きい場合は、オリジナル電圧信号入力端子8812aから入力する電圧信
号の大きさは、オリジナル信号入力端子8812bから入力する電圧信号と概ね等しくす
ることが出来る。
り、画素や電流源回路1807aに、適切な信号を供給することが出来、かつ、素早く定
常状態にすることが出来る。
り、電流源回路1807aに、適切な信号を供給することが出来、かつ、素早く定常状態
にすることが出来る。なお、図81において、オリジナル信号入力端子5012とビデオ
電圧信号線101とを接続して、同じ大きさの信号電圧を加えるようにしてもよい。
る回路を、実施の形態1〜3で述べた構成に自由に適用することが出来る。
本実施の形態では、画素の構成例を示す。図82に、吐き出しタイプで、Pチャネル型
トランジスタを用いた場合の構成例を示す。まず、図83に示すように、信号電圧を入力
する場合は、スイッチ1209aaをオンにする。ただし、オフでも構わない。次に、図8
4に示すように、信号電流を入力する。
る。なお、負荷は、EL素子8205aaに限定されない。抵抗などのような素子、トラン
ジスタ、EL素子、その他の発光素子、トランジスタと容量とスイッチなどで構成された
電流源回路、任意の回路が接続された配線でもよいし、信号線、信号線とそれに接続され
た画素でもよい。その画素には、EL素子やFEDで用いる素子、その他電流を流して駆
動する素子を含んでいてもよい。
もよい。例えば、図85や図86のような構成でもよい。また、吐き出しタイプか吸い込
みタイプかを変更したり、トランジスタの極性を変更することなどにより、様々な構成に
することが出来る。また、図22〜28のような電流源回路と同様な構成を用いてもよい
。
することが出来る。
が、その配置場所は、すでに述べた場所に限定されない。正常に動作する場所であれば、
任意の場所にスイッチを配置することが可能である。
を制御できるものなら、何を用いても良い。トランジスタでもよいし、ダイオードでもよ
いし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを
用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの
極性(導電型)は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ
電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトラン
ジスタとしては、LDD領域を設けているもの等がある。また、スイッチとして動作させ
るトランジスタのソース端子の電位が、低電位側電源(Vss、Vgnd、0Vなど)に近い状態
で動作する場合はnチャネル型を、反対に、ソース端子の電位が、高電位側電源(Vddな
ど)に近い状態で動作する場合はpチャネル型を用いることが望ましい。なぜなら、ゲー
ト・ソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすいからであ
る。なお、nチャネル型とpチャネル型の両方を用いて、CMOS型のスイッチにしても
よい。
のような基板上に形成されていてもよい。したがって、バリウムホウケイ酸ガラス、アル
ミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミックス基板、ステンレス基板
、プラスチックやアクリルに代表される可撓性を有する基板、単結晶基板、SOI基板な
どの基板を用いて、これらの基板の上に図1、図79または図82などで示したような回
路をすべて形成しても良い。あるいは、図1、図79または図82などにおける回路の一
部をある基板に形成し、図1、図79または図82における回路の別の一部を、別の基板
に形成してもよい。つまり、図1、図79または図82における回路の全てが同じ基板上
に形成されていなくてもよい。例えば、画素とゲート線駆動回路とは、ガラス基板上にT
FTを用いて形成し、信号線駆動回路(もしくはその一部)は、単結晶基板上に形成し、
そのICチップをCOG(Chip On Glass)で接続してガラス基板上に配置してもよい。あ
るいは、そのICチップをTAB(Tape Auto Bonding)やプリント基板を用いてガラス基
板と接続してもよい。
本実施の形態1〜3では、画素へ、信号電圧をプリチャージとして入力して、その後、
信号電流を入力する、という動作の場合について述べた。ただし、これに限定されない。
もよい。ただしこの場合、各画素の輝度がばらついてしまう。しかし、動画などを表示す
る場合であれば、輝度のばらつきは目立たない。よって、信号電圧のみ入力して、信号電
流を画素や信号線に入力しないようにすれば、各電流源部分で流れる電流を止めることが
できるので、消費電力を低減できる。
ため、本実施の形態1〜3で述べたのと同様に、信号電圧を入力した後、信号電流を入力
し、輝度バラツキの影響を低減することが望ましい。
と呼び、信号電圧をプリチャージとして入力した後、信号電流を入力する場合の動作を、
電流入力モードと呼ぶことにする。
費電力を低減できる。ただし、輝度のバラツキが生じてしまう。
を低減できる。
もよい。例えば、静止画を表示させる場合、あるいは、所定の期間以上、静止画を表示さ
せる場合は、電流入力モードで動作させ、それ以外の時には、電圧入力モードで動作させ
てもよい。例えば、1秒以上、静止画を表示させる場合は、電流入力モードで動作させる
、として動作させてもよい。
力モードで動作させ、それ以外の時には、電圧入力モードで動作させてもよい。例えば、
画面の半分以上の領域で画像が変化する場合は、電流入力モードで動作させてもよい。
る場合は、電流入力モードで動作させ、それ以外の時には、電圧入力モードで動作させて
もよい。
本発明を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプ
レイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオ
ーディオ、オーディオコンポ等)、パーソナルコンピュータ、ゲーム機器、携帯情報端末
(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備
えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し
、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それらの電子機
器の具体例を図87に示す。
3、スピーカー部13004、ビデオ入力端子13005等を含む。本発明は表示部13
003を構成する電気回路に用いることができる。また本発明により、図87(A)に示
す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、液晶
ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用、T
V放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
像部13103、操作キー13104、外部接続ポート13105、シャッター1310
6等を含む。本発明は、表示部13102を構成する電気回路に用いることができる。ま
た本発明により、図87(B)に示すデジタルスチルカメラが完成される。
示部13203、キーボード13204、外部接続ポート13205、ポインティングマ
ウス13206等を含む。本発明は、表示部13203を構成する電気回路に用いること
ができる。また本発明により、図87(C)に示す発光装置が完成される。
イッチ13303、操作キー13304、赤外線ポート13305等を含む。本発明は、
表示部13302を構成する電気回路に用いることができる。また本発明により、図87
(D)に示すモバイルコンピュータが完成される。
であり、本体13401、筐体13402、表示部A13403、表示部B13404、
記録媒体(DVD等)読み込み部13405、操作キー13406、スピーカー部134
07等を含む。表示部A13403は主として画像情報を表示し、表示部B13404は
主として文字情報を表示するが、本発明は、表示部A、B13403、13404を構成
する電気回路に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲ
ーム機器なども含まれる。また本発明により、図87(E)に示すDVD再生装置が完成
される。
13501、表示部13502、アーム部13503を含む。本発明は、表示部1350
2を構成する電気回路に用いることができる。また本発明により、図87(F)に示すゴ
ーグル型ディスプレイが完成される。
03、外部接続ポート13604、リモコン受信部13605、受像部13606、バッ
テリー13607、音声入力部13608、操作キー13609、接眼部13610等を
含む。本発明は、表示部13602を構成する電気回路に用いることができる。また本発
明により、図87(G)に示すビデオカメラが完成される。
、音声入力部13704、音声出力部13705、操作キー13706、外部接続ポート
13707、アンテナ13708等を含む。本発明は、表示部13703を構成する電気
回路に用いることができる。なお、表示部13703は黒色の背景に白色の文字を表示す
ることで携帯電話の消費電流を抑えることができる。また本発明により、図87(H)に
示す携帯電話が完成される。
等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる
。
線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増
してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
ように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生
装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動することが望ましい。
可能である。また本実施の形態の電子機器は、実施の形態1〜10に示したいずれの構成
の半導体装置を用いても良い。
Claims (5)
- 第1のスイッチと、第2のスイッチと、信号電圧を供給するための第1の端子と信号電流を供給するための第2の端子とを有する電圧電流供給回路と、入力端子を有する被設定回路と、を有し、
前記第1のスイッチの一端は、前記第1の端子に電気的に接続されており、
前記第2のスイッチの一端は、前記第2の端子に電気的に接続されており、
前記第1のスイッチの他端は、前記入力端子に電気的に接続されており、
前記第2のスイッチの他端は、前記入力端子に電気的に接続されており、
前記電圧電流供給回路は、第1のトランジスタと、第2のトランジスタと、第3のトランジスタを有し、
前記被設定回路は、第4のトランジスタを有し、
前記第1のトランジスタのゲートは、前記第1の端子に電気的に接続されており、
前記第1のトランジスタのソース又はドレインの一方は、第3の端子に電気的に接続されており、
前記第1のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのソース又はドレインの一方と、前記第2のトランジスタのゲートと、前記第3のトランジスタのゲートに電気的に接続されており、
前記第2のトランジスタのソース又はドレインの他方は、前記第3のトランジスタのソース又はドレインの一方に電気的に接続されており、
前記第3のトランジスタのソース又はドレインの他方は、前記第2の端子に電気的に接続されており、
前記第4のトランジスタのソース又はドレインの一方は、前記入力端子に電気的に接続されていることを特徴とする半導体装置。 - 請求項1において、
前記電圧電流供給回路は、第5のトランジスタを有し、
前記第5のトランジスタのゲートは、前記第1のトランジスタのゲートと、前記第5のトランジスタのソース又はドレインの一方に電気的に接続されており、
前記第5のトランジスタのソース又はドレインの他方は、前記第1のトランジスタのソース又はドレインの一方に電気的に接続されていることを特徴とする半導体装置。 - 請求項1または2において、
前記第1のトランジスタのチャネル幅W1とチャネル長L1の比率をW1/L1とし、
前記第2のトランジスタのチャネル幅W2とチャネル長L2の比率をW2/L2とし、
前記第3のトランジスタのチャネル幅W3とチャネル長L3の比率をW3/L3とし、
前記第4のトランジスタのチャネル幅W4とチャネル長L4の比率をW4/L4としたとき、
W3/L3はW2/L2の定数倍となるように形成されており、
W4/L4はW1/L1の定数倍となるように形成されていることを特徴とする半導体装置。 - 請求項2において、
前記第1のトランジスタのチャネル幅W1とチャネル長L1の比率をW1/L1とし、
前記第2のトランジスタのチャネル幅W2とチャネル長L2の比率をW2/L2とし、
前記第3のトランジスタのチャネル幅W3とチャネル長L3の比率をW3/L3とし、
前記第4のトランジスタのチャネル幅W4とチャネル長L4の比率をW4/L4とし、
前記第5のトランジスタのチャネル幅W5とチャネル長L5の比率をW5/L5としたとき、
W1/L1はW5/L5のε倍となるように形成されており、
W3/L3はW2/L2のζ倍となるように形成されており、
W4/L4はW5/L5のε×ζ倍となるように形成されていることを特徴とする半導体装置。 - 請求項1乃至4のいずれか一において、
前記電圧電流供給回路に信号を供給することにより前記信号電圧を前記第1のトランジスタに供給した後、前記電圧電流供給回路に前記信号を供給することにより前記信号電流を前記第4のトランジスタに供給することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010245553A JP5448262B2 (ja) | 2003-07-11 | 2010-11-01 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003273765 | 2003-07-11 | ||
JP2003273765 | 2003-07-11 | ||
JP2010245553A JP5448262B2 (ja) | 2003-07-11 | 2010-11-01 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004201411A Division JP5116206B2 (ja) | 2003-07-11 | 2004-07-08 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012246968A Division JP5777593B2 (ja) | 2003-07-11 | 2012-11-09 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011059709A true JP2011059709A (ja) | 2011-03-24 |
JP2011059709A5 JP2011059709A5 (ja) | 2012-03-22 |
JP5448262B2 JP5448262B2 (ja) | 2014-03-19 |
Family
ID=34509640
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010245553A Expired - Fee Related JP5448262B2 (ja) | 2003-07-11 | 2010-11-01 | 半導体装置 |
JP2012246968A Expired - Fee Related JP5777593B2 (ja) | 2003-07-11 | 2012-11-09 | 半導体装置 |
JP2014256782A Expired - Fee Related JP5938090B2 (ja) | 2003-07-11 | 2014-12-19 | 半導体装置 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012246968A Expired - Fee Related JP5777593B2 (ja) | 2003-07-11 | 2012-11-09 | 半導体装置 |
JP2014256782A Expired - Fee Related JP5938090B2 (ja) | 2003-07-11 | 2014-12-19 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8378939B2 (ja) |
JP (3) | JP5448262B2 (ja) |
CN (1) | CN100592365C (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104813391A (zh) * | 2012-11-26 | 2015-07-29 | Imec非营利协会 | 有源矩阵显示器的低功率数字驱动 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8085226B2 (en) * | 2003-08-15 | 2011-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
TWI485681B (zh) * | 2005-08-12 | 2015-05-21 | Semiconductor Energy Lab | 顯示裝置 |
JP2007065230A (ja) * | 2005-08-31 | 2007-03-15 | Oki Electric Ind Co Ltd | 電流ドライバ回路及びそれを用いた表示装置 |
KR101321833B1 (ko) | 2010-04-09 | 2013-10-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체 메모리 장치 |
US8818473B2 (en) * | 2010-11-30 | 2014-08-26 | Covidien Lp | Organic light emitting diodes and photodetectors |
CN110310608B (zh) | 2018-03-27 | 2021-01-05 | 京东方科技集团股份有限公司 | 液晶显示面板的控制电路、测试设备和测试方法 |
US11462153B2 (en) | 2020-08-10 | 2022-10-04 | Sct Ltd. | Channel-scan switchable LED driving |
US11409163B2 (en) * | 2020-08-10 | 2022-08-09 | Sct Ltd. | Common delay for LCD backlighting using LEDs |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003066908A (ja) * | 2001-08-28 | 2003-03-05 | Matsushita Electric Ind Co Ltd | アクティブマトリクス型表示装置及びその駆動方法 |
JP2003177709A (ja) * | 2001-12-13 | 2003-06-27 | Seiko Epson Corp | 発光素子用の画素回路 |
JP2003195812A (ja) * | 2001-08-29 | 2003-07-09 | Nec Corp | 電流負荷デバイス駆動用半導体装置及びそれを備えた電流負荷デバイス |
JP2004309924A (ja) * | 2003-04-09 | 2004-11-04 | Matsushita Electric Ind Co Ltd | 表示装置、ソース駆動回路、及び表示パネル |
JP2005099745A (ja) * | 2003-08-15 | 2005-04-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Family Cites Families (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3482683B2 (ja) | 1994-04-22 | 2003-12-22 | ソニー株式会社 | アクティブマトリクス表示装置及びその駆動方法 |
US6069674A (en) * | 1995-05-19 | 2000-05-30 | Sharp Kabushiki Kaisha | Liquid crystal display apparatus |
US5723950A (en) | 1996-06-10 | 1998-03-03 | Motorola | Pre-charge driver for light emitting devices and method |
KR100559078B1 (ko) | 1997-04-23 | 2006-03-13 | 트랜스퍼시픽 아이피 리미티드 | 능동 매트릭스 발광 다이오드 화소 구조물 및 이를 동작시키는 방법 |
US6229506B1 (en) | 1997-04-23 | 2001-05-08 | Sarnoff Corporation | Active matrix light emitting diode pixel structure and concomitant method |
JPH113067A (ja) | 1997-06-13 | 1999-01-06 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
GB9812742D0 (en) | 1998-06-12 | 1998-08-12 | Philips Electronics Nv | Active matrix electroluminescent display devices |
JP2000098974A (ja) * | 1998-09-24 | 2000-04-07 | Pioneer Electronic Corp | 容量性発光素子ディスプレイ装置及びその駆動方法 |
JP4126909B2 (ja) | 1999-07-14 | 2008-07-30 | ソニー株式会社 | 電流駆動回路及びそれを用いた表示装置、画素回路、並びに駆動方法 |
JP4576647B2 (ja) * | 1999-10-12 | 2010-11-10 | 日本テキサス・インスツルメンツ株式会社 | ドットマトリクス表示装置 |
JP2001147659A (ja) * | 1999-11-18 | 2001-05-29 | Sony Corp | 表示装置 |
JP2001296837A (ja) * | 2000-04-13 | 2001-10-26 | Toray Ind Inc | 電流制御型表示装置の駆動方法 |
US7015882B2 (en) | 2000-11-07 | 2006-03-21 | Sony Corporation | Active matrix display and active matrix organic electroluminescence display |
JP2003195815A (ja) | 2000-11-07 | 2003-07-09 | Sony Corp | アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置 |
US7079131B2 (en) | 2001-05-09 | 2006-07-18 | Clare Micronix Integrated Systems, Inc. | Apparatus for periodic element voltage sensing to control precharge |
JP3743387B2 (ja) | 2001-05-31 | 2006-02-08 | ソニー株式会社 | アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法 |
US6667580B2 (en) | 2001-07-06 | 2003-12-23 | Lg Electronics Inc. | Circuit and method for driving display of current driven type |
JP3951687B2 (ja) | 2001-08-02 | 2007-08-01 | セイコーエプソン株式会社 | 単位回路の制御に使用されるデータ線の駆動 |
EP2148317B1 (en) | 2001-08-29 | 2018-06-20 | Gold Charm Limited | A semiconductor device for driving a current load device and a current load device provided therewith |
JP4650601B2 (ja) | 2001-09-05 | 2011-03-16 | 日本電気株式会社 | 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置 |
CN100589162C (zh) | 2001-09-07 | 2010-02-10 | 松下电器产业株式会社 | El显示装置和el显示装置的驱动电路以及图像显示装置 |
KR100572428B1 (ko) | 2001-09-07 | 2006-04-18 | 마츠시타 덴끼 산교 가부시키가이샤 | El 표시 패널, 그 구동 방법 및 el 표시 장치 |
JP5589250B2 (ja) | 2001-09-25 | 2014-09-17 | パナソニック株式会社 | アクティブマトリクス型表示装置 |
WO2003027998A1 (fr) | 2001-09-25 | 2003-04-03 | Matsushita Electric Industrial Co., Ltd. | Ecran electroluminescent et dispositif d'affichage electroluminescent comprenant celui-ci |
JP2003108065A (ja) | 2001-09-28 | 2003-04-11 | Matsushita Electric Ind Co Ltd | アクティブマトリクス型表示装置及びその駆動方法 |
AU2002343544A1 (en) * | 2001-10-19 | 2003-04-28 | Clare Micronix Integrated Systems, Inc. | Method and clamping apparatus for securing a minimum reference voltage in a video display boost regulator |
US7180479B2 (en) | 2001-10-30 | 2007-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Signal line drive circuit and light emitting device and driving method therefor |
US7742064B2 (en) | 2001-10-30 | 2010-06-22 | Semiconductor Energy Laboratory Co., Ltd | Signal line driver circuit, light emitting device and driving method thereof |
US7576734B2 (en) | 2001-10-30 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driving circuit, light emitting device, and method for driving the same |
TWI256607B (en) | 2001-10-31 | 2006-06-11 | Semiconductor Energy Lab | Signal line drive circuit and light emitting device |
US6963336B2 (en) | 2001-10-31 | 2005-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driving circuit and light emitting device |
JP3866084B2 (ja) | 2001-11-08 | 2007-01-10 | 松下電器産業株式会社 | アクティブマトリクス型表示装置およびその駆動方法 |
JP4251801B2 (ja) | 2001-11-15 | 2009-04-08 | パナソニック株式会社 | El表示装置およびel表示装置の駆動方法 |
JP2003157048A (ja) * | 2001-11-19 | 2003-05-30 | Matsushita Electric Ind Co Ltd | アクティブマトリックス型表示装置 |
JP3870763B2 (ja) | 2001-11-20 | 2007-01-24 | 松下電器産業株式会社 | アクティブマトリクス型表示装置、及びその駆動方法 |
JP3854173B2 (ja) | 2002-02-27 | 2006-12-06 | 東北パイオニア株式会社 | 発光表示パネルの駆動方法および有機el表示装置 |
US7042162B2 (en) | 2002-02-28 | 2006-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
KR100649243B1 (ko) * | 2002-03-21 | 2006-11-24 | 삼성에스디아이 주식회사 | 유기 전계발광 표시 장치 및 그 구동 방법 |
KR100717334B1 (ko) * | 2002-03-25 | 2007-05-15 | 엘지전자 주식회사 | 일렉트로루미네센스 표시소자의 구동방법 및 장치 |
JP4102088B2 (ja) | 2002-03-27 | 2008-06-18 | 松下電器産業株式会社 | 階調制御用出力回路 |
KR100674542B1 (ko) | 2002-04-26 | 2007-01-26 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | 전류 구동형 표시 장치의 구동용 반도체 회로군, 표시 장치 |
US6909243B2 (en) * | 2002-05-17 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method of driving the same |
JP4610843B2 (ja) | 2002-06-20 | 2011-01-12 | カシオ計算機株式会社 | 表示装置及び表示装置の駆動方法 |
KR100445097B1 (ko) * | 2002-07-24 | 2004-08-21 | 주식회사 하이닉스반도체 | 패널의 문턱 전압을 보상하는 평판 디스플레이 패널 장치 |
TW589604B (en) | 2003-03-07 | 2004-06-01 | Au Optronics Corp | Integrated data driver structure used in a current-driving display device |
JP2004318093A (ja) * | 2003-03-31 | 2004-11-11 | Sanyo Electric Co Ltd | 発光ディスプレイ及びその駆動方法及びエレクトロルミネッセンス表示回路及びエレクトロルミネッセンスディスプレイ |
JP4884671B2 (ja) | 2003-05-14 | 2012-02-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2005010747A (ja) * | 2003-05-22 | 2005-01-13 | Sanyo Electric Co Ltd | 表示装置 |
JP4434628B2 (ja) | 2003-05-29 | 2010-03-17 | 三菱電機株式会社 | 液晶表示装置 |
US8085226B2 (en) | 2003-08-15 | 2011-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8350785B2 (en) | 2003-09-12 | 2013-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method of the same |
-
2004
- 2004-07-08 US US10/886,374 patent/US8378939B2/en active Active
- 2004-07-12 CN CN200410069934A patent/CN100592365C/zh not_active Expired - Fee Related
-
2010
- 2010-11-01 JP JP2010245553A patent/JP5448262B2/ja not_active Expired - Fee Related
-
2012
- 2012-11-09 JP JP2012246968A patent/JP5777593B2/ja not_active Expired - Fee Related
-
2014
- 2014-12-19 JP JP2014256782A patent/JP5938090B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003066908A (ja) * | 2001-08-28 | 2003-03-05 | Matsushita Electric Ind Co Ltd | アクティブマトリクス型表示装置及びその駆動方法 |
JP2003195812A (ja) * | 2001-08-29 | 2003-07-09 | Nec Corp | 電流負荷デバイス駆動用半導体装置及びそれを備えた電流負荷デバイス |
JP2003177709A (ja) * | 2001-12-13 | 2003-06-27 | Seiko Epson Corp | 発光素子用の画素回路 |
JP2004309924A (ja) * | 2003-04-09 | 2004-11-04 | Matsushita Electric Ind Co Ltd | 表示装置、ソース駆動回路、及び表示パネル |
JP2005099745A (ja) * | 2003-08-15 | 2005-04-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104813391A (zh) * | 2012-11-26 | 2015-07-29 | Imec非营利协会 | 有源矩阵显示器的低功率数字驱动 |
Also Published As
Publication number | Publication date |
---|---|
JP5938090B2 (ja) | 2016-06-22 |
US20050083272A1 (en) | 2005-04-21 |
JP2015064608A (ja) | 2015-04-09 |
JP2013047847A (ja) | 2013-03-07 |
CN1577459A (zh) | 2005-02-09 |
CN100592365C (zh) | 2010-02-24 |
US8378939B2 (en) | 2013-02-19 |
JP5448262B2 (ja) | 2014-03-19 |
JP5777593B2 (ja) | 2015-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5938090B2 (ja) | 半導体装置 | |
JP6868138B2 (ja) | 表示装置 | |
JP5448266B2 (ja) | 半導体装置及び電子機器 | |
US8866714B2 (en) | Semiconductor device and display device utilizing the same | |
US9825624B2 (en) | Semiconductor device and driving method of the same | |
JP5288650B2 (ja) | 半導体装置 | |
JP5116206B2 (ja) | 半導体装置 | |
JP2004361935A (ja) | 半導体装置およびその駆動方法 | |
JP4624032B2 (ja) | 半導体装置及びその駆動方法 | |
JP4758085B2 (ja) | 半導体装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131223 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5448262 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |