JP2011040703A - Ｅｍｉノイズ低減印刷回路基板 - Google Patents

Ｅｍｉノイズ低減印刷回路基板 Download PDF

Info

Publication number
JP2011040703A
JP2011040703A JP2009293154A JP2009293154A JP2011040703A JP 2011040703 A JP2011040703 A JP 2011040703A JP 2009293154 A JP2009293154 A JP 2009293154A JP 2009293154 A JP2009293154 A JP 2009293154A JP 2011040703 A JP2011040703 A JP 2011040703A
Authority
JP
Japan
Prior art keywords
region
printed circuit
circuit board
emi noise
conductive plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009293154A
Other languages
English (en)
Other versions
JP5164965B2 (ja
Inventor
Han Kim
漢 金
Mi-Ja Han
美 子 韓
Dae-Hyun Park
大 賢 朴
孝 稙 ▲鄭▼
Hyo-Jic Jung
Kang-Wook Bong
康 ▲星▼ 奉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2011040703A publication Critical patent/JP2011040703A/ja
Application granted granted Critical
Publication of JP5164965B2 publication Critical patent/JP5164965B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236—Electromagnetic band-gap structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】ＥＭＩノイズ低減印刷回路基板を提供する。
【解決手段】本発明によるＥＭＩノイズ低減印刷回路基板は、帯域阻止周波数特性を有する電磁気バンドギャップ構造が内部に挿入される多層印刷回路基板であって、グラウンド層と電源層が設けられる第１領域と、第１領域の側面に位置し、第１領域の側面から外部に放射されるＥＭＩノイズを遮蔽するように、電磁気バンドギャップ構造が設けられる第２領域と、を含み、電磁気バンドギャップ構造は、第１領域の側面に沿って位置する複数の第１導電板と、第１導電板とは異なる平面上に、第１導電板と交互に配置される複数の第２導電板と、第１導電板と第２導電板を接続するビアと、を含むことを特徴とする。
【選択図】図４

Description

本発明は基板に関するもので、より詳細には、電磁気バンドギャップ構造（EBG structure）を用いて電磁気干渉ノイズ（EMI noise）を低減できるノイズ低減印刷回路基板に関する。
ＥＭＩ（Electromagnetic interference）問題は、電子製品の動作周波数の高速化につれて慢性的なノイズ問題となっている。近年、電子製品の動作周波数が数十ＭＨｚ〜数ＧＨｚ帯となり、このようなＥＭＩ問題はさらに深刻化している。このため、上記問題の解決策に対する要求が高まっている。特に、基板のＥＭＩ問題にあって、基板エッジ（edge）から発生するノイズの解決策に関する研究はなされていなかったため、基板におけるノイズを全面的に遮断するには限界があった。
ＥＭＩノイズとは、ある一つの電子回路、素子、部品などから発生した電磁波（EM wave）が他の回路、素子、部品などに伝達されて、干渉によるノイズ問題を生じさせる原因となるノイズをいう。このようなＥＭＩノイズを大きく分けると、図１に示す放射ノイズ（radiation noise）１０，３０と伝導ノイズ（conduction noise）２０がある。
このような状況にあって、基板上部、すなわち電子部品の搭載面に放射される放射ノイズ１０は、通常メタルキャップなどの電磁気遮蔽用キャップで基板上部領域をシールド（shield）することにより解決される。しかし、基板内部を流れる伝導ノイズ１２０が基板のエッジまで伝導されて基板外部に放射される放射ノイズ３０（以下、単に「エッジノイズ」という）に対する効果的な解決策は提示されていない。
若し基板構造を簡単に変更するだけで基板エッジにおけるエッジノイズを低減できる技術が開発されれば、メタルキャップや回路方式による解決方法に比べて、開発期間や費用を著しく低減できると期待される。また、空間活用や消費電力の側面からも利点があり、数ＧＨｚ以上の帯域でもノイズを容易に除去できるようになり、基板エッジにおけるＥＭＩノイズ問題を解決するのに効果的である。
こうした従来技術の問題点に鑑み、本発明は、特定周波数帯域のノイズを遮蔽できる電磁気バンドギャップ構造を基板のエッジに該当する基板内部に挿入することにより、基板エッジから放射される放射ノイズを遮蔽できるＥＭＩノイズ低減印刷回路基板を提供することを目的とする。
本発明の他の目的は、基板の簡単な構造変更だけで基板エッジから放射される放射ノイズを容易に遮蔽できるようになり、空間活用度、製造費用、消費電力などの面からも有利な利点を有するＥＭＩノイズ低減印刷回路基板を提供することにある。
本発明のまた他の目的は下記の説明を通して容易に理解できよう。
本発明の一実施形態によれば、帯域阻止周波数特性を有する電磁気バンドギャップ構造が内部に挿入される多層印刷回路基板であって、グラウンド層と電源層が設けられる第１領域と、上記第１領域の側面に位置し、上記第１領域の側面から外部に放射されるＥＭＩノイズを遮蔽するように、上記電磁気バンドギャップ構造が設けられる第２領域と、を含み、上記電磁気バンドギャップ構造は、上記第１領域の側面に沿って位置する複数の第１導電板と、上記第１導電板とは異なる平面上に、上記第１導電板と交互に配置される複数の第２導電板と、上記第１導電板と上記第２導電板を接続するビアと、を含むことを特徴とするＥＭＩノイズ低減印刷回路基板が提供される。
上記第１領域と上記第２領域は４層以上の多層で形成され、上記ビアは上記第２領域の上下を貫通する貫通ビアであってもよい。
また、上記ビアはブラインドビアであってもよい。
一方、上記第１導電板と上記第２導電板のうち少なくとも何れか１つは、上記第１領域のエッジ形状に対応して屈曲された形状を有することができ、上記複数の第１導電板のうち互いに隣接する少なくとも一対は連結ラインを介して互いに電気的に接続することができる。
上記第１導電板は接続ラインを介して上記グラウンド層に電気的に接続されることができ、上記第２領域は上記第１領域の側面の一部だけに選択的に配置されることもできる。
本発明の実施形態によれば、特定周波数帯域のノイズを遮蔽できる電磁気バンドギャップ構造を基板のエッジに該当する基板内部に挿入することにより、基板エッジから放射される放射ノイズを遮蔽することができる。
また、基板の簡単な構造変更だけで基板エッジから放射される放射ノイズを容易に遮蔽できるようになり、空間活用度、製造費用、消費電力などの面から有利である。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
電子素子が実装された印刷回路基板からノイズが放射される状態を示す図面である。 本発明の一実施例によるＥＭＩノイズ低減印刷回路基板を示す斜視図である。 本発明の一実施例によるＥＭＩノイズ低減印刷回路基板を示す側面図である。 本発明の一実施例によるＥＭＩノイズ低減印刷回路基板を示す正面図である。 本発明の様々な実施例の一例によるＥＭＩノイズ低減印刷回路基板を示す正面図である。 本発明の様々な実施例の一例によるＥＭＩノイズ低減印刷回路基板を示す正面図である。 本発明の様々な実施例の一例によるＥＭＩノイズ低減印刷回路基板を示す正面図である。 本発明の様々な実施例の一例によるＥＭＩノイズ低減印刷回路基板を示す正面図である。 本発明の様々な実施例の一例によるＥＭＩノイズ低減印刷回路基板を示す正面図である。 本発明の様々な実施例の一例によるＥＭＩノイズ低減印刷回路基板を示す正面図である。 本発明の様々な実施例の一例によるＥＭＩノイズ低減印刷回路基板を示す正面図である。 本発明の様々な実施例の一例によるＥＭＩノイズ低減印刷回路基板を示す正面図である。 本発明の様々な実施例の一例によるＥＭＩノイズ低減印刷回路基板を示す正面図である。 本発明の様々な実施例の一例によるＥＭＩノイズ低減印刷回路基板を示す正面図である。 本発明の様々な実施例の一例によるＥＭＩノイズ低減印刷回路基板を示す正面図である。 本発明の様々な実施例の一例によるＥＭＩノイズ低減印刷回路基板を示す正面図である。 本発明の様々な実施例の一例によるＥＭＩノイズ低減印刷回路基板を示す正面図である。 本発明の様々な実施例の一例によるＥＭＩノイズ低減印刷回路基板を示す正面図である。 本発明の様々な実施例の一例によるＥＭＩノイズ低減印刷回路基板を示す正面図である。 本発明の様々な実施例の一例によるＥＭＩノイズ低減印刷回路基板を示す正面図である。 本発明の様々な実施例の一例によるＥＭＩノイズ低減印刷回路基板を示す正面図である。 本発明の様々な実施例の一例によるＥＭＩノイズ低減印刷回路基板を示す正面図である。 本発明の様々な実施例の一例によるＥＭＩノイズ低減印刷回路基板を示す平面図である。 本発明の様々な実施例の一例によるＥＭＩノイズ低減印刷回路基板を示す平面図である。 本発明の様々な実施例の一例によるＥＭＩノイズ低減印刷回路基板を示す平面図である。 本発明の様々な実施例の一例によるＥＭＩノイズ低減印刷回路基板を示す平面図である。
本発明は多様な変換を加えることができ、様々な実施例を有することができるため、本願では特定実施例を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。
本発明を説明するに当たって、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合、その詳細な説明を省略する。また、「第１」、「第２」などの用語は、多様な構成要素を説明するのに用いることに過ぎなく、上記構成要素が上記用語により限定されるものではない。上記用語は一つの構成要素を他の構成要素と区別する目的だけに用いられる。
本発明のＥＭＩノイズ低減印刷回路基板は、基板内部の「伝導ノイズ」を遮蔽することが目的ではなく、その伝導ノイズが基板のエッジ部分にまで伝導されて基板外部に放射されることを防止（すなわち「エッジノイズ」を遮蔽）することを目的としている。このために、本実施例による印刷回路基板は、図１に斜視図を、図２に側面図を示すように、グラウンド層１１０と電源層１２０が設けられる第１領域１００と、上記第１領域１００の側面に位置し、その内部に電磁気バンドギャップ構造（以下、ＥＢＧ構造）が設けられる第２領域２００と、を含む。ここで、ＥＢＧ構造は、上記第１領域１００の側面に沿って位置する複数の第１導電板２１０と、上記第１導電板２１０とは異なる平面上に、上記第１導電板２１０と交互に配置される複数の第２導電板２２０と、上記第１導電板２１０と上記第２導電板２２０を接続するビア２５０，２５０ａと、を含む。
上述した第１及び第２導電板２１０，２２０は、その間に介在される誘電体と共にキャパシタンス成分を構成し、ビア２５０はインダクタンス成分を構成することになる。このようなキャパシタンス成分とインダクタンス成分の組合せでノイズを遮蔽するＥＢＧ構造、すなわちＬ−Ｃフィルタが構成される。
すなわち、図２に示すように、本実施例による印刷回路基板は基板のエッジ（edge）部分に分離された導電板２１０，２２０，２３０，２４０を形成し、これらを交互に構成してビア２５０を介して接続することにより、基板のエッジ部分から側面に放射されるＥＭＩノイズを遮蔽する構造を有する。
第１領域１００にはグラウンド層１１０と電源層１２０などが設けられる。図２には、最上層にグラウンド層１１０が設けられ、その下に電源層１２０が設けられた構造が示されている。電源層１２０の下に設けられる２つの層１３０，１４０はビア１５０を介してグラウンド層１１０に接地される構造を有する。電源層１２０には、ビア１５０との電気的な分離のためにクリアランスホール１２５が形成される。各層間には絶縁体または誘電体１０５が介在される。
しかし、上記のような第１領域１００の構成は一例に過ぎず、第１領域１００の構造及び配置を多様に変更できることは明らかである。
グラウンド層１１０と電源層１２０が設けられた第１領域１００の側面に位置する第２領域２００には、本実施例による印刷回路基板の側面図及び正面図である図３及び図４に示すように、複数の導電板２１０，２２０，２３０，２４０が上下交互に配置される。より具体的に、複数の第１導電板２１０が第１領域１００の側面に沿って同一平面上に配置され、第１導電板２１０とは異なる平面上に第２導電板２２０が第１領域１００の側面に沿って配置される。このとき、第２導電板２２０と第１導電板２１０は交互に配置される。すなわち、第１導電板２１０と第２導電板２２０は、互いの両端部がオーバーラップするように配置される。このようにオーバーラップした第１導電板２１０と第２導電板２２０の端部はビア２５０を介して互いに接続される。
ここで、第１導電板と第２導電板とは、特定の機能を行う導電板のことではなく、互いに異なる平面上に配置される導電板２１０，２２０，２３０，２４０を区分するためのものに過ぎない。また、それぞれの導電板２１０，２２０，２３０，２４０は互いに同一の大きさや形状を有してもよく、設計上の必要により異なる大きさや形状を有してもよい。
また、図示されていないが、これら導電板２１０，２２０，２３０，２４０の間には層間絶縁のための絶縁体または誘電体１０５が介在されてもよい。
一方、図２から図４に示すように、第１領域１００と第２領域２００は４層以上の多層に形成することができ、このとき、ビアは第２領域２００の上下を貫通する貫通ビア２５０であることができる。第２領域２００が多層に形成される場合、各層の導電板２１０，２２０，２３０，２４０は、互いに異なる層に位置する導電板とはその一部がオーバーラップするため、そのオーバーラップされる部分に貫通ビア２５０を形成することにより、層間接続を簡単に実現することができる。その結果、製造工程を非常に単純化でき、全般的な製造費用を節減することができる。
また、図２及び図３に示すように、第１導電板２１０は、接続ライン２６０を介して第１領域１００、より具体的には、グラウンド層１１０に電気的に接続されることができる。このように第１導電板２１０がグラウンド層１１０に接続されることにより、グラウンドをより広く確保することができてノイズ遮蔽効果をさらに向上させることができる。
図５から図１０には第２領域２００に挿入されるＥＢＧ構造の様々な変形例が示されている。図５に示すように、複数の第１導電板２１０のうち互いに隣接する少なくとも一対は、連結ライン２１５を介して互いに電気的に接続することができる。このように互いに隣接する第１導電板２１０の間に連結ライン２１５を形成すると、第１導電板２１０の間にインダクタンス成分をさらに加えることができ、より効率的なノイズ遮蔽のための設計自由度を向上させることができるという長所がある。図５から図７に示されているＥＢＧ構造の場合は、第２領域２００に設けられる全ての導電板が、貫通ビア２５０と連結ライン２１５を介して第２領域２００内で電気的に接続される構造を有する。
一方、図８から図１０に示されたＥＢＧ構造の場合は、複数の導電板が独立したパスを形成し、これらそれぞれが第１領域１００のグラウンド層１１０に少なくとも１つ以上の接続ライン２６０を介して接続される。
一方、上述した実施例では第２領域２００に設けられるそれぞれの導電板２１０，２２０，２３０，２４０が第２領域２００を貫通する貫通ビア２５０を介して電気的に接続される構造を提示したが、図１１から図２２に示すように、ブラインドビア２５０ａを介して個別的に接続されることもできる。図１１の（ａ）及び（ｂ）に示すように、第１導電板２１０は接続ライン２６０を介して第１領域１００のグラウンド層１１０に接続されることができ、場合によって図１１の（ａ）に示すように、他の導電板も接続ライン２６０を介して第１領域１００に接続されることもできる。
図１２から図１６に示されているＥＢＧ構造の場合は、第２領域２００に設けられる全ての導電板２１０，２２０，２３０，２４０がブラインドビア２５０ａと連結ライン２１５を介して第２領域２００内で電気的に接続される構造を有する。
これに対して、図１７から図２２に示されているＥＢＧ構造の場合は、複数の導電板が連結ライン２１５及び／またはブラインドビア２５０ａを用いて独立したパスを形成し、これらそれぞれが第１領域１００のグラウンド層１１０に少なくとも１つ以上の接続ライン２６０を介して接続される。
一方、図２３に示すように、第１領域１００の側面が矩形である場合は、第２領域２００の第１導電板２１０及び／または第２導電板２２０も矩形を有し、図２４及び図２５に示すように、第１領域１００が矩形以外の形状を有する場合は、第２領域２００の第１導電板２１０及び／または第２導電板２２０もこれに対応してその外郭が屈曲された形状を有することができる。具体的に、第１導電板２１０は、図２４に示すように屈曲された形状を有することができ、図２５に示すように曲面を有することもでき、図２６に示すように三角形の形状を有することもできる。
一方、内部にＥＢＧ構造が挿入される第２領域２００は、第１領域１００の側面全体に亘って配置されてもよいが、特定部分だけに選択的に配置されてもよい。このように特定部分だけに第２領域２００を選択的に配置することにより、ユーザが所望する部分に対してのみ選択的にノイズを遮蔽することができ、費用節減の効果を期待できる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、様々な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
１００ 第１領域
２００ 第２領域
２１０ 第１導電板
２１５ 連結ライン
２２０ 第２導電板
２５０ 貫通ビア
２６０ 接続ライン

Claims (11)

  1. 帯域阻止周波数特性を有する電磁気バンドギャップ構造が内部に挿入される多層印刷回路基板であって、
    グラウンド層と電源層が設けられる第１領域と、
    前記第１領域の側面に位置し、前記第１領域の側面から外部に放射されるＥＭＩノイズを遮蔽するように、前記電磁気バンドギャップ構造が設けられる第２領域と、を含み、
    前記電磁気バンドギャップ構造は、
    前記第１領域の側面に沿って位置する複数の第１導電板と、
    前記第１導電板とは異なる平面上に、前記第１導電板に対して交互に配置される複数の第２導電板と、
    前記第１導電板と前記第２導電板を接続するビアと、
    を含むことを特徴とするＥＭＩノイズ低減印刷回路基板。
  2. 前記第１導電板と前記第２導電板は、互いの両端部がオーバーラップするように配置されることを特徴とする請求項１に記載のＥＭＩノイズ低減印刷回路。
  3. オーバーラップした前記第１導電板と前記第２導電板の端部は前記ビアを介して互いに接続されることを特徴とする請求項２に記載のＥＭＩノイズ低減印刷回路。
  4. 前記第１領域と前記第２領域が４層以上の多層で形成され、
    前記ビアは前記第２領域の上下を貫通する貫通ビアであることを特徴とする請求項１に記載のＥＭＩノイズ低減印刷回路基板。
  5. 前記第２領域を形成する多層のうち上下方向に対向する各２つの導電板は、互いの両端部がオーバーラップするように配置されることを特徴とする請求項４に記載のＥＭＩノイズ低減印刷回路。
  6. オーバーラップした前記各２つの導電板は、前記ビアを介して互いに接続されることを特徴とする請求項５に記載のＥＭＩノイズ低減印刷回路。
  7. 前記ビアがブラインドビアであることを特徴とする請求項１に記載のＥＭＩノイズ低減印刷回路基板。
  8. 前記第１導電板と前記第２導電板のうち少なくとも何れか１つが、
    前記第１領域のエッジ形状に対応して屈曲された形状を有することを特徴とする請求項１から７の何れか１項に記載のＥＭＩノイズ低減印刷回路基板。
  9. 前記複数の第１導電板のうち互いに隣接する少なくとも一対は、連結ラインを介して電気的に接続することを特徴とする請求項１から８の何れか１項に記載のＥＭＩノイズ低減印刷回路基板。
  10. 前記第１導電板は、接続ラインを介して前記グラウンド層に電気的に接続されることを特徴とする請求項１から９の何れか１項に記載のＥＭＩノイズ低減印刷回路基板。
  11. 前記第２領域が、前記第１領域の側面の一部だけに選択的に配置されることを特徴とする請求項１から１０の何れか１項に記載のＥＭＩノイズ低減印刷回路基板。
JP2009293154A 2009-08-10 2009-12-24 Ｅｍｉノイズ低減印刷回路基板 Expired - Fee Related JP5164965B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0073444 2009-08-10
KR1020090073444A KR101072591B1 (ko) 2009-08-10 2009-08-10 Ｅｍｉ 노이즈 저감 인쇄회로기판

Publications (2)

Publication Number Publication Date
JP2011040703A true JP2011040703A (ja) 2011-02-24
JP5164965B2 JP5164965B2 (ja) 2013-03-21

Family

ID=43533957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009293154A Expired - Fee Related JP5164965B2 (ja) 2009-08-10 2009-12-24 Ｅｍｉノイズ低減印刷回路基板

Country Status (4)

Country Link
US (1) US8258408B2 (ja)
JP (1) JP5164965B2 (ja)
KR (1) KR101072591B1 (ja)
TW (1) TWI454189B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014150102A (ja) * 2013-01-31 2014-08-21 Shinko Electric Ind Co Ltd 半導体装置
US9583818B2 (en) 2014-01-30 2017-02-28 Canon Kabushiki Kaisha Metamaterial
JP2017084957A (ja) * 2015-10-28 2017-05-18 三菱電機株式会社 電磁波減衰構造体及び電磁シールド構造体
US10687414B2 (en) 2017-06-26 2020-06-16 Ricoh Company, Ltd. Circuit board

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103098567B (zh) * 2010-09-28 2015-08-12 日本电气株式会社 结构体和配线基板
FR3006505B1 (fr) * 2013-05-31 2017-02-10 Commissariat Energie Atomique Dispositif de perturbation d'une propagation d'ondes electromagnetiques et son procede de fabrication
KR101905507B1 (ko) * 2013-09-23 2018-10-10 삼성전자주식회사 안테나 장치 및 그를 구비하는 전자 기기
JP6278720B2 (ja) * 2014-01-28 2018-02-14 キヤノン株式会社 セル及び電磁バンドギャップ構造体
US9433090B2 (en) 2014-03-25 2016-08-30 Microsoft Technology Licensing, Llc Edge plated printed circuit board
CN109479378B (zh) * 2016-07-27 2021-04-23 国立大学法人冈山大学 印刷布线板
KR20180012981A (ko) * 2016-07-28 2018-02-07 삼성전자주식회사 검사 장치용 어댑터의 공용 보드, 공용 보드를 포함하는 검사 장치용 어댑터 및 검사 장치
US20180123245A1 (en) * 2016-10-28 2018-05-03 Broadcom Corporation Broadband antenna array for wireless communications
KR102410197B1 (ko) * 2017-06-13 2022-06-17 삼성전자주식회사 전송 손실을 줄이기 위한 회로 기판 및 이를 구비한 전자 장치
KR20220101909A (ko) * 2021-01-12 2022-07-19 삼성전자주식회사 차폐 구조를 갖는 기판을 포함하는 전자 장치
US11848279B2 (en) 2021-01-12 2023-12-19 Samsung Electronics Co., Ltd. Electronic device including printed circuit board having shielding structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653351A (ja) * 1992-05-20 1994-02-25 Internatl Business Mach Corp <Ibm> 多層配線を有する電子パッケージ基板及び方法
JPH09246776A (ja) * 1996-03-14 1997-09-19 Oki Electric Ind Co Ltd プリント配線板
JP2007208013A (ja) * 2006-02-02 2007-08-16 Fujitsu Ltd 高周波回路基板

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5475606A (en) * 1993-03-05 1995-12-12 International Business Machines Corporation Faraday cage for a printed circuit card
WO1996022008A1 (fr) * 1995-01-10 1996-07-18 Hitachi, Ltd. Appareil electronique a faible interference electromagnetique, carte de circuit a faible interference electromagnetique et procede de fabrication de la carte de circuit a faible interference
JPH09205290A (ja) * 1996-01-24 1997-08-05 Hitachi Ltd 低ｅｍｉ構造を有する回路基板
JP2877132B2 (ja) * 1997-03-26 1999-03-31 日本電気株式会社 多層プリント基板とその製造方法
JP3058121B2 (ja) * 1997-05-19 2000-07-04 日本電気株式会社 プリント基板
JP3055136B2 (ja) * 1998-03-16 2000-06-26 日本電気株式会社 プリント回路基板
US6104258A (en) * 1998-05-19 2000-08-15 Sun Microsystems, Inc. System and method for edge termination of parallel conductive planes in an electrical interconnecting apparatus
US6215372B1 (en) * 1999-06-02 2001-04-10 Sun Microsystems, Inc. Method and apparatus for reducing electrical resonances in power and noise propagation in power distribution circuits employing plane conductors
JP3669219B2 (ja) * 1999-08-10 2005-07-06 日本電気株式会社 多層プリント配線板
JP2001251061A (ja) * 2000-03-02 2001-09-14 Sony Corp 多層型プリント配線基板
US6483481B1 (en) * 2000-11-14 2002-11-19 Hrl Laboratories, Llc Textured surface having high electromagnetic impedance in multiple frequency bands
US6798666B1 (en) * 2000-12-29 2004-09-28 Ncr Corporation Introducing loss in a power bus to reduce EMI and electrical noise
US6897831B2 (en) * 2001-04-30 2005-05-24 Titan Aerospace Electronic Division Reconfigurable artificial magnetic conductor
US6937480B2 (en) * 2001-05-14 2005-08-30 Fuji Xerox Co., Ltd. Printed wiring board
US6476771B1 (en) * 2001-06-14 2002-11-05 E-Tenna Corporation Electrically thin multi-layer bandpass radome
US6995733B2 (en) * 2002-12-24 2006-02-07 Intel Corporation Frequency selective surface and method of manufacture
US6933895B2 (en) * 2003-02-14 2005-08-23 E-Tenna Corporation Narrow reactive edge treatments and method for fabrication
US7016198B2 (en) * 2003-04-08 2006-03-21 Lexmark International, Inc. Printed circuit board having outer power planes
US7215007B2 (en) * 2003-06-09 2007-05-08 Wemtec, Inc. Circuit and method for suppression of electromagnetic coupling and switching noise in multilayer printed circuit boards
US20050104678A1 (en) * 2003-09-11 2005-05-19 Shahrooz Shahparnia System and method for noise mitigation in high speed printed circuit boards using electromagnetic bandgap structures
US7190315B2 (en) * 2003-12-18 2007-03-13 Intel Corporation Frequency selective surface to suppress surface currents
CN1890854A (zh) * 2003-12-22 2007-01-03 X2Y艾泰钮埃特有限责任公司 内屏蔽式能量调节装置
US6967282B2 (en) * 2004-03-05 2005-11-22 Raytheon Company Flip chip MMIC on board performance using periodic electromagnetic bandgap structures
US20050205292A1 (en) * 2004-03-18 2005-09-22 Etenna Corporation. Circuit and method for broadband switching noise suppression in multilayer printed circuit boards using localized lattice structures
JP4273098B2 (ja) * 2004-09-07 2009-06-03 キヤノン株式会社 多層プリント回路板
US7253788B2 (en) * 2004-09-08 2007-08-07 Georgia Tech Research Corp. Mixed-signal systems with alternating impedance electromagnetic bandgap (AI-EBG) structures for noise suppression/isolation
EP2426785A2 (en) * 2004-10-01 2012-03-07 L. Pierre De Rochemont Ceramic antenna module and methods of manufacture thereof
KR100651358B1 (ko) * 2005-06-22 2006-11-29 삼성전기주식회사 Ｒｆ모듈의 전력단 회로를 내장한 인쇄회로기판
US7209082B2 (en) * 2005-06-30 2007-04-24 Intel Corporation Method and apparatus for a dual band gap wideband interference suppression
US7626216B2 (en) * 2005-10-21 2009-12-01 Mckinzie Iii William E Systems and methods for electromagnetic noise suppression using hybrid electromagnetic bandgap structures
JP4047351B2 (ja) * 2005-12-12 2008-02-13 キヤノン株式会社 多層プリント回路板
US7423608B2 (en) * 2005-12-20 2008-09-09 Motorola, Inc. High impedance electromagnetic surface and method
JP4689461B2 (ja) * 2005-12-26 2011-05-25 富士通株式会社 プリント基板
TWI286049B (en) * 2006-04-04 2007-08-21 Advanced Semiconductor Eng Circuit substrate
JP4918594B2 (ja) * 2006-08-25 2012-04-18 タイコ エレクトロニクス サービス ゲーエムベーハー メタマテリアル構造に基づくアンテナ
WO2008054324A1 (en) * 2006-11-01 2008-05-08 Agency For Science, Technology And Research Double-stacked ebg structure
US7586444B2 (en) * 2006-12-05 2009-09-08 Delphi Technologies, Inc. High-frequency electromagnetic bandgap device and method for making same
SG147322A1 (en) * 2007-04-12 2008-11-28 Agency Science Tech & Res Composite structure for an electronic circuit
KR100851075B1 (ko) * 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
US8310840B2 (en) * 2007-08-07 2012-11-13 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
US8169790B2 (en) * 2007-08-07 2012-05-01 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
KR100913363B1 (ko) * 2007-09-18 2009-08-20 삼성전기주식회사 멀티 비아를 포함하는 전자기 밴드갭 구조물 및인쇄회로기판
US8159832B2 (en) * 2007-09-21 2012-04-17 Nokia Corporation Electromagnetic band gap structures and method for making same
WO2009067197A2 (en) * 2007-11-16 2009-05-28 Rayspan Corporation Filter design methods and filters based on metamaterial structures
TWI375499B (en) * 2007-11-27 2012-10-21 Asustek Comp Inc Improvement method for ebg structures and multi-layer board applying the same
DE102008045055A1 (de) * 2007-12-07 2009-06-10 Samsung Electro-Mechanics Co., Ltd., Suwon Elektromagnetische Bandgap-Struktur und Leiterplatte
US8077000B2 (en) * 2008-01-21 2011-12-13 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
KR100969660B1 (ko) 2008-01-24 2010-07-14 한국과학기술원 비아 홀 주위에 이중 적층 전자기 밴드갭 구조를 가지는반도체 패키지 기판
TWI397931B (zh) * 2008-02-29 2013-06-01 Ind Tech Res Inst 電容裝置
US8164006B2 (en) * 2008-03-19 2012-04-24 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
TWI345874B (en) * 2008-05-09 2011-07-21 Advanced Semiconductor Eng Band pass filter
TWI333829B (en) * 2008-05-22 2010-11-21 Univ Nat Taiwan Apparatus for silencing electromagnetic noise signal
JP5380919B2 (ja) * 2008-06-24 2014-01-08 日本電気株式会社 導波路構造およびプリント配線板
KR100956689B1 (ko) * 2008-06-27 2010-05-10 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR101046716B1 (ko) * 2008-11-28 2011-07-06 삼성전기주식회사 전자기 밴드갭 구조물 및 회로 기판
KR101176800B1 (ko) * 2008-12-23 2012-08-27 한국전자통신연구원 노이즈 억제 및 신호 특성 개선을 위한 전자파 억제 구조물의 배치 구조

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653351A (ja) * 1992-05-20 1994-02-25 Internatl Business Mach Corp <Ibm> 多層配線を有する電子パッケージ基板及び方法
JPH09246776A (ja) * 1996-03-14 1997-09-19 Oki Electric Ind Co Ltd プリント配線板
JP2007208013A (ja) * 2006-02-02 2007-08-16 Fujitsu Ltd 高周波回路基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014150102A (ja) * 2013-01-31 2014-08-21 Shinko Electric Ind Co Ltd 半導体装置
US9583818B2 (en) 2014-01-30 2017-02-28 Canon Kabushiki Kaisha Metamaterial
JP2017084957A (ja) * 2015-10-28 2017-05-18 三菱電機株式会社 電磁波減衰構造体及び電磁シールド構造体
US10687414B2 (en) 2017-06-26 2020-06-16 Ricoh Company, Ltd. Circuit board

Also Published As

Publication number Publication date
KR101072591B1 (ko) 2011-10-11
TW201106813A (en) 2011-02-16
US20110031007A1 (en) 2011-02-10
TWI454189B (zh) 2014-09-21
US8258408B2 (en) 2012-09-04
JP5164965B2 (ja) 2013-03-21
KR20110015971A (ko) 2011-02-17

Similar Documents

Publication Publication Date Title
JP5164965B2 (ja) Ｅｍｉノイズ低減印刷回路基板
US8952265B2 (en) Electromagnetic interference noise reduction package board
KR101023541B1 (ko) Ｅｍｉ 노이즈 저감 인쇄회로기판
US8432706B2 (en) Printed circuit board and electro application
KR101021548B1 (ko) 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR101038236B1 (ko) 전자기 밴드갭 구조를 구비하는 인쇄회로기판
US8891241B2 (en) Electronic assembly
CN104040787A (zh) 具有降低的串扰的印刷电路板
US8232478B2 (en) Electromagnetic interference noise reduction board using electromagnetic bandgap structure
KR20090060117A (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
JP2011258910A (ja) 電磁気バンドギャップ構造物を含むｅｍｉノイズ遮蔽基板
KR101046716B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
CN201374868Y (zh) 电路板结构
US9635752B2 (en) Printed circuit board and electronic device
KR101092590B1 (ko) 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR101021552B1 (ko) Ｅｍｉ 노이즈 저감 인쇄회로기판
KR101021551B1 (ko) 전자기 밴드갭 구조를 구비하는 인쇄회로기판
JP2007158243A (ja) 多層プリント回路基板
TWI574596B (zh) 多電路層電路板
JP2015005716A (ja) 多層プリント基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5164965

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees