JP2011023755A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2011023755A
JP2011023755A JP2010245181A JP2010245181A JP2011023755A JP 2011023755 A JP2011023755 A JP 2011023755A JP 2010245181 A JP2010245181 A JP 2010245181A JP 2010245181 A JP2010245181 A JP 2010245181A JP 2011023755 A JP2011023755 A JP 2011023755A
Authority
JP
Japan
Prior art keywords
semiconductor film
ridge
crystalline semiconductor
film
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010245181A
Other languages
English (en)
Other versions
JP5298098B2 (ja
Inventor
Akihisa Shimomura
明久 下村
Hideto Onuma
英人 大沼
Hironobu Shoji
博信 小路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010245181A priority Critical patent/JP5298098B2/ja
Publication of JP2011023755A publication Critical patent/JP2011023755A/ja
Application granted granted Critical
Publication of JP5298098B2 publication Critical patent/JP5298098B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】半導体膜から金属元素を取り除く従来のゲッタリング工程と異なる方法により半導体膜中から金属元素を除去する方法を提供することを課題とする。
【解決手段】金属元素を用いて結晶化された半導体膜に対して、パルスレーザを照射することにより、半導体膜にリッジが形成される。このリッジを除去することで、金属元素を除去する。リッジを除去したため半導体膜表面が荒れている場合、不活性雰囲気下で半導体膜にレーザを照射し半導体膜表面を平坦化する。
【選択図】図１

Description

本発明は、結晶性半導体膜中に含有されている金属元素濃度を低減する方法により作製さ
れた該結晶性半導体膜を有する薄膜トランジスタの作製方法に関する。さらに本発明は、
該薄膜トランジスタを有する半導体装置の作製方法に関する。
最近、薄膜トランジスタを用いた高性能な半導体装置に関して研究が進められている。特
に、高速性や高機能性が要求される半導体装置においては、高移動度を有する薄膜トラン
ジスタ（以下、ＴＦＴとも表記する）を実現する必要があり、その半導体膜の結晶性を高
める方法として、半導体膜にニッケル元素（Ｎｉ）を代表とする結晶性を促進させる金属
元素を添加、成膜又は塗布し、その後加熱して結晶性半導体膜を形成する結晶化工程が行
われている。
このような結晶化工程において、Ｎｉを代表とする結晶化を促進する金属元素を用いるこ
とで、大粒径の結晶性半導体膜が得られ、粒界と粒界とが繋がる確率が高く、粒内欠陥が
少ない結晶性半導体膜を得ることができることが分かってきている。更に、このような結
晶化工程を用いると配向の揃った結晶性半導体膜を形成することができる。
しかし、Ｎｉを代表とする金属元素は、ＴＦＴのデバイス特性に悪影響を及ぼしてしまう
。特にＮｉを用いて、珪素を主成分とする半導体膜の結晶化を行うと、ニッケルシリサイ
ド（ＮｉＳｉ2、Ｎｉ3Ｓｉ2、Ｎｉ2Ｓｉ等）として結晶粒界等に析出してしまう。ニッケ
ルシリサイドが存在する領域に薄膜トランジスタのチャネル形成領域、ドレイン領域、又
はソース領域を形成すると、と電流のパスとなり、オフ電流増大の原因となる。
そのため、それらを除去する（以下、ゲッタリング）ための工程（以下、ゲッタリング工
程と表記する）が設けられていた。ゲッタリング工程は半導体中に取り込まれた金属不純
物が、何らかのエネルギーでゲッタリングサイト（ゲッタリングシンク）に偏析して、素
子の能動領域の不純物濃度を低減させる技術として知られている。
具体的なゲッタリング工程の例としては、希ガス元素（希ガス）を添加した不純物領域を
形成し、加熱処理により該不純物領域へ半導体膜に含まれる金属元素を偏析させ除去する
ものがある（例えば、特許文献１参照）。また、引張応力が所定の値以上である物質を半
導体に接して形成することにより、前記半導体中の不純物元素を該物質中にゲッタリング
させている（例えば、特許文献２参照）。
このようなゲッタリング工程を経た後、結晶性半導体膜を得ることができる。
特開２００２−２０３７８９号公報 特開２００１−２２３２１９号公報
しかし以上のようなゲッタリング工程により、工程数が増え、コストが増加する欠点があ
る。
またゲッタリング工程においてゲッタリングシンクを除去するとき、エッチング残滓等の
問題がある。
そこで本発明は、ゲッタリング工程と異なる方法により半導体膜中から金属元素を除去す
る方法を提供することを課題とする。
上記課題を鑑み本発明は、以下の工程により金属元素を除去することを特徴とする。まず
、半導体膜に対してパルスレーザによるレーザ照射を行い、リッジに金属元素を偏析させ
る。その後エッチングにより、リッジに偏析した金属元素を除去する。
特に本発明は、金属元素としてニッケル元素（Ｎｉ）を用い、半導体膜として珪素を主成
分とする膜（以下、珪素膜と表記する）を用いると、パルスレーザを照射することにより
、珪素膜に形成されるリッジにニッケルシリサイドを偏析させる。次にフッ酸系のエッチ
ング溶液を用いて、リッジに偏析したニッケルシリサイドを除去する。フッ酸系のエッチ
ング溶液としては界面活性剤を含む溶液が好ましい。
なお本発明において、金属元素はＮｉ以外に、鉄（Ｆｅ）、コバルト（Ｃｏ）、パラジウ
ム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）インジウム（Ｉｎ）、
スズ（Ｓｎ）などであり、これらから選ばれた一種又は複数種を用いることができうる。
リッジに金属元素を偏析させるためのレーザは、パルス発振型のＡｒレーザ、Krレーザ、
エキシマレーザ、ＣＯ2レーザ、ＹＡＧレーザ、Ｙ2Ｏ3レーザ、ＹＶＯ4レーザ、ＹＬＦレ
ーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔ
ｉ：サファイヤレーザ、銅蒸気レーザまたは金蒸気レーザを用いることができる。
エッチングにより金属元素、例えばニッケルシリサイドを除去した後、半導体膜表面が荒
れている場合、不活性雰囲気下で半導体膜にレーザを照射し半導体膜表面の平坦化を達成
してもよい。
平坦化処理で用いることが可能なレーザは、パルス発振型のＡｒレーザ、Ｋｒレーザ、エ
キシマレーザ、ＣＯ2レーザ、ＹＡＧレーザ、Ｙ2Ｏ3レーザ、ＹＶＯ4レーザ、ＹＬＦレー
ザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ
：サファイヤレーザ、銅蒸気レーザまたは金蒸気レーザである。
本発明において、金属元素、例えばニッケルシリサイドを除去する工程に、ゲッタリング
シンクを形成するゲッタリング工程を組み合わせても構わない。
またＮｉを代表とする金属元素が偏析したリッジを除去することにより、新たなゲッタリ
ングシンクを形成することなく金属元素を除去することができる。さらに偏析することに
より、リッジ外には金属元素がほぼ存在しないため、効率的に除去できる。つまり金属元
素の残留が非常に少ないため、薄膜トランジスタのデバイス特性に悪影響を与えることが
ない。
このようなレーザ照射を達成するためのレーザ照射装置は、レーザ共振器と、レーザ共振
器から出射されるレーザ光を線状レーザに加工する手段と、被照射物と、レーザ光と、を
相対的に移動させる手段を有する。
なお「線状」とは、厳密な意味で「線」を意味しているのではなく、アスペクト比の大き
い長方形（もしくは長楕円形）を意味する。例えば、アスペクト比が２以上（好ましくは
１０〜１００００）のものを線状と呼ぶが、線状が矩形状に含まれることに変わりはない
。
また、このように形成される結晶性半導体膜は、リッジが一方向に整列している。特に、
レーザ光を走査した方向に、該レーザ光の波長と同程度の間隔でリッジが整列している。
そのため、結晶粒も整列していることが予測される。
このような結晶性半導体膜を用いて薄膜トランジスタを形成すると、電気特性の揃ったも
のを作製することができる。また結晶粒の方向と、電流の流れる方向とを合わせてチャネ
ル形成領域を形成することにより、薄膜トランジスタの移動度を向上させることができる
。
さらに、リッジの間隔、つまり結晶粒の間隔は、照射されるレーザ光の波長と同程度とな
り、非常に細かい間隔で整列する。そのため、チャネル形成領域には、複数の結晶粒が存
在することとなり、結晶粒が少数の場合と比べて、結晶粒界での悪影響が平均化され、緩
和することができる。
本発明により、整列されている結晶粒を有する結晶性半導体膜を形成することができる。
このような結晶性半導体膜を用いて薄膜トランジスタを形成すると、電気特性の揃ったも
のを作製することができる。また結晶粒の方向と、電流の流れる方向とを合わせてチャネ
ル形成領域を形成することにより、薄膜トランジスタの移動度を向上させることができる
。
さらに、リッジの間隔、つまり結晶粒の間隔は、照射されるレーザ光の波長と同程度とな
り、非常に細かい間隔で整列する。そのため、チャネル形成領域には、複数の結晶粒が存
在することとなり、結晶粒が少数の場合と比べて、結晶粒界での悪影響を緩和させること
ができる。
またＮｉを代表とする金属元素が偏析したリッジを除去することにより、新たなゲッタリ
ングシンクを形成することなくゲッタリングを行うことができる。さらに偏析することに
より、リッジ外には金属元素がほぼ存在しないため、効率的にゲッタリングすることがで
きる。
本発明の結晶性半導体膜の作製方法を示す図。 本発明のレーザ照射装置を示す図。 本発明の結晶性半導体膜を有する発光装置を示す図。 本発明の結晶性半導体膜の作製方法を示す図。 本発明の結晶性半導体膜を有する液晶表示装置を示す図。 本発明の結晶性半導体膜の形成過程を示す図。 本発明の結晶性半導体膜を有する電子機器を示す図。 本発明の結晶性半導体膜のＴＥＭ写真。 本発明の結晶性半導体膜のＥＤＸ測定の結果を示す図。 本発明の結晶性半導体膜のＥＤＸ測定の結果を示す図。
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態
様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形
態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施
の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するため
の全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り
返しの説明は省略する。
（実施の形態１）
本実施の形態では、具体的な結晶性半導体膜の作製方法について説明する。
まず図１（Ａ）に示すように、絶縁表面を有する基板１００上に下地膜１０１を形成する
。基板１００には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなど
のガラス基板、石英基板、ＳＵＳ基板等を用いることができる。また、ＰＥＴ（ポリエチ
レンテレフタレート）、ＰＥＳ（ポリエーテルサルフォン）、ＰＥＮ（ポリエチレンナフ
タレート）に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる
基板は、一般的に他の基板と比較して耐熱温度が低い傾向にあるが、作製工程における処
理温度に耐え得るのであれば用いることが可能である。
下地膜１０１は基板１００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、
半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よって
アルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、
窒化珪素、窒化酸化珪素などの絶縁膜を用いて形成する。本実施の形態では、プラズマＣ
ＶＤ法を用いて窒化酸化珪素膜を１０〜４００ｎｍ（好ましくは５０〜３００ｎｍ）の膜
厚になるように形成する。なお下地膜１０１は積層構造を有してもよく、例えば酸化窒化
珪素膜を１０〜２００ｎｍ（好ましくは５０〜１００ｎｍ）、酸化窒化シリコン膜を５０
〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の順に積層してもよい。なおガラス基板
、ＳＵＳ基板またはプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少
なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から下地膜を設
けることは有効であるが、石英基板など不純物の拡散がさして問題とならない場合は、必
ずしも設ける必要はない。
下地膜１０１上に非晶質半導体膜１０２を形成する。非晶質半導体膜１０２の膜厚は２５
〜１００ｎｍ（好ましくは３０〜６０ｎｍ）とする。また非晶質半導体は珪素だけではな
くシリコンゲルマニウムも用いることができ、これらを合わせて珪素を主成分とする半導
体膜と表記する。なおシリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０
１〜４．５at％程度であることが好ましい。
次に図１（Ｂ）に示すように、非晶質半導体膜１０２に金属元素を添加する。ここで添加
とは、少なくとも結晶化が促進されるように非晶質半導体膜１０２の表面上に金属元素を
形成することをいう。例えば、非晶質半導体膜１０２上にスピンコーティング法やディッ
プ法といった塗布法によりＮｉ溶液（水溶液や酢酸溶液を含む）を塗布し、Ｎｉを含む膜
１０３（但し、極めて薄いため膜として観測できない場合もある）を形成する。このとき
非晶質半導体膜１０２の表面の濡れ性を改善し、非晶質半導体膜の表面全体に水溶液を行
き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含む
オゾン水又は過酸化水素による処理等により、酸化膜（図示しない）を１０〜５０Åに成
膜することが望ましい。また、イオン注入法によりＮｉイオンを非晶質半導体膜中に注入
したり、Ｎｉを含有する水蒸気雰囲気中で加熱したり、ターゲットをＮｉ材料としてＡｒ
プラズマでスパッタリングしてもよい。本実施の形態では、Ｎｉ酢酸塩１０ｐｐｍを含有
した水溶液をスピンコーティング法により塗布する。
その後、非晶質半導体膜１０２を５００〜５５０℃で２〜２０時間かけて熱処理を行い、
非晶質半導体膜を結晶化し結晶性半導体膜を形成する。このとき加熱温度を徐々に変化さ
せると好ましい。最初の低温加熱工程により、非晶質半導体膜の水素等が出てくるため、
結晶化の際の膜荒れを低減することができるからである。また、磁場をかけてその磁気エ
ネルギーと合わせて結晶化させてもよいし、高出力マイクロ波を使用しても構わない。本
実施の形態では、縦型炉を用いて５００℃で１時間熱処理後、５５０℃４時間で熱処理を
行う。
次に結晶性半導体膜の表面に形成された酸化膜をフッ酸でエッチング除去した後、図１（
Ｃ）に示すように、非晶質半導体膜１０２にパルスレーザ光１０４を照射する。本実施の
形態では、パルス発振型のエキシマレーザ（ＸｅＣｌ、発振波長３０８ｎｍ）をエネルギ
ー密度４２０ｍＪ／ｃｍ2、４０ショットの条件で照射する。
すると図１（Ｄ）に示すように、結晶性半導体膜の表面にリッジと呼ばれる凸部１０５が
整列して形成される。なおリッジが整列するとは、つまり結晶粒が整列していることを示
す。このリッジが整列して形成される原理は実施例１で説明するが、リッジの大きさはレ
ーザ照射条件に依存し、エネルギー密度、ショット数が多いほど増加する傾向がある。
リッジには、結晶化を促進する金属元素が偏析している。例えば、金属元素にＮｉを用い
て結晶性珪素膜を形成する場合、リッジにニッケルシリサイドが偏析する。このように結
晶性珪素膜のリッジへニッケルシリサイドが偏析すると、実施例２に示すように、リッジ
外にはＮｉが存在しなくなっており、効果的にＮｉを代表とする金属元素を除去すること
ができる。
そして図１（Ｅ）に示すように、金属元素が偏析されたリッジをウエットエッチング、ド
ライエッチング、又はＣＭＰ法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓ
ｈｉｎｇ、化学的・機械的ポリッシング）による研磨などを用いて除去する。例えば、ニ
ッケルシリサイドが偏析される場合、フッ酸系のエッチング溶液を用いてウエットエッチ
ングにより除去する。またフッ酸系のエッチング溶液は、界面活性剤が含まれていると好
ましい。本実施の形態では、ニッケルシリサイドが偏析されたリッジを除去するため、Ｆ
ＰＭ溶液（フッ酸に過酸化水素水を加えた溶液）に浸漬させ、フッ化水素アンモニウム（
ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液
（ステラケミファ社製、商品名ＬＡＬ５００）に浸漬させた後、流水洗浄する。なお、リ
ッジが除去されることにより多少の影響がでる可能性はあるが、結晶粒の整列状態は保持
されている。
すると、リッジが除去される際にくぼんだ穴（凹部）１０６（直径０．７〜１μｍ程度）
が形成される。この穴１０６により、結晶性半導体膜表面の凹凸が大きくなり、このまま
薄膜トランジスタを形成するとリーク電流が増大し、ゲート耐圧が低下する恐れがある。
そこで、結晶性半導体膜表面を平坦化するため、図１（Ｆ）に示すように平坦化処理を施
す。このとき、酸素が存在しないガス雰囲気、つまり不活性ガス雰囲気中でレーザ光１０
７を照射する。本実施の形態では、窒素ガス雰囲気で、パルス発振型のエキシマレーザ（
ＸｅＣｌ、発振波長３０８ｎｍ）をエネルギー密度４８０ｍＪ／ｃｍ2、１２ショットの
条件で照射し平坦化処理を行う。また一領域に当該レーザを１ショットのみ照射する、つ
まり一領域にレーザを重ね打ちしない照射方法によっても、平坦化処理を行うことができ
る。なお、ＣＭＰ法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、
化学的・機械的ポリッシング）による研磨により結晶性半導体膜表面を平坦化しても構わ
ない。また結晶性半導体膜表面の平坦性が問題とならない場合は、平坦化処理を行う必要
はない。この平坦化処理により多少の影響がでる可能性はあるが、結晶粒の整列状態は保
持されている。
このような平坦化処理を行った結晶性半導体膜は、半導体膜を有する容量素子を形成する
場合に好適である。平坦化処理により、容量素子が短絡することを防止できるからである
。
これにより、半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生
じる閾値のばらつきを抑えることができる。
その後、ゲッタリングシンクとなる不活性元素が添加された非晶質半導体膜を形成して加
熱するゲッタリング工程を行っても構わない。
さらに別のゲッタリング工程として、不純物領域の一部へ元素を注入してゲッタリングシ
ンクとし、加熱を行うゲッタリング工程を行っても構わない。
このように形成された結晶性半導体膜を、図１（Ｇ）に示すように所定の形状にパターニ
ングし、島状の結晶性半導体膜１０８を形成する。その後、この結晶性半導体膜を有する
薄膜トランジスタを形成することができる。
そして、該薄膜トランジスタを有する半導体装置を作製することができる。半導体装置は
、集積回路や半導体表示装置であって、特に液晶表示装置、有機発光素子に代表される発
光素子を各画素に備えた発光装置、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ
Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉ
ｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）等の半導体表示装置の画素部及び駆動回路
部に本発明の薄膜トランジスタを用いることができる。
また本発明の結晶性半導体膜は結晶粒を小さくすることができるため、集積回路を有する
CPUの薄膜トランジスタに用いるとよい。
以上により、整列されている結晶粒を有する結晶性半導体膜を形成することができる。こ
のような結晶性半導体膜を用いて薄膜トランジスタを形成すると、電気特性の揃ったもの
を作製することができる。また結晶粒の方向と、電流の流れる方向とを合わせてチャネル
形成領域を形成することにより、薄膜トランジスタの移動度を向上させることができる。
さらに、リッジの間隔、つまり結晶粒の間隔は、照射されるレーザ光の波長と同程度とな
り、非常に細かい間隔で整列する。そのため、チャネル形成領域には、複数の結晶粒が存
在することとなり、結晶粒が少数の場合と比べて、結晶粒界での悪影響が均一化され、緩
和することができる。
またＮｉを代表とする金属元素が偏析したリッジを除去することにより、新たなゲッタリ
ングシンクを形成することなく金属元素の除去を行うことができる。さらに偏析すること
により、リッジ外には金属元素がほぼ存在しないため、効率的に金属元素の除去すること
ができる。
（実施の形態２）
本実施の形態では、実施の形態１と異なる結晶性半導体膜の作製方法について説明する
。
図４（Ａ）には、リッジに金属元素が偏析した状態に不活性元素、例えばＡｒが添加され
た非晶質半導体膜２０８を形成し、加熱処理を行う。非晶質半導体膜２０８を形成する場
合、濡れ性を向上させ、膜剥がれがないように酸化膜を形成すると好ましい。そこで本実
施の形態では、図１（Ｃ）に示すように、結晶性半導体膜にレーザ光を照射して、リッジ
に金属元素を偏析させるときに形成された、半導体膜表面の酸化膜を利用する。そのため
、酸化膜を除去せずに非晶質半導体膜２０８を形成する。
その後、ウエットエッチング、ドライエッチング、又はＣＭＰ法（Ｃｈｅｍｉｃａｌ Ｍ
ｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、化学的・機械的ポリッシング）による研磨な
どを用いて、非晶質半導体膜２０８、酸化膜、リッジ１０５を除去する。例えば、フッ酸
系のエッチング溶液を用いてウエットエッチングにより除去する。またフッ酸系のエッチ
ング溶液は、界面活性剤が含まれていると好ましい。
すると、図４（Ｂ）に示すように、リッジが除去される際にくぼんだ穴（凹部）１０６（
直径０．７〜１μｍ程度）が形成される。そこで、結晶性半導体膜表面を平坦化するため
、図４（Ｃ）に示すように平坦化処理を施す。このとき、酸素が存在しないガス雰囲気、
つまり不活性ガス雰囲気中でレーザ光１０７を照射する。なお、ＣＭＰ法（Ｃｈｅｍｉｃ
ａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、化学的・機械的ポリッシング）によ
る研磨により結晶性半導体膜表面を平坦化しても構わない。また結晶性半導体膜表面の平
坦性が問題とならない場合は、平坦化処理を行う必要はない。なお、平坦化処理により多
少の影響がでる可能性はあるが、結晶粒の整列状態は保持されている。
これにより、半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生
じる閾値のばらつきを抑えることができる。
本実施の形態は、非晶質半導体膜２０８に金属元素をゲッタリングすることができるため
、特に多量の金属元素を用いて結晶化を行う場合に用いるとよい。
（実施の形態３）
本実施の形態では、レーザ照射装置を有するマルチチャンバー装置及びそのレーザ照射装
置の光学系について説明する。
図２（Ａ）には、非晶質半導体膜までを形成することができる第１処理室２０１、金属元
素を添加することができる第２処理室２０２、加熱処理を行うことができる第３処理室２
０３、基板の取り出しを行う取出室２０４、レーザ照射処理を行うレーザ照射室２０５、
基板をストックしておくことができるロード室２０６、が搬送室２０７を中心に設けられ
たマルチチャンバー装置を示す。そして各処理室等は、搬送口４０ａ〜４０ｆを介して搬
送室２０７に設置されている。このように搬送手段を有する搬送室を中心にして各処理室
等を設けることにより、搬送距離、搬送時間を省略することができる。
第１処理室２０１は、例えば、プラズマＣＶＤ処理を行うため電極、高周波電源、真空ポ
ンプ、ガス供給口を有する。好ましくは、供給されるガスを異ならせることによって下地
膜から非晶質半導体膜を連続形成することができる。
第２処理室２０２は、例えば、金属元素を含む水溶液を塗布するノズルと、基板を回転さ
せる手段とを有する。
第３処理室２０３は、加熱温度を制御するシステムが搭載され、加熱温度を徐々に上げて
いくことができる。
また各処理室、及びレーザ照射室は、チャンバー内の雰囲気を制御することができる。例
えば、減圧状態としたり、不活性雰囲気とすることができる。
このようなマルチチャンバー装置を用いることによりスループットを向上させることがで
きる。さらに、同様のマルチチャンバー装置を複数配置することにより、一つのチャンバ
ーがメンテナンスを行っていても、工程を止めることなく基板処理を行うことができる。
なお本実施の形態のレーザ照射室に、金属元素を添加する手段を有していてもよい。
レーザ共振器３００から発振されたレーザ光は、ビームエキスパンダー３０１に入射する
。ビームエキスパンダー３０１によって、入射してきたレーザ光の広がりを抑え、ビーム
の断面形状の大きさを調整する。
ビームエキスパンダー３０１から出射したレーザ光は、シリンドリカルレンズ３０２にお
いて、そのビームの断面形状が矩形状、楕円形状または線状になるように加工される。
そして、レーザ光は、ミラー３０３で反射し、線状に集光され、レーザ照射室２０５内の
被処理物３０６に照射される。
すなわち、ビームエキスパンダー、シリンドリカルレンズ、及びミラーが、レーザ光を線
状に加工する一手段に相当する。
レーザ照射室２０５内において、被処理物３０６はステージ３０７上に配置されており、
ステージ３０７は位置制御手段となる一軸ロボット３０８〜３１０によってその位置が制
御されている。具体的には、φ軸用の一軸ロボット３０８により、水平面内においてステ
ージ３０７を回転したり、水平面より傾けることができる。φ軸用の一軸ロボット３０８
により、被照射物に対して斜め方向からレーザ光を照射することができる。なお、ステー
ジ上の被照射物を斜めに固定して、斜め照射を行っても構わない。
また、Ｘ軸用の一軸ロボット３０９により、ステージ３０７をＸ軸方向に移動させること
ができる。また、Ｙ軸用の一軸ロボット３１０により、ステージ３０７をＹ軸方向に移動
させることができる。そして、Ｙ軸方向に長く伸ばされた線状のビームスポットを照射し
ながら被処理物をＸ方向に走査させる。各位置制御手段の動作は、中央処理装置３１１に
おいて制御されている。Ｘ軸用の一軸ロボット、及びＹ軸用の一軸ロボットが、被照射物
と、レーザ光と、を相対的に移動させる一手段に相当する。
パルス発振のレーザを用いた場合走査の速度は、パルス毎の基板送りピッチを１〜３０μ
ｍとすればよい。
なお本実施の形態のように、ＣＣＤ等の受光素子を用いたモニター３１２を設け、被処理
物３０６の位置を正確に把握できるようにしても良い。
また、レーザ照射室においてレーザ光を照射する直前に酸化膜を除去することにより、半
導体膜への不純物汚染を低減することができる。
このようなレーザ照射装置のシステムを用いることにより、正確な位置制御に基づくレー
ザ処理を行うことができる。さらに、被処理物を水平状態、または傾けた状態にステージ
を固定することができ、垂直方向又は斜め方向からのレーザ照射を行うことができる。
（実施の形態４）
本実施の形態では、結晶性半導体膜を有する半導体装置の一例である発光装置について説
明する。
図３（Ａ）には、第１の基板１２１０上に信号線駆動回路１２００、走査線駆動回路１２
０１、及び画素部１２０２が形成された発光装置を示す。
図３（Ｂ）は表示装置のＡ−Ａ’の断面図を示し、第１の基板１２１０上に、ｎチャネル
型ＴＦＴ１２２３とｐチャネル型ＴＦＴ１２２４とを有するＣＭＯＳ回路を備えた信号線
駆動回路１２００を示す。ｎチャネル型ＴＦＴ１２２３とｐチャネル型ＴＦＴ１２２４と
は、リッジに偏析した金属元素を除去することにより、簡便に形成された高品質な結晶性
半導体膜を有するように形成される。信号線駆動回路１２００や走査線駆動回路１２０１
を形成するＴＦＴは、ＣＭＯＳ回路、ＰＭＯＳ回路又はＮＭＯＳ回路で形成してもよい。
画素部１２０２は、スイッチング用ＴＦＴ１２１１及び駆動用ＴＦＴ１２１２を有する。
スイッチング用ＴＦＴ１２１１及び駆動用ＴＦＴ１２１２とは、リッジに偏析した金属元
素を除去することにより、簡便に形成された高品質な結晶性半導体膜を有するように形成
される。なお、画素部１２０２のＴＦＴは信号線駆動回路１２００や走査線駆動回路１２
０１と比べると、高い結晶性を必要とされない。また画素部１２０２は、駆動用ＴＦＴ１
２１２の一方の電極と電気的に接続された発光素子の第１の電極１２１３と、スイッチン
グ用ＴＦＴ１２１１及び駆動用ＴＦＴ１２１２を覆い、発光素子の第１の電極１２１３に
相当する位置に開口部を有する絶縁物１２１４と、第１の電極１２１３上に設けられた電
界発光層１２１５と、対向して設けられた発光素子の第２の電極１２１６を有する発光素
子１２１８とを有する。なお電界発光層は、有機材料、又は無機材料を有し、電子注入層
、電子輸送層、発光層、正孔輸送層、正孔注入層等を適宜組み合わせて構成される。
絶縁物１２１４はレジスト、ポリイミド、若しくはアクリル等の有機樹脂膜、又は窒化珪
素、若しくは酸化珪素等の珪素を含む無機絶縁膜で形成すればよい。ここでは、絶縁物１
２１４として、ポジ型の感光性アクリル樹脂膜を用いて形成する。なお有機樹脂膜等を用
いる場合、水分や酸素の侵入を防止するため窒化珪素または窒化酸化珪素を主成分とする
絶縁膜、または水素を含むＤＬＣ膜（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）を形成
するとよい。
なお、後に形成する電極や電界発光層の段差被覆性を良好なものとするため、絶縁物１２
１４の上端部又は下端部に曲率を有する曲面が形成されるようにすると好ましい。例えば
、絶縁物１２１４の材料としてポジ型の感光性アクリルを用いた場合、絶縁物１２１４の
上端部のみに曲率半径（０．２μｍ〜３μｍ）を有する曲面を持たせることができる。ま
た、絶縁物１２１４として、感光性の光によってエッチャントに不溶解性となるネガ型、
又は光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。
発光素子の第１の電極１２１３が駆動用ＴＦＴ１２１２の第１の電極と接している（電気
的に接続されている）構成となっているため、発光素子の第１の電極１２１３の少なくと
も下面は、半導体膜の第１の電極領域とオーミックコンタクトのとれる材料とし、電界発
光層と接する表面に仕事関数の大きい材料を用いて形成することが望ましい。例えば発光
素子の第１の電極１２１３は、窒化チタン膜の単層としてもよいし、３層以上の積層を用
いてもよい。
発光素子の第１の電極１２１３、及び第２の電極１２１６として透光性を有する導電膜を
用いれば、光が封止基板側及び基板側へ出射する両面発光型（両面出射型）の発光装置を
作製することができる。
また第１の電極１２１３は非透光性、好ましくは反射性の高い導電膜とし、第２の電極１
２１６は透光性を有する導電膜とすることができる。すると、光が封止基板側のみへ出射
される上面出射型の発光装置を作製することができる。
また第１の電極１２１３は透光性を有する導電膜とし、第２の電極１２１６は非透光性、
好ましくは反射性の高い導電膜とすることができる。すると、光が基板側のみへ出射され
る下面出射型の発光装置を作製することができる。
なお上面出射型又は下面出射型の場合、光の出射方向とならない側に設けられた発光素子
の電極に、反射性の高い導電膜を用いることにより光を有効利用することができる。
なお画素構成により、第１の電極及び第２の電極のいずれも陽極、又は陰極となりうる。
例えば、第１の電極を陽極とし、第２の電極を陰極とする場合で具体的な電極材料につい
て説明する。
陽極材料としては、仕事関数の大きい（仕事関数４．０ｅＶ以上）金属、合金、電気伝導
性化合物、およびこれらの混合物などを用いることが好ましい。陽極材料の具体例として
は、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、酸化インジウムに２〜２０％の酸化
亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）の他、金（Ａ
ｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブ
デン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、また
は金属材料の窒化物（ＴｉＮ）等を用いることができる。
一方、陰極材料としては、仕事関数の小さい（仕事関数３．８ｅＶ以下）金属、合金、電
気伝導性化合物、およびこれらの混合物などを用いることが好ましい。陰極材料の具体例
としては、元素周期律の１族または２族に属する元素、すなわちＬｉやＣｓ等のアルカリ
金属、Ｃａ、Ｓｒ等のアルカリ土類金属、およびＭｇ、およびこれらを含む合金（Ｍｇ：
Ａｇ、Ａｌ：Ｌｉ）や化合物（ＬｉＦ、ＣｓＦ、ＣａＦ2）の他、希土類金属を含む遷移
金属を用いて形成することができる。但し、陰極は透光性を有する必要があるため、これ
ら金属、又はこれら金属を含む合金を非常に薄く形成し、ＩＴＯ等の金属（合金を含む）
との積層により形成する。これら陽極、及び陰極は蒸着法、スパッタリング法等により形
成することができる。
また、電界発光層１２１５として、フルカラー表示とする場合、赤色（Ｒ）、緑色（Ｇ）
、青色（Ｂ）の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法、またはインクジ
ェット法などによって選択的に形成すればよい。具体的には、ＨＩＬとしてＣｕＰｃやＰ
ＥＤＯＴ、ＨＴＬとしてα−ＮＰＤ、ＥＴＬとしてＢＣＰやＡｌｑ3、ＥＩＬとしてＢＣ
Ｐ：ＬｉやＣａＦ2をそれぞれ用いる。また例えばＥＭＬは、Ｒ、Ｇ、Ｂのそれぞれの発
光色に対応したドーパント（Ｒの場合ＤＣＭ等、Ｇの場合ＤＭＱＤ等）をドープしたＡｌ
ｑ3を用いればよい。
より具体的な電界発光層１２１５の積層構造は、赤色の発光を示す電界発光層を形成する
場合、例えば、ＣｕＰｃを３０ｎｍ形成し、α-ＮＰＤを６０ｎｍ形成した後、同一のマ
スクを用いて、赤色の発光層としてＤＣＭ2及びルブレンが添加されたＡｌｑ3を４０ｎｍ
形成し、電子輸送層としてＢＣＰを４０ｎｍ形成し、電子注入層としてＬｉが添加された
ＢＣＰを１ｎｍ形成する。また、緑色の発光を示す電界発光層を形成する場合、例えば、
ＣｕＰｃを３０ｎｍ形成し、α―ＮＰＤを６０ｎｍ形成した後、同一の蒸着マスクを用い
て、緑色の発光層としてクマリン５４５Ｔが添加されたＡｌｑ3を４０ｎｍ形成し、電子
輸送層としてＢＣＰを４０ｎｍ形成し、電子注入層としてＬｉが添加されたＢＣＰを１ｎ
ｍ形成する。また、青色の発光を示す電界発光層を形成する場合、例えば、ＣｕＰｃを３
０ｎｍ形成し、α-ＮＰＤを６０ｎｍ形成した後、同一のマスクを用いて発光層としてビ
ス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛：Ｚｎ(ＰＢＯ)2を１０
ｎｍ形成し、電子輸送層としてＢＣＰを４０ｎｍ形成し、電子注入層としてＬｉが添加さ
れたＢＣＰを１ｎｍ形成する。なお、上記電界発光層の積層構造に限定されない。
以上、各色の電界発光層のうち、共通しているＣｕＰｃやα-ＮＰＤは、画素部全面に形
成することができる。またマスクは、各色で共有することもでき、例えば、赤色の電界発
光層を形成後、マスクをずらして、緑色の電界発光層、再度マスクをずらして青色の電界
発光層を形成することができる。形成する各色の電界発光層の順序は適宜設定すればよい
。
また白色発光の場合、カラーフィルタ、又はカラーフィルタ及び色変換層などを別途設け
ることによってフルカラー表示を行ってもよい。カラーフィルタや色変換層は、第２の基
板に設けた後、張り合わせればよい。
さらに水分や酸素等による発光素子の劣化を防止するために、発光素子の第２の電極を覆
って設けられた保護膜１２１７を有する。本実施の形態では保護膜１２１７にスパッタ法
（ＤＣ方式やＲＦ方式）により得られる窒化珪素または窒化酸化珪素を主成分とする絶縁
膜、または水素を含むＤＬＣ膜（Diamond Like Carbon）を使用する。
そして図３（Ａ）（Ｂ）に示すように、発光素子の第２の電極１２１６は、接続領域の絶
縁物１２１４に設けられた開口部（コンタクト）から引き回し配線を介して、接続配線１
２０８と電気的に接続される。接続配線１２０８は、異方性導電樹脂（ＡＣＦ）によりフ
レキシブルプリント基板（ＦＰＣ）１２０９に電気的に接続されている。そして、ＦＰＣ
１２０９を介して外部入力信号となるビデオ信号やクロック信号を受け取る。ここではＦ
ＰＣしか図示されていないが、このＦＰＣにはプリント配線基板（ＰＷＢ）が取り付けら
れていてもよい。
本実施の形態では、第１の基板１２１０上に信号線駆動回路１２００及び走査線駆動回路
１２０１を形成したドライバ一体型の発光装置を示すが、信号線駆動回路及び走査線駆動
回路はＩＣにより形成し、ＳＯＧ法やＴＡＢ法により信号線、又は走査線等と電気的に接
続してもよい。
また加圧や加熱によりＡＣＦ（異方性導電樹脂）を接着するときに、基板のフレキシブル
性や加熱による軟化のため、クラックが生じないように注意する。例えば、接着領域に硬
性の高い基板を補助として配置したりすればよい。
また第１の基板の周縁部にはシール材１２０５が設けられ、第２の基板１２０４と張り合
わせられ、封止されている。シール材１２０５はエポキシ系樹脂を用いるのが好ましい。
また第２の基板を張り合わせることにより形成される空間には、樹脂１２３０を形成する
とよい。または窒素等を充填するとよい。その結果、水分や酸素による発光素子の劣化を
防止することができる。
以上のように、高機能な薄膜トランジスタを有する発光装置作製することができる。
（実施の形態５）
本実施の形態では、結晶性半導体膜を有する半導体装置の一例である液晶表示装置につい
て説明する。
図５（Ａ）には、第１の基板１２１０上に信号線駆動回路１２００、走査線駆動回路１２
０１、及び画素部１２０２が形成された液晶表示装置を示す。
図５（Ｂ）は表示装置のＡ−Ａ’の断面図を示し、第１の基板１２１０上に、ｎチャネル
型ＴＦＴ１２２３とｐチャネル型ＴＦＴ１２２４とを有するＣＭＯＳ回路を備えた信号線
駆動回路１２００を示す。ｎチャネル型ＴＦＴ１２２３とｐチャネル型ＴＦＴ１２２４と
は、リッジに偏析した金属元素を除去することにより、簡便に形成された高品質な結晶性
半導体膜を有するように形成される。信号線駆動回路１２００や走査線駆動回路１２０１
を形成するＴＦＴは、ＣＭＯＳ回路、ＰＭＯＳ回路又はＮＭＯＳ回路で形成してもよい。
画素部１２０２は、スイッチング用ＴＦＴ１２１１及び容量素子１２４５を有する。スイ
ッチング用ＴＦＴ１２１１は、リッジに偏析した金属元素を除去することにより、簡便に
形成された高品質な結晶性半導体膜を有するように形成される。容量素子１２４５は、不
純物が添加された半導体膜と、ゲート電極とに挟まれたゲート絶縁膜により構成される。
なお、画素部１２０２のＴＦＴは信号線駆動回路１２００や走査線駆動回路１２０１と比
べると、高い結晶性を有する必要がない。スイッチング用ＴＦＴ１２１１の一方の電極と
電気的に接続された画素電極１２５０を有し、ｎチャネル型ＴＦＴ１２２３、ｐチャネル
型ＴＦＴ１２２４、画素電極１２５０、及びスイッチング用ＴＦＴ１２１１を覆うように
絶縁物１２１４が設けられている。
対向基板となる第２の基板１２０４には、信号線駆動回路１２００に相当する位置にブラ
ックマトリクス１２５３が設けられ、少なくとも画素部に相当する位置にカラーフィルタ
１２５２が設けられる。そして対向電極１２５１が形成された第２の基板１２０４に、ラ
ビング処理を施し、第１の基板１２１０とスペーサ１２５５を介して張り合わせる。
第１の基板１２１０、及び第２の基板１２０４の間に液晶層を注入する。液晶層を注入す
る場合は、真空中で行うとよい。また第１の基板１２１０へ液晶層を滴下し、第２の基板
１２０４で張り合わせてもよい。特に、大型基板になると液晶層を注入するより、滴下す
る方が好ましい。
第１の基板１２１０と、第２の基板１２０４とをシール材１２０５を用いて接着する。第
１の基板１２１０と、第２の基板１２０４とには適宜偏光板を設け、コントラストを高め
るとよい。
以上のように、高機能な薄膜トランジスタを有する液晶表示装置作製することができる。
（実施の形態６）
本発明を適用して作製される電子機器の一例として、デジタルカメラ、カーオーディオな
どの音響再生装置、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(携帯
電話、携帯型ゲーム機等)、家庭用ゲーム機などの記録媒体を備えた画像再生装置などが
挙げられる。それら電子機器の具体例を図７に示す。
図７(Ａ)は表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカ
ー部２００４、ビデオ入力端子２００５等を含む。表示部２００３は、発光素子、又は液
晶素子を有する。表示部２００３に、リッジに偏析した金属元素を除去することにより、
簡便に形成された高品質な結晶性半導体膜を有する薄膜トランジスタを用いることができ
る。その結果、表示装置の低コスト化及び高品質化を図ることができる。
図７(Ｂ)はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０
３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。表示部
２１０２は、発光素子、又は液晶素子を有する。表示部２１０２に、リッジに偏析した金
属元素を除去することにより、簡便に形成された高品質な結晶性半導体膜を有する薄膜ト
ランジスタを用いることができる。その結果、デジタルスチルカメラの低コスト化及び高
品質化を図ることができる。
図７(Ｃ)はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示
部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２
０６等を含む。表示部２２０３は、発光素子、又は液晶素子を有する。表示部２２０３に
、リッジに偏析した金属元素を除去することにより、簡便に形成された高品質な結晶性半
導体膜を有する薄膜トランジスタを用いることができる。その結果、ノート型パーソナル
コンピュータの低コスト化及び高品質化を図ることができる。
図７(Ｄ)はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３
０３、操作キー２３０４、赤外線ポート２３０５等を含む。表示部２３０２は、発光素子
、又は液晶素子を有する。表示部２３０２に、リッジに偏析した金属元素を除去すること
により、簡便に形成された高品質な結晶性半導体膜を有する薄膜トランジスタを用いるこ
とができる。その結果、モバイルコンピュータの低コスト化及び高品質化を図ることがで
きる。
図７(Ｅ)は記録媒体を備えた携帯型の画像再生装置であり、本体２４０１、筐体２４０２
、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体読込部２４０５、操作キー２４０６、
スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部
Ｂ２４０４は主として文字情報を表示する。表示部Ａ２４０３、表示部Ｂ２４０４は、発
光素子、又は液晶素子を有する。表示部Ａ２４０３、表示部Ｂ２４０４に、リッジに偏析
した金属元素を除去することにより、簡便に形成された高品質な結晶性半導体膜を有する
薄膜トランジスタを用いることができる。その結果、画像再生装置の低コスト化及び高品
質化を図ることができる。
図７(Ｆ)はゴーグル型ディスプレイであり、本体２５０１、表示部２５０２、アーム部２
５０３を含む。表示部２５０２は、発光素子、又は液晶素子を有する。表示部２５０２に
、リッジに偏析した金属元素を除去することにより、簡便に形成された高品質な結晶性半
導体膜を有する薄膜トランジスタを用いることができる。その結果、ゴーグル型ディスプ
レイの低コスト化及び高品質化を図ることができる。
図７(Ｇ)はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接
続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音
声入力部２６０８、操作キー２６０９等を含む。表示部２６０２は、発光素子、又は液晶
素子を有する。表示部２６０２に、リッジに偏析した金属元素を除去することにより、簡
便に形成された高品質な結晶性半導体膜を有する薄膜トランジスタを用いることができる
。その結果、ビデオカメラの低コスト化及び高品質化を図ることができる。
図７(Ｈ)は携帯端末のうちの携帯電話機であり、本体２７０１、筐体２７０２、表示部２
７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート
２７０７、アンテナ２７０８等を含む。表示部２７０３は、発光素子、又は液晶素子を有
する。表示部２７０３に、リッジに偏析した金属元素を除去することにより、簡便に形成
された高品質な結晶性半導体膜を有する薄膜トランジスタを用いることができる。その結
果、携帯電話機の低コスト化及び高品質化を図ることができる。
上記の電子機器において、本発明により作製された薄膜トランジスタを有する電子機器を
作製することができる。その結果、電子機器のの低コスト化及び高品質化を図ることがで
きる。
本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
本実施例では、整列されたリッジが形成される原理について図６を用いて説明する。
図６（Ａ）にはパルスレーザ光を照射する前の珪素膜を示す。
図６（Ｂ）に示すように、パルスレーザが1ショット照射された時点でリッジが形成され
、成長した結晶粒が最後にぶつかる位置にリッジが形成される。このとき例えば、結晶化
を促進する金属元素を形成して加熱を行った珪素膜の場合、加熱処理の時点でできた核か
ら成長した結晶粒が最後にぶつかる位置にリッジが形成される。また、金属元素を用いた
加熱処理を行わない場合、ランダムな位置にリッジが形成される。
図６（Ｃ）に示すように、パルスレーザの２ショット目では、珪素膜の表面にリッジによ
る凹凸ができたことによってレーザ照射時の散乱光、又は反射光（合わせて乱反射光）が
増加し、入射光と、乱反射光とは干渉する。
そして図６（Ｄ）に示すように、パルスレーザの３ショット目以降をみると、干渉によっ
てレーザが強めあった場所は温度が高いため最後に結晶化する。そのため、強めあった場
所には新たなリッジが形成される。それ以降レーザを照射すると、そのリッジが新たな散
乱源となり、また別の場所で干渉が生じる。
全てのリッジにおいて、このような干渉は起こっていると考えられ、リッジの数は増加し
ていく。しかし、高さの高いリッジの散乱強度の方が大きくなるため、パルスレーザの波
長（例えば、エキシマレーザ（具体的にはＸｅＣｌエキシマレーザ）なら約０．３μm）
の距離の中に2つのリッジがある場合は、高いリッジの方がショット数と共に成長して行
き、高さの低いリッジの方は、溶融時になくなってしまう。
そのため、初めはランダムに並んでいるリッジであっても、パルスレーザのショット数が
増えるにつれ、高いリッジが規則的に整列して残る。またさらに、ある程度までリッジが
整列してくると、温度分布がより顕著になり、リッジの整列が促進される。
以上のように、整列されたリッジが形成されると考えられる。
本実施例では、ニッケルシリサイドがリッジに偏析された状態を測定した結果を示す。
図８には、パルスレーザ照射により結晶化された珪素膜（結晶性珪素膜）のリッジ部分の
断面透過電子像（ＴＥＭ写真）を示す。ポイント１〜３はリッジ領域、ポイント４、５は
リッジが形成されていない領域（平坦領域）の点である。
図９（Ａ）〜（Ｃ）及び図１０（Ａ）（Ｂ）では、ポイント１〜５におけるＥＤＸ測定を
行った結果を示す。
図９（Ａ）〜（Ｃ）から、ポイント１〜３ではＮｉが存在していることがわかる。また図
１０（Ａ）（Ｂ）から、ポイント４、５ではＮｉが存在していないことを示している。

Claims (9)

  1. 非晶質半導体膜に結晶化を促進する金属元素を添加し、
    前記非晶質半導体膜を加熱することにより結晶性半導体膜を形成し、
    前記結晶性半導体膜にパルスレーザ光を照射することにより前記結晶性半導体膜表面にリッジを形成し、
    前記リッジを除去し、
    不活性ガス雰囲気中で、前記リッジが除去されて凹部が形成された結晶性半導体膜にレーザ光を照射して平坦化することを特徴とする半導体装置の作製方法。
  2. 非晶質半導体膜に結晶化を促進する金属元素を添加し、
    前記非晶質半導体膜を加熱することにより結晶性半導体膜を形成し、
    前記結晶性半導体膜にパルスレーザ光を照射することにより前記結晶性半導体膜表面にリッジを形成し、
    前記リッジを除去し、
    不活性ガス雰囲気中で、前記リッジが除去されて凹部が形成された結晶性半導体膜にレーザ光を照射して平坦化する半導体装置の作製方法であって、
    前記リッジは前記パルスレーザ光の発振波長と同程度の間隔で複数形成され、且つ整列し、
    前記複数のリッジ間に整列した結晶粒が設けられ、
    前記平坦化の処理によっても前記結晶粒の整列は保持されていることを特徴とする半導体装置の作製方法。
  3. 請求項２において、
    前記整列した結晶粒をチャネル形成領域が複数有するように、前記平坦化された結晶性半導体膜をパターニングすることを特徴とする半導体装置の作製方法。
  4. 請求項２において、
    前記整列した結晶粒をチャネル形成領域が複数有し、且つ前記整列した結晶粒の方向と、前記チャネル形成領域の電流の流れる方向とを合わせるように、前記平坦化された結晶性半導体膜をパターニングすることを特徴とする半導体装置の作製方法。
  5. 請求項１又は２において、
    前記平坦化された結晶性半導体膜をパターニングして、容量素子を形成することを特徴とする半導体装置の作製方法。
  6. 請求項１乃至５のいずれか一において、
    前記不活性ガス雰囲気中で、前記結晶性半導体膜の一領域に前記レーザ光を１ショットのみ照射して平坦化することを特徴とする半導体装置の作製方法。
  7. 請求項１乃至６のいずれか一において、
    前記結晶化を促進する金属元素は、Ｎｉであることを特徴とする半導体装置の作製方法。
  8. 請求項１乃至７のいずれか一において、
    前記非晶質半導体膜は珪素を主成分とする珪素膜であることを特徴とする半導体装置の作製方法。
  9. 請求項１乃至８のいずれか一において、
    前記リッジにはニッケルシリサイドが偏析していることを特徴とする半導体装置の作製方法。
JP2010245181A 2003-06-30 2010-11-01 半導体装置の作製方法 Expired - Fee Related JP5298098B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010245181A JP5298098B2 (ja) 2003-06-30 2010-11-01 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003189025 2003-06-30
JP2003189025 2003-06-30
JP2010245181A JP5298098B2 (ja) 2003-06-30 2010-11-01 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004188102A Division JP4741204B2 (ja) 2003-06-30 2004-06-25 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2011023755A true JP2011023755A (ja) 2011-02-03
JP5298098B2 JP5298098B2 (ja) 2013-09-25

Family

ID=33535541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010245181A Expired - Fee Related JP5298098B2 (ja) 2003-06-30 2010-11-01 半導体装置の作製方法

Country Status (2)

Country Link
US (1) US7348222B2 (ja)
JP (1) JP5298098B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7358165B2 (en) * 2003-07-31 2008-04-15 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing semiconductor device
US7247527B2 (en) * 2003-07-31 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and laser irradiation apparatus
EP1739728A4 (en) * 2004-04-13 2011-06-22 Riber METHOD FOR THREE-DIMENSIONAL MICRO-PRODUCTION AND HIGH-DENSITY THREE-DIMENSIONAL FINE STRUCTURE
KR100864884B1 (ko) * 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
KR100843386B1 (ko) * 2007-04-12 2008-07-03 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 제조방법
JP2009260315A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP5654206B2 (ja) 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
US20100253902A1 (en) 2009-04-07 2010-10-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
JP5713603B2 (ja) * 2009-09-02 2015-05-07 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP2014063897A (ja) 2012-09-21 2014-04-10 Toshiba Corp 半導体装置の製造方法、アニール装置及びアニール方法
JP2014120695A (ja) * 2012-12-19 2014-06-30 Rohm Co Ltd 半導体発光素子
CN103337497A (zh) * 2013-06-28 2013-10-02 北京京东方光电科技有限公司 一种阵列基板及其制造方法、显示装置
US20150020863A1 (en) * 2013-07-22 2015-01-22 International Business Machines Corporation Segmented thin film solar cells
TWI646222B (zh) * 2018-04-25 2019-01-01 達興材料股份有限公司 用於蝕刻一含銅或銅合金層及含鉬或鉬合金層的多層薄膜之蝕刻液組成物及利用此蝕刻液組成物之蝕刻方法以及利用該蝕刻方法以製造顯示裝置或含igzo半導體的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003173968A (ja) * 2001-03-29 2003-06-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
TW241377B (ja) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
TW264575B (ja) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3562590B2 (ja) 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5612250A (en) * 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP3221473B2 (ja) * 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW403993B (en) * 1994-08-29 2000-09-01 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
US6242289B1 (en) * 1995-09-08 2001-06-05 Semiconductor Energy Laboratories Co., Ltd. Method for producing semiconductor device
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3942651B2 (ja) * 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3535241B2 (ja) * 1994-11-18 2004-06-07 株式会社半導体エネルギー研究所 半導体デバイス及びその作製方法
US5756364A (en) * 1994-11-29 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Laser processing method of semiconductor device using a catalyst
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
US6190949B1 (en) * 1996-05-22 2001-02-20 Sony Corporation Silicon thin film, group of silicon single crystal grains and formation process thereof, and semiconductor device, flash memory cell and fabrication process thereof
JP4026191B2 (ja) 1996-05-22 2007-12-26 ソニー株式会社 シリコン単結晶粒子群の形成方法及びフラッシュメモリセルの製造方法
JP4761616B2 (ja) 1999-11-26 2011-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
JP4421104B2 (ja) 2000-12-28 2010-02-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6770518B2 (en) * 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP4267266B2 (ja) * 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
SG143981A1 (en) * 2001-08-31 2008-07-29 Semiconductor Energy Lab Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device
JP4024508B2 (ja) * 2001-10-09 2007-12-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003163221A (ja) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7358165B2 (en) * 2003-07-31 2008-04-15 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing semiconductor device
US7247527B2 (en) * 2003-07-31 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and laser irradiation apparatus
KR20070004551A (ko) * 2003-11-18 2007-01-09 쓰리엠 이노베이티브 프로퍼티즈 컴파니 색필터를 포함하는 전자발광소자의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003173968A (ja) * 2001-03-29 2003-06-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
US7348222B2 (en) 2008-03-25
JP5298098B2 (ja) 2013-09-25
US20040266147A1 (en) 2004-12-30

Similar Documents

Publication Publication Date Title
JP5298098B2 (ja) 半導体装置の作製方法
US7247527B2 (en) Method for manufacturing semiconductor device, and laser irradiation apparatus
US20230165065A1 (en) Display device, electronic apparatus, and method of fabricating the display device
US7358165B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP3980466B2 (ja) レーザー装置及びレーザー照射方法
JP2023029959A (ja) 表示装置
JP5201937B2 (ja) パターン形成方法、及び薄膜トランジスタの作製方法
US8222636B2 (en) Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
JP5354940B2 (ja) 半導体装置の作製方法
US7737442B2 (en) Semiconductor device
US20080105875A1 (en) Method For Forming Pattern, Thin Film Transistor, Display Device And Method For Manufacturing The Same, And Television Device
US20020119585A1 (en) Method for manufacturing a semiconductor device
JP2004158720A6 (ja) レーザー装置及びレーザー照射方法
JP2011101022A (ja) 半導体装置の作製方法
JP2003017411A (ja) レーザ照射装置、並びに半導体装置の作製方法
JP4578877B2 (ja) 半導体装置及びその作製方法
JP2004296729A (ja) 半導体装置の作製方法
US7507617B2 (en) Method for manufacturing semiconductor device
JP4602023B2 (ja) 半導体装置の作製方法
JP4860055B2 (ja) 半導体装置の作製方法
JP4741204B2 (ja) 半導体装置の作製方法
JP4614712B2 (ja) 半導体装置の作製方法
JP4624023B2 (ja) 半導体装置、及びその作製方法
JP4387090B2 (ja) 半導体装置の作製方法
JP4554286B2 (ja) 薄膜トランジスタの作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130617

R150 Certificate of patent or registration of utility model

Ref document number: 5298098

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees