JP2011018907A - 視認用窓を有するハンドリングウェハー - Google Patents

視認用窓を有するハンドリングウェハー Download PDF

Info

Publication number
JP2011018907A
JP2011018907A JP2010155684A JP2010155684A JP2011018907A JP 2011018907 A JP2011018907 A JP 2011018907A JP 2010155684 A JP2010155684 A JP 2010155684A JP 2010155684 A JP2010155684 A JP 2010155684A JP 2011018907 A JP2011018907 A JP 2011018907A
Authority
JP
Japan
Prior art keywords
wafer
handling
cavity
alignment
window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010155684A
Other languages
English (en)
Inventor
Jean-Charles Souriau
ジャン−シャルル・スリオ
Stephane Caplet
ステファーヌ・カプレ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of JP2011018907A publication Critical patent/JP2011018907A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68309—Auxiliary support including alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【課題】ハンドリング部材に載置される基板の熱膨張係数と違いすぎる熱膨張係数を有する物質からなるハンドリング部材の使用を避けることができる技術を提供することを目的として、マイクロエレクトロニクス用機能ウェハーのためのハンドリングウェハーを作成する方法を提供する。
【解決手段】本発明に係るハンドリングウェハーは、厚みを貫通する１つ以上の視認用の透明な窓を含んでおり、このハンドリングウェハーを作成する方法は、ａ）ハンドリングウェハーに少なくとも１つの空洞部を形成するステップと、ｂ）位置合わせ表面又は受け取り表面上であって、かつ形成された少なくとも１つの空洞部中に、少なくとも１つの視認用窓を形成するステップと、を含んでいる。
【選択図】図４Ａ

Description

本発明は、ミクロ電子工学の方法又はマイクロシステムの適用に関する。
このような方法においては、位置合わせが、例えば一時的な支持部材（いわゆるハンドリング部材（ｈａｎｄｌｅ））又はケーシングによって遮蔽されてしまうパターンによって行わなければならない場合がある。
このような場合は例えば、半導体物質からなる薄化されたウェハーが３００μｍ未満の厚みで使用される場合に生じる。このようなウェハーはこの薄さによって非常に壊れやすく、既存のマイクロエレクトロニクス装置においては取り扱うことができない。
位置合わせを必要とする典型例の方法は、フォトリソグラフィーである。フォトリソグラフィー用マスクによる位置合わせは、半導体ウェハーに刻まれたパターンによって達成される。ここでもまた、一時的な支持部材（ハンドリング部材）はこれら位置あわせ用目印を遮蔽する。
図１Ａは、その表面４に位置合わせ領域６、６’を含むウェハー２を図示している。
これら領域は、位置合わせ用目印又はパターンを含み、部品、及び／又は例えば別のウェハーのような別の半導体要素の、基板２の表面４に対する所定の位置への位置決めを可能にする。このウェハー２は、ハンドリングウェハー８の上にその前面が載るように移送される（図１Ｂ）。しかし、これによってハンドリングウェハーは位置決め用目印又はパターン６、６’を遮蔽し、望ましい位置決めの達成を妨げる。図１Ｃは、薄化工程後の同じウェハー２を図示しており、目印は常に視認できない。
生じ得る別の場合は図２に図示されているものであり、ケーシング１２が、保護されるべき機能領域（例えば、ＭＥＭＳ、又はＮＥＭＳ、又はＭＯＥＭＳ等）を含むウェハー１０の表面に移送される。
この場合、前述の場合と同様に、位置合わせ領域６、６’はケーシング１２によって遮蔽されて、もはや視認できない状態にある。
今日に至るまで、提供された解決法は透明なハンドリングウェハー８又は透明なケーシング１２の使用を提案している。
しかし、異なる性質のウェハーが高温で組み立てられる場合には、２つのウェハーの熱膨張差によって、室温に戻された際に組立体の変形がもたらされてしまう。これは、透明な物質からなるウェハーを使用する場合である。
図３Ａは、高温における透明なハンドリングウェハー１６のウェハー１８との組立をまさしく図示している。
室温に戻った後の状況が図３Ｂに図示されており、そこには変形が現れている。
この変形は、マイクロエレクトロニクス装置における取り扱いの問題を生じさせる。さらに、変形はフォトリソグラフィーによって得られるパターンの解像度を低下させる。
したがって課題は、ハンドリング部材に載置される基板の熱膨張係数と違いすぎる熱膨張係数を有する物質からなるハンドリング部材の使用を避けることができる、別の技術を提供することである。
本発明は第一に、基板、マイクロエレクトロニクス部品、又はマイクロエレクトロニクス機能ウェハーのためのハンドリングウェハーを作成する方法に関し、このハンドリングウェハーは、厚みを貫通する少なくとも１つの視認用窓を含んでおり、この方法は、
ａ）ハンドリングウェハーに少なくとも１つの空洞部を形成するステップと、
ｂ）位置合わせ表面又は受け取り表面上に、若しくはこの表面に面するこの空洞中に少なくとも１つの視認用窓を形成するステップと、
を含んでいる。
「機能ウェハー」は、微小寸法を有する部品を含む例えばウェハーのような、いずれかのマイクロエレクトロニック構造を意味している。
さらに、「視認用窓」は、位置合わせ領域における目印を認識させるように、殆どの場合に可視領域において使用される波長に対して透明である物質からなるいずれかの要素として理解される。この物質は、例えば空気又は液体、さらには固体とすることができる。結局、位置合わせ領域は１つ以上の位置合わせ用目印を含むことができる。
ウェハーの平面における空洞部の区画は任意の区画とすることができ、空洞部は円形状又は多角形状の区画を有することができる。
この区画は、数平方ミリメータ〜数平方センチメータ、例えば５ｍｍ２〜１０ｃｍ２とすることができる表面領域を有することができる。
空洞部のそれぞれは、ハンドリングウェハーの第１の面に孔（ａｐｅｒｔｕｒｅ）を有し、この孔を通じて透明な窓の材料が導入され、空洞部の底部は閉じられているとともに好ましくは平坦であるか、又は好ましくは平坦であり、かつハンドリングウェハーの第２の面に一致するとともに、第１の面に実質的に平行な表面上にある。したがってそこには、空洞部それぞれに配置することができる窓若しくはその物質との位置合わせ表面がある。
１つの実施形態においては、貫通空洞部がステップａ）の間であってステップｂ）の前に形成され、ハンドリングウェハーが支持基板と組み立てられ、この基板がステップｂ）の後に除去される。この支持基板は次いで位置合わせ若しくは受け入れ表面、又はこの位置合わせ若しくは受け入れ表面に平行な表面を提供する。ウェハーと支持基板とは両面接着結合剤の手段によって組み立てることができ、この場合、位置合わせ若しくは受け入れ表面を形成するのは接着結合剤層である。
支持基板はステップｂ）の後に、ハンドリングウェハーのせん断方向の動きと支持基板のせん断方向の動きとによって除去することができる。この目的のために、熱可溶性ポリマータイプの接着結合剤が好都合に使用される。
代替的に、非貫通空洞部をステップａ）の間に形成することができる。したがって位置合わせ若しくは受け入れ表面を形成するのは空洞部の底面である。この場合、ウェハーの厚み部分はステップｂ）の後に除去されて、少なくとも１つの空洞部は薄化されたウェハーにおける貫通空洞部となる。
ステップｂ）の間に、透明若しくは視認用の液体物質をこの空洞部の中に挿入することができ、この物質は次いで固化される。
代替的に、ステップｂ）の間に、固体物質からなる少なくとも１つの透明窓部若しくは視認用窓部がこの空洞部の深さの全体又は一部分に挿入される。
また、本発明はマイクエレクトロニクス用基板又はマイクロエレクトロニクス用機能ウェハーのためのハンドリングウェハーに関し、このハンドリングウェハーは、少なくとも１つの透明窓部若しくは視認用窓部及び／又はこのハンドリングウェハーの厚みを貫通する空洞部を含んでいる。
本発明による方法又は装置においては、
‐窓部は、ほう珪酸ガラス、ソドカルシックガラス、溶融ガラス、フューズドシリカ、シリコーン、又はポリマー物質から形成することができ、及び／又は、
‐ウェハーは、半導体物質、又はセラミック若しくはポリマー物質とすることができる。
また本発明は、少なくとも１つのアラインメント用マーク若しくは領域を含むウェハー、又は機能ウェハーを処理する若しくはハンドリングするための方法に関し、この方法は、このウェハーの、本発明に係る若しくは本発明による方法によって得られるハンドリングウェハーとのアセンブリーを含み、ハンドリングウェハーの窓部によって、ハンドリングウェハーを貫通する少なくとも１つのアラインメントマークの全て又は一部を視認することができ、したがって、前記ウェハー又は機能ウェハーの処理を可能にする。この処理は例えば少なくとも薄化及び／又は別のウェハーとのアセンブリーを含むことができる。機能ウェハーを処理した後、ハンドリングウェハーは除去されるか又はそのまま残される。ハンドリングウェハーがそのまま残された場合には、このハンドリングウェハーは次いでケーシングの役目を果たす。
ウェハーは、少なくとも１つの部品、例えばＭＥＭＳ、ＮＥＭＳ、又はＭＯＥＭＳタイプをさらに含むことができる。
従来技術による方法を示す図である。 従来技術による方法を示す図である。 従来技術による方法を示す図である。 ＭＥＭＳを支持する基板によるケーシングのアセンブリーを示す図である。 ＴＥＣ（熱膨張係数）の差による問題を示す図である。 ＴＥＣの差による問題を示す図である。 本発明による基板のアセンブリー及びハンドリングウェハーのアセンブリーを示す図である。 本発明による基板のアセンブリー及びハンドリングウェハーのアセンブリーを示す図である。 本発明による基板のアセンブリー及びハンドリングウェハーのアセンブリーを示す図である。 本発明による基板のアセンブリー及びハンドリングウェハーのアセンブリーを示す図である。 本発明によるハンドリングウェハーを作成する第１の方法を示す図である。 本発明によるハンドリングウェハーを作成する第１の方法を示す図である。 本発明によるハンドリングウェハーを作成する第１の方法を示す図である。 本発明によるハンドリングウェハーを作成する第１の方法を示す図である。 本発明によるハンドリングウェハーを作成する第１の方法を示す図である。 本発明によるハンドリングウェハーを作成する第１の方法を示す図である。 本発明によるハンドリングウェハーを作成する第１の方法を示す図である。 本発明によるハンドリングウェハーを作成する第２の方法を示す図である。 本発明によるハンドリングウェハーを作成する第２の方法を示す図である。 本発明によるハンドリングウェハーを作成する第２の方法を示す図である。 本発明によるハンドリングウェハーを作成する第２の方法を示す図である。 本発明によるハンドリングウェハーを作成する第３の方法を示す図である。 本発明によるハンドリングウェハーを作成する第３の方法を示す図である。 本発明によるハンドリングウェハーを作成する第３の方法を示す図である。 本発明によるハンドリングウェハーを作成する第３の方法を示す図である。 本発明によるハンドリングウェハーを作成する第３の方法を示す図である。 本発明によるハンドリングウェハーを作成する第３の方法を示す図である。 本発明によるハンドリング装置の平面図である。
本発明によるハンドリングウェハー２０’の第１の例示的な使用が図４Ａ〜４Ｄに図示されている。
ウェハー２は、図１Ａにおけるアラインメントマークと同様のアラインメントマーク６，６’をその表面４に含んでいる。このウェハーは、その表面を通じて、いわゆるハンドリングウェハーと称されるウェハー２０に接続されているが、ウェハー２０には窓部２２，２４が設けられており、この窓部によってアラインメントパターン６，６’の視認が可能とされている。
図４Ｂは代替例を図示しており、この図において基板は図２に図示したタイプであり、この基板の表面はアラインメントマーク６，６’だけでなく、例えばＭＥＭＳ、ＮＥＭＳ、ＭＯＥＭＳなどの構成部品をも組み込んでいる。このウェハーは、その表面を通じて、いわゆるハンドリングウェハーと称されるウェハー２０’に接続されており、この場合もまたウェハー２０’には窓部２２，２４が設けられており、この窓部によってアラインメントパターン６，６’の視認が可能とされている。
図４Ａの場合には、ウェハー２は次いで薄化することができ、次いで図４Ｃの構造を形成するように背面２’を処理される。同じ結果を図４Ｂのウェハー１０によって得ることができる。ウェハー２の別の処理を、代替的に又は薄化と組み合わせて、例えば図４Ｂの基板のような別の基板１００にアセンブリーすることによって行うことができる。
図４Ａ〜４Ｃにおいては、窓部と、窓部が形成されるウェハーに形成された穴部２１，２３の端部との間の空隙は、コーティング２２’、２４’によって充填される。
図４Ｄにおいて検討される代替例においては、窓部の導入又は形成、特にこれら穴における固体の窓部は除外されている。
本発明によるハンドリングウェハーのいくつかの例示的な実施形態が、以下に記載される。これら全ての例の最初に、例えばシリコン又はＡｓＧａのような別の半導体物質、又はセラミック又はポリマーからなる当初のウェハー２０（図５Ａ，６Ａ，７Ａ）が検討される。よって、窓部が一体化されるウェハーは、処理されるウェハー（又はさらなる機能ウェハー）の熱膨張係数（ＴＥＣ）と同等の又はそれに近い熱膨張係数を有し、処理されるウェハーは次いで窓を設けられたウェハー上に移動される。通常は、処理されるウェハーは例えばシリコンのような半導体物質からなる。
ハンドリングウェハーの形成が可能であるウェハーは、ｘｙ平面に拡がりを有している。このｘｙ平面に垂直な方向ｚに沿って測定された厚みＩは小さく、例えば数百マイクロメータ〜数ミリメータ、例えば１００μｍ〜１ｍｍ又は５ｍｍである。
空洞部２１，２３，４１，４３，６１，６３がエッチングによってウェハー２０に形成される（図５Ｂ，６Ｂ，７Ｂ）。このエッチングに使用することができる技術の中には、レーザー技術又は超音波機械加工によるもの、又は研磨（ｓａｎｄｉｎｇ）によるもの、又はプラズマ技術若しくは化学的技術（とりわけＫＯＨ、ＴＭＡＨ、又はフッ化キセノンによるエッチング）によるものが挙げられる。
多岐に亘る所与の例においては、窓部は例えば固体又は固体化された物質、例えばホウ珪酸ガラス、ソドカルシックガラス、可溶ガラス、フューズドシリカ、シリコーン、又はエポキシからなっていても良い。
第１の例が図５Ａ〜５Ｆに関連して記載される。
上述のように、空洞部２１、２３はハンドリングウェハー２０にエッチングによって形成されている（図５Ｂ）。得られた空洞部部２１、２３は貫通していて、したがって実際のウェハーの厚みＥと同一の厚みを有している。
空洞部を設けられたこのウェハーは、接着剤層３２を設けられた平らな表面を有する支持部材３０上に一時的に移動される（図５Ｃ）。この接着剤層は例えば熱可溶タイプであって、その接着力は加熱によって抑制される。
空洞部それぞれは、当初はハンドリングウェハーの第１の主面２０１にアパーチャー２１’、２３’を含んでおり、このアパーチャー２１’、２３’を通じて透明な窓部の材料が次いで導入される。支持ウェハー３０上への移送によって、空洞部それぞれの第２のアパーチャー２１”、 ２３”が閉じられる。したがって、空洞部の底は、ハンドリングウェハー２０の第２面２０２に位置合わせされた、第１面２０１にほぼ平行な平面上にある。
例えばガラス、石英、又はポリマーの透明な窓部は、次いで空洞部部２１、２３の中に配置されるか又は導入することができる（図５Ｄ）。支持部材３０又は支持部材３０の接着層の支持部材上に存在しているのとは反対側の面は、窓部を、ウェハー２０のｘｙ平面に垂直な垂直方向ｚにある空洞部の中に適切に位置付けするための平坦な受け入れ面若しくは位置合わせ面を提供している。しかし、窓部は空洞部部を充填することなく、特に、この受け入れ面に対して後退させることができる。
次いで、窓部をこれら空洞部部中にシールする。シール材は図５Ｅにおいて参照符号３１’、 ３３’によって示されている。
次いで、接着剤層を取り除くことによって支持部材３０（図５Ｆ）を除去することができ、ウェハーの第２面２０２を解放する。窓部３１、３３は次いで、２つの面２０１、２０２それぞれに露出される。
また、得られたウェハー２０’の表面及び背面の研磨を行い、光学的特性を持たせることができる。
窓部３１、３３を有するウェハー２０’は次いで、既知の技術、例えば樹脂３５の手段によるウェハーボンディングのタイプ、共晶タイプの溶融材料、又は陽極シーリングによって別のウェハー４０上に移送することができる。このウェハー４０は、それぞれ図１Ａ及び２に関して上述された、既に説明したようにアラインメントパターン又はマークを含むウェハー２又はウェハー１０のタイプとすることができる。表面に配置されたこれらパターン又はマークは、ハンドリングウェハーの窓部を通して視認することができ、よって背面の位置合わせを可能とするように使用される。
別の典型的な実施形態が図６Ａ〜６Ｄに図示されている。
当初のウェハー２０（図６Ａ）においては、空洞部４１、４３もまたこのウェハーにエッチングすることによって形成される。上述の実施形態とは異なり、得られた空洞部部４１、４３はここでは貫通しておらず、したがって実際のウェハーの厚みＥよりも小さい深さｅを有している。
次いで、透明な物質５１、５３によってこれら空洞部を充填するが、前述の例における窓部３１、３３は固体状態で空洞部部２１、２３に導入されていたのに対し、この場合には透明な物質は液体又はペーストタイプである。ここでは例えば溶融ガラス又は溶融シリカ又はＵＶポリマー若しくは熱ポリマーを選択することができる。この物質は次いで、固化を可能とする温度条件下に置いて固化される。
空洞部のそれぞれは、ハンドリングウェハー２０の第１主面２０１にアパーチャー４１’、４３ ’を含み、これらアパーチャー４１’、４３ ’を通じて透明な窓部の材料が導入される。空洞部４１、４３それぞれのエッチングされていない底部４１”、 ４３”は、窓部それぞれの材料を、ウェハー２０のｘｙ平面に平行な平面内の、ウェハー２０のｘｙ平面に垂直な垂直方向ｚに沿って、対応する空洞部部中に適切に配置するための平坦な面を形成する。
次いで、ウェハーの薄化が少なくとも空洞部それぞれの底部４１”、 ４３”まで行われて、ウェハーの２つの主面２０１、２０２のそれぞれ上に露出させ、よって透明な窓部を生成する。ここでは透明な物質は固体である。これによって、ウェハーと空洞部４１、４３との間の厚みの違いはほぼ無くなる。薄化されたウェハーの表面及び背面の研磨をさらに行うことができ、よって光学的特性を得ることができる。
この実施形態は、前述の実施形態のウェハー３０のようなバックアップ（又は支持用）ウェハーの使用を必要としない。ハンドリングウェハーの第２面における窓部の位置合わせは、空洞部それぞれの底部４１”、４３”によって好都合に達成される。この実施形態によれば、当初は液体である物質を使用することが特に可能となる。
別の例示の実施形態は、図７Ａ〜７Ｆに示されている。
ここでもまた、当初のウェハー２０から始まり、空洞部６１、６３がこのウェハーにエッチングによって形成される。前述の実施形態とは異なり、得られた空洞部６１、６３はここでも貫通しており、したがって実際のウェハーの厚みＥと同じ深さｅを有している。
空洞部を有するこのウェハーは、接着剤３２’（図７Ｃ）を有する支持ウェハー上に移送されて、平坦な位置合わせ表面又は受け入れ表面を形成する。例えば接着剤は熱可溶タイプであり、その接着力は加熱によって抑制することができ、例えば一時的なウェハー接着ボンディング用にＢｒｅｅｗｅｒ Ｓｃｉｅｎｃｅによって開発されたタイプとすることができる。
支持ウェハーに垂直な軸ｚに沿って窓部を位置合わせするか又は位置決めするための、この支持ウェハー３０及び／又は接着剤３２’の役割は、図５Ａ〜５Ｇに関連して上述された実施形態の場合と同じである。
次いで、例えばエポキシ又はシリコーンのタイプの透明なポリマーのような液体状態の透明な物質７１、７３によってこれら空洞部が充填される。この物質は次いで、この物質を固化する温度条件下に置いて固化される。
次いで、層３２’の高温でのせん断によって、支持ウェハー３０を取り除くことができる（図７Ｅ）。
また、こうして得られたウェハー２０’の表面及び背面の洗浄及び／又は研磨を行って、光学的特性を有させることが可能である。
いずれの実施形態を選択しても、窓部はいずれのタイプの位置合わせ装置、その他の用途専用の装置、又は特定の装置の部分によって視認することができるように十分に広くすることができる。例えば、窓部は、基板２０の表面に平行な方向に沿って測定された場合に、数十マイクロメータ〜数百マイクロメータ若しくは数ミリメータ、例えば１００μｍ〜３ｍｍ若しくは５ｍｍの幅又は最大サイズを有する。
有利には、本発明によるハンドリングウェハーの窓部は研磨された表面を有し、分解能を悪化させることが無い。
本発明によるハンドリング基板の視認用窓部は、視認用スペクトルの範囲における照射に対する透明度を有し、このスペクトルは少なくとも可視スペクトル（可視光の範囲にある高感度カメラを含むフォトリソグラフィーの殆どの装置部分）の一部、又は例えば、４００ｎｍ、４５０ｎｍ、又は５００ｎｍ〜６００ｎｍ、７００ｎｍ、又は７５０ｎｍを含む。透明な窓部の物質は例えばガラス又はポリマーとすることができる。
本発明は、上述した実施形態の例えば少なくとも１つのような視認用装置若しくは画像化装置を有するか、又は少なくとも１つのスペクトル範囲に敏感なカメラを有する、例えば上述に開示されたような少なくとも１つの基板又はウェハーを備える、特にフォトリソグラフィー用の装置にさらに関しており、基板又はウェハーの窓部のうちの少なくとも１つは少なくとも部分的に透明とされている。
２・・・機能ウェハー
６、６’・・・アラインメント用領域
１４・・・部品
２０’・・・ハンドリングウェハー
２１、３１、４１、４３、６１、６３・・・空洞部
２１、２３、６３・・・貫通空洞部
３１、３３、５１、５３、６１、６３・・・窓部
３１、３３、５１、５３、７１、７３・・・視認用窓部
３２、４１”、４３”、３２’・・・位置合わせ又は受け取り表面
３０・・・支持基板
３２、３２’・・・両面接着結合剤
５１、５３、７１、７３・・・視認用物質

Claims (15)

  1. マイクロエレクトロニクス部品のためのハンドリングウェハーを作成する方法であって、
    前記ハンドリングウェハーが、該ハンドリングウェハーの厚みを通して視認するための、固体物質又は固化された物質からなる少なくとも１つの窓部（３１、３３、５１、５３、６１、６３）を含む方法において、
    ａ）前記ハンドリングウェハーに少なくとも１つの空洞部（２１、３１、４１、４３、６１、６３）を形成するステップと、
    ｂ）この空洞部中であって、かつ位置合わせ又は受け取り表面（３２、４１”、４３”、３２’）上に、少なくとも１つの視認用窓（３１、３３、５１、５３、７１、７３）を形成するステップと、
    を含む方法。
  2. ステップａ）の間に貫通空洞部（２１、２３、６３）が形成され、
    ステップｂ）の前に、前記ハンドリングウェハーが、前記位置合わせ又は受け入れ表面、又は前記位置合わせ又は受け入れ表面に平行な表面を形成する支持基板（３０）と組み立てられることを特徴とする請求項１に記載の方法。
  3. 前記支持基板（３０）はステップ（ｂ）の後に取り除かれることを特徴とする請求項２に記載の方法。
  4. 前記ハンドリングウェハー及び前記支持基板（３０）は、前記位置合わせ又は受け入れ表面を形成する両面接着結合剤（３２、３２’）の手段によって組み立てられることを特徴とする請求項２又は３に記載の方法。
  5. 前記支持基板（３０）は、ステップｂ）の後に、前記ハンドリングウェハーと前記支持基板とのせん断動作によって取り除かれることを特徴とする請求項４に記載の方法。
  6. ステップａ）の間に、前記受け入れ表面を形成する平坦な底（４１”、４３”）を有する非貫通空洞部（４１、４３）が形成され、
    ステップｂ）の後に、ウェハーの厚みの所定の部分が除去されて、前記少なくとも１つの空洞部は薄化されたウェハー（２０’）における貫通空洞部となることを特徴とする請求項１に記載の方法。
  7. ステップｂ）の間に、液体状の視認用物質（５１、５３、７１、７３）が前記空洞部に挿入され、次いで固化されることを特徴とする請求項１〜６のいずれか一項に記載の方法。
  8. ステップｂ）の間に、固体物質の少なくとも１つの視認用窓部（３１、３３）が前記空洞部の全体又は一部分に挿入されることを特徴とする請求項１〜７のいずれか一項に記載の方法。
  9. マイクロエレクトロニクス用機能ウェハーのためのハンドリングウェハー（２０’）であって、
    該ウェハーの厚みを貫通する少なくとも１つの空洞部を含み、該空洞部は固体物質又は固化された物質からなる視認用窓部を含んでいることを特徴とするハンドリングウェハー（２０’）。
  10. 前記窓部はホウ酸ガラス、ソドカルシックガラス、溶融ガラス、溶融シリカ、シリコーン、又はポリマーであることを特徴とする請求項９に記載のウェハー（２０’）。
  11. 前記ウェハーは、半導体物質、セラミック、又はポリマー物質であることを特徴とする請求項９又は１０に記載のウェハー（２０’）。
  12. 少なくとも１つのアラインメント用領域（６、６’）を含む機能ウェハー（２）を処理する方法であって、前記機能ウェハー（２）を請求項９〜１１のいずれか一項に記載のハンドリングウェハー（２０’）と組み立てて、窓部によって前記少なくとも１つのアラインメント用領域の全て又は一部を、前記ハンドリングウェハーを通じて視認し、よって前記機能ウェハーの処理を可能にするステップを含む方法。
  13. 前記機能ウェハー（２）は少なくとも１つの部品（１４）をさらに含んでいることを特徴とする請求項１２に記載の方法。
  14. 前記部品（１４）は、ＭＥＭＳ、ＮＥＭＳ、又はＭＯＥＭＳであることを特徴とする請求項１３に記載の方法。
  15. 前記機能ウェハーの処理の後、前記ハンドリングウェハーが取り除かれることを特徴とする請求項１２〜１４のいずれか一項に記載の方法。
JP2010155684A 2009-07-09 2010-07-08 視認用窓を有するハンドリングウェハー Pending JP2011018907A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0954779A FR2947948B1 (fr) 2009-07-09 2009-07-09 Plaquette poignee presentant des fenetres de visualisation

Publications (1)

Publication Number Publication Date
JP2011018907A true JP2011018907A (ja) 2011-01-27

Family

ID=41395925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010155684A Pending JP2011018907A (ja) 2009-07-09 2010-07-08 視認用窓を有するハンドリングウェハー

Country Status (4)

Country Link
US (1) US8288841B2 (ja)
EP (1) EP2273548B1 (ja)
JP (1) JP2011018907A (ja)
FR (1) FR2947948B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824787B (zh) * 2012-11-16 2016-09-07 中国科学院上海微系统与信息技术研究所 基于粘接剂的晶圆键合方法
US9385089B2 (en) * 2013-01-30 2016-07-05 Seagate Technology Llc Alignment mark recovery with reduced topography
US9343089B2 (en) 2013-03-08 2016-05-17 Seagate Technology Llc Nanoimprint lithography for thin film heads
FR3030880B1 (fr) * 2014-12-19 2018-05-11 Commissariat Energie Atomique Procede de transformation d'un dispositif electronique
CN111081629B (zh) * 2019-11-04 2022-08-16 宁波华彰企业管理合伙企业(有限合伙) 带空腔soi晶圆的对准标记制作方法和空腔位置确定方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322980A (en) 1979-11-08 1982-04-06 Hitachi, Ltd. Semiconductor pressure sensor having plural pressure sensitive diaphragms and method
DE3572421D1 (en) 1984-02-17 1989-09-21 American Telephone & Telegraph Integrated circuit chip assembly
US6379998B1 (en) 1986-03-12 2002-04-30 Hitachi, Ltd. Semiconductor device and method for fabricating the same
US4958216A (en) 1987-03-23 1990-09-18 Kyocera Corporation Package for housing semiconductor elements
GB2202673B (en) 1987-03-26 1990-11-14 Haroon Ahmed The semi-conductor fabrication
GB2224600B (en) 1988-10-29 1992-03-18 Stc Plc Circuit assembly
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5353195A (en) 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
US5904502A (en) 1997-09-04 1999-05-18 International Business Machines Corporation Multiple 3-dimensional semiconductor device processing method and apparatus
SE515032C2 (sv) 1998-09-09 2001-06-05 Ericsson Telefon Ab L M Elektronikanordning innefattande en komponentbärare samt dylik komponentbärare och en metod för framställning av anordningen
DE19907295C1 (de) 1999-02-22 2001-02-08 Univ Dresden Tech Verfahren zur Montage elektronischer und/oder optischer Bauelemente und Baugruppen auf der Rückseite einseitig bestückter flexibler Leiterplatten
US6982478B2 (en) 1999-03-26 2006-01-03 Oki Electric Industry Co., Ltd. Semiconductor device and method of fabricating the same
US6154366A (en) 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6875671B2 (en) * 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
WO2003085736A1 (en) 2002-04-11 2003-10-16 Koninklijke Philips Electronics N.V. Electronic device and method of manufacturing same
US6998328B2 (en) 2002-11-06 2006-02-14 Irvine Sensors Corp. Method for creating neo-wafers from singulated integrated circuit die and a device made according to the method
CN100390951C (zh) 2003-03-25 2008-05-28 富士通株式会社 电子部件安装基板的制造方法
WO2004112136A1 (en) 2003-06-12 2004-12-23 Koninklijke Philips Electronics N.V. Electronic device
FR2857157B1 (fr) 2003-07-01 2005-09-23 3D Plus Sa Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
TWI272654B (en) * 2003-07-18 2007-02-01 Asia Pacific Microsystems Inc Method for keeping the precision of photolithography alignment after wafer bonding
DE10334576B4 (de) 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
FR2864342B1 (fr) 2003-12-19 2006-03-03 3D Plus Sa Procede d'interconnexion de composants electroniques sans apport de brasure et dispositif electronique obtenu par un tel procede
DE102004010956B9 (de) 2004-03-03 2010-08-05 Infineon Technologies Ag Halbleiterbauteil mit einem dünnen Halbleiterchip und einem steifen Verdrahtungssubstrat sowie Verfahren zur Herstellung und Weiterverarbeitung von dünnen Halbleiterchips
JP4381860B2 (ja) 2004-03-24 2009-12-09 日東電工株式会社 補強半導体ウエハに固定された補強板の分離方法およびその装置
US7406761B2 (en) * 2005-03-21 2008-08-05 Honeywell International Inc. Method of manufacturing vibrating micromechanical structures
TWI271807B (en) 2005-03-29 2007-01-21 Phoenix Prec Technology Corp Chip embedded package structure and fabrication method thereof
JP4577688B2 (ja) * 2005-05-09 2010-11-10 エルピーダメモリ株式会社 半導体チップ選択方法、半導体チップ及び半導体集積回路装置
DE102005024431B4 (de) 2005-05-24 2009-08-06 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterbauteilen unter Verwendung einer Trägerplatte mit doppelseitig klebender Klebstofffolie
US7768113B2 (en) 2005-05-26 2010-08-03 Volkan Ozguz Stackable tier structure comprising prefabricated high density feedthrough
US20070004171A1 (en) * 2005-06-30 2007-01-04 Arana Leonel R Method of supporting microelectronic wafer during backside processing using carrier having radiation absorbing film thereon
US20070080458A1 (en) 2005-10-11 2007-04-12 Tsuyoshi Ogawa Hybrid module and method of manufacturing the same
JP5164362B2 (ja) 2005-11-02 2013-03-21 キヤノン株式会社 半導体内臓基板およびその製造方法
JP2007206399A (ja) * 2006-02-02 2007-08-16 Tokai Rika Co Ltd 照光表示体及び照光表示体の製造方法
US20080142946A1 (en) 2006-12-13 2008-06-19 Advanced Chip Engineering Technology Inc. Wafer level package with good cte performance
FR2917234B1 (fr) 2007-06-07 2009-11-06 Commissariat Energie Atomique Dispositif multi composants integres dans une matrice semi-conductrice.
US8338267B2 (en) * 2007-07-11 2012-12-25 Sematech, Inc. Systems and methods for vertically integrating semiconductor devices
KR100926652B1 (ko) * 2007-11-08 2009-11-16 세크론 주식회사 웨이퍼 정렬 방법 및 플립칩 제조 방법
FR2934082B1 (fr) 2008-07-21 2011-05-27 Commissariat Energie Atomique Dispositif multi composants integres dans une matrice

Also Published As

Publication number Publication date
EP2273548A3 (fr) 2014-04-30
EP2273548A2 (fr) 2011-01-12
FR2947948A1 (fr) 2011-01-14
EP2273548B1 (fr) 2018-10-17
FR2947948B1 (fr) 2012-03-09
US20110006400A1 (en) 2011-01-13
US8288841B2 (en) 2012-10-16

Similar Documents

Publication Publication Date Title
TWI380381B (ja)
JP2005528782A (ja) 基板およびコンポジット要素の接続方法
US6448109B1 (en) Wafer level method of capping multiple MEMS elements
US8981500B2 (en) Method for producing an optical window device for a MEMS device
JP5028486B2 (ja) 半導体装置の製造方法
KR101197502B1 (ko) 중첩 엘리먼트 마이크로 구조물을 집단 생성하는 방법
JP2011018907A (ja) 視認用窓を有するハンドリングウェハー
JP2010529664A (ja) 半導体ダイ内に集積化したマルチコンポーネントデバイス
JP2004523124A (ja) ガラス系材料からなるフラット基板を構造化する方法
TW200910435A (en) Method of wafer-level segmenting capable of protecting contact pad
JP4620939B2 (ja) 複合素子の製造方法
TW201811662A (zh) 用於具有傾斜的光學窗的微機械裝置的製造方法以及相對應的微機械裝置
US20070166958A1 (en) Method of wafer level packaging and cutting
US20240027687A1 (en) Nanoimprinted photonic integrated circuits
CN104249992B (zh) 晶片与晶片之间的对准方法
JP2014022395A (ja) 半導体パッケージ用透明基板および半導体パッケージの製造方法
TWI278045B (en) Method for wafer-level package
Farrens et al. Wafer level packaging: Balancing device requirements and materials properties
JP2009267049A (ja) 光学装置および光学装置の製造方法
US20020069497A1 (en) Securing an optical component onto a micro bench
US10809621B2 (en) Process for the exposure of a region on one face of an electronic device
Liang et al. A wafer-level hermetic encapsulation for MEMS manufacture application
US20070068620A1 (en) System and method for transferring structured material to a substrate
KR20100073748A (ko) 기판 단위 본딩 방법 및 기판 단위 패키지
JP2009295900A (ja) 封止構造の製造方法