JP2011018801A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011018801A
JP2011018801A JP2009162961A JP2009162961A JP2011018801A JP 2011018801 A JP2011018801 A JP 2011018801A JP 2009162961 A JP2009162961 A JP 2009162961A JP 2009162961 A JP2009162961 A JP 2009162961A JP 2011018801 A JP2011018801 A JP 2011018801A
Authority
JP
Japan
Prior art keywords
wiring pattern
plating
substrate
plating lead
common contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009162961A
Other languages
English (en)
Inventor
Norikazu Kadotani
典和 門谷
Sadato Imai
貞人 今井
Mitsusato Ishizaka
光識 石坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Holdings Co Ltd
Citizen Electronics Co Ltd
Original Assignee
Citizen Holdings Co Ltd
Citizen Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Holdings Co Ltd, Citizen Electronics Co Ltd filed Critical Citizen Holdings Co Ltd
Priority to JP2009162961A priority Critical patent/JP2011018801A/ja
Publication of JP2011018801A publication Critical patent/JP2011018801A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Led Device Packages (AREA)

Abstract

【課題】 メッキ処理工程で用いられたメッキリードを基板内の電極や配線パターン部から容易且つ確実に絶縁分離することができる工程を備えた半導体装置の製造方法を提供することである。
【解決手段】 基板12と、該基板12上に形成される配線パターン部17と、この配線パターン部17の一端から延び、先端が前記基板12の外周面に露出するメッキ処理用のメッキリード21とを備えたLEDランプ11において、前記基板12上には、前記配線パターン部17の一端から前記メッキリード21に繋がる共通接点部20が設けられ、該共通接点部20を介して前記メッキリード21からのメッキ処理が終了した後に、前記共通接点部20を絶縁することによって、前記配線パターン部17をメッキリード21から電気的に分離させる。
【選択図】 図1

Description

本発明は、基板に配線パターン部と、この配線パターン部に外部から電気メッキ処理を施すためのメッキリードを備えた半導体装置の製造方法に関するものである。
従来、各種の半導体装置は、基板上にエッチング等によって、複数の銅電線からなる配線パターン部を形成し、発光素子等の回路素子を実装した後に樹脂体で封止するなどして形成される。また、前記基板には、配線パターン部に対して電気メッキ処理を施すためのメッキリードが形成される(特許文献1)。
前記半導体装置を量産する際には、複数の半導体装置が形成可能な大型サイズの集合基板を用い、この集合基板に配線パターン部及びメッキリードを形成し、このメッキリードを介して前記配線パターン部に電気メッキ処理を一括して施す。そして、前記各形成領域内に各種の回路素子を実装及び配線し、集合基板全体を樹脂体で封止した後、前記形成領域に沿ってダイシングすることで個々の半導体装置に分割される。
前記メッキリードが一つ一つの配線パターンごとに対応して複数形成される場合は、ダイシングによる基板の側面にそのまま露出した状態で残るが、外部との電気的な接続を行うことがないので、そのままの状態で放置する場合がある。一方、一つのメッキリードから二以上の配線パターンに分岐して接続されている場合は、メッキ処理が終了した後に分岐部分の基板に孔を開けるなどして絶縁分離している。
特開2002−185022号公報
しかしながら、前記メッキリードの一端を基板面に露出したままの状態にしておくと、この露出した面に他の半導体装置の電極端子やケーブル類が接触した際にショートや誤作動を引き起こす場合がある。
また、半導体装置を構成する基板のベースがアルミニウム等の金属基材で構成されている場合は、ダイシングによってメッキリードを分断する際に分断面にバリや切断屑等が残ることがある。このようなバリや切断屑等が金属基材に接触すると電子部品の動作不良や電子部品そのもの破壊に繋がるおそれがある。
小規模な回路構成の半導体装置の場合は、前記メッキリードをある程度除去することは可能であるが、大規模な回路構成の半導体装置にあっては、容易ではなく、製造工数やコストが多くかかるといった問題がある。
そこで、本発明の目的は、メッキ処理工程で用いられたメッキリードを基板内の電極や配線パターン部から容易且つ確実に絶縁分離することができる工程を備えた半導体装置の製造方法を提供することである。
上記課題を解決するために、本発明の半導体装置の製造方法は、基板と、該基板上に形成される配線パターン部と、この配線パターン部の一端から延び、先端が前記基板の外周面に露出するメッキ処理用のメッキリードとを備えた半導体装置の製造方法において、前記基板上には、前記配線パターン部の一端から前記メッキリードに繋がる共通接点部が設けられ、該共通接点部を介して前記メッキリードからのメッキ処理が終了した後に、前記共通接点部を絶縁することによって、前記配線パターン部をメッキリードから電気的に分離させることを特徴とする。
本発明に係る半導体装置の製造方法によれば、基板上の一部に配線パターン部の一端が導通する共通接点部を設け、この共通接点部から基板の端面に向けてメッキリードが形成されているため、メッキ処理が終了した後に前記共通接点部を絶縁することによって、配線パターン部とメッキリードとを一括して分離することができる。
また、前記基板が金属基材をベースとして構成される場合は、この金属基材のメッキリードが露出する部分を切り欠くことによって、メッキリードを切断する際に発生するバリや切断屑によるショートを有効に防止することができる。
また、前記共通接点部は、ブレードあるいはレーザを用いることで、基板や配線パターンにストレスがかかることがなく、精度よく且つ短時間で分断させることができる。
本発明に係る半導体装置の斜視図である。 上記半導体装置の平面図である。 上記半導体装置の断面図である。 リードメッキが露出する部分を切り欠いた構造の半導体装置の斜視図である。 基板の製造工程を示す斜視図である。 配線パターン部及びメッキリードの製造工程を示す斜視図である。 メッキリードの一部を除去する工程を示す斜視図である。 発光素子の実装工程を示す斜視図(a)及び断面図(b)である。 個々のLEDランプに分断するダイシング工程を示す斜視図である。 完成したLEDランプの平面図である。
以下、添付図面に基づいて本発明に係る半導体装置の製造方法の実施形態を詳細に説明する。本実施形態では、半導体装置として、図1乃至図3に示すような複数の発光素子からなる発光ダイオード(LED)ランプ(以下、LEDランプという)を例にして説明する。
図1乃至図3に示したように、前記LEDランプ11は、基板12と、この基板12上に形成される電極部13及び実装部14とを有して構成されている。前記基板12は、金属基材12aと、この金属基材12aの上に形成される樹脂基材12bとの二層構造となっており、電極部13と実装部14を除いた上面が白色系のレジスト材15で覆われている。前記金属基材12aは、厚みが約0.7mm程度の耐熱性を有するアルミニウム板が用いられる。また、樹脂基材12bは、エポキシ樹脂やBTレジン等の絶縁材料によって形成され、約0.1mm程度の厚みを有して前記金属基材12a上に被覆される。
前記電極部13は、外部との接続用に設けられるもので、基板12の対角線上の角部に対向するように正電極面及び負電極面が露出する。
前記実装部14は、基板12の略中央に円形状に形成される。この実装部14は、発光素子16を複数個実装するための配線パターン部17が形成され、リング状の仕切部材18によって仕切られる。
前記実装部14は、金属基材12aの露出面に複数の発光素子16が配置され、これらの発光素子16の周囲に複数の配線パターン部17が形成され、所定の電極部に繋がっている。また、この実装部14内の一部には、前記複数の配線パターン部17の一端が結合する共通接点部20が設けられる。この共通接点部20からは、基板12の一側面に露出するようにメッキリード21が設けられる。
前記メッキリード21は、前記電極13や配線パターン部17全体を一括して電解あるいは無電解メッキするための連絡端子である。前記電極部13、配線パターン部17及びメッキリード21は、樹脂基材12b上に約18μm程度の厚みに形成された銅箔を所定のマスクパターンを介したエッチングによって形成される。
前記電極部13及び実装部14を除く樹脂基材12b上には、配線パターン部17の保護及び樹脂基材12bへの遮光のための白色系のレジスト材15が被覆形成される。このレジスト材は、約50μm程度の厚みによって形成される。
前記仕切部材18の内部には、実装された発光素子16を覆うようにして透光性の樹脂体19が形成される。この樹脂体19は、前記仕切部材18によって仕切られた内部に樹脂材を充填あるいは塗布して形成される。この樹脂体19は、実装されている発光素子16が完全に覆われるような厚みで、平坦形状あるいは中央部が突出した凸レンズ形状に成形される。
前記メッキリード21は、前記共通接点部20から基板12の最も近い外周面に向けて延びており、先端部が基板12の外周面に露出している。このメッキリード21は、電極部13及び配線パターン部17をメッキ処理するためだけに設けられているものであるため、後述する製造工程の中でメッキ処理が終了した後、前記共通接点部20を中心として導通する部分が絶縁される。
また、図4に示すように、前記メッキリード21の先端部分が基板12の外周面に露出する部分の金属基材12aを円弧状に切り欠いた切欠部27を設けることによって、金属基材12aとメッキリード21とのショートを確実に防止することができる。これは、製造工程の中で前記メッキリード21を基板12ごとダイシングする場合に生じるバリや切断屑の付着によるショートに対しても有効な手段となる。
次に、前記LEDランプ11を量産するための製造方法を図5乃至図10に基づいて説明する。最初に図5に示すように、LEDランプ11を複数平面上に形成するための集合金属基材22aをベースとして集合樹脂基材22bを積層した集合基板22を形成する。この集合基板22には、個々のLEDランプ11に分断するための形成領域23に仕切る分断ライン24が予め設定される(集合基板形成工程)。
前記集合樹脂基材22b上には銅箔膜が全面形成され、図6に示すように、複数の電極部13及び複数の配線パターン部17と、メッキリード21とをエッチングによって形成する。前記配線パターン部17には、図2に示したような共通接点部20が形成される(配線パターン形成工程)。
前記電極部13及び共通接点部20を含む配線パターン部17は、それぞれの形成領域23に対して設けられ、隣接する形成領域の共通接点部20間を結ぶようにしてメッキリード21が形成される。また、前記隣接する形成領域の間を結ぶ各メッキリード21は、集合基板22上を横断する共通リード25によって電気的に接続される(メッキリード形成工程)。
次に、前記共通リード25の一端に電解を所定時間印加して各形成領域の電極部13及び配線パターン部17の全てに対して一括してメッキ処理を施す(メッキ処理工程)。
前記メッキ処理が終了した後、図7に示すように、それぞれの共通接点部20の銅箔膜を切除あるいは切削等によって除去する。なお、前記共通接点部20の銅箔膜のみを除くことでメッキリードから各配線パターン部を絶縁分離させることができるが、前記共通接点部20からメッキリード21全体を除去してもよい。このような切除あるいは切削は、ブレードやドリル等による機械的手段あるいはレーザ照射等による電気的手段のいずれかによって行うことができる(メッキリード分離工程)。
次に、図8(a),(b)に示すように、前記各形成領域23の中央部に位置する実装部14を囲うようにしてリング状の仕切部材18を配置し、この仕切部材18の外周面に白色系のレジスト材15を一様に塗布する。続いて、前記実装部14内の配線パターン部17上に発光素子16を配置した後、集合基板22全体をリフロー工程に移して実装処理を行う。このリフロー工程が終了した後、前記仕切部材18内に透光性の樹脂材を充填硬化させることによって成形された樹脂体19で封止する(実装工程)。
最後に、図9に示すように、前記集合基板22を分断ライン24に沿ってダイシングして、個々の独立した発光ダイオードチップ26に分断する(ダイシング工程)。
上記製造工程を経て形成された発光ダイオードチップ26は、図10に示すように、基板12上にメッキリード21が残っているが、前記共通接点部20がハーフダイシングされて銅箔膜が削られた状態となっているので、実装部14においては外部と電気的に遮断した状態にすることができる。
上記実施形態では、基板上に各配線パターン部を集線する共通接点部20を設け、この共通接点部20を削り取ることによって、メッキリードから分離させたが、各配線パターン部に対応してメッキリードを設けた金属基材をベースとした基板の場合は、前記メッキリードの先端部が露出する部分の金属基材に予め切欠部を形成しておく。これによって、メッキリードがそのまま残っていた場合であっても、基板内の配線パターン部と金属基材とのショートを簡易且つ確実に防止することができる。
以上、説明したように、本発明の半導体装置の製造方法によれば、メッキリードを完全に切除あるいは切削することなく、電子部品が実装されている実装部を基板の外周部から電気的に遮断させることができる。これによって、この半導体装置に収容されている各種の電子部品の機能を長期間に亘って維持することができるとともに、製造工数及びコストの低減化が図られることとなる。
なお、本実施形態では、発光ダイオードを収容する半導体装置の製造方法について説明したが、このような発光ダイオードに限定されず、メッキ処理の必要な電子部品の全てに応用可能である。
11 LEDランプ(半導体装置)
12 基板
12a 金属基材
12b 樹脂基材
13 電極部
14 実装部
15 レジスト材
16 発光素子
17 配線パターン部
18 仕切部材
19 樹脂体
20 共通接点部
21 メッキリード
22 集合基板
22a 集合金属基材
22b 集合樹脂基材
23 形成領域
24 分断ライン
25 共通リード
26 発光ダイオードチップ
27 切欠部

Claims (4)

  1. 基板と、該基板上に形成される配線パターン部と、この配線パターン部の一端から延び、先端が前記基板の外周面に露出するメッキ処理用のメッキリードとを備えた半導体装置の製造方法において、
    前記基板上には、前記配線パターン部の一端から前記メッキリードに繋がる共通接点部が設けられ、該共通接点部を介して前記メッキリードからのメッキ処理が終了した後に、前記共通接点部を絶縁することによって、前記配線パターン部をメッキリードから電気的に分離させることを特徴とする半導体装置の製造方法。
  2. 金属基材の上に樹脂基材を積層した基板と、前記樹脂基材の上に形成される配線パターン部と、この配線パターン部の一端から延び、先端が前記樹脂基材の外周面に露出するメッキ処理用のメッキリードとを備えた半導体装置の製造方法において、
    前記金属基材には、前記メッキリードの先端が露出する部分を中心とした切欠部が形成されるとともに、前記樹脂基材上には、配線パターン部の一端から前記メッキリードに繋がる共通接点部が設けられ、該共通接点部を介して前記メッキリードからのメッキ処理が終了した後に、前記共通接点部を絶縁することによって、前記配線パターン部をメッキリードから電気的に分離させることを特徴とする半導体装置の製造方法。
  3. 半導体装置を形成するための形成領域が複数設けられる集合基板を金属基材及びこの金属基材上に積層される樹脂基材とによって形成する集合基板形成工程と、
    前記集合基板上の各形成領域に複数の配線パターンからなる配線パターン部及び前記複数の配線パターンの一端が導通する共通接点部を形成する配線パターン形成工程と、
    隣接する形成領域における共通接点部同士を繋ぐメッキリード及びこれらのメッキリード間を結ぶ共通リードを形成するメッキリード形成工程と、
    前記共通リードを介して各形成領域の配線パターン部を電気メッキ処理するメッキ処理工程と、
    前記メッキ処理が終了した各形成領域における共通接点部を絶縁することによって、メッキリードを各配線パターン部から分離するメッキリード分離工程と、
    前記各形成領域において実装配線を行った後に、前記形成領域に沿って集合基板をダイシングによって分割するダイシング工程とを備えたことを特徴とする半導体装置の製造方法。
  4. 前記共通接点部は、ブレードによるハーフダイシング又はレーザ照射によって、配線パターンの共通接続部分が絶縁分離される請求項1又は2記載の半導体装置の製造方法。
JP2009162961A 2009-07-09 2009-07-09 半導体装置の製造方法 Pending JP2011018801A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009162961A JP2011018801A (ja) 2009-07-09 2009-07-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009162961A JP2011018801A (ja) 2009-07-09 2009-07-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011018801A true JP2011018801A (ja) 2011-01-27

Family

ID=43596367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009162961A Pending JP2011018801A (ja) 2009-07-09 2009-07-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2011018801A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130022051A (ko) * 2011-08-24 2013-03-06 엘지이노텍 주식회사 발광소자 패키지
JP2013153069A (ja) * 2012-01-25 2013-08-08 Shinko Electric Ind Co Ltd 配線基板、発光装置及び配線基板の製造方法
JP2014011444A (ja) * 2012-07-03 2014-01-20 Mitsubishi Electric Corp プリント配線板及び発光装置
KR20140046906A (ko) * 2012-10-11 2014-04-21 엘지이노텍 주식회사 기판 및 발광소자 패키지
KR20140101935A (ko) * 2013-02-13 2014-08-21 엘지이노텍 주식회사 발광 모듈
JP2015128143A (ja) * 2013-11-29 2015-07-09 日亜化学工業株式会社 発光装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130022051A (ko) * 2011-08-24 2013-03-06 엘지이노텍 주식회사 발광소자 패키지
KR101880454B1 (ko) * 2011-08-24 2018-07-23 엘지이노텍 주식회사 발광소자 패키지
JP2013153069A (ja) * 2012-01-25 2013-08-08 Shinko Electric Ind Co Ltd 配線基板、発光装置及び配線基板の製造方法
JP2014011444A (ja) * 2012-07-03 2014-01-20 Mitsubishi Electric Corp プリント配線板及び発光装置
KR20140046906A (ko) * 2012-10-11 2014-04-21 엘지이노텍 주식회사 기판 및 발광소자 패키지
KR101890875B1 (ko) 2012-10-11 2018-09-28 엘지이노텍 주식회사 기판 및 발광소자 패키지
KR20140101935A (ko) * 2013-02-13 2014-08-21 엘지이노텍 주식회사 발광 모듈
KR102089626B1 (ko) 2013-02-13 2020-03-16 엘지이노텍 주식회사 발광 모듈
JP2015128143A (ja) * 2013-11-29 2015-07-09 日亜化学工業株式会社 発光装置の製造方法

Similar Documents

Publication Publication Date Title
KR101940904B1 (ko) 전자회로 모듈 및 그 제조방법
JP2011018801A (ja) 半導体装置の製造方法
JP2008172125A (ja) チップ型led発光装置及びその製造方法
KR20160010960A (ko) 인쇄회로기판 및 그 제조방법
US9603253B2 (en) Wiring substrate, manufacturing method therefor, and semiconductor package
JP2014060200A (ja) プリント基板及びその製造方法
JP2015185619A (ja) 半導体装置用基板、当該基板の製造方法、半導体装置、及び半導体装置の製造方法
US10217731B2 (en) Method of producing optoelectronic modules and an assembly having a module
US10356911B2 (en) Electronic device module and method of manufacturing the same
JP2007013067A (ja) リフレクタ付き実装基板の製造方法
JP6165722B2 (ja) プリント基板を製造するための方法およびプリント基板用パネル全体
WO2020166512A1 (ja) 半導体装置、および、半導体装置の製造方法
JP6258810B2 (ja) 配線基板の製造方法
TW201410086A (zh) 電路板及其製作方法
JP4326014B2 (ja) 回路基板とその製造方法
JP4554831B2 (ja) 個片基板の製造方法および個片基板並びに集合基板
JP2003017816A (ja) 多数個取り配線基板
JP6892281B2 (ja) 配線基板およびその製造方法
JP6579667B2 (ja) 半導体装置用基板の製造方法、及び半導体装置の製造方法
JP2006261382A (ja) 多層配線板及びその製造方法
JP2022115401A (ja) 配線基板及び配線基板の製造方法
TW202404919A (zh) 發光裝置
JP2007180592A (ja) 電子部品搭載用基板及びその製造方法
JP4996160B2 (ja) 電子部品の製造方法
JP2004319578A (ja) 実装基板の製造方法および回路装置の製造方法