JP2011013775A5 - - Google Patents

Download PDF

Info

Publication number
JP2011013775A5
JP2011013775A5 JP2009155315A JP2009155315A JP2011013775A5 JP 2011013775 A5 JP2011013775 A5 JP 2011013775A5 JP 2009155315 A JP2009155315 A JP 2009155315A JP 2009155315 A JP2009155315 A JP 2009155315A JP 2011013775 A5 JP2011013775 A5 JP 2011013775A5
Authority
JP
Japan
Prior art keywords
processing apparatus
information processing
storage
computing
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009155315A
Other languages
English (en)
Other versions
JP2011013775A (ja
JP5578811B2 (ja
Filing date
Publication date
Priority claimed from JP2009155315A external-priority patent/JP5578811B2/ja
Priority to JP2009155315A priority Critical patent/JP5578811B2/ja
Application filed filed Critical
Priority to KR1020100049419A priority patent/KR101285204B1/ko
Priority to CN2010102190479A priority patent/CN101937419B/zh
Priority to US12/824,035 priority patent/US8745428B2/en
Publication of JP2011013775A publication Critical patent/JP2011013775A/ja
Publication of JP2011013775A5 publication Critical patent/JP2011013775A5/ja
Priority to US14/262,531 priority patent/US9244692B2/en
Publication of JP5578811B2 publication Critical patent/JP5578811B2/ja
Application granted granted Critical
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明に係る情報処理装置は、第１の演算手段と、前記第１の演算手段とは異なる第２の演算手段と、前記第１の演算手段及び前記第２の演算手段に対してクロックを供給する供給手段と、前記第２の演算手段の起動が完了したことに応じて、前記第２の演算手段に対するクロックの供給を停止し、前記第１の演算手段の起動が完了したことに応じて、前記第２の演算手段に対するクロックの供給を再開する制御手段と、を有することを特徴とする。

Claims (16)

  1. 第１の演算手段と、
    前記第１の演算手段とは異なる第２の演算手段と、
    前記第１の演算手段及び前記第２の演算手段に対してクロックを供給する供給手段と、
    前記第２の演算手段の起動が完了したことに応じて、前記第２の演算手段に対するクロックの供給を停止し、前記第１の演算手段の起動が完了したことに応じて、前記第２の演算手段に対するクロックの供給を再開する制御手段と、を有することを特徴とする情報処理装置。
  2. 前記第１の演算手段は、ＣＰＵであることを特徴とする請求項１に記載の情報処理装置。
  3. 前記第２の演算手段は、前記第１の演算手段からの命令に従ってデータ処理を実行することを特徴とする請求項１又は２に記載の情報処理装置。
  4. 前記第２の演算手段は、ＤＳＰであることを特徴とする請求項１乃至３のいずれか１項に記載の情報処理装置。
  5. 前記第１の演算手段を起動するための第１のプログラムを記憶する第１の記憶手段と、
    前記第２の演算手段を起動するための第２のプログラムを記憶する第２の記憶手段と、を更に有することを特徴とする請求項１乃至４のいずれか１項に記載の情報処理装置。
  6. 前記第１の記憶手段及び前記第２の記憶手段は、不揮発性の記憶手段であることを特徴とする請求項５に記載の情報処理装置。
  7. 前記第２の演算手段がデータ処理を実行するための第３のプログラムを記憶する第３の記憶手段を更に有することを特徴とする請求項５又は６に記載の情報処理装置。
  8. 前記第３の記憶手段は、揮発性の記憶手段であることを特徴とする請求項７に記載の情報処理装置。
  9. 前記第１の演算手段は、前記第１の演算手段の起動が完了したことに応じて、前記第３のプログラムを前記第３の記憶手段に記憶させるよう前記第３の記憶手段を制御することを特徴とする請求項７又は８に記載の情報処理装置。
  10. 前記第１の演算手段は、前記第３のプログラムが前記第３の記憶手段に記憶されたことに応じて、前記制御手段に割り込み信号を送信し、
    前記制御手段は、前記割り込み信号を受信したことに応じて、前記第２の演算手段に対するクロックの供給を再開することを特徴とする請求項９に記載の情報処理装置。
  11. 前記第２の演算手段は、前記第２の演算手段に対してクロックの供給が再開されたことに応じて、前記第３の記憶手段に記憶された前記第３のプログラムを用いてデータ処理を実行することを特徴とする請求項８乃至１０のいずれか１項に記載の情報処理装置。
  12. 前記第２の記憶手段は、前記第３の記憶手段に記憶された前記第３のプログラムにアクセスするための第１の情報を記憶し、
    前記第２の演算手段は、前記第２の記憶手段に記憶された前記第１の情報に基づいて前記第３の記憶手段に記憶された前記第３のプログラムにアクセスすることを特徴とする請求項８乃至１０のいずれか１項に記載の情報処理装置。
  13. 前記第１の情報は、前記第３の記憶手段において前記第３のプログラムが記憶された記憶領域を示す第１のアドレスであることを特徴とする請求項１２に記載の情報処理装置。
  14. 前記第３の記憶手段において前記第３のプログラムが記憶された記憶領域を示す第１のアドレスを記憶する第４の記憶手段を更に有し、
    前記第１の情報は、前記第４の記憶手段において前記第１のアドレスが記憶された記憶領域を示す第２のアドレスであることを特徴とする請求項１２に記載の情報処理装置。
  15. 第１の演算手段と、
    前記第１の演算手段とは異なる第２の演算手段と、
    前記第１の演算手段及び前記第２の演算手段に対してクロックを供給する供給手段とを有する情報処理装置の制御方法であって、
    前記第１の演算手段及び前記２の演算手段を起動する起動工程と、
    前記第２の演算手段の起動が完了したことに応じて、前記第２の演算手段に対するクロックの供給を停止する第１の制御工程と、
    前記第１の演算手段の起動が完了したことに応じて、前記第２の演算手段に対するクロックの供給を再開する第２の制御工程と、を有することを特徴とする制御方法。
  16. 第１の演算手段と、
    前記第１の演算手段とは異なる第２の演算手段と、
    前記第１の演算手段及び前記第２の演算手段に対してクロックを供給する供給手段とを有する情報処理装置に、
    前記第１の演算手段及び前記２の演算手段を起動する起動工程と、
    前記第２の演算手段の起動が完了したことに応じて、前記第２の演算手段に対するクロックの供給を停止する第１の制御工程と、
    前記第１の演算手段の起動が完了したことに応じて、前記第２の演算手段に対するクロックの供給を再開する第２の制御工程と、を実行させるためのプログラム。
JP2009155315A 2009-06-30 2009-06-30 情報処理装置、情報処理装置の制御方法及びプログラム Expired - Fee Related JP5578811B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009155315A JP5578811B2 (ja) 2009-06-30 2009-06-30 情報処理装置、情報処理装置の制御方法及びプログラム
KR1020100049419A KR101285204B1 (ko) 2009-06-30 2010-05-27 정보 처리장치 및 정보 처리장치의 제어방법
CN2010102190479A CN101937419B (zh) 2009-06-30 2010-06-25 信息处理装置及用于信息处理装置的控制方法
US12/824,035 US8745428B2 (en) 2009-06-30 2010-06-25 Method for clock gating a DSP when not in use
US14/262,531 US9244692B2 (en) 2009-06-30 2014-04-25 Information processing apparatus, control method for information processing apparatus, and program to stop supply of clock to a DSP

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009155315A JP5578811B2 (ja) 2009-06-30 2009-06-30 情報処理装置、情報処理装置の制御方法及びプログラム

Publications (3)

Publication Number Publication Date
JP2011013775A JP2011013775A (ja) 2011-01-20
JP2011013775A5 true JP2011013775A5 (ja) 2012-08-16
JP5578811B2 JP5578811B2 (ja) 2014-08-27

Family

ID=43382046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009155315A Expired - Fee Related JP5578811B2 (ja) 2009-06-30 2009-06-30 情報処理装置、情報処理装置の制御方法及びプログラム

Country Status (4)

Country Link
US (2) US8745428B2 (ja)
JP (1) JP5578811B2 (ja)
KR (1) KR101285204B1 (ja)
CN (1) CN101937419B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013074107A1 (en) * 2011-11-17 2013-05-23 Intel Corporation Method, apparatus and system for memory validation
US9244629B2 (en) * 2013-06-25 2016-01-26 Advanced Micro Devices, Inc. Method and system for asymmetrical processing with managed data affinity
JP6752078B2 (ja) 2016-08-09 2020-09-09 キヤノン株式会社 画像形成装置、その制御方法、及びプログラム
JP7170482B2 (ja) 2018-09-20 2022-11-14 キヤノン株式会社 情報処理装置及びその制御方法、並びにプログラム
JP7289641B2 (ja) * 2018-11-30 2023-06-12 キヤノン株式会社 情報処理装置、およびその制御方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0642691B2 (ja) * 1988-05-21 1994-06-01 富士通株式会社 移動電話端末
JPH04160422A (ja) * 1990-10-23 1992-06-03 Matsushita Electric Ind Co Ltd 低消費電力型情報処理装置
JP2545010B2 (ja) 1992-02-20 1996-10-16 ソニー・テクトロニクス株式会社 ゲ―ト装置
JP2000122747A (ja) * 1998-10-12 2000-04-28 Nec Corp ディジタル信号演算処理部の制御装置および方法
US7149888B1 (en) * 2000-09-29 2006-12-12 Intel Corporation Method and apparatus for booting the operating environment of an autonomous subsystem in a computer based system without involvement of the main operating system
US6691216B2 (en) * 2000-11-08 2004-02-10 Texas Instruments Incorporated Shared program memory for use in multicore DSP devices
US20020166075A1 (en) * 2001-05-04 2002-11-07 Sanjay Agarwal Low power interface between a control processor and a digital signal processing coprocessor
US6839828B2 (en) * 2001-08-14 2005-01-04 International Business Machines Corporation SIMD datapath coupled to scalar/vector/address/conditional data register file with selective subpath scalar processing mode
JP2003076550A (ja) * 2001-09-04 2003-03-14 Sony Corp データ処理装置、半導体回路およびデータ処理システム
US7000109B2 (en) * 2001-11-21 2006-02-14 Intel Corporation Method and apparatus for unlocking a computer system hard drive
DE10221529A1 (de) * 2002-05-14 2003-12-04 Systemonic Ag Verfahren zum gesteuerten Abschalten von Datenverarbeitungseinheiten
JP4054634B2 (ja) * 2002-08-27 2008-02-27 沖電気工業株式会社 半導体装置
JP2004310549A (ja) * 2003-04-08 2004-11-04 Nec Corp マルチプロセッサおよび携帯端末
WO2005010736A1 (en) * 2003-07-30 2005-02-03 Koninklijke Philips Electronics N.V. Flexible power reduction for embedded components
JP4072503B2 (ja) * 2004-02-04 2008-04-09 シャープ株式会社 補助演算用コプロセッサ内蔵型ｉｃカード及びその制御方法
US7380148B2 (en) * 2004-02-19 2008-05-27 Dell Products L.P. System and method for information handling system multimedia mode boot optimization
JP2005250650A (ja) 2004-03-02 2005-09-15 Nec Electronics Corp マルチレイヤシステム及びクロック制御方法
US7433393B2 (en) * 2004-07-23 2008-10-07 Nxp B.V. Apparatus for controlling a digital signal processor for radio isolation and associated methods
JP4492394B2 (ja) 2005-03-08 2010-06-30 株式会社デンソー マイクロコンピュータ
JP2006277332A (ja) * 2005-03-29 2006-10-12 Seiko Epson Corp 集積回路装置、マイクロコンピュータ及び電子機器
JP2007156824A (ja) * 2005-12-05 2007-06-21 Nec Electronics Corp プロセッサシステム、タスク制御方法
KR100667842B1 (ko) * 2005-12-05 2007-01-11 삼성전자주식회사 디지털ｔｖ의 전원을 효율적으로 제어하는 방법 및 이를위한 디지털 ｔｖ
JP2007206885A (ja) * 2006-01-31 2007-08-16 Toshiba Corp コンピュータシステム及びシステム起動方法
JP4328334B2 (ja) * 2006-03-13 2009-09-09 パナソニック株式会社 半導体集積回路装置
JP2007328461A (ja) * 2006-06-06 2007-12-20 Matsushita Electric Ind Co Ltd 非対称マルチプロセッサ
JP4908983B2 (ja) * 2006-09-12 2012-04-04 パナソニック株式会社 マイクロコントローラおよびその関連技術

Similar Documents

Publication Publication Date Title
JP2011034267A5 (ja)
JP2011523127A5 (ja)
JP2010017350A5 (ja)
JP2011013775A5 (ja)
JP2012234421A5 (ja)
JP2014223305A5 (ja)
JP2014021678A5 (ja)
JP2011237934A5 (ja) システム、システムの制御方法、及び、プログラム
JP2012155533A5 (ja) データ処理装置、その制御方法およびプログラム、並びに記憶媒体
WO2017052811A3 (en) Secure modular exponentiation processors, methods, systems, and instructions
JP2014239879A5 (ja)
JP2013242680A5 (ja)
JP2014132490A5 (ja)
JP2014223303A5 (ja)
JP2014212426A5 (ja)
JP2014030977A5 (ja)
JP2013205946A5 (ja)
JP2013041458A5 (ja) 画像形成装置及びその制御方法、プログラム並びに記憶媒体
JP2013122673A5 (ja)
JP2014188186A5 (ja)
JP5549670B2 (ja) 集積回路装置及び電子機器
JP2014186675A5 (ja)
JP2013192792A5 (ja)
JP2013192769A5 (ja)
JP2009093502A5 (ja)