JP2014239879A5 - - Google Patents

Description

本発明は、このような問題点に着目してなされたものであり、本来の契機とは異なるタイミングで抽出された数値を用いて決定が行われてしまうことを防止できる遊技機を提供することを目的とする。

上記課題を解決するために、本発明の請求項１に記載の遊技機は、
遊技を行うことが可能な遊技機であって、
制御処理プログラムに基づき遊技機における制御を実行する制御用ＣＰＵが内蔵された制御用マイクロコンピュータと、
前記制御用マイクロコンピュータに内蔵又は外付けされ、乱数値となる数値データを生成する乱数回路と、
を備え、
前記乱数回路は、
数値データを予め定められた手順により更新する数値更新手段と、
前記数値更新手段により更新された数値データを格納する乱数値格納手段と、
を含み、
前記制御用マイクロコンピュータは、
前記乱数値格納手段に格納されている数値データを読み出す処理を行う読出処理手段と、
前記読出処理手段により読み出された数値データに基づいて、前記制御用ＣＰＵにより所定の決定を行う制御決定手段と、
所定信号の入力に基づいて前記数値更新手段により更新された数値データが前記乱数値格納手段に格納されたときにオン状態にされて新たな数値データの格納を制限する一方、前記乱数値格納手段に格納された数値データが前記制御用ＣＰＵにより読み出されたときにオフ状態にされて新たな数値データの格納を許可する所定のフラグと、
電源電圧の低下に基づいて所定の処理を実行する所定処理実行手段と、
を含み、
前記所定のフラグは、前記所定の処理の実行後にオフ状態にされる
ことを特徴としている。

Claims (1)

1. 遊技を行うことが可能な遊技機であって、
   制御処理プログラムに基づき遊技機における制御を実行する制御用ＣＰＵが内蔵された制御用マイクロコンピュータと、
   前記制御用マイクロコンピュータに内蔵又は外付けされ、乱数値となる数値データを生成する乱数回路と、
   を備え、
   前記乱数回路は、
   数値データを予め定められた手順により更新する数値更新手段と、
   前記数値更新手段により更新された数値データを格納する乱数値格納手段と、
   を含み、
   前記制御用マイクロコンピュータは、
   前記乱数値格納手段に格納されている数値データを読み出す処理を行う読出処理手段と、
   前記読出処理手段により読み出された数値データに基づいて、前記制御用ＣＰＵにより所定の決定を行う制御決定手段と、
   所定信号の入力に基づいて前記数値更新手段により更新された数値データが前記乱数値格納手段に格納されたときにオン状態にされて新たな数値データの格納を制限する一方、前記乱数値格納手段に格納された数値データが前記制御用ＣＰＵにより読み出されたときにオフ状態にされて新たな数値データの格納を許可する所定のフラグと、
   電源電圧の低下に基づいて所定の処理を実行する所定処理実行手段と、
   を含み、
   前記所定のフラグは、前記所定の処理の実行後にオフ状態にされる、遊技機。