JP2016137351A5 - - Google Patents

Description

上記課題を解決するために、本発明の請求項１に記載の遊技機は、
遊技を行うことが可能な遊技機であって、
制御処理プログラムに基づき遊技機における制御を実行する制御用ＣＰＵが内蔵された制御用マイクロコンピュータと、
前記制御用マイクロコンピュータに内蔵又は外付けされ、乱数値となる数値データを生成する乱数回路と、
電力供給が停止しても所定期間記憶内容を保持可能な記憶手段と、
を備え、
前記乱数回路は、
数値データを予め定められた手順により更新する数値更新手段と、
前記数値更新手段により更新された数値データを格納する乱数値格納手段と、
を含み、
前記制御用マイクロコンピュータは、
前記乱数値格納手段に格納されている数値データを読み出す処理を行う読出処理手段と、
前記読出処理手段により読み出された数値データに基づいて所定の決定を行う制御決定手段と、
所定信号の入力に基づいて前記数値更新手段により更新された数値データが前記乱数値格納手段に格納されたときにオン状態にされて新たな数値データの格納を制限する一方、前記乱数値格納手段に格納された数値データが前記読出処理手段により読み出されたときにオフ状態にされて新たな数値データの格納を許可する所定フラグと、
前記所定フラグを制御する所定フラグ制御手段と、
電源電圧の低下に基づいて電力供給の再開後に電力供給の停止前の状態に復帰可能とするための所定処理を実行する所定処理実行手段と、
を含み、
前記所定フラグは、前記制御用ＣＰＵによる制御が開始されるときにオフ状態にされ、
前記読出処理手段により読み出された数値データは前記記憶手段に記憶され、
前記読出処理手段が数値データを読み出す際に前記所定処理は実行されない
ことを特徴としている。

Claims (1)

1. 遊技を行うことが可能な遊技機であって、
   制御処理プログラムに基づき遊技機における制御を実行する制御用ＣＰＵが内蔵された制御用マイクロコンピュータと、
   前記制御用マイクロコンピュータに内蔵又は外付けされ、乱数値となる数値データを生成する乱数回路と、
   電力供給が停止しても所定期間記憶内容を保持可能な記憶手段と、
   を備え、
   前記乱数回路は、
   数値データを予め定められた手順により更新する数値更新手段と、
   前記数値更新手段により更新された数値データを格納する乱数値格納手段と、
   を含み、
   前記制御用マイクロコンピュータは、
   前記乱数値格納手段に格納されている数値データを読み出す処理を行う読出処理手段と、
   前記読出処理手段により読み出された数値データに基づいて所定の決定を行う制御決定手段と、
   所定信号の入力に基づいて前記数値更新手段により更新された数値データが前記乱数値格納手段に格納されたときにオン状態にされて新たな数値データの格納を制限する一方、前記乱数値格納手段に格納された数値データが前記読出処理手段により読み出されたときにオフ状態にされて新たな数値データの格納を許可する所定フラグと、
   前記所定フラグを制御する所定フラグ制御手段と、
   電源電圧の低下に基づいて電力供給の再開後に電力供給の停止前の状態に復帰可能とするための所定処理を実行する所定処理実行手段と、
   を含み、
   前記所定フラグは、前記制御用ＣＰＵによる制御が開始されるときにオフ状態にされ、
   前記読出処理手段により読み出された数値データは前記記憶手段に記憶され、
   前記読出処理手段が数値データを読み出す際に前記所定処理は実行されない、遊技機。