JP2011003859A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2011003859A
JP2011003859A JP2009148054A JP2009148054A JP2011003859A JP 2011003859 A JP2011003859 A JP 2011003859A JP 2009148054 A JP2009148054 A JP 2009148054A JP 2009148054 A JP2009148054 A JP 2009148054A JP 2011003859 A JP2011003859 A JP 2011003859A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
wiring
manufacturing
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009148054A
Other languages
English (en)
Other versions
JP5230542B2 (ja
JP2011003859A5 (ja
Inventor
Takashi Harada
剛史 原田
Junichi Shibata
潤一 柴田
Akira Ueki
彰 植木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009148054A priority Critical patent/JP5230542B2/ja
Priority to PCT/JP2010/000444 priority patent/WO2010150430A1/ja
Publication of JP2011003859A publication Critical patent/JP2011003859A/ja
Publication of JP2011003859A5 publication Critical patent/JP2011003859A5/ja
Priority to US13/274,039 priority patent/US8927416B2/en
Application granted granted Critical
Publication of JP5230542B2 publication Critical patent/JP5230542B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】実用上十分なエレクトロマイグレーション耐性及び動作速度を有する半導体装置を得られるようにする。
【解決手段】半導体基板１の上に第１の絶縁膜２を形成し、第１の絶縁膜２に配線溝３を形成し、配線溝３の内部に金属膜５を埋め込んで第１の配線６を形成し、第１の絶縁膜２及び第１の配線６の上に保護膜７を形成し、第１の配線６と保護膜７との界面に反応層８を形成する。
【選択図】図２

Description

本発明は、半導体装置及びその製造方法に関し、特に、埋め込み型の配線構造を有する半導体装置及びその製造方法に関する。
近年、半導体集積回路装置において、装置の微細化に伴い、装置内の配線を流れる電流が増大するため、エレクトロマイグレーションに起因する故障が深刻化している。
エレクトロマイグレーションを防止するには、配線とその周囲の膜との密着性を向上させる必要がある。これまでに、銅（Ｃｕ）からなる配線の表面をシラン（ＳｉＨ４）等のシリコン化合物に暴露してケイ化銅（ＣｕＳｉｘ）層を形成することにより、配線とその周囲の膜との密着性を向上させる方法が特許文献１等に提示されている。
図１１（ａ）〜（ｄ）及び図１２（ａ）〜（ｃ）は、従来の配線とその周囲の膜との密着性を向上させる半導体装置の製造方法を工程順に示している。
まず、図１１（ａ）に示すように、半導体基板１０１の上に、第１の絶縁膜１０２を形成し、リソグラフィ法及びドライエッチング法を用いて、第１の絶縁膜１０２の上部に第１の配線溝１０３を形成する。
次に、図１１（ｂ）に示すように、第１の絶縁膜１０２の上並びに第１の配線溝１０３の側壁上及び底面上に第１のバリア膜１０４及び第１の銅（Ｃｕ）膜１０５を順次形成することにより第１の配線溝１０３を埋め込む。続いて、第１の配線溝１０３の外部に形成された第１のバリア膜１０４及び第１のＣｕ膜１０５を化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）法により除去して、下部配線１０６を形成する。
次に、図１１（ｃ）に示すように、半導体基板１０１を加熱し、ＳｉＨ４等のシリコン化合物に暴露することにより、第１のＣｕ膜１０５の上部に反応層であるケイ化銅（ＣｕＳｉｘ）層１０７を形成する。
次に、図１１（ｄ）に示すように、半導体基板１０１の上をアンモニア（ＮＨ３）等の窒素化合物のプラズマに暴露することにより、ＣｕＳｉｘ層１０７の上部を窒化して、窒化シリコン（ＳｉＮ）層１０８を形成する。
次に、図１２（ａ）に示すように、第１の絶縁膜１０２、第１のバリア膜１０４及びＳｉＮ膜１０８を覆うように第２の絶縁膜１０９を形成し、リソグラフィ法及びドライエッチング法により、第２の絶縁膜１０９に下部配線１０６を露出するビアホール１１０を形成する。
次に、図１２（ｂ）に示すように、第２の絶縁膜１０９の上部に複数の第２の配線溝１１１を形成する。複数の第２の配線溝１１１の一部は、下部配線１０６を露出するビアホール１１０を有する。
次に、図１２（ｃ）に示すように、第２の絶縁膜１０９の上、ビアホール１１０の側壁上及び底面上並びに第２の配線溝１１１の側壁上及び底面上に第２のバリア膜１１２及び第２のＣｕ膜１１３を順次形成することにより、ビアホール１１０及び第２の配線溝１１１を埋め込む。続いて、ビアホール１１０及び第２の配線溝１１１の外部に形成された第２のバリア膜１１２及び第２のＣｕ膜１１３をＣＭＰ法により除去して、上部配線１１４を形成することによって、２層の配線を備える半導体装置が完成する。また、この後、図１１（ｃ）〜図１２（ｃ）に示す工程を繰り返すことにより、任意の層数の配線を備える半導体装置を製造することができる。
このようにすると、第１のＣｕ膜１０５とＳｉＮ膜１０８との間にＣｕＳｉｘ層１０７が介在する半導体装置が得られ、ＣｕＳｉｘ層１０７により、第１のＣｕ膜１０５とＳｉＮ膜１０８との密着性を改善できる。
特開平１０−１８９６０４号公報
しかしながら、前記従来の半導体装置の製造方法には、以下のような問題がある。
従来の半導体装置の製造方法は、反応層であるＣｕＳｉｘ層を形成する際に、Ｃｕ膜の表面温度及び結晶状態のばらつきにより、Ｃｕ膜とＳｉＨ４との反応が想定以上に進行して、想定よりも厚いＣｕＳｉｘ層が形成されることがある。この結果、配線の抵抗が増大し、半導体装置の動作速度が低下する。特に、最小線幅が１００ｎｍ以下である微細な半導体装置においては、配線の抵抗の増大による動作速度の低下は、深刻な問題となる。
上記の問題を回避するため、半導体基板を加熱する温度を低く設定することが考えられる。しかしながら、この方法では、Ｃｕ膜とＳｉＨ４とが反応することにより生成するＣｕＳｉｘ層の厚さが薄くなるため、Ｃｕ膜とＣｕ膜の周囲の膜との密着性が低下するので、エレクトロマイグレーション耐性が劣化してしまう。
本発明は、前記従来の問題に鑑み、その目的は、実用上十分なエレクトロマイグレーション耐性及び動作速度を有する半導体装置を得られるようにすることにある。
前記の目的を達成するために、本発明は、半導体装置の製造方法を、配線と保護膜との界面に反応層を形成する構成とする。
具体的に、本発明に係る第１の半導体装置の製造方法は、半導体基板の上に第１の絶縁膜を形成する工程（ａ）と、第１の絶縁膜に配線溝を形成する工程（ｂ）と、配線溝に第１の配線を形成する工程（ｃ）と、第１の絶縁膜及び第１の配線の上に保護膜を形成する工程（ｄ）と、工程（ｄ）よりも後に、第１の配線と保護膜との界面に反応層を形成する工程（ｅ）とを備えていることを特徴とする。
本発明に係る第１の半導体装置の製造方法によると、第１の絶縁膜及び第１の配線の上に保護膜を形成し、第１の配線と保護膜との界面に反応層を形成するため、反応層の厚さを精度良く制御することが可能となるので、実用上十分なエレクトロマイグレーション耐性及び動作速度を有する半導体装置を得ることができる。
本発明に係る第１の半導体装置の製造方法において、工程（ｅ）は、シリコン化合物又はゲルマニウム化合物を保護膜の表面に暴露することにより行われることが好ましい。
本発明に係る第１の半導体装置の製造方法において、工程（ｅ）は、反応性ガスを化学的に活性化する手段を備えていることが好ましい。
この場合、工程（ｅ）において、反応性ガスをイオン化することにより化学的に活性化することが好ましい。
本発明に係る第１の半導体装置の製造方法において、工程（ｅ）は、反応性ガスを物理的に活性化する手段を備えていることが好ましい。
この場合、工程（ｅ）において、反応性ガスに運動エネルギーを付与することにより物理的に活性化することが好ましい。
本発明に係る第１の半導体装置の製造方法は、保護膜の上に第２の絶縁膜を形成する工程（ｆ）と、第２の絶縁膜の内部にビアホールを形成する工程（ｇ）と、ビアホールと接続するように第２の配線を形成する工程（ｈ）とをさらに備えていてもよい。
本発明に係る第１の半導体装置の製造方法において、保護膜は、シリコン炭窒化膜であることが好ましい。
本発明に係る第１の半導体装置の製造方法は、工程（ｃ）と工程（ｄ）との間に、第１の配線の上に被覆層を形成する工程（ｃ１）をさらに備えていることが好ましい。
この場合、被覆層の主たる構成材料は、ニッケル、ニッケル合金、コバルト及びコバルト合金のうちのいずれかであることが好ましい。
本発明に係る第１の半導体装置の製造方法は、工程（ｅ）よりも後に、保護膜の表面をプラズマに暴露する工程（ｅ１）をさらに備えていることが好ましい。
この場合、プラズマは、窒素化合物を含む雰囲気中において発生させることが好ましい。
本発明に係る第１の半導体装置の製造方法は、工程（ｅ）よりも後に、保護膜の表面を紫外光に暴露する工程（ｅ２）をさらに備えていることが好ましい。
本発明に係る第１の半導体装置の製造方法は、工程（ｅ）よりも後に、保護膜の上にストッパ膜を形成する工程（ｅ３）をさらに備えていることが好ましい。
この場合、ストッパ膜は、酸素添加シリコン炭化膜又はシリコン窒化膜であることが好ましい。
本発明に係る第１の半導体装置の製造方法において、反応層は、シリコン化合物層又はゲルマニウム化合物層であることが好ましい。
本発明に係る第１の半導体装置の製造方法において、第１の配線の主たる構成材料は、アルミニウム、アルミニウム合金、銅、銅合金、銀、銀合金、金及び金合金のうちのいずれかであることが好ましい。
本発明に係る第２の半導体装置の製造方法は、半導体基板の上に第１の絶縁膜を形成する工程と、第１の絶縁膜に配線溝を形成する工程と、配線溝に第１の配線を形成する工程と、第１の配線の上部に反応層を形成する工程とを備え、前記反応層は、供給律速の条件により形成することを特徴とする。
本発明に係る第２の半導体装置の製造方法によると、反応層は、供給律速の条件により形成するため、反応層の厚さを精度良く制御することが可能となるので、実用上十分なエレクトロマイグレーション耐性及び動作速度を有する半導体装置を得ることができる。
本発明に係る第２の半導体装置の製造方法において、反応層は、シリコン化合物層又はゲルマニウム化合物層であることが好ましい。
本発明に係る半導体装置は、半導体基板の上に形成された第１の絶縁膜と、第１の絶縁膜に形成された第１の配線と、第１の絶縁膜及び第１の配線の上に形成された保護膜と、第１の配線と保護膜との界面に形成された反応層とを備えていることを特徴とする。
本発明に係る半導体装置によると、第１の絶縁膜及び第１の配線の上に形成された保護膜と、第１の配線と保護膜との界面に形成された反応層とを備えているため、反応層の膜厚を精度良く制御することが可能となるので、実用上十分なエレクトロマイグレーション耐性及び動作速度を得ることができる。
本発明に係る半導体装置は、保護膜の上に形成された第２の絶縁膜と、第１の配線の上に、保護膜及び第２の絶縁膜を貫通するように形成されたビアホールと、ビアホールと接続するように形成された第２の配線とをさらに備えていてもよい。
本発明に係る半導体装置は、保護膜の上に形成されたストッパ膜と、ストッパ膜の上に形成された第２の絶縁膜と、第１の配線の上に、保護膜、ストッパ膜及び第２の絶縁膜を貫通するように形成されたビアホールと、ビアホールと接続するように形成された第２の配線とをさらに備えていることが好ましい。
本発明に係る半導体装置において、保護膜は、シリコン炭窒化膜であることが好ましい。
本発明に係る半導体装置において、ストッパ膜は、酸素添加シリコン炭化膜又はシリコン窒化膜であることが好ましい。
本発明に係る半導体装置において、反応層は、シリコン化合物層又はゲルマニウム化合物層であることが好ましい。
この場合、反応層は、ニッケル又はコバルトを含むことが好ましい。
本発明に係る半導体装置において、第１の配線の主たる構成材料は、アルミニウム、アルミニウム合金、銅、銅合金、銀、銀合金、金及び金合金のうちのいずれかであることが好ましい。
本発明に係る半導体装置及びその製造方法によると、反応層の膜厚を精度良く制御することが可能となるため、実用上十分なエレクトロマイグレーション耐性及び動作速度を有する半導体装置を得ることができる。
本発明の第１の実施形態に係る半導体装置を示す断面図である。 （ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の第１の実施形態の第１の変形例に係る半導体装置を示す断面図である。 （ａ）〜（ｃ）は本発明の第１の実施形態の第１の変形例に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）〜（ｃ）は本発明の第１の実施形態の第１の変形例に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）〜（ｄ）は本発明の第１の実施形態の第２の変形例に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の第２の実施形態に係る半導体装置を示す断面図である。 （ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）〜（ｄ）は従来の半導体装置の製造方法を工程順に示す断面図である。 （ａ）〜（ｃ）は従来の半導体装置の製造方法を工程順に示す断面図である。
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置について、図１を参照しながら説明する。
なお、以下に示す各図並びに種々の構成要素の形状、材料及び寸法等はいずれも望ましい例を挙げるものであり、示した内容に限定されない。発明の趣旨を逸脱しない範囲であれば、記載内容に限定されることなく適宜変更可能である。
図１に示すように、半導体基板１の上には、炭素添加シリコン酸化膜（ＳｉＯＣ膜）である第１の絶縁膜２が形成され、第１の絶縁膜２の上部には、第１の配線溝３が形成されている。第１の配線溝３の側壁上及び底面上には、第１のバリア膜４が形成され、第１のバリア膜４の上には、第１の配線溝３を埋め込むように第１の銅（Ｃｕ）膜５が形成されて、下部配線６が形成されている。第１のＣｕ膜５の上には、反応層であるケイ化銅（ＣｕＳｉｘ）層８が形成され、第１の絶縁膜２、第１のバリア膜４及びＣｕＳｉｘ層８を覆うように、膜厚が約１０ｎｍのシリコン炭窒化膜（ＳｉＣＮ膜）である保護膜７が形成されている。保護膜７の上には、ＳｉＯＣ膜である第２の絶縁膜９が形成されている。一部のＣｕＳｉｘ層８及びその周辺に形成されている第１のバリア膜４の上には、第２の絶縁膜９及び保護膜７を貫通し、下部配線６を露出するビアホール１０が形成され、第２の絶縁膜９の上部には、複数の第２の配線溝１１が形成されている。複数の第２の配線溝１１の一部は、下部配線６を露出するビアホール１０を有する。ビアホール１０及び第２の配線溝１１の側壁上及び底面上には、第２のバリア膜１２が形成され、第２のバリア膜１２の上には、ビアホール１０及び第２の配線溝１１を埋め込むように第２のＣｕ膜１３が形成されて、ビア及び上部配線１４が形成されている。ここで、下部配線６と上部配線１４とをビアが接続している。
本発明の第１の実施形態に係る半導体装置によると、配線の抵抗の増大を抑制すると共に、配線と周囲の膜との密着性を向上させるのに必要な厚さを有する反応層を備えるため、実用上十分なエレクトロマイグレーション耐性及び動作速度を得ることができる。
次に、本発明の第１の実施形態に係る半導体装置の製造方法について、図２（ａ）〜（ｄ）及び図３（ａ）〜（ｃ）を参照しながら説明する。
まず、図２（ａ）に示すように、半導体基板１の上にＳｉＯＣ膜である第１の絶縁膜２を形成し、リソグラフィ法及びドライエッチング法により、第１の絶縁膜２の上部に第１の配線溝３を形成する。
次に、図２（ｂ）に示すように、第１の絶縁膜２の上並びに第１の配線溝３の側壁上及び底面上に第１のバリア膜４及び第１のＣｕ膜５を順次形成することにより、第１の配線溝３を埋め込む。続いて、第１の配線溝３の外部に形成された第１のバリア膜４及び第１のＣｕ膜５を化学機械研磨（ＣＭＰ）法により除去して、下部配線６を形成する。本実施形態において、下部配線６の最小線幅は約６０ｎｍとし、高さは約１００ｎｍに設定している。
次に、図２（ｃ）に示すように、第１の絶縁膜２、第１のバリア膜４及び第１のＣｕ膜５を覆うように膜厚が約１０ｎｍのＳｉＣＮ膜である保護膜７を形成する。
次に、図２（ｄ）に示すように、半導体基板１を４００℃程度に加熱し、ＳｉＨ４に暴露する。これにより、第１のＣｕ膜５と保護膜７との界面に反応層であるＣｕＳｉｘ層８が形成される。これは、ＳｉＨ４が保護膜７の内部を拡散し、第１のＣｕ膜５の表面に到達し、第１のＣｕ膜５と反応するためである。このように、ＣｕＳｉｘ層８を形成することにより、従来技術と比較してＣｕＳｉｘ層８の厚さを精度良く制御することができる。この理由に関しては、後に詳しく説明する。
次に、図３（ａ）に示すように、保護膜７の上にＳｉＯＣ膜である第２の絶縁膜９を形成し、リソグラフィ法及びドライエッチング法により、第２の絶縁膜９に保護膜７を露出するビアホール１０を形成する。
次に、図３（ｂ）に示すように、リソグラフィ法及びドライエッチング法により、第２の絶縁膜９の上部に複数の第２の配線溝１１を形成すると共に、ビアホール１０の底面の保護膜７を除去して、第１のバリア膜４及びＣｕＳｉｘ層８を露出する。複数の第２の配線溝１１の一部は、下部配線６を露出するビアホール１０を有する。
次に、図３（ｃ）に示すように、第２の絶縁膜９の上、ビアホール１０の側壁上及び底面上並びに第２の配線溝１１の側壁上及び底面上に第２のバリア膜１２及び第２のＣｕ膜１３を順次形成しビアホール１０及び第２の配線溝１１を埋め込む。その後、ビアホール１０及び第２の配線溝１１の外部の第２のバリア膜１２及び第２のＣｕ膜１３をＣＭＰ法により除去して、ビア及び上部配線１４を形成することにより、２層の配線を有する半導体装置が完成する。本実施形態では、上部配線１４の最小線幅を約６０ｎｍとし、高さを約１００ｎｍに設定している。なお、図３（ｃ）に示す工程の後、図２（ｃ）〜図３（ｃ）に示す工程を繰り返すことにより、任意の層数の配線を有する半導体装置を製造することもできる。
本発明の第１の実施形態に係る半導体装置の製造方法によると、反応層であるＣｕＳｉｘ層の厚さを精度良く制御できるため、実用上十分なエレクトロマイグレーション耐性及び動作速度を有する半導体装置を得ることができる。
ここで、本実施形態において、従来の技術と比較してＣｕＳｉｘ層８の厚さを精度良く制御できる理由について説明する。一般に、Ｃｕ膜の表面において、ＳｉＨ４は触媒作用により分解し、ＣｕＳｉｘ層が形成されることが知られている。３００℃以下の低温において、この反応は反応律速であるため、形成されるＣｕＳｉｘ層の厚さは、Ｃｕ膜の表面温度及び結晶状態に大きく影響される。一方、本実施形態では、第１のＣｕ膜５の上に保護膜７を形成することにより、ＳｉＨ４を保護膜７の内部に拡散し、第１のＣｕ膜５の表面に供給するため、反応をＳｉＨ４の供給律速とすることができる。すなわち、形成されるＣｕＳｉｘ層８の厚さは、第１のＣｕ膜５の表面に到達するＳｉＨ４の量によって決まるため、第１のＣｕ膜５の表面温度及び結晶状態に影響されない。以上の理由により、本実施形態では、従来の技術と比較してＣｕＳｉｘ層８の厚さを精度良く制御することができる。
なお、ＣｕＳｉｘ層８を形成する反応を供給律速とするには、前記の方法の他に、半導体基板１の加熱温度を例えば３５０℃程度に高く設定し、ＳｉＨ４の分圧を例えば１ｍＰａ程度に低く設定した上で、保護膜７を形成せずに第１のＣｕ膜５とＳｉＨ４とを直接接触させる方法もある。ただし、この方法では、ＣｕＳｉｘ層８の成長速度が大きく、半導体装置の製造に必要な数ｎｍの厚さのＣｕＳｉｘ層８を制御性良く形成することは困難であるため、前記のように保護膜７を介してＳｉＨ４を供給する方法が好ましい。
前記のように、保護膜７の役割は、第１のＣｕ膜５の表面に到達するＳｉＨ４の量を適切に制御することであるため、保護膜７は、ＳｉＨ４が通過できる程度の径の細孔を有している必要がある。また、保護膜７は、第１の絶縁膜２、第１のＣｕ膜５及び第２の絶縁膜９に対し、化学的に不活性であり、適度な密着性を有することも必要である。これらを満足する材料としては、ＣＨ３基を不純物として含むＳｉＣＮが挙げられる。このようなＳｉＣＮからなる保護膜７は、テトラメチルシラン（tetramethylsilane：ＴＭＳ）及びアンモニア（ＮＨ３）を原料ガスとして用いるプラズマ化学気相成長（Chemical Vapor Deposition：ＣＶＤ）法により得ることができる。また、保護膜７の膜厚は、２．５ｎｍよりも薄くなると、ピンホール等に起因するＣｕＳｉｘ層８の異常成長の頻度が上昇してしまう。一方、保護膜７の膜厚が２０ｎｍよりも厚くなると、第１のＣｕ膜５の表面にＳｉＨ４が到達する量が極端に減少し、ＣｕＳｉｘ層８が成長する速度が極端に低下してしまう。従って、保護膜７の膜厚は、２．５ｎｍ以上且つ２０ｎｍ以下程度に設定することが好ましい。そこで、本実施形態では、保護膜７として膜厚が約１０ｎｍのＳｉＣＮ膜を用いている。
次に、図２（ｄ）に示す工程における、半導体基板１の好ましい加熱温度について説明する。加熱温度を３００℃よりも低く設定すると、ＳｉＨ４が保護膜７の内部を拡散する速度が低下するため、十分な厚さのＣｕＳｉｘ層８が得られない。また、加熱温度を４００℃よりも高く設定すると、ＳｉＨ４の分解反応のために保護膜７の表面にＳｉ層が形成される。従って、加熱温度は、３００℃以上且つ４００℃以下程度に設定することが好ましいため、本実施形態では加熱温度を４００℃程度としている。
次に、図２（ｄ）に示す工程における、ＣｕＳｉｘ層８の好ましい厚さについて説明する。ＣｕＳｉｘ層８の厚さが２ｎｍよりも小さくなると、ＣｕＳｉｘ層８の連続性を保つことが困難となり、第１のＣｕ膜５と保護膜７との密着性が低下する。また、ＣｕＳｉｘ層８の厚さが１０ｎｍよりも大きくなると、下部配線６の抵抗が上昇し、半導体装置の動作速度が低下する。従って、ＣｕＳｉｘ層８の厚さは、２ｎｍ以上且つ１０ｎｍ以下程度に設定することが好ましい。
（第１の実施形態の第１の変形例）
以下、本発明の第１の実施形態の第１の変形例に係る半導体装置について、図４を参照しながら説明する。第１の実施形態の第１の変形例の半導体装置において、第１の実施形態の半導体装置における図１に示す部材と同一の部材については、同一の符号を付与することにより説明を省略し、第１の実施形態と異なる点について説明する。
図４に示すように、第１のＣｕ膜５の上に反応層１６が形成され、反応層１６の上に保護膜７が形成されている点が第１の実施形態と異なる。反応層１６は、ＣｕＳｉｘとＮｉＳｉｘとの混合物からなる。このように、反応層１６を形成することにより、第１の実施形態と比較して、第１のＣｕ膜５と保護膜７の密着性がさらに向上するため、エレクトロマイグレーション耐性をさらに向上させることができる。
本発明の第１の実施形態の第１の変形例に係る半導体装置によると、配線の抵抗の増大を抑制すると共に、配線と周囲の膜との密着性を向上させるのに必要な厚さを有する反応層を備えるため、実用上十分なエレクトロマイグレーション耐性及び動作速度を得ることができる。
以下、本発明の第１の実施形態の第１の変形例に係る半導体装置の製造方法について、図５（ａ）〜（ｃ）及び図６（ａ）〜（ｃ）を参照しながら説明する。なお、図５（ａ）〜（ｃ）及び図６（ａ）〜（ｃ）において、第１の実施形態における図２（ａ）〜（ｄ）及び図３（ａ）〜（ｃ）に示す部材と同一の部材については、同一の符号を付与することにより説明を省略する。また、第１の実施形態の第１の変形例において、半導体基板１〜下部配線６を形成するまでの工程は、第１の実施形態と同一であるため説明を省略する。
まず、図５（ａ）に示すように、第１のＣｕ膜５の上部に被覆層１５を形成する。ここで、被覆層１５は、第１のＣｕ膜５の表面に選択的に形成でき、且つ、ＳｉＨ４と反応して安定な化合物を生成することが必要である。これらを満足する材料としては、ニッケル（Ｎｉ）膜、Ｎｉ合金膜、コバルト（Ｃｏ）膜及びＣｏ合金膜等が知られている。これらは、無電解メッキ法により第１のＣｕ膜５の表面に選択的に形成することができる。本実施形態において、被覆層１５は、無電解メッキ法により析出させたＮｉ層である。
次に、図５（ｂ）に示すように、第１の絶縁膜２、第１のバリア膜４及び被覆層１５を覆うように保護膜７を形成する。
次に、図５（ｃ）に示すように、半導体基板１を加熱し、ＳｉＨ４に暴露する。これにより、第１のＣｕ膜５と保護膜７との界面に反応層１６が形成される。本実施形態の場合、反応層１６は、ＣｕＳｉｘとＮｉＳｉｘとの混合物からなる。このように、反応層１６を形成することにより、第１の実施形態と比較して、第１のＣｕ膜５と保護膜７の密着性がさらに向上するため、エレクトロマイグレーション耐性をさらに向上させることができる。
次に、図６（ａ）〜図６（ｃ）に示すように、第１の実施形態と同様に、保護膜７の上に第２の絶縁膜９を形成し、第２の絶縁膜９にビアホール１０及び第２の配線溝１１を形成した後、ビアホール１０及び第２の配線溝１１を埋め込むように第２のバリア膜１２及び第２のＣｕ膜１３を順次形成して、ビア及び上部配線１４を形成する。なお、図６（ｃ）に示す工程の後、図５（ｂ）〜図６（ｃ）に示す工程を繰り返すことにより、任意の層数の配線を有する半導体装置を製造することもできる。
本発明に係る第１の実施形態の第１の変形例によると、反応層であるＣｕＳｉｘとＮｉＳｉｘとの混合物からなる層の厚さを精度良く制御できるため、実用上十分なエレクトロマイグレーション耐性及び動作速度を有する半導体装置を得ることができる。
（第１の実施形態の第２の変形例）
以下、本発明の第１の実施形態の第２の変形例について、図７（ａ）〜（ｄ）を参照しながら説明する。なお、図７（ａ）〜（ｄ）において、第１の実施形態における図２（ａ）〜（ｄ）及び図３（ａ）〜（ｃ）に示す部材と同一の部材については、同一の符号を付与することにより説明を省略する。また、第１の実施形態の第２の変形例において、半導体基板１〜ＣｕＳｉｘ層８を形成するまでの工程は第１の実施形態と同一であるため説明を省略する。
まず、図７（ａ）に示すように、保護膜７の表面をＮＨ３プラズマに暴露する。これにより、第１のＣｕ膜５、保護膜７及びＣｕＳｉｘ層８の相互拡散が促進され、第１のＣｕ膜５と保護膜７との密着性が向上するため、第１の実施形態と比較してエレクトロマイグレーション耐性を向上させることができる。ここで、この効果を確実に得るためには、保護膜７の表面に、窒素（Ｎ２）、ジアゼン（ＨＮ＝ＮＨ）及びヒドラジン（Ｈ２Ｎ−ＮＨ２）等の窒素化合物を含む雰囲気中において発生させたプラズマを照射することが好ましい。また、他の好ましい方法としては、保護膜７の表面に紫外光を照射することが挙げられる。
次に、図７（ｂ）〜図７（ｄ）に示すように、第１の実施形態と同様に、保護膜７の上に第２の絶縁膜９を形成し、第２の絶縁膜９にビアホール１０及び第２の配線溝１１を形成した後、ビアホール１０及び第２の配線溝１１を埋め込むように第２のバリア膜１２及び第２のＣｕ膜１３を順次形成して、ビア及び上部配線１４を形成する。なお、図７（ｄ）に示す工程の後、図２（ｃ）、図２（ｄ）及び図７（ａ）〜図７（ｄ）に示す工程を繰り返すことにより、任意の層数の配線を有する半導体装置を製造することもできる。
本実施形態は、第１の実施形態に対して工程を追加した例であるが、第１の実施形態の第１の変形例に対しても同様に適用することができる。
本発明に係る第１の実施形態の第２の変形例によると、反応層であるＣｕＳｉｘ層の厚さを精度良く制御できるため、実用上十分なエレクトロマイグレーション耐性及び動作速度を有する半導体装置を得ることができる。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置について、図８を参照しながら説明する。第２の実施形態の半導体装置は、第１の実施形態の半導体装置における図１に示す半導体基板１〜下部配線６及びＣｕＳｉｘ層８の構造と同一であるため、説明を省略する。
図８に示すように、第１の絶縁膜２、第１のバリア膜４及びＣｕＳｉｘ層８を覆うように、膜厚が約５ｎｍのシリコン炭窒化膜（ＳｉＣＮ）である保護膜１７が形成されている。保護膜１７の上には、膜厚が約２０ｎｍの酸素添加シリコン炭化膜（ＳｉＣＯ膜）であるストッパ膜１８が形成されている。ストッパ膜１８の上には、ＳｉＯＣ膜である第２の絶縁膜９が形成されている。一部のＣｕＳｉｘ層８及びその周辺に形成されている第１のバリア膜４の上には、第２の絶縁膜９、ストッパ膜１８及び保護膜１７を貫通し、ＣｕＳｉｘ層８及び第１のバリア膜４を露出するビアホール１０が形成され、第２の絶縁膜９の上部には、第２の配線溝１１が形成されている。ビアホール１０及び第２の配線溝１１の側壁上及び底面上には、第２のバリア膜１２が形成され、第２のバリア膜１２の上には、ビアホール１０及び第２の配線溝１１を埋め込むように第２のＣｕ膜１３が形成されて、ビア及び上部配線１４が形成されている。ここで、下部配線６と上部配線１４とをビアが接続している。
第２の絶縁膜９の材料によっては、ビアホール１０を形成する際にビアホール１０の底部に下部配線６を露出させず、第２の配線溝１１を形成する際に下部配線６を露出させる方が、歩留りが良好な場合がある。これを安定して実現するために、本実施形態では、第２の絶縁膜９に対してエッチング選択比の大きいストッパ膜１８を形成している。
本発明の第２の実施形態に係る半導体装置によると、配線の抵抗の増大を抑制すると共に、配線と周囲の膜との密着性を向上させるのに必要な厚さを有する反応層を備えるため、実用上十分なエレクトロマイグレーション耐性及び動作速度を得ることができる。
以下、本発明の第２の実施形態に係る半導体装置の製造方法について、図９（ａ）〜（ｃ）及び図１０（ａ）〜（ｃ）を参照しながら説明する。なお、図９（ａ）〜（ｃ）及び図１０（ａ）〜（ｃ）において、第１の実施形態における図２（ａ）〜（ｄ）及び図３（ａ）〜（ｃ）に示す部材と同一の部材については、同一の符号を付与することにより説明を省略する。また、第２の実施形態において、半導体基板１〜下部配線６を形成するまでの工程は第１の実施形態と同一であるため説明を省略する。
まず、図９（ａ）に示すように、第１の絶縁膜２、第１のバリア膜４及び第１のＣｕ膜５の上に、膜厚が約５ｎｍのＳｉＣＮ膜である保護膜１７を形成する。
次に、図９（ｂ）に示すように、半導体基板１を加熱し、ＳｉＨ４に暴露する。これにより、第１のＣｕ膜５と保護膜１７との界面に反応層であるＣｕＳｉｘ層８が形成される。
次に、図９（ｃ）に示すように、保護膜１７の上にストッパ膜１８を形成する。ここで、ストッパ膜１８の材料として、ＳｉＣＯ又は窒化シリコン（ＳｉＮ）を用いることが好ましい。ＳｉＣＯは、テトラメチルシラン（ＴＭＳ）及び二酸化炭素（ＣＯ２）を原料ガスとして用いたプラズマＣＶＤ法により得ることができ、ＳｉＮはシラン及びＮＨ３を原料ガスとして用いたプラズマＣＶＤ法により得ることができる。本実施形態では、ストッパ膜１８は、膜厚が約２０ｎｍのＳｉＣＯ膜を用いている。
次に、図１０（ａ）に示すように、ストッパ膜１８の上に第２の絶縁膜９を形成する。
次に、図１０（ｂ）に示すように、第２の絶縁膜９の内部にビアホール１０を形成する。このとき、ビアホール１０のエッチングは、第２の絶縁膜９と比べて、ストッパ膜１８の方がエッチングレートが低い条件で行い、ストッパ膜１８の表面においてエッチングを停止する。
第２の絶縁膜９の材料によっては、ビアホール１０を形成する際にビアホール１０の底部に下部配線６を露出させず、第２の配線溝１１を形成する際に下部配線６を露出させる方が、歩留りが良好な場合がある。これを安定して実現するためには、第２の絶縁膜９に対してエッチング選択比の大きいストッパ膜１８を形成し、ビアホール１０の形成のためのエッチングをストッパ膜１８が露出するまで行うことが有効である。
次に、図１０（ｃ）に示すように、第２の絶縁膜９の上部に複数の第２の配線溝１１を形成すると共に、ビアホール１０の底部の保護膜１７及びストッパ膜１８を除去した後、ビアホール１０及び第２の配線溝１１を埋め込むように第２のバリア膜１２及び第２のＣｕ膜１３を順次形成して、ビア及び上部配線１４を形成する。なお、図１０（ｃ）に示す工程の後、図９（ａ）〜図９（ｃ）及び図１０（ａ）〜図１０（ｃ）に示す工程を繰り返すことにより、任意の層数の配線を有する半導体装置を製造することもできる。
本実施形態は、第１の実施形態に対してストッパ膜１８を形成する工程を追加した例であるが、第１の実施形態の第１の変形例及び第２の変形例に対しても適用できる。
本発明に係る第２の半導体装置の製造方法によると、反応層であるＣｕＳｉｘ層の厚さを精度良く制御できるため、実用上十分なエレクトロマイグレーション耐性及び動作速度を有する半導体装置を得ることができる。
以上、本発明の実施形態及びその変形例について説明してきたが、本発明はそれらに限定されるものではない。
例えば、前記の実施形態では、ＣｕＳｉｘ層８又は反応層１６の形成にＳｉＨ４を用いているが、ポリシラン（ＳｉｎＨ２ｎ＋２）等のシリコン化合物を代わりに用いることができる。さらに、これらのシリコン化合物の代わりに、ゲルマン（ＧｅＨ４）及びポリゲルマン（ＧｅｎＨ２ｎ＋２）等のゲルマニウム化合物を代わりに用いることもできる。この場合、ＣｕＳｉｘ層の代わりにゲルマニウム化銅（ＣｕＧｅｘ）層が形成され、反応層１６はＹＧｅｘとＣｕＧｅｘとの混合物となる。ただし、ＹはＮｉ又はＣｏのいずれかである。
また、前記の実施形態では、ＣｕＳｉｘ層８又は反応層１６の形成のために、保護膜７の表面をＳｉＨ４等の反応性ガスに暴露しているが、反応性ガスを化学的もしくは物理的に活性化する手段をさらに備えていても良い。前者の例としては、反応装置の内部又は外部におけるプラズマによる反応性ガスのラジカル化又はイオン化が挙げられる。また、後者の例としては、イオン注入技術の適用による反応性ガスへの運動エネルギーの付与が挙げられる。
また、前記の実施形態では、第１のＣｕ膜５を用いて下部配線６を形成しているが、Ｃｕ合金膜、アルミニウム（Ａｌ）膜、Ａｌ合金膜、銀（Ａｇ）膜、Ａｇ合金膜、金（Ａｕ）膜及びＡｕ合金膜等を用いて下部配線６を形成することも可能である。これらの場合には、ＣｕＳｉｘ層の代わりにＸＳｉｘ層が形成され、反応層１６はＹＧｅｘとＣｕＧｅｘとの混合物となる。ただし、Ｘは下部配線の主要な構成元素であり、ＹはＮｉ又はＣｏのいずれかである。
また、前記の実施形態では、第２の配線溝１１よりも先にビアホール１０を形成しているが、逆に、ビアホール１０よりも先に第２の配線溝１１を形成することも可能である。
その他、本発明は、本発明の趣旨を逸脱しない範囲において、種々の形態に変形して適用可能である。
本発明に係る半導体装置及びその製造方法は、反応層の膜厚を精度良く制御することが可能となるため、実用上十分なエレクトロマイグレーション耐性及び動作速度を得ることができ、特に、埋め込み型の配線構造を有する半導体装置及びその製造方法等に有用である。
１ 半導体基板
２ 第１の絶縁膜
３ 第１の配線溝
４ 第１のバリア膜
５ 第１の銅（Ｃｕ）膜
６ 下部配線
７ 保護膜
８ ケイ化銅（ＣｕＳｉｘ）層（反応層）
９ 第２の絶縁膜
１０ ビアホール
１１ 第２の配線溝
１２ 第２のバリア膜
１３ 第２の銅（Ｃｕ）膜
１４ 上部配線
１５ 被覆層
１６ 反応層
１７ 保護膜
１８ ストッパ膜

Claims (27)

  1. 半導体基板の上に第１の絶縁膜を形成する工程（ａ）と、
    前記第１の絶縁膜に配線溝を形成する工程（ｂ）と、
    前記配線溝に第１の配線を形成する工程（ｃ）と、
    前記第１の絶縁膜及び第１の配線の上に保護膜を形成する工程（ｄ）と、
    前記工程（ｄ）よりも後に、前記第１の配線と前記保護膜との界面に反応層を形成する工程（ｅ）とを備えていることを特徴とする半導体装置の製造方法。
  2. 前記工程（ｅ）は、シリコン化合物又はゲルマニウム化合物を前記保護膜の表面に暴露することにより行われることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記工程（ｅ）は、反応性ガスを化学的に活性化する手段を備えていることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記工程（ｅ）において、前記反応性ガスをイオン化することにより化学的に活性化することを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記工程（ｅ）は、反応性ガスを物理的に活性化する手段を備えていることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  6. 前記工程（ｅ）において、前記反応性ガスに運動エネルギーを付与することにより物理的に活性化することを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記保護膜の上に第２の絶縁膜を形成する工程（ｆ）と、
    前記第２の絶縁膜の内部にビアホールを形成する工程（ｇ）と、
    前記ビアホールと接続するように第２の配線を形成する工程（ｈ）とをさらに備えていることを特徴とする請求項１〜６のうちのいずれか１項に記載の半導体装置の製造方法。
  8. 前記保護膜は、シリコン炭窒化膜であることを特徴とする請求項１〜７のうちのいずれか１項に記載の半導体装置の製造方法。
  9. 前記工程（ｃ）と前記工程（ｄ）との間に、前記第１の配線の上に被覆層を形成する工程（ｃ１）をさらに備えていることを特徴とする請求項１〜８のうちのいずれか１項に記載の半導体装置の製造方法。
  10. 前記被覆層の主たる構成材料は、ニッケル、ニッケル合金、コバルト及びコバルト合金のうちのいずれかであることを特徴とする請求項９に記載の半導体装置。
  11. 前記工程（ｅ）よりも後に、前記保護膜の表面をプラズマに暴露する工程（ｅ１）をさらに備えていることを特徴とする請求項１〜１０のうちのいずれか１項に記載の半導体装置の製造方法。
  12. 前記プラズマは、窒素化合物を含む雰囲気中において発生させることを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 前記工程（ｅ）よりも後に、前記保護膜の表面を紫外光に暴露する工程（ｅ２）をさらに備えていることを特徴とする請求項１〜１０のうちのいずれか１項に記載の半導体装置の製造方法。
  14. 前期工程（ｅ）よりも後に、前記保護膜の上にストッパ膜を形成する工程（ｅ３）をさらに備えていることを特徴とする請求項１〜１３のうちのいずれか１項に記載の半導体装置の製造方法。
  15. 前記ストッパ膜は、酸素添加シリコン炭化膜又はシリコン窒化膜であることを特徴とする請求項１４に記載の半導体装置の製造方法。
  16. 前記反応層は、シリコン化合物層又はゲルマニウム化合物層であることを特徴とする請求項１〜１５のうちのいずれか１項に記載の半導体装置の製造方法。
  17. 前記第１の配線の主たる構成材料は、アルミニウム、アルミニウム合金、銅、銅合金、銀、銀合金、金及び金合金のうちのいずれかであることを特徴とする請求項１〜１６のうちのいずれか１項に記載の半導体装置の製造方法。
  18. 半導体基板の上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜に配線溝を形成する工程と、
    前記配線溝に第１の配線を形成する工程と、
    前記第１の配線の上部に反応層を形成する工程とを備え、
    前記反応層は、供給律速の条件により形成することを特徴とする半導体装置の製造方法。
  19. 前記反応層は、シリコン化合物層又はゲルマニウム化合物層であることを特徴とする請求項１８に記載の半導体装置の製造方法。
  20. 半導体基板の上に形成された第１の絶縁膜と、
    前記第１の絶縁膜に形成された第１の配線と、
    前記第１の絶縁膜及び第１の配線の上に形成された保護膜と、
    前記第１の配線と前記保護膜との界面に形成された反応層とを備えていることを特徴とする半導体装置。
  21. 前記保護膜の上に形成された第２の絶縁膜と、
    前記第１の配線の上に、前記保護膜及び第２の絶縁膜を貫通するように形成されたビアホールと、
    前記ビアホールと接続するように形成された第２の配線とをさらに備えていることを特徴とする請求項２０に記載の半導体装置。
  22. 前記保護膜の上に形成されたストッパ膜と、
    前記ストッパ膜の上に形成された第２の絶縁膜と、
    前記第１の配線の上に、前記保護膜、ストッパ膜及び第２の絶縁膜を貫通するように形成されたビアホールと、
    前記ビアホールと接続するように形成された第２の配線とをさらに備えていることを特徴とする請求項２０に記載の半導体装置。
  23. 前記保護膜は、シリコン炭窒化膜であることを特徴とする請求項２０〜２２のうちのいずれか１項に記載の半導体装置。
  24. 前記ストッパ膜は、酸素添加シリコン炭化膜又はシリコン窒化膜であることを特徴とする請求項２２に記載の半導体装置。
  25. 前記反応層は、シリコン化合物層又はゲルマニウム化合物層であることを特徴とする請求項２０〜２４のうちのいずれか１項に記載の半導体装置。
  26. 前記反応層は、ニッケル又はコバルトを含むことを特徴とする請求項２５に記載の半導体装置。
  27. 前記第１の配線の主たる構成材料は、アルミニウム、アルミニウム合金、銅、銅合金、銀、銀合金、金及び金合金のうちのいずれかであることを特徴とする請求項２０〜２６のうちのいずれか１項に記載の半導体装置。
JP2009148054A 2009-06-22 2009-06-22 半導体装置の製造方法 Expired - Fee Related JP5230542B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009148054A JP5230542B2 (ja) 2009-06-22 2009-06-22 半導体装置の製造方法
PCT/JP2010/000444 WO2010150430A1 (ja) 2009-06-22 2010-01-27 半導体装置及びその製造方法
US13/274,039 US8927416B2 (en) 2009-06-22 2011-10-14 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009148054A JP5230542B2 (ja) 2009-06-22 2009-06-22 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2011003859A true JP2011003859A (ja) 2011-01-06
JP2011003859A5 JP2011003859A5 (ja) 2011-08-18
JP5230542B2 JP5230542B2 (ja) 2013-07-10

Family

ID=43386221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009148054A Expired - Fee Related JP5230542B2 (ja) 2009-06-22 2009-06-22 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US8927416B2 (ja)
JP (1) JP5230542B2 (ja)
WO (1) WO2010150430A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160276156A1 (en) * 2015-03-16 2016-09-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing process thereof
US9673091B2 (en) * 2015-06-25 2017-06-06 Globalfoundries Inc. Structure for BEOL metal levels with multiple dielectric layers for improved dielectric to metal adhesion
CN112151497B (zh) * 2019-06-28 2023-08-22 台湾积体电路制造股份有限公司 半导体结构以及形成半导体结构的方法
US20230223302A1 (en) * 2022-01-12 2023-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Contact features of semiconductor device and method of forming same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058544A (ja) * 1998-08-04 2000-02-25 Matsushita Electron Corp 半導体装置及びその製造方法
JP2002246391A (ja) * 2001-02-21 2002-08-30 Nec Corp 半導体装置の製造方法
JP2004096052A (ja) * 2002-03-13 2004-03-25 Nec Electronics Corp 半導体装置およびその製造方法ならびに金属配線
JP2007027769A (ja) * 2005-07-20 2007-02-01 Samsung Electronics Co Ltd 二重キャッピング膜を有する半導体素子の配線及びその形成方法
JP2009016502A (ja) * 2007-07-03 2009-01-22 Tdk Corp ワイヤ被膜剥離方法、コイル部品の製造方法、ワイヤ被膜剥離装置およびコイル部品の製造装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980042910A (ko) 1996-11-29 1998-08-17 윌리엄비.켐플러 동 표면의 밀봉을 위한 공정
US6448655B1 (en) * 1998-04-28 2002-09-10 International Business Machines Corporation Stabilization of fluorine-containing low-k dielectrics in a metal/insulator wiring structure by ultraviolet irradiation
US20050250346A1 (en) * 2004-05-06 2005-11-10 Applied Materials, Inc. Process and apparatus for post deposition treatment of low k dielectric materials
JP2009016520A (ja) * 2007-07-04 2009-01-22 Tokyo Electron Ltd 半導体装置の製造方法及び半導体装置の製造装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058544A (ja) * 1998-08-04 2000-02-25 Matsushita Electron Corp 半導体装置及びその製造方法
JP2002246391A (ja) * 2001-02-21 2002-08-30 Nec Corp 半導体装置の製造方法
JP2004096052A (ja) * 2002-03-13 2004-03-25 Nec Electronics Corp 半導体装置およびその製造方法ならびに金属配線
JP2007027769A (ja) * 2005-07-20 2007-02-01 Samsung Electronics Co Ltd 二重キャッピング膜を有する半導体素子の配線及びその形成方法
JP2009016502A (ja) * 2007-07-03 2009-01-22 Tdk Corp ワイヤ被膜剥離方法、コイル部品の製造方法、ワイヤ被膜剥離装置およびコイル部品の製造装置

Also Published As

Publication number Publication date
JP5230542B2 (ja) 2013-07-10
WO2010150430A1 (ja) 2010-12-29
US20120032333A1 (en) 2012-02-09
US8927416B2 (en) 2015-01-06

Similar Documents

Publication Publication Date Title
US8384217B2 (en) Increasing reliability of copper-based metallization structures in a microstructure device by using aluminum nitride
JP5500810B2 (ja) 多層配線構造に空隙を形成する方法
JP4236201B2 (ja) 半導体装置の製造方法
CN101728319B (zh) 通过硅/锗浸泡改进金属线的电路结构及其形成方法
KR100719177B1 (ko) 선택적 원자층 증착법을 이용한 텅스텐막 형성 방법
JP2015177006A (ja) 半導体装置及びその製造方法
KR100602087B1 (ko) 반도체 소자 및 그 제조방법
JP5230542B2 (ja) 半導体装置の製造方法
JP2007157959A (ja) 半導体装置の製造方法および半導体装置
JP2005005383A (ja) 半導体装置および半導体装置の製造方法
CN110660729B (zh) 半导体装置的形成方法
KR101430832B1 (ko) 낮은 접촉 저항 탄소 나노튜브 상호연결부를 위한 장치 및 방법
KR101152203B1 (ko) 반도체 장치 및 그의 제조 방법
US10186454B2 (en) Semiconductor structure having etch stop layer and method of forming the same
JP2007258390A (ja) 半導体装置、および半導体装置の製造方法
JP2011029554A (ja) 半導体装置の製造方法
US7902641B2 (en) Semiconductor device and manufacturing method therefor
JP2010080606A (ja) 半導体装置の製造方法
JP2010073736A (ja) 半導体装置の製造方法
KR20060011396A (ko) 반도체 소자의 다층 금속배선 형성방법
KR100571387B1 (ko) 반도체 소자의 구리 배선 제조 방법
KR101089249B1 (ko) 반도체 소자 및 그 제조 방법
CN112435958A (zh) 集成电路结构及其形成方法
Ohto et al. Method for manufacturing a semiconductor device having a multi-layered insulating structure of SiOCH layers and an SiO 2 layer
US20090136724A1 (en) Method of fabricating semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110704

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5230542

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees