CN101286494B - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN101286494B
CN101286494B CN2007101487363A CN200710148736A CN101286494B CN 101286494 B CN101286494 B CN 101286494B CN 2007101487363 A CN2007101487363 A CN 2007101487363A CN 200710148736 A CN200710148736 A CN 200710148736A CN 101286494 B CN101286494 B CN 101286494B
Authority
CN
China
Prior art keywords
cap rock
metal
semiconductor structure
manufacture method
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101487363A
Other languages
English (en)
Other versions
CN101286494A (zh
Inventor
张惠林
沈定宇
卢永诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101286494A publication Critical patent/CN101286494A/zh
Application granted granted Critical
Publication of CN101286494B publication Critical patent/CN101286494B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体结构及其制造方法。该半导体结构，包括：一半导体衬底，一介电层设于该半导体衬底上，一导线设于该介电层中，以及一金属碳化物盖层设于该导线上方。该半导体结构的制造方法，包括：提供一半导体衬底，形成一介电层于该半导体衬底上，形成一导线于该介电层中，以及，形成一金属碳化物盖层于该导线上方。

Description

半导体结构及其制造方法
技术领域
本发明涉及集成电路，且特别是涉及一种互连结构及其制法。
背景技术
镶嵌工艺已广泛用在集成电路中金属线与介电层插塞的制造。镶嵌工艺包括先以传统的显影与蚀刻工艺在金属间介电层中形成一开口，然后将铜或铜合金填入开口中。将介电层上多余的金属材料以化学机械抛光(CMP，chemical mechanical polishing)去除后，留下的铜或铜合金即可作为金属线和/或介电层插塞。
由于铜的电阻较低，铜已经取代铝作为主要的导线材料。然而，随着半导体的尺寸不断缩小与电流密度的增加，铜依然有电迁移(electro migration)与应力迁移(stress migration)的可靠度问题。
图1显示以公知技术形成一互连结构的工艺剖面图。在低介电常数层2中形成有铜导线4，且在低介电常数层2与铜导线4的上表面形成有蚀刻停止层6。图1所示的结构具有阻容延迟(RC delay)的缺点，因为蚀刻停止层6的介电常数通常高于低介电常数层2，因而造成金属线之间的寄生电容上升，增加了阻容延迟。
图2显示一种改良后的互连结构，在铜导线4形成有金属盖层8。金属盖层8通常是由电迁移与应力迁移较低的材料所形成，例如CoWP、钛、钽、钨、或前述的组合。因此，金属盖层8可以改善铜表面迁移使互连的可靠度提高。在应力的存在下，有金属盖层的互连结构的平均失效时间(mean time tofailure，MTTF)是图1结构的10倍以上。金属盖层8可以大幅减少因为应力所产生的孔洞(void)，并且可减少寄生电容。
然而，图1与图2的结构仍有其他的问题。在后续形成低介电常数层或蚀刻停止层时会使用到氧气和/或其他化学品。这些化学品及氧气很容易攻击铜导线4与金属盖层8，而导致铜导线4与其上方的介层插塞(未显示)的接触电阻上升。如此一来，会造成产量下降。因此业界急需针对上述问题提出一种新的结构与制造方法。
发明内容
本发明提供一种半导体结构，包括：一半导体衬底；一介电层，设于该半导体衬底上；一导线，设于该介电层中；以及，一金属碳化物盖层，设于该导线上方。
本发明另提供一种半导体结构，包括：一半导体衬底；一低介电常数层，设于该半导体衬底上；一开口，从该低介电常数层的上表面延伸进入该低介电常数层中；一阻挡层，内衬(lining)于该开口中；一含铜导线，设于该开口中的阻挡层上；以及，一金属碳化物盖层，设于该含铜导线上方；其中该金属碳化物盖层与该导线之间还包括一金属盖层，且该金属盖层与该金属碳化物盖层包含相同的金属。
本发明又提供一种半导体结构，包括：一半导体衬底；一介电层，设于该半导体衬底上；一铜导线，设于该介电层中；一金属盖层，设于该铜导线上；以及，一金属碳化物盖层，设于该金属盖层上。其中金属盖层与金属碳化物盖层含有相同的金属。
本发明并提供一种半导体结构的制造方法，包括：提供一半导体衬底；形成一介电层于该半导体衬底上；形成一导线于该介电层中；以及，形成一金属盖层于该导线上；以及将该金属盖层的顶部碳化以形成该金属碳化物盖层，但金属盖层的底部则不被碳化。
本发明另提供一种半导体结构的制造方法，包括：提供一半导体衬底；形成一低介电常数层于该半导体衬底上；形成一开口从该低介电常数层的上表面延伸进入该低介电常数层中；形成一含铜导线于该开口中；形成一金属盖层于该含铜导线上；以及，将金属盖层的顶部碳化以形成一金属碳化物盖层，但金属盖层的底部则不被碳化。
通过采用本发明的半导体结构，可确保底下铜导线的品质；可以降低铜导线跟上方介层插塞的接触电阻，因而改善产量；可以改善金属碳化物盖层与其上方的蚀刻停止层或低介电常数层之间的接合性质；此外还改善阻容延迟、降低漏电流、降低电迁移、降低应力迁移等。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合附图，作详细说明如下。
附图说明
图1为一公知互连结构的剖面图，其具有一蚀刻停止层形成在铜导线与低介电常数层上。
图2为另一公知互连结构的剖面图，其具有一金属盖层形成在铜导线上。
图3～8B为一系列剖面图，用以说明本发明一实施例形成半导体结构的流程。
图9为本发明一实施例的剖面图，其中金属碳化物盖层形成在一双镶嵌结构上。
并且，上述附图中的各附图标记说明如下：
2～低介电常数层         4～铜导线
6～蚀刻停止层           8～金属盖层
18～衬底                20～介电层
26～开口                30～阻挡层
32～铜导线              34～金属盖层
T～金属盖层的厚度       36～金属硅化物盖层
38～金属碳硅化物盖层    40～金属碳化物盖层
42～介层插塞            44～铜导线
46～金属碳化物盖层      48～低介电常数层
具体实施方式
以下将结合图3～8B说明本发明一实施例制造半导体结构的流程。图3显示在介电层20中形成开口26。介电层20是形成在衬底18上。衬底18可包含半导体基板以及其上所形成的各种结构，例如蚀刻停止层、层间介电层、金属间介电层等。半导体基板可为一单晶基板或一化合物半导体基板，其上可形成例如晶体管等有源元件(未显示)。开口26可以是用来形成导线的沟槽。在一实施例中，介电层20优选为介电常数小于约3的低介电常数层，更优选地，为介电常数小于约2.5的超低介电常数层。介电层20可包含常用的低介电常数材料，例如含碳介电层，且还可包含氮、氢、氧、或前述的组合。另外，也可使用多孔性结构来降低介电层20的介电常数。
请参照图4，形成一(扩散)阻挡层30于开口26中。阻挡层30优选包含钛、氮化钛、钽、氮化钽等，阻挡层30可利用物理气相沉积法或化学气相沉积法形成。阻挡层30的厚度可介于约
Figure GA20171798200710148736301D00041
之间。所属领域的普通技术人员当可理解，此处所列举的尺寸跟所使用的工艺技术有关，且会随着工艺技术的微缩化而减小。
形成在阻挡层30上的导线32优选包含铜或铜合金。虽然导线32中可能包含其他导电材料如银、金、钨、铝等，但在以下的描述中将统称为铜导线32。形成阻挡层30与铜导线32的步骤可包括：毯覆性(blanket)沉积一阻挡层30；在阻挡层上沉积一层铜或铜合金的籽晶层；优选地以电镀法在开口26中填入导电材料，例如铜；然后，以化学机械抛光法去除多余的材料，只留下开口26中的阻挡层30与铜导线32。
铜导线32的表面可进行预处理。在一实施例中，例如可使用等离子体加强化学气相沉积(PECVD)的设备以含氮气体进行预处理。含氮气体优选包含N2、NH3等。在另一实施例中，可使用含氢气体进行预处理。含氢气体优选包含H2、NH3等。预处理可以减少原生氧化铜(native copper oxide)并去除铜导线32上的化学污染。
图5显示金属盖层34的形成。在优选实施例中，金属盖层34的金属具有与碳、硅、和/或氮形成键结的优异能力，例如：钨、钽、铁、钴、镍、钼、钛、钴钨磷化物(CoWP)、钴硼化物(CoB)、或前述的组合。金属盖层34优选地以无电电镀(electroless plating)法选择性地形成，其工艺包括将具有图4的结构的晶片沉浸在电镀液中。除此之外，还可将金属盖层34毯覆性沉积在铜导线32与介电层20上，然后再以蚀刻去除不必要的部分。在一实施例中，金属盖层34的厚度T约应注意的是，虽然在图示中金属盖层34仅覆盖到铜导线32的表面，而未覆盖到阻挡层30，但所属领域的普通技术人员应可理解，金属盖层34还可能延伸覆盖到阻挡层30的顶端。
请参照图6A与图6B，对金属盖层34进行一硅化工艺，以至少将金属盖层34的顶部硅化而形成金属硅化物盖层36。在优选实施例中，此硅化工艺包括将金属盖层浸(soaking)在含硅气体的环境中，例如SiH4、Si2H6、或前述的组合，或是使用其他具有Si-H键的气体。硅化工艺优选在一高温下进行，例如约250-450℃。硅化工艺的时间优选约5-60秒，气体压力优选约10mTorr到760Torr。在另一实施例中，可在化学气相沉积的设备以上述的含硅气体进行等离子体辅助的硅化工艺。
在图6A中，将金属盖层34完全硅化而将其转化成金属硅化物盖层36。在一更优选实施例中，如图6B所示，是将金属盖层34部分硅化而在残余的金属盖层34上形成一金属硅化物盖层36。底下的铜导线32最好保持不被硅化。所属领域的普通技术人员应可理解，完全硅化或是部分硅化可通过硅化工艺的条件加以控制，例如气体流速、温度、反应时间等。所属领域的普通技术人员当可通过例行的实验找到最优选的工艺条件。
请参照图7A，将金属硅化物盖层36加以碳化以形成一金属碳硅化物盖层(metal silicon carbide cap)38。在优选实施例中，此碳化工艺包括在一含碳环境下对金属硅化物盖层36进行等离子体处理，所使用的工艺气体优选包括含碳气体，例如是含碳与氢的气体CHx，如C2H4、C2H6、或前述的组合。在一实施例中，碳化工艺的温度优选在约250-450℃。碳化工艺的时间优选约5-60秒，气体压力优选约10m托(Torr)到760托。
在另一实施例中，可在碳化工艺中加入含氮气体，而形成一金属氮碳硅化物盖层(metal silicon carbonitride cap)。例如，当金属盖层34为铁，则形成氮碳硅化铁。所使用的工艺气体同时包括含碳气体如CHx与含氮气体如N2、NH3。此碳化工艺的温度优选在约250-450℃。碳化工艺的时间优选约5-60秒，气体压力优选约10m托到760托。
在又一实施例中，用来形成金属氮碳硅化物盖层(metal siliconcarbonitride cap)的碳化工艺与氮化工艺可以分开进行。例如，可先进行碳化工艺以形成一金属碳硅化物盖层38，再进行氮化工艺将之转化成金属氮碳硅化物盖层38。或者，也可先进行氮化工艺再进行碳化工艺。
图7B显示进行部分硅化、部分碳化、部分氮化所得到的结构。在优选实施例中，只有金属硅化物盖层36的顶部被转化成金属碳硅化物盖层38或金属氮碳硅化物盖层38，而金属硅化物盖层36的底部则保持不被转化。
图8A与图8B显示本发明的另一实施例，其起始步骤与图3至图5相同，但在形成金属盖层34之后，省略硅化工艺，直接将金属盖层36碳化形成一金属碳化物盖层40。例如，当金属盖层34为铁，则形成碳化铁。此碳化工艺所使用的气体与条件与前述图7A、图7B的碳化工艺大致相同。图8A所示的实施例是将金属盖层34完全碳化，因此金属碳化物盖层40是直接接触铜导线32。优选地，铜导线32保持不被碳化。图8B所示的实施例则是只将金属盖层34的顶部碳化，因此所形成的金属碳化物盖层40是位于金属盖层34上方。
在其他实施例中，图8A与图8B所示的金属碳化物盖层40为金属氮碳化物盖层，因此可再进行一氮化工艺。例如，当金属盖层34为铁，则是形成氮碳化铁。如前文所述，氮化工艺可与碳化工艺同时进行，或者在碳化工艺之前或之后进行也可以，其工艺条件大致与前面的实施例相同。
在最后的结构中，金属碳化物盖层38(如图7A与7B所示)或金属碳化物盖层40(如图8A与8B所示)的厚度优选大于约
Figure GA20171798200710148736301D00061
更优选约
Figure GA20171798200710148736301D00062
虽然在前文中是以单镶嵌工艺为例进行描述，但是所属领域的普通技术人员当可理解，本发明同样适用在双镶嵌工艺。图9显示一双镶嵌工艺的实施例，在低介电常数层48中具有介层插塞42与形成在介层插塞42上的铜导线44。通过前述相同的步骤可形成金属碳化物盖层46。应注意的是，由于盖层38或40(参见图7A-8B)具有高电阻，因此介层插塞42最好穿过盖层38(或40)与铜导线32直接接触。
本发明的实施例具有许多优点。首先，由于金属碳化物盖层较能够抵抗氧气与化学品的攻击，因此可确保底下铜导线的品质。如此一来，可以降低铜导线跟上方介层插塞的接触电阻，因而改善产量。经过实验证实，使用金属碳化物盖层的样品具有100％的产量。此外，由于金属碳化物盖层跟其上方的蚀刻停止层或低介电常数层具有同样的元素，例如碳，因此可以改善两者之间的接合性质。本发明的其他优点尚包括改善阻容延迟、降低漏电流、降低电迁移、降低应力迁移等。
虽然本发明已以多个优选实施例揭示如上，然而其并非用以限定本发明，任何所属领域的普通技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。

Claims (12)

1.一种半导体结构，包括：
一半导体衬底；
一介电层，设于该半导体衬底上；
一导线，设于该介电层中；以及
一金属碳化物盖层，设于该导线上方；
其中该金属碳化物盖层与该导线之间还包括一金属盖层，且该金属盖层与该金属碳化物盖层包含相同的金属。
2.如权利要求1所述的半导体结构，其中该金属碳化物盖层包括：金属氮碳化物、金属碳硅化物、或金属氮碳硅化物。
3.如权利要求1所述的半导体结构，其中该金属碳化物盖层包括：碳化铁或氮碳化铁。
4.如权利要求1所述的半导体结构，其中该金属碳化物盖层包括下列材料的碳化物：钨、钽、铁、钴、镍、钼、钛、钴钨磷化物、钴硼化物、或前述的组合。
5.一种半导体结构的制造方法，包括：
提供一半导体衬底；
形成一介电层于该半导体衬底上；
形成一导线于该介电层中；以及
形成一金属盖层于该导线上；以及
将该金属盖层的顶部碳化以形成该金属碳化物盖层，但金属盖层的底部则不被碳化。
6.如权利要求5所述的半导体结构的制造方法，其中该碳化步骤在含碳与氢的气体的环境下进行。
7.如权利要求5所述的半导体结构的制造方法，其中在该碳化步骤之前，还包括至少将该金属盖层的顶部硅化。
8.如权利要求7所述的半导体结构的制造方法，其中该硅化步骤在含硅气体的环境下进行，且该硅化步骤包括热浸处理、等离子体处理、或前述的组合。
9.如权利要求5所述的半导体结构的制造方法，还包括至少将该金属盖层的顶部氮化。
10.如权利要求9所述的半导体结构的制造方法，其中该氮化步骤与该碳化步骤同时进行。
11.如权利要求9所述的半导体结构的制造方法，其中该氮化步骤在该碳化步骤之前或之后进行。
12.如权利要求5所述的半导体结构的制造方法，其中该金属碳化物盖层包括：碳化铁、氮碳化铁、或氮碳硅化铁。
CN2007101487363A 2007-04-11 2007-09-06 半导体结构及其制造方法 Active CN101286494B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/786,367 US9385034B2 (en) 2007-04-11 2007-04-11 Carbonization of metal caps
US11/786,367 2007-04-11

Publications (2)

Publication Number Publication Date
CN101286494A CN101286494A (zh) 2008-10-15
CN101286494B true CN101286494B (zh) 2010-07-21

Family

ID=39852966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101487363A Active CN101286494B (zh) 2007-04-11 2007-09-06 半导体结构及其制造方法

Country Status (2)

Country Link
US (1) US9385034B2 (zh)
CN (1) CN101286494B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298637A (zh) * 2015-06-01 2017-01-04 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8889507B2 (en) * 2007-06-20 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitors with improved reliability
JP4480775B2 (ja) * 2008-04-23 2010-06-16 トヨタ自動車株式会社 半導体装置の製造方法
US8354751B2 (en) * 2008-06-16 2013-01-15 International Business Machines Corporation Interconnect structure for electromigration enhancement
US7759262B2 (en) * 2008-06-30 2010-07-20 Intel Corporation Selective formation of dielectric etch stop layers
KR101044007B1 (ko) * 2008-08-29 2011-06-24 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법
US8304906B2 (en) * 2010-05-28 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Partial air gap formation for providing interconnect isolation in integrated circuits
US9472450B2 (en) * 2012-05-10 2016-10-18 Samsung Electronics Co., Ltd. Graphene cap for copper interconnect structures
US20140145332A1 (en) * 2012-11-26 2014-05-29 Globalfoundries Inc. Methods of forming graphene liners and/or cap layers on copper-based conductive structures
CN104835777B (zh) * 2014-02-08 2017-11-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
CN105097655B (zh) * 2014-05-08 2018-08-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN109003939B (zh) * 2014-10-13 2020-08-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
US9437484B2 (en) 2014-10-17 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Etch stop layer in integrated circuits
KR102410478B1 (ko) * 2015-09-14 2022-06-17 삼성디스플레이 주식회사 표시 장치
US10515896B2 (en) * 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof
US20190148150A1 (en) * 2017-11-13 2019-05-16 Applied Materials, Inc. Methods for forming capping protection for an interconnection structure
US11615985B2 (en) * 2021-01-04 2023-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with low-galvanic corrosion structures, and method of making same
KR20220131654A (ko) * 2021-03-22 2022-09-29 삼성전자주식회사 관통 비아 구조물, 상기 관통 비아 구조물을 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 대용량 데이터 저장 시스템

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1516276A (zh) * 2002-12-30 2004-07-28 ���ǵ�����ʽ���� 具有双覆盖层的半导体器件的互连及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4502209A (en) * 1983-08-31 1985-03-05 At&T Bell Laboratories Forming low-resistance contact to silicon
US4920071A (en) * 1985-03-15 1990-04-24 Fairchild Camera And Instrument Corporation High temperature interconnect system for an integrated circuit
US5407855A (en) * 1993-06-07 1995-04-18 Motorola, Inc. Process for forming a semiconductor device having a reducing/oxidizing conductive material
FR2744461B1 (fr) * 1996-02-01 1998-05-22 Tecmachine Nitrure de titane dope par du bore, revetement de substrat a base de ce nouveau compose, possedant une durete elevee et permettant une tres bonne resistance a l'usure, et pieces comportant un tel revetement
US6297159B1 (en) * 1999-07-07 2001-10-02 Advanced Micro Devices, Inc. Method and apparatus for chemical polishing using field responsive materials
TW523792B (en) * 2000-09-07 2003-03-11 Toshiba Corp Semiconductor device and its manufacturing method
US6686662B2 (en) * 2002-05-21 2004-02-03 Agere Systems Inc. Semiconductor device barrier layer
US7442756B2 (en) * 2002-06-20 2008-10-28 Infineon Technologies Ag Polymer for sealing porous materials during chip production
US7129162B2 (en) * 2002-12-30 2006-10-31 Texas Instruments Incorporated Dual cap layer in damascene interconnection processes
US7026714B2 (en) * 2003-03-18 2006-04-11 Cunningham James A Copper interconnect systems which use conductive, metal-based cap layers
US7235884B1 (en) * 2003-04-01 2007-06-26 Altera Corporation Local control of electrical and mechanical properties of copper interconnects to achieve stable and reliable via
US20050147762A1 (en) 2003-12-30 2005-07-07 Dubin Valery M. Method to fabricate amorphous electroless metal layers
US7074680B2 (en) * 2004-09-07 2006-07-11 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
JP2006210508A (ja) * 2005-01-26 2006-08-10 Sony Corp 半導体装置およびその製造方法
US20060175708A1 (en) * 2005-02-10 2006-08-10 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
US20060216929A1 (en) * 2005-03-28 2006-09-28 Hyun-Mog Park Etch stopless dual damascene structure and method of fabrication
US7550385B2 (en) * 2005-09-30 2009-06-23 Intel Corporation Amine-free deposition of metal-nitride films
US7300868B2 (en) * 2006-03-30 2007-11-27 Sony Corporation Damascene interconnection having porous low k layer with a hard mask reduced in thickness
US20070228571A1 (en) * 2006-04-04 2007-10-04 Chen-Hua Yu Interconnect structure having a silicide/germanide cap layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1516276A (zh) * 2002-12-30 2004-07-28 ���ǵ�����ʽ���� 具有双覆盖层的半导体器件的互连及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298637A (zh) * 2015-06-01 2017-01-04 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106298637B (zh) * 2015-06-01 2019-05-28 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
US9385034B2 (en) 2016-07-05
US20080251928A1 (en) 2008-10-16
CN101286494A (zh) 2008-10-15

Similar Documents

Publication Publication Date Title
CN101286494B (zh) 半导体结构及其制造方法
US8143162B2 (en) Interconnect structure having a silicide/germanide cap layer
US8372739B2 (en) Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication
TWI400770B (zh) 積體電路結構及其製作方法
US7816789B2 (en) Germanium-containing dielectric barrier for low-k process
US6977218B2 (en) Method for fabricating copper interconnects
US20100252930A1 (en) Method for Improving Performance of Etch Stop Layer
CN101188210A (zh) 半导体结构的形成方法
US7977791B2 (en) Selective formation of boron-containing metal cap pre-layer
US20080258303A1 (en) Novel structure for reducing low-k dielectric damage and improving copper EM performance
US20100193956A1 (en) Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same
JP2005033164A (ja) 半導体素子の銅配線形成方法
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR20080114056A (ko) 반도체 소자의 배선 및 그의 형성방법
US20060040490A1 (en) Method of fabricating silicon carbide-capped copper damascene interconnect
KR100960929B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR101006522B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
TW439213B (en) Process of copper adhesion/barrier layer
KR100924557B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR20090001198A (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR20090034037A (ko) 반도체 소자의 금속배선 및 그의 형성방법
US20090136724A1 (en) Method of fabricating semiconductor device
KR20050010162A (ko) 반도체 소자의 확산 방지막 형성 방법
KR20070023177A (ko) 반도체 소자의 구리 배선 및 그 제조방법
KR20050054117A (ko) 반도체 소자의 구리 배선 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant