CN106298637A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN106298637A
CN106298637A CN201510293278.7A CN201510293278A CN106298637A CN 106298637 A CN106298637 A CN 106298637A CN 201510293278 A CN201510293278 A CN 201510293278A CN 106298637 A CN106298637 A CN 106298637A
Authority
CN
China
Prior art keywords
layer
metal
forming method
barrier
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510293278.7A
Other languages
English (en)
Other versions
CN106298637B (zh
Inventor
刘继全
周鸣
汪民武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510293278.7A priority Critical patent/CN106298637B/zh
Priority to US15/168,628 priority patent/US9852991B2/en
Publication of CN106298637A publication Critical patent/CN106298637A/zh
Application granted granted Critical
Publication of CN106298637B publication Critical patent/CN106298637B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)

Abstract

一种半导体结构的形成方法，包括：提供半导体基底，所述半导体基底表面形成有介质层；在所述介质层中形成开口，开口底部暴露出所述半导体基底表面；形成填充满开口的金属层，且金属层还覆盖于介质层顶部表面；研磨去除高于介质层顶部表面的金属层，且研磨后的金属层顶部表面形成有金属氧化物层；去除金属氧化物层；在研磨后的金属层表面形成金属阻挡层，且金属阻挡层的厚度均匀性大于金属氧化物层的厚度均匀性，金属阻挡层的致密度大于金属氧化物层的致密度；向金属阻挡层表面通入硅源气体，将金属阻挡层转化为金属帽层。本发明在改善半导体结构抗电迁移能力的同时，避免金属层的电阻率升高，从而提高半导体结构的电学性能。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制作技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体技术的发展，超大规模集成电路芯片的集成度已经高达几亿乃至几十亿个器件的规模，两层以上的多层金属互连技术广泛使用。传统的金属互连是由铝金属制成的，但随着集成电路芯片中器件特征尺寸的不断减小，金属互连线中的电路密度不断增加，要求的响应时间不断减小，传统的铝互连线已经不能满足要求，铜互连技术逐渐取代铝互连技术。
与铝相比，铜具有更低的电阻率及更高的抗电迁移特性，可以降低互连线的电阻电容(RC)延迟，改善电迁移，提高器件稳定性。
但是，铜互连技术也有其缺陷。金属铜具有高迁移率，铜在硅及其氧化物以及大部分介质中扩散非常快。且一旦铜扩散进入半导体衬底或介质层中，会影响器件的少数载流子寿命和结的漏电流，增大半导体结构的电迁移(EM，Electromigration)，引起半导体结构的电路失效，可靠性下降。与铝互连不同(铝互连由于铝原子沿晶粒边界的扩散而失效)，铜互连电迁移失效模式沿着表面和界面的扩散控制。
现有技术采用铜互连技术形成的半导体结构的电迁移问题显著，半导体结构的电学性能有待提高。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，提高半导体结构的抗电迁移能力，避免金属层的电阻率过大，改善半导体结构的电学性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体基底，所述半导体基底表面形成有介质层；在所述介质层中形成开口，所述开口底部暴露出所述半导体基底表面；形成填充满所述开口的金属层，且所述金属层还覆盖于介质层顶部表面；研磨去除高于介质层顶部表面的金属层，且研磨后的金属层顶部表面形成有金属氧化物层；去除所述金属氧化物层；在所述研磨后的金属层表面形成金属阻挡层，且所述金属阻挡层的厚度均匀性大于金属氧化物层的厚度均匀性，所述金属阻挡层的致密度大于金属氧化物层的致密度；向所述金属阻挡层表面通入硅源气体，将所述金属阻挡层转化为金属帽层。
可选的，所述金属氧化物层的材料包括化学氧化物以及自然氧化物。
可选的，采用化学机械研磨工艺研磨所述金属层；化学机械研磨工艺的研磨液中含有双氧水。
可选的，所述金属阻挡层的材料为氮化铜或者氮氧化铜。
可选的，所述金属阻挡层的厚度为3埃至20埃。
可选的，所述金属阻挡层的材料为氧化铜。
可选的，采用氧气、臭氧或超氧离子，对所述研磨后的金属层表面进行氧化处理，形成所述金属阻挡层。
可选的，所述氧化处理的反应温度为400摄氏度至500摄氏度。
可选的，还向所述金属阻挡层表面通入氮源气体，形成所述金属帽层。
可选的，所述金属帽层的材料为铜硅氮化合物。
可选的，所述硅源气体包括SiH4或Si2H6；所述氮源气体包括NH3。
可选的，形成所述金属帽层的工艺参数为：所述硅源气体为SiH4，所述氮源气体为NH3，其中，SiH4流量为100sccm至600sccm，NH3流量为100sccm至600sccm，反应腔室温度为200摄氏度至600摄氏度。
可选的，形成所述金属帽层的方法还包括：提供高频电压，使得硅源气体和氮源气体解离。
可选的，形成所述金属帽层的工艺参数为：所述硅源气体为SiH4，所述氮源气体为NH3，其中，SiH4流量为100sccm至600sccm，NH3流量为100sccm至600sccm，提供高频电压为300V至1000V，提供射频功率为500W至1500W，反应腔室温度为100摄氏度至500摄氏度。
可选的，采用湿法刻蚀工艺去除所述金属氧化物层。
可选的，所述湿法刻蚀工艺的刻蚀液体为氢氟酸溶液，氢氟酸溶液中去离子水和氢氟酸的体积比为50:1至2000:1。
可选的，所述开口包括沟槽以及位于沟槽下方的通孔，且沟槽与通孔相互贯穿。
可选的，所述金属层的材料为铜。
可选的，所述介质层的材料为氧化硅、低k介质材料或者超低k介质材料。
可选的，在形成所述金属层之前，还包括步骤：在所述开口的底部和侧壁表面形成阻挡层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的半导体结构形成方法的技术方案中，研磨去除高于介质层顶部表面的金属层，且研磨后的金属层顶部表面形成有金属氧化物层；接着，去除所述金属氧化物层；然后，在研磨后的金属层表面形成金属阻挡层，且所述金属阻挡层的厚度均匀性大于金属氧化物层的厚度均匀性，所述金属阻挡层的致密度大于金属氧化物层的致密度；向所述金属阻挡层表面通入硅源气体，将所述金属阻挡层转化为金属帽层。由于本发明中金属阻挡层具有较高的致密度以及较好的厚度均匀性，具体的，金属阻挡层的致密度大于金属氧化物层的致密度，金属阻挡层的厚度均匀性大于金属氧化物层的厚度均匀性，因此所述金属阻挡层能够有效的阻挡硅源气体中的硅原子扩散进入金属层中，从而避免由于硅原子的进入而造成的金属层电阻率升高的问题。同时，由于金属阻挡层具有较高的致密度以及较好的厚度均匀性，在所述金属阻挡层基础上形成的金属帽层也相应具有较高的致密度以及较高的厚度均匀性的优点，因此金属帽层能够有效的阻挡金属层中的铜扩散，从而改善半导体结构的抗电迁移能力。
进一步，本发明在形成金属帽层过程中，提供高频电压，使得硅源气体和氮源气体解离，从而使得金属阻挡层转化为金属帽层所需的反应温度，防止反应温度过高而对半导体基底以及介质层造成不良影响，从而进一步改善了半导体结构的电学性能。
更进一步，本发明中金属阻挡层的厚度为3埃至20埃，使得金属阻挡层既能很好的起到阻挡硅原子扩散进入金属层中的作用；还能够使得在金属阻挡层基础上形成的金属帽层的厚度适中，使得金属帽层具有足够的阻挡铜扩散的作用，提高半导体结构的抗电迁移能力，同时避免金属帽层的厚度过厚而造成半导体结构的整体电阻过大的问题。
附图说明
图1为一实施例提供的半导体结构剖面结构示意图；
图2至图10为本发明另一实施例提供的半导体结构形成过程的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术形成的半导体结构的电迁移问题显著，半导体结构的电学性能有待提高。
经研究发现，半导体结构的形成方法包括以下步骤，请参考图1，图1为半导体结构剖面结构示意图：提供半导体基底100，所述半导体基底100表面形成有介质层，所述介质层包括位于半导体基底100表面的刻蚀阻挡层101和位于刻蚀阻挡层101表面的电介质层102；在所述介质层中形成开口，所述开口底部露出所述半导体基底100表面；在所述开口内形成填充满开口的金属层，所述金属层包括位于开口底部和侧壁的阻挡层105、籽晶层106和金属体层107，所述金属层表面与介质层顶部平齐。
所述金属体层107的材料为铜。由于铜在硅以及硅的氧化物中具有很高的迁移率，且在电子撞击下铜容易发生迁移，因此金属体层107中的铜易扩散进入上层互连结构的介质层中，引起电迁移问题。因此，需要在金属体层107表面形成金属帽层，阻止铜扩散进入介质层中，同时阻止空气中的O2扩散进入金属体层107中，避免铜发生氧化反应造成半导体结构的可靠性差，改善半导体结构的电迁移问题。
采用铜硅氮化合物作为金属帽层的材料，一定程度上可以改善半导体结构的电迁移问题。然而，半导体结构中金属体层107的电阻率升高了，且半导体结构中仍然存在电迁移问题。
进一步研究发现，通常采用SiH4和NH3对金属体层107表面进行处理，在金属体层107表面形成自对准的金属帽层；当SiH4对金属体层107表面接触时，SiH4中的硅原子容易扩散进入金属体层107中，且硅原子在金属体层107中具有较大的扩散速率，进而造成金属体层107的电阻率升高。
在采用SiH4和NH3对金属体层107表面进行处理之前，金属体层107表面形成有金属氧化物层，所述金属氧化物层主要有两方面来源：空气中的氧气与金属体层107表面相接触形成的自然氧化物层；金属体层107经历了化学机械研磨工艺，在化学机械研磨工艺过程中，研磨液与金属体层107表面发生氧化反应形成的化学氧化物层。
上述金属氧化物层在一定程度上能够阻挡SiH4扩散进入金属体层107内。然而，由于上述自然氧化物层以及化学氧化物层的氧化程度弱，使得所述金属氧化物层质地疏松，且厚度均匀性差，即金属体层107表面某些区域的金属氧化物层厚度较厚，而金属体层107表面其他区域的金属氧化物层的厚度较厚甚至为零，因此金属氧化物层阻挡SiH4扩散进入金属体层107中的阻挡效果差，SiH4仍会扩散至金属体层107内，导致金属体层107的电阻升高。同时，由于金属氧化物层的质地疏松，当向金属金属氧化物层表面通入SiH4和NH3时，形成的金属帽层也将具有质地疏松的问题，使得形成的金属帽层的质量差，金属帽层阻挡铜迁移的能力弱，导致半导体结构的电迁移问题仍然较为严重。
为此，本发明提供一种半导体结构的形成方法，研磨去除高于介质层顶部表面的金属层，且研磨后的金属层顶部表面形成有金属氧化物层；去除所述金属氧化物层；接着，在研磨后的金属层表面形成金属阻挡层，且所述金属阻挡层的厚度均匀性大于金属氧化物层的厚度均匀性，所述金属阻挡层的致密度大于金属氧化物层的致密度；将所述金属阻挡层转化为金属帽层。本发明在提高半导体结构的抗电迁移能力的同时，避免了半导体结构中金属层的电阻率升高的问题。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图10为本发明另一实施例提供的半导体结构形成过程的剖面结构示意图。
参考图2，提供半导体基底200，所述半导体基底200表面形成有介质层201。
所述半导体基底200的材料为硅、锗、锗化硅、碳化硅或者砷化镓；所述半导体基底200也可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。本实施例中，所述半导体基底200为硅基底。
所述半导体基底200中可以形成有半导体器件，如MOS晶体管、电容器、电阻器或者电感器；在所述半导体基底200表面还可以形成有金属布线层，所述金属布线层用于与后续形成的金属层电连接。
所述介质层201的材料为氧化硅、氮化硅、氮氧化硅、低k介质材料或超低k介质材料。采用化学气相沉积、物理气相沉积、原子层沉积或旋涂工艺形成所述介质层201。
其中，低k介质材料指相对介电常数高于或等于2.6、低于3.9的介质材料，超低k介质材料指相对介电常数低于2.6的介质材料。
所述介质层201的材料为低k介质材料或超低k介质材料时，介质层201的材料为SiOH、SiCOH、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)、BPSG(掺硼磷的二氧化硅)、氢化硅倍半氧烷(HSQ，(HSiO1.5)n)或甲基硅倍半氧烷(MSQ，(CH3SiO1.5)n)。
本实施例中，为了减小半导体结构的RC延迟效应，采用低k介质材料作为介质层201的材料。
在其他实施例中，半导体基底和介质层之间还可以形成有刻蚀停止层，即在形成介质层之前，在半导体基底表面形成刻蚀停止层，所述刻蚀停止层的材料与介质层的材料不同。在后续刻蚀工艺过程中，刻蚀工艺对刻蚀停止层的刻蚀速率远小于对介质层的刻蚀速率，从而起到刻蚀停止作用，避免刻蚀工艺对半导体基底造成过刻蚀。所述刻蚀停止层的材料为氮化硅、掺碳氮化硅、碳化硅或者氮氧化硅。
后续会在介质层201中形成开口，本实施例以所述开口包括沟槽以及位于沟槽下方的通孔、且所述沟槽与通孔相互贯穿作为示例。以下将对在介质层201中形成开口的方法做详细说明。
参考图3，在所述介质层201表面形成图形化的第一掩膜层202；以所述图形化的第一掩膜层202为掩膜，刻蚀去除部分厚度的介质层201，在所述介质层201中形成沟槽203。
所述图形化的第一掩膜层202定义出沟槽203的位置和宽度尺寸。所述图形化的第一掩膜层202为单层结构或者叠层结构；所述图形化的第一掩膜层202的材料为光刻胶、氮化硅或者金属掩膜材料，其中，金属掩膜材料为氮化钛或者氮化钽。
本实施例中，所述图形化的第一掩膜层202的材料为氮化硅。
以所述图形化的第一掩膜层202为掩膜，采用干法刻蚀工艺刻蚀去除部分厚度的介质层201，在所述介质层201中形成沟槽203。本实施例中，所述沟槽203的侧壁表面与半导体基底200表面垂直，沟槽203的顶部尺寸与底部尺寸相同。在其他实施例中，沟槽的顶部尺寸还可以大于底部尺寸。
本实施例中，所述沟槽203的宽度尺寸为20纳米至80纳米，所述沟槽203的深度尺寸为20纳米至200纳米。
在形成所述沟槽203之后，刻蚀去除所述图形化的第一掩膜层203。
参考图4，在所述沟槽203(参考图3)底部表面以及介质层201顶部表面形成图形化的第二掩膜层204，所述图形化的第二掩膜层204暴露出沟槽203的部分底部表面；以所述图形化的第二掩膜层204为掩膜，刻蚀所述介质层201直至暴露出半导体基底200表面，在所述介质层201中形成通孔206。
所述图形化的第二掩膜层204定义出通孔206的位置和尺寸。所述图形化的第二掩膜层204为单层结构或叠层结构；所述图形化的第二掩膜层204的材料为光刻胶、氮化硅或者金属掩膜材料，其中，金属掩膜材料为氮化钛或者氮化钽。
本实施例中，所述图形化的第二掩膜层204的材料为氮化硅；以所述图形化的第二掩膜层204为掩膜，采用干法刻蚀工艺刻蚀所述介质层201直至暴露出半导体基底200表面，在所述介质层201中形成通孔206。本实施例中，为了提高后续形成的金属层的填充能力，所述通孔206的顶部尺寸大于底部尺寸。在其他实施例中，通孔的侧壁表面也可以与半导体基底表面相互垂直。
本实施例中，所述通孔206的宽度尺寸为20纳米至80纳米，所述通孔206的深度尺寸为20纳米至200纳米。
参考图5，去除所述图形化的第二掩膜层204(参考图4)。
采用湿法刻蚀工艺刻蚀去除所述图形化的第二掩膜层204。
本实施例中，开口包括沟槽203以及位于沟槽203下方的通孔206，且所述沟槽203与通孔206相互贯穿，采用先形成沟槽后形成通孔(trench first vialast)的方法，在介质层201中形成开口。
在其他实施例中，也可以采用先形成通孔后形成沟槽(via first trench last)的方法在介质层中形成开口；还可以采用同时形成通孔和沟槽(all in oneprocess)的方法在介质层中形成开口。
参考图6，形成填充满所述开口的金属层208，且所述金属层208还覆盖于介质层201顶部表面。
本实施例中，在形成金属层208之前，还包括步骤：在开口的底部表面和侧壁表面形成阻挡层207。所述阻挡层207可以防止金属层208中的铜向半导体基底200或介质层201中扩散造成污染，提高半导体结构的性能；且所述阻挡层207还可以为金属层208的形成提供良好的界面态，使得形成金属层208与介质层201具有较高的粘附性。
所述阻挡层207的材料为钛、钽、钨、氮化钛、氮化钽、氮硅化钛、氮硅化钽、氮化钨或者碳化钨。所述阻挡层207可以为单层结构，也可以为多层结构。所述阻挡层207的形成工艺可以为化学气相沉积、物理气相沉积或原子层沉积工艺。
本实施例中，所述阻挡层207的材料为钽；所述阻挡层207的厚度为10埃至100埃；采用物理气相沉积工艺形成所述阻挡层207。
所述金属层208可以为单层结构，也可以为多层结构。所述金属层208为单层结构时，所述金属层208包括填充满开口且覆盖介质层201的金属体层。本实施例中，以所述金属层208为多层结构为例，所述金属层208包括：位于开口底部和侧壁表面的籽晶层、位于籽晶层表面且填充满所述开口的金属体层。
本实施例中，由于开口底部和侧壁表面形成有阻挡层207，因此籽晶层位于阻挡层207表面。
所述籽晶层作为后续金属体层形成的电镀工艺中的阴极，为后续形成金属体层作准备；所述籽晶层也可以为后续形成金属体层提供良好的界面态，有助于形成于籽晶层紧密粘结的金属体层，改善互连结构的电迁移。
所述籽晶层可以为单层结构，也可以为由晶粒直径不同的小晶粒层和大晶粒层构成的多层结构。选用多层结构时，小晶粒层在大晶粒层之下，可以提高籽晶层与阻挡层207之间的粘附性。
所述籽晶层的形成工艺为物理气相沉积或化学气相沉积。本实施例中，所述籽晶层的形成工艺为物理气相沉积，与所述阻挡层207在同一个物理气相沉积设备内完成，所述籽晶层的厚度为10埃至200埃。
所述金属体层的材料为铜，所述金属体层的形成工艺为物理气相沉积或电镀法。本实施例中，采用电镀法形成所述金属体层。
将所述半导体基底200转移至电镀反应池中，电镀形成金属体层。在电镀的过程中，金属铜填充满所述开口，另外部分金属铜溢出开口覆盖在所述籽晶层表面，形成块铜。
所述电镀反应池中有电镀溶液、金属铜阳极和电源正负极。所述电镀溶液主要由硫酸铜、硫酸和水组成，所述电镀溶液中还包含有催化剂、抑制剂、调整剂等多种添加剂。
所述电镀的过程为：所述籽晶层连接电源的负极，所述金属铜阳极连接电源的正极，位于所述金属铜阳极上的铜原子发生氧化反应形成金属铜离子，位于所述籽晶层表面附近的金属铜离子发生还原反应，生成的铜原子沉积在所述籽晶层表面形成金属体层。
参考图7，研磨去除高于介质层201顶部表面的金属层208，直至金属层208顶部与介质层201顶部齐平，且研磨后的金属层208顶部表面形成有金属氧化物层209。
本实施例中，采用机械研磨工艺研磨所述金属层208，并且研磨去除高于介质层201顶部表面的阻挡层207，直至暴露出介质层201顶部表面。
所述金属氧化物层209的材料包括化学氧化物(chemical oxide)以及自然氧化物(native oxide)。
所述机械研磨工艺的研磨液中含有双氧水，所述双氧水与金属层208顶部表面的铜发生化学反应，使得化学机械研磨过程中金属层208顶部表面会形成化学氧化物；并且，金属层208与空气中的氧气接触后发生氧化反应，也使得金属层208顶部表面形成自然氧化物。
由于上述化学反应以及氧化反应的氧化能力都较弱，使得形成的金属氧化物层209的质地疏松且厚度连续性差，某些区域的金属氧化物层209的厚度较厚，还有些区域的金属氧化物层209的厚度非常薄甚至为零。
参考图8，去除所述金属氧化物层209(参考图7)。
为了提高半导体结构的抗电迁移能力，防止金属层208中的铜在电子的撞击下发生迁移，后续会在金属层208上形成金属帽层，所述金属帽层能够阻挡金属层208中的铜扩散，从而改善半导体结构的电迁移问题。
然而，形成金属帽层的过程中，会采用硅源气体和氮源气体对金属层208表面进行处理，由于硅原子在金属层208中具有较大的扩散速率，因此硅原子极易进入金属层208中，导致金属层208的电阻率升高。因此，在形成金属帽层之前，需要在金属层208表面形成金属阻挡层，所述金属阻挡层能够起到阻挡硅原子向金属层208中扩散的作用，并且所述金属阻挡层还能够为形成金属帽层提供工艺基础。
由于金属氧化物层209质地疏松且厚度连续性差，因此所述金属氧化物层阻挡硅原子向金属层208中扩散的能力差，若后续直接进行形成金属帽层的工艺，则扩散进入金属层208中的硅原子含量仍然较大，且在金属氧化物层209基础上形成的金属帽层也会具有质地疏松的问题，金属帽层阻挡铜迁移的能力弱。
为此，本实施例中，去除所述质地疏松且厚度连续性差的金属氧化物层209，后续重新形成致密度高且厚度均匀性好的金属阻挡层。
本实施例中，采用湿法刻蚀工艺，刻蚀去除所述金属氧化物层209。在一个具体实施例中，所述湿法刻蚀工艺的刻蚀气体为氢氟酸溶液，氢氟酸溶液中去离子水和氢氟酸的体积比为50:1至2000:1。
参考图9，在所述研磨后的金属层208表面形成金属阻挡层210。
所述金属阻挡层210的厚度均匀性大于金属氧化物层209(参考图7)的厚度均匀性，所述金属阻挡层210的致密度大于金属氧化物层209的致密度。
所述金属阻挡层210的主要作用在于：一方面，在后续形成金属帽层的过程中，所述金属阻挡层210具有阻挡硅原子扩散进入金属层208中的作用，避免金属层208的电阻率升高；另一方面，所述金属阻挡层210还位于形成金属帽层提供工艺基础，部分厚度或者全部金属阻挡层210转化为金属帽层。
由于本实施例中形成的金属阻挡层210的致密度高且厚度均匀性好，具体的，所述金属阻挡层210的致密度大于金属氧化物层209的致密度，所述金属阻挡层210的厚度均匀性大于金属氧化物层209的厚度均匀性，因此所述金属阻挡层210能够有效的阻挡硅原子扩散进入金属层208中，防止金属层208的电阻率升高；并且，由于金属阻挡层210的致密度高，因此在所述金属阻挡层210基础上形成的金属帽层也将具有较高的致密度，且金属帽层也具有较好的厚度均匀性，使得金属帽层能够有效的阻挡铜扩散，从而显著提高半导体结构的抗电迁移能力。
所述金属阻挡层210的材料为氮化铜、氮氧化铜或者氧化铜。本实施例中，所述金属阻挡层210的材料为氧化铜，采用氧气(O2)、臭氧(O3)或超氧离子(O2 -)，对所述研磨后的金属层208表面进行氧化处理，形成所述金属阻挡层210。
在一个具体实施例中，所述氧化处理的反应温度为400摄氏度至500摄氏度。
采用上述反应温度，对金属层208表面进行氧化处理的氧化程度较高，使得形成的金属阻挡层210致密度高且厚度均匀性好。
所述金属阻挡层210的厚度不宜过薄，否则金属阻挡层210不足以阻挡硅原子的扩散，使得硅原子容易透过金属阻挡层210扩散进入金属层208中；所述金属阻挡层210的厚度也不宜过厚，否则后续形成的金属帽层的厚度也将较厚，导致半导体结构的整体电阻值过高。
为此，本实施例中，所述金属阻挡层210的厚度为3埃至20埃。
参考图10，向所述金属阻挡层210(参考图9)表面通入硅源气体，将所述金属阻挡层210转化为金属帽层211。
在一个实施例中，所述金属帽层211的材料为铜硅化合物(CuSi)，所述金属帽层211能够起到阻挡金属层208中的铜扩散的作用，提高半导体结构的抗电迁移能力。
由于铜硅氮化合物的电阻率小于铜硅化合物的电阻率，且铜硅氮化合物对Si原子的束缚能力大于铜硅化合物对Si原子的束缚能力，避免金属帽层211中的硅原子扩散进入金属层208中。因此，本实施例中，所述金属帽层211的材料为铜硅氮化合物(CuSiN)。所述金属帽层211能够起到阻挡金属层208中的铜扩散的作用，防止金属层208中的铜在电子撞击下发生迁移，从而改善半导体结构的抗电迁移能力，金属帽层211的电阻率较小，且避免金属帽层211中的硅原子扩散进入金属层208中。
具体的，向所述金属阻挡层210表面通入硅源气体和氮源气体，形成所述金属帽层。其中，所述硅源气体包括SiH4或Si2H6；所述氮源气体包括NH3。
在将金属阻挡层210转化为金属帽层211过程中，提供的硅源气体为SiH4时，将发生如下的化学反应：
2CuO+2SiH4+2NH3→2CuSiN+2H2O+7H2
在一个具体实施例中，形成所述金属帽层211的工艺参数为：所述硅源气体为SiH4，所述氮源气体为NH3，其中，SiH4流量为100sccm至600sccm，NH3流量为100sccm至600sccm，反应腔室温度为200摄氏度至600摄氏度。
为了降低形成金属帽层211所需的反应温度，避免反应温度过高造成的不良影响，形成所述金属帽层211的方法还可以包括：提供高频电压，使得硅源气体和氮源气体解离，从而使得形成金属帽层211所需的反应温度降低，避免对半导体基底200和介质层201造成不良影响。
在一个具体实施例中，形成所述金属帽层211的工艺参数为：所述硅源气体为SiH4，所述氮源气体为NH3，其中，SiH4流量为100sccm至600sccm，NH3流量为100sccm至600sccm，提供高频电压为300V至1000V，提供射频功率为500W至1500W，反应腔室温度为100摄氏度至500摄氏度。
本实施例中，以所述金属阻挡层210全部转化为金属帽层211作为示例。在其他实施例中，也可以仅将部分厚度的金属阻挡层转化为金属帽层。
由于金属阻挡层210的致密度高且厚度均匀性好，因此在形成金属帽层211过程中，所述金属阻挡层210能够很好的阻挡硅原子向金属层208中扩散，从而有效的避免金属层208的电阻率升高；并且，由于金属阻挡层210的致密度高且厚度均匀性好，在金属阻挡层210基础上形成的金属帽层211也具有致密度高且厚度均匀性好的优点，从而形成较高质量的金属帽层211，所述金属帽层211阻挡金属层208中的铜扩散的能力强，从而显著改善半导体结构的抗电迁移能力。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体基底，所述半导体基底表面形成有介质层；
在所述介质层中形成开口，所述开口底部暴露出所述半导体基底表面；
形成填充满所述开口的金属层，且所述金属层还覆盖于介质层顶部表面；
研磨去除高于介质层顶部表面的金属层，且研磨后的金属层顶部表面形成有金属氧化物层；
去除所述金属氧化物层；
在所述研磨后的金属层表面形成金属阻挡层，且所述金属阻挡层的厚度均匀性大于金属氧化物层的厚度均匀性，所述金属阻挡层的致密度大于金属氧化物层的致密度；
向所述金属阻挡层表面通入硅源气体，将所述金属阻挡层转化为金属帽层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属氧化物层的材料包括化学氧化物以及自然氧化物。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，采用化学机械研磨工艺研磨所述金属层；化学机械研磨工艺的研磨液中含有双氧水。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属阻挡层的材料为氮化铜或者氮氧化铜。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属阻挡层的厚度为3埃至20埃。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属阻挡层的材料为氧化铜。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，采用氧气、臭氧或超氧离子，对所述研磨后的金属层表面进行氧化处理，形成所述金属阻挡层。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，所述氧化处理的反应温度为400摄氏度至500摄氏度。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，还向所述金属阻挡层表面通入氮源气体，形成所述金属帽层。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述金属帽层的材料为铜硅氮化合物。
11.如权利要求9所述的半导体结构的形成方法，其特征在于，所述硅源气体包括SiH4或Si2H6；所述氮源气体包括NH3。
12.如权利要求9所述的半导体结构的形成方法，其特征在于，形成所述金属帽层的工艺参数为：所述硅源气体为SiH4，所述氮源气体为NH3，其中，SiH4流量为100sccm至600sccm，NH3流量为100sccm至600sccm，反应腔室温度为200摄氏度至600摄氏度。
13.如权利要求9所述的半导体结构的形成方法，其特征在于，形成所述金属帽层的方法还包括：提供高频电压，使得硅源气体和氮源气体解离。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，形成所述金属帽层的工艺参数为：所述硅源气体为SiH4，所述氮源气体为NH3，其中，SiH4流量为100sccm至600sccm，NH3流量为100sccm至600sccm，提供高频电压为300V至1000V，提供射频功率为500W至1500W，反应腔室温度为100摄氏度至500摄氏度。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺去除所述金属氧化物层。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺的刻蚀液体为氢氟酸溶液，氢氟酸溶液中去离子水和氢氟酸的体积比为50:1至2000:1。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，所述开口包括沟槽以及位于沟槽下方的通孔，且沟槽与通孔相互贯穿。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属层的材料为铜。
19.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层的材料为氧化硅、低k介质材料或者超低k介质材料。
20.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述金属层之前，还包括步骤：在所述开口的底部和侧壁表面形成阻挡层。
CN201510293278.7A 2015-06-01 2015-06-01 半导体结构的形成方法 Active CN106298637B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510293278.7A CN106298637B (zh) 2015-06-01 2015-06-01 半导体结构的形成方法
US15/168,628 US9852991B2 (en) 2015-06-01 2016-05-31 Semiconductor structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510293278.7A CN106298637B (zh) 2015-06-01 2015-06-01 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN106298637A true CN106298637A (zh) 2017-01-04
CN106298637B CN106298637B (zh) 2019-05-28

Family

ID=57399104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510293278.7A Active CN106298637B (zh) 2015-06-01 2015-06-01 半导体结构的形成方法

Country Status (2)

Country Link
US (1) US9852991B2 (zh)
CN (1) CN106298637B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522754B2 (en) * 2016-06-15 2019-12-31 Crossbar, Inc. Liner layer for dielectric block layer
US10749110B1 (en) 2016-07-15 2020-08-18 Crossbar, Inc. Memory stack liner comprising dielectric block layer material

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528409B1 (en) * 2002-04-29 2003-03-04 Advanced Micro Devices, Inc. Interconnect structure formed in porous dielectric material with minimized degradation and electromigration
US20030222299A1 (en) * 2002-05-29 2003-12-04 Fujitsu Limited Semiconductor device and method of manufacturing the same
CN101286494B (zh) * 2007-04-11 2010-07-21 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN102945825A (zh) * 2012-11-05 2013-02-27 上海集成电路研发中心有限公司 一种带金属帽盖的铜互连结构及其制造方法
CN104299939A (zh) * 2013-07-16 2015-01-21 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7229911B2 (en) * 2004-04-19 2007-06-12 Applied Materials, Inc. Adhesion improvement for low k dielectrics to conductive materials
WO2008028850A1 (en) * 2006-09-04 2008-03-13 Koninklijke Philips Electronics N.V. CuSiN/SiN DIFFUSION BARRIER FOR COPPER IN INTEGRATED-CIRCUIT DEVICES
JP5267130B2 (ja) 2006-12-22 2013-08-21 日本電気株式会社 半導体装置およびその製造方法
WO2009055450A1 (en) * 2007-10-25 2009-04-30 Applied Materials, Inc. Adhesion improvement of dielectric barrier to copper by the addition of thin interface layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528409B1 (en) * 2002-04-29 2003-03-04 Advanced Micro Devices, Inc. Interconnect structure formed in porous dielectric material with minimized degradation and electromigration
US20030222299A1 (en) * 2002-05-29 2003-12-04 Fujitsu Limited Semiconductor device and method of manufacturing the same
CN101286494B (zh) * 2007-04-11 2010-07-21 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN102945825A (zh) * 2012-11-05 2013-02-27 上海集成电路研发中心有限公司 一种带金属帽盖的铜互连结构及其制造方法
CN104299939A (zh) * 2013-07-16 2015-01-21 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法

Also Published As

Publication number Publication date
US9852991B2 (en) 2017-12-26
US20160351496A1 (en) 2016-12-01
CN106298637B (zh) 2019-05-28

Similar Documents

Publication Publication Date Title
TWI611460B (zh) 半導體裝置及其製造方法
US8629560B2 (en) Self aligned air-gap in interconnect structures
US7224068B2 (en) Stable metal structure with tungsten plug
TWI552226B (zh) 用於後段製程金屬化之混合型錳和氮化錳阻障物及其製造方法
CN105140172B (zh) 互连结构及其形成方法
US20100327456A1 (en) Process for Improving the Reliability of Interconnect Structures and Resulting Structure
US11942362B2 (en) Surface modification layer for conductive feature formation
CN103474416B (zh) 互连结构及其形成方法
CN104347488B (zh) 互连结构的形成方法
US20190131240A1 (en) Forming Interlayer Dielectric Material by Spin-On Metal Oxide Deposition
CN105609431A (zh) 半导体结构及其形成方法
TW201618313A (zh) 嵌入式金屬－絕緣體－金屬（ｍｉｍ）電容器
JP2010512002A (ja) 銀を含む配線を有する半導体構造及びその形成方法
CN106409751A (zh) 半导体结构的形成方法
CN106298637A (zh) 半导体结构的形成方法
US20120199980A1 (en) Integrated circuits having interconnect structures and methods for fabricating integrated circuits having interconnect structures
CN108666261A (zh) 半导体结构及其形成方法
CN104851835B (zh) 金属互连结构及其形成方法
CN104299958B (zh) 互连结构及互连结构的形成方法
CN104299939B (zh) 互连结构的形成方法
CN108735797A (zh) 半导体结构及其形成方法
US11854870B2 (en) Etch method for interconnect structure
CN104979270B (zh) 互连结构的形成方法
TW550736B (en) Method of preventing copper diffusion through a wafer backside into the wafer
CN116897427A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant