JP2011000485A

JP2011000485A - 遊技機

Info

Publication number: JP2011000485A
Application number: JP2010227104A
Authority: JP
Inventors: Masaya Sakamoto; 雅哉坂本
Original assignee: Fuji Shoji Co Ltd
Current assignee: Fuji Shoji Co Ltd
Priority date: 2010-10-07
Filing date: 2010-10-07
Publication date: 2011-01-06
Anticipated expiration: 2022-01-21
Also published as: JP5074569B2

Abstract

【課題】主制御基板の回路構成をコンパクト化でき、サブ制御基板の個数に係わらず主制御基板を共通化できる遊技機を提供する。
【解決手段】主制御基板１には、サブ制御基板に対する制御コマンドを共通的に出力する単一のコマンド出力ポート及び第一駆動回路５３ａ，５５ａと、サブ制御基板毎に異なるストローブ信号ＳＴＢを出力するＳＴＢ出力ポート及び第２駆動回路５３ｂ，５５ｂとが設けられ、主制御基板１は、サブ制御基板２〜５に対して、制御コマンドを時間順次に伝送する。
【選択図】図３

Description

本発明は、パチンコ機、アレンジボール機、雀球遊技機、回胴式遊技機などの遊技機に関し、特に、主制御基板の出力ポートを一つにした遊技機に関するものである。

弾球遊技機は、一般に、機能別に分離された複数の回路基板で構成され、複数の回路基板が協働して全体として複雑な遊技動作を実現している。このような遊技機では、遊技制御を統括的に担当する主制御基板と、主制御基板からの制御コマンドに基づいて動作する複数のサブ制御基板とで構成されるのが一般的である。

サブ制御基板としては、例えば、液晶ディスプレイを制御する図柄制御基板、遊技球の払出動作を制御する払出制御基板、ＬＥＤランプなどを点滅させて遊技動作を盛上げるランプ制御基板、音声的に遊技動作を盛上げる音声制御基板などが存在する。そして、主制御基板から複数個のサブ制御基板にそれぞれ制御コマンドを送出するため、主制御基板には、サブ制御基板と同数の出力ポートが設けられている。この回路構成によれば、或る出力ポートに制御コマンドを出力した後は、その制御コマンドを該当するサブ制御基板が受信したか否かに係わらず、直ちに別の出力ポートに制御コマンドを出力することができ、処理の迅速化という意味で優れている。

しかしながら、このような回路構成では、サブ制御基板の個数に応じた出力ポートが必要となるので、回路構成のコンパクト化や主制御基板の小型化の障害となっていた。すなわち、より複雑で高度な遊技制御を実現しようとすると、そのための回路構成や回路基板が必要となるところ、それらを遊技機内部の限られた空間に収納するには、全ての回路を極力コンパクト化する必要がある。

また、遊技機では、機種によってサブ制御基板の個数も相違するところ、従来の回路構成では主制御基板を共通化できず、機種毎の主制御基板を用意するしかないという問題点もあった。

本発明は、上記事情に鑑みてなされたものであって、主制御基板の回路構成をコンパクト化できるだけでなく、サブ制御基板の個数に係わらず主制御基板を共通化することもできる遊技機を提供することを課題とする。

上記課題を解決するために、本発明者が種々検討したところ、制御コマンドを数バイト程度に制限してパラレル伝送すれば、特定のサブ制御基板が制御コマンドを受信し終わるまで主制御基板で待機し、その後で次のサブ制御基板に向けた制御コマンドの伝送を開始しても何の問題がないことを見出して本発明を完成させた。

すなわち、本発明は、遊技者に有利な利益状態を発生させるか否かの抽選処理を実行し、前記抽選処理の結果に基づいて遊技動作を制御する主制御基板と、前記主制御基板からの制御コマンドを受信し、受信した制御コマンドに基づいて所定の遊技動作を行う複数のサブ制御基板とを設けた遊技機であって、前記主制御基板には、前記サブ制御基板の全てに対して共通的に制御コマンドをパラレルデータとして出力する第１回路（５３ａ，５５ａ）を設け、前記第１回路を時間順次に動作させている。

ここで、「時間順次に動作」とは、特定のサブ制御基板が制御コマンドを受信し終わるまで主制御基板で待機し、その後で、次のサブ制御基板に向けた動作を開始することを意味する。また、「共通的に出力する」とは、全サブ制御基板向けの制御コマンドが同一の回路を経由することを意味する。但し、必ずしも「共通的に伝送される」ことまでを意味しないので、共通的に出力された制御コマンドは、ゲート回路の開閉によって、特定のサブ制御基板にのみ伝送されても良い。

また、本発明に係る主制御基板には、サブ制御基板毎に異なる動作制御信号（ＳＴＢ）を出力する第２回路（５３ｂ，５５ｂ）が設けるのが好適である。動作制御信号は特に限定されないが、複数ビットの特定ビットの値のみが残余ビットの値と相違している構成をとれば、制御コマンドが全サブ制御基板に共通的に伝送される構成をとっても、動作制御信号によって制御コマンドを受信すべきサブ制御基板を指定することができる。なお、特定ビットは、特定単一ビットであることが好適であるが、同一の制御コマンドが、サブ制御基板ごとに異なる意味で解釈される場合には、必ずしも特定単一ビットでなくても良い。

以上説明したように、本発明によれば、主制御基板の回路構成をコンパクト化できるだけでなく、サブ制御基板の個数に係わらず主制御基板を共通化することもできる遊技機を実現できる。

実施例に係るパチンコ機の全体構成を示すブロック図である。主制御基板の構成を示すブロック図である。主制御基板とサブ制御基板の接続部を詳細に図示したものである。主制御基板におけるシステムリセット処理を示すフローチャートである。主制御基板におけるタイマ割込み処理を示すフローチャートである。主制御基板におけるコマンド出力処理を示すフローチャートである。実施例に係るパチンコ機の斜視図である。図７のパチンコ機の側面図である。図７のパチンコ機の正面図である。図７のパチンコ機の背面図である。

以下、本発明の遊技機を実施例に基づいて更に詳細に説明する。図１は、実施例に係るパチンコ機の全体構成を図示したブロック図である。

図示のパチンコ機は、遊技動作を中心的に制御する主制御基板１と、液晶ディスプレイ８の動作を制御する図柄制御基板２と、音声的に遊技動作を盛上げる音声制御基板３と、ランプ類の点滅動作させて遊技動作を盛上げるランプ制御基板４と、遊技球を払出す払出制御基板５と、払出制御基板５に制御されて遊技球を発射する発射制御基板７と、ＡＣ２４Ｖを受けて装置各部に直流電圧を供給する電源基板６とを中心に構成されている。

主制御基板１、図柄制御基板２、音声制御基板３、ランプ制御基板４、払出制御基板５は、Ｚ８０ＣＰＵ相当品を内蔵したワンチップマイコンを備えるコンピュータ回路で構成されており、サブ制御基板２〜５は、主制御基板１からの制御コマンドに基づいて個別的な制御動作を実現している。この実施例の場合には、制御コマンドは２バイト長であり、一方向のパラレル通信方式によって伝送されている。

図２は、主制御基板１の回路構成を示すブロック図である。図示の通り、主制御基板１は、ワンチップマイコンからなるＣＰＵ回路５０と、ＣＰＵ動作クロックＣＬＫの整数倍の周波数であるクロック信号Φ０を発生するシステムクロック発生部５１と、ＣＰＵからのアドレス信号に基づき各部のチップセレクト信号ＣＳを生成するデコード回路５２と、ＣＰＵからのデータを出力するための出力ポート回路５３と、外部データをＣＰＵが取り込むための入力ポート回路５４と、各サブ制御基板２〜５に制御コマンドを出力する出力駆動回路５５と、遊技盤各部のスイッチ類のＯＮ／ＯＦＦ状態を入力するスイッチ入力回路５６とを中心に構成されている。

図３は、主制御基板１と、サブ制御基板２〜５の接続関係をより詳細に図示したブロック図である。図示の通り、主制御基板１からの制御コマンドとストローブ信号ＳＴＢは、中継基板ＴＲＡＮを経由して各サブ制御基板２〜５に個別的に伝送されている。したがって、図柄制御基板２が存在しないためにサブ制御基板の個数が３個の遊技機であっても、
中継基板ＴＲＡＮを別の中継基板ＴＲＡＮ’に代えるだけで対処することができる。なお、図示の例では、サブ制御基板が最大４個であるとの前提に立った設計になっているが、ストローブ信号ＳＴＢの個数をＮ個（Ｎ＞４）に増加させておけば、Ｎ個のサブ制御基板を有する遊技機にも対応できる。

図３には、サブ制御基板が最大でも４個である場合の主制御基板１の出力ポート回路５３と出力駆動回路５５の具体的構成を図示している。出力ポート回路５３は、８ビットの制御コマンドを出力するコマンド出力ポート５３ａと、各サブ制御基板２〜５に向けた４ビットのストローブ信号ＳＴＢを出力するＳＴＢ出力ポート５３ｂとで構成されている。このように、この実施例では、サブ制御基板の個数に係わらず、単一のコマンド出力ポート５３ａを時間順次に使用することで対処している。なお、出力ポートは、制御信号ＣＳ１に応じて８ビットデータをラッチ（一時記憶）するものであれば特に限定されないが、この実施例では、７４２７３相当品のＤ型フリップフロップを用いている。

出力駆動回路５５は、詳細には、ＳＴＢ出力ポートの４ビット出力を受けるＮＯＲゲート５７と、制御コマンドを出力する第１駆動部（第１ドライバ）５５ａと、ストローブ信号ＳＴＢを出力する第２駆動部（第２ドライバ）５５ｂとで構成されている。なお、駆動部５５ａ，５５ｂは、ドライバ機能を有するものであれば特に限定されないが、この実施例では、７４２４４相当品のバスバッファを用いている。

第１駆動部５５ａのチップイネーブル端子には、ＮＯＲゲート５７の出力が供給されている。したがって、ＮＯＲゲート５７の何れかの入力データ（具体的にはストローブ信号ＳＴＢの何れか）がＨレベルになると、第１駆動部５５ａは、コマンド出力ポート５３ａから受けた制御コマンドを出力コネクタＣＮに出力することになる。一方、第２駆動部５５ｂのチップイネーブル端子は、Ｌレベルに固定されているので、第２駆動部５５ｂは、受けたストローブ信号ＳＴＢを直ちに出力コネクタＣＮに出力する。

中継基板ＴＲＡＮは、主制御基板１から８ビット長の制御コマンドと４ビット長のストローブ信号ＳＴＢを入力コネクタＣＮｉから受けて、これらを各サブ制御基板向けに編成して出力コネクタＣＮｏ₀〜ＣＮｏ₃に出力している。各出力コネクタＣＮｏ₀〜ＣＮｏ₃には、８ビット長の制御コマンドが共通的に伝送されるが、ストローブ信号ＳＴＢ₀〜ＳＴ
Ｂ₃は、それぞれ個別的に出力コネクタＣＮｏ₀〜ＣＮｏ₃に伝送される。

中継基板ＴＲＡＮの出力コネクタＣＮｏ₀〜ＣＮｏ₃に伝送された制御コマンド及びストローブ信号ＳＴＢ_iは、不図示のケーブルを通して、サブ基板２〜５の入力コネクタＣＮ
ａ〜ＣＮｄに伝送される。図示を省略しているが、図柄制御基板２の入力コネクタＣＮａにはストローブ信号ＳＴＢ₀及び制御コマンドが、音声制御基板３の入力コネクタＣＮｂ
にはストローブ信号ＳＴＢ₁及び制御コマンドが、ランプ制御基板４の入力コネクタＣＮ
ｃにはストローブ信号ＳＴＢ₂及び制御コマンドが、払出制御基板５の入力コネクタＣＮ
ｄにはストローブ信号ＳＴＢ₃及び制御コマンドがそれぞれ伝送される。

入力コネクタＣＮａ〜ＣＮｄに伝送された制御コマンドは、各サブ制御基板の入力ポート５８ａ〜５８ｄに供給され、ストローブ信号ＳＴＢ₀〜ＳＴＢ₃は各サブ制御基板のＣＰＵの割込み端子ＩＮＴに供給されている。そのため、ストローブ信号ＳＴＢがＨレベルとなると、サブ制御基板２〜５のＣＰＵには割込みがかかることになる。そして、各ＣＰＵは、割込み処理プログラムにおいて、各入力ポート５８ａ〜５８ｄの制御コマンドを取得している。

図４及び図５は、主制御基板１の制御プログラムを示すフローチャートである。主制御基板１の制御プログラムは、電源投入後に実行され通常は無限ループ処理（ＳＴ６）で終
わる初期処理プログラム（図４）と、所定時間毎に起動されるタイマ割込み処理（Maskable Interrupt禁止可能割込み）プログラム（図５）と、電源電圧が所定値を下回るとＮＭＩ（Non Maskable interrupt）信号によって駆動されてＣＰＵのレジスタ値をバックアップするＮＭＩ処理プログラム（不図示）とで構成されている。

以下、図５を参照しつつタイマ割込み処理から説明する。タイマ割込みが生じると、各レジスタの内容はスタック領域に退避され、乱数作成処理、スイッチ入力管理処理、エラー管理処理などが行われる（ＳＴ３０）。スイッチ入力管理処理は、ゲートや電動チューリップなどを遊技球が通過したか否かの判定であり、エラー管理処理は、機器内部に異常が生じていないかの判定である。また、乱数作成処理とは、ソフトウェア的又はハードウェア的に当り用乱数値や大当たり乱数値を更新する処理を意味する。

その後、処理分けカウンタの値が判定されて、ＳＴ３２〜ＳＴ３６のうちの該当する処理が行われる（ＳＴ３１）。上記したエラー管理やスイッチ管理は、短い時間間隔で繰り返し行うべきであるが、一方、パチンコゲームの演出に係わる処理は遊技者のニーズに応じて複雑高度化するため、ある程度以上の処理時間を要することになる。そこで、この実施例では、全ての遊技制御動作を１回の割込み処理で完了させのではなく、５種類の処理に区分し、区分された各処理を割込み毎に分担して実行するようにしている。そのため、０〜４の範囲で循環動作する処理分けカウンタを設けて、処理分けカウンタの値に応じた処理を行うようにしている。

具体的に説明すると、処理分けカウンタが０の場合には大入賞口の開放などに関する処理を行い（ＳＴ３２）、処理分けカウンタが１の場合には当り状態（電動チューリップの開放）か否かに関する普通図柄処理を行い（ＳＴ３３）、処理分けカウンタが２の場合には大当り状態か否かに関する処理を行っている（ＳＴ３４）。また、処理分けカウンタが３の場合には、電動チューリップや大入賞口の開閉タイミングに関係するタイマ管理処理や、主制御基板から各制御基板に伝送されるコマンド作成処理が行われる（ＳＴ３５）。処理分けカウンタが４の場合には、情報出力やエラー表示コマンドの作成処理が行われる（ＳＴ３６）。

ステップＳＴ３２〜ＳＴ３６の何れかの処理が終わると、処理分けカウンタの値が更新された後（ＳＴ３７）、生成されているコマンドが各制御基板に出力される（ＳＴ３８）。また、各レジスタの値が復帰されると共に割込み許可状態に変更されて、割込み処理ルーチンからメインルーチンに戻る（ＳＴ３９）。

図６（ａ）は、上記したコマンド出力処理（ＳＴ３８）を詳細に示すフローチャートであり、図６（ｂ）は、ＲＡＭのコマンドバッファ領域（ＴＯＰ番地から８バイト分）を図示したものである。なお、コマンドバッファ領域には、タイマ割込み処理（ＳＴ３５，ＳＴ３６）によって、既に必要な制御コマンドが格納されている。この実施例の場合、制御コマンドには、図柄制御基板用、音声制御基板用、ランプ制御基板用、払出制御基板用のものが存在するが、初期状態では、コマンドバッファ領域は全てゼロクリアされている。

図６（ａ）のフローチャートに基づいて説明すると、先ず、コマンドバッファ領域に制御コマンドデータが存在するか否かが判定される（ＳＴ４０）。初期状態ではアドレス変数ＡＤＲはＴＯＰ番地に設定されているので、ＴＯＰ番地の内容がチェックされる。なお、この実施例では、制御コマンドは全て２バイト構成になっており、動作種別を示す上位８ビットのＭＯＤＥデータと、動作内容を示す下位８ビットのＥＶＥＮＴデータとで構成されている。

ステップＳＴ４０の判定でコマンドデータの存在が確認できた場合には、２バイト構成
の制御コマンドを1バイト毎に分けて出力するべく、変数ＬＯＯＰに２を格納する（ＳＴ
４１）。その後、出力しようとしているデータが払出制御基板５に向けたＭＯＤＥデータ（１バイト目）か否か（ＳＴ４２）、また、払出制御基板５に向けたＥＶＥＮＴデータ（２バイト目）か否かが判定される（ＳＴ４３）。

出力すべき制御コマンドデータには、図柄制御基板用、音声制御基板用、ランプ制御基板用、払出制御基板用のものがあるが、ＲＡＭのコマンドバッファ領域のアドレス値によって払出制御基板用の制御コマンドか否かを判定している。そして、払出制御基板５に向けた制御コマンドであれば、出力すべき制御コマンドデータをＳＡＦＢＡＫ番地に格納する（ＳＴ４４）。このように、払出制御基板用の制御コマンドをＲＡＭエリアに格納するのは、この制御コマンドが賞球に関するもので遊技者にとって重要であるので、停電からの復帰時にも、必要があれば制御コマンドを再送するためである。

ステップＳＴ４４の処理が終われば、制御コマンドデータをコマンド出力ポート５３ａに出力すると共に、制御コマンドを読み出したコマンドバッファ領域をゼロクリアする（ＳＴ４５）。この結果、具体的には、デコード回路５２からチップセレクト信号ＣＳ１が出力され、Ｄ型フリップフロップ５３ａに制御コマンドデータが書き込まれる。その後、４９ステート以上を要する他の処理が実行された後（ＳＴ４６）、ＲＡＭエリアに格納されているＳＴＢデータが、ストローブポート５３ｂに向けて出力される（ＳＴ４７）。ＳＴＢデータの初期値は０１Ｈであるので、いま、図柄制御基板２に向けた制御コマンドを出力するタイミングであれば、ストローブポート５３ｂには０００００００１のデータが出力され、ストローブ信号ＳＴＢ₀のみがＨレベルとなる。

ステップＳＴ４７の処理によって、ストローブ信号ＳＴＢ₀〜ＳＴＢ₃の何れか一つがＨレベルとなり、対応するサブ制御基板のＣＰＵには割込み（Maskable Interrupt）がかかる。そこで、割込みを受けたサブ制御基板では、割込み処理プログラムにおいて制御コマンドを入力する。このように、割込み処理は、実質的には８ビットデータの入力処理だけであるから、ステップＳＴ４７の処理からサブ制御基板での制御コマンドの取得までに要する時間Ｔは限られたものであり、主制御基板１が次処理の開始を待機しても何の弊害もない。

そこで、この実施例では、制御コマンドが確実に取得されるまでの時間Ｔを待つこととし、ステップＳＴ４７の処理の後、時間消費処理を実行する（ＳＴ４８）。そして、制御コマンドを受けた制御基板でのデータ取得処理が完了するに十分な時間の消費が行われた後、ＳＡＦＢＡＫ番地のデータをゼロクリアする（ＳＴ４９）。なお、ステップＳＴ４９の処理は、停電復帰時にＳＡＦＢＡＫ番地のデータをチェックすれば、払出制御基板４６に向けた制御コマンドが払出制御基板４６に取得されたか否かを判定できるようにするためである。

ＳＡＦＢＡＫ番地のゼロクリアが終われば、ストローブポート５３ｂにクリアデータ（＝００Ｈ）を出力して、全てのストローブ信号ＳＴＢをＬレベルにする。なお、ステップＳＴ４９とＳＴ５０の動作順序を逆にしても良いのは勿論である。次に、変数ＬＯＯＰをデクリメントして（ＳＴ５１）、その値が０になるまでステップＳＴ４２〜ＳＴ５１の処理を繰り返す。その結果、制御コマンドを出力すべき制御基板に対して、ＳＴ４２〜ＳＴ５１の処理が２度実行され、ＭＯＤＥデータとＥＶＥＮＴデータとが連続的に出力される。

このようにして２バイトの制御コマンドの伝送が終われば、アドレス変数ＡＤＲを＋２すると共に、ＲＡＭエリアのＳＴＢデータを左シフトして、コマンドバッファの最終アドレスまでステップ４０〜ＳＴ５３の処理を繰り返す。なお、ＳＴＢの左シフトによって、
コマンドバッファ領域のＳＴＢデータは０００００００１→００００００１０→０００００１００→００００１０００のように変化し、ステップＳＴ４０でのスキップ処理がない限り、ステップＳＴ４７の処理によって、ストローブデータＳＴＢ₀→ＳＴＢ₀→ＳＴＢ₁
→ＳＴＢ₁→ＳＴＢ₂→ＳＴＢ₂→ＳＴＢ₃→ＳＴＢ₃が出力される。

ところで、この遊技機では、動作中に電源電圧が所定値を下回ると、主制御基板１と払出制御基板５のＣＰＵにＮＭＩ（Non Maskable interruptマスク不能の割込み）がかかるように構成されている。そして、ＮＭＩの割込みがかかると、ＣＰＵの全てのレジスタがＲＡＭエリアに保存されと共に、このＲＡＭを含むＲＡＭの作業領域はバックアップ電源によって電圧が維持されるようになっている。一方、電源復旧後には、保存されているレジスタの値がゲーム中断前の状態に復元され、中断されたゲームが正常に再開される。以下、この点も踏まえて、電源投入後の主制御基板１の動作内容を図４のフローチャートに基づいて説明する。

電源が投入されると、ＣＰＵが割込み禁止状態に設定された後、ＣＰＵのレジスタの初期設定がされ（ＳＴ１）、ＣＰＵは割込みモード２に設定される（ＳＴ２）。その後、ＲＡＭクリア信号とバックアップフラグとがチェックされる（ＳＴ３，ＳＴ４）。ＲＡＭクリア信号は、初期化スイッチ８５に対応したものであり、営業開始時のように、パチンコ機２の前枠４を前方に開いた状態で初期化スイッチ８５を押圧操作しながら電源スイッチ８０をオン側に切換えると、ＲＡＭクリア信号がＯＮ状態になっている。

ＲＡＭクリア信号がＯＮ状態であれば（ＳＴ３：yes）、ＲＡＭに記憶保持されている
遊技情報の全てが消去処理された後、ＣＰＵは、第１図柄表示手段２２に表示する初期図柄を設定したり、この遊技制御の実行中に周期的に割込み処理を実行させる割込み周期を設定する等の初期処理を行った後、ＥＩ命令を実行して自らを割込み許可状態にする（ＳＴ５）。その後は、無限ループ状に繰り返される外れ図柄用の乱数処理（ＳＴ６）が行われる。なお、外れ図柄用の乱数処理は、割込み処理おいて特別図柄の抽選に外れた場合に液晶ディスプレイ１６に描かれる外れ図柄パターンを規定するものである。

一方、電源投入時、ＲＡＭクリア信号がＯＦＦ状態のときには（ＳＴ３：no）、バックアップフラグがゼロでないことを確認した後（ＳＴ４）、バックアップデータの復帰処理が行われる（Ｓ７）。バックアップデータの復帰処理は、停電時などにＮＭＩ処理によってバックアップされたデータを復帰させる処理であり、停電復旧後に初期化スイッチ８５を押すことなく電源を投入すると、この処理が行われる。なお、バックアップフラグはバックアップ処理が完了しているか否かを示しており、ステップＳＴ１６までの処理が完了する前に再度停電状態になったような場合に意義がある。

停電状態からの復旧時であれば、バックアップフラグＢＦＬの内容は５ＡＨである。そのため、ＣＰＵの処理は、ステップＳＴ４からステップＳＴ７に移行し、ＲＡＭのＳＰ記憶エリアから読み出された１６ビットデータがＣＰＵのスタックポインタＳＰに書き込まれる（ＳＴ７）。

続いて、ＳＡＦＢＡＫ番地のデータをＢＳＡＦＢＫ番地にコピーする（ＳＴ８）。先に説明したように、払出制御基板４８への制御コマンドを主制御基板３９が用意してから、払出制御基板４８が、その制御コマンドを確実に取得するまでの間は、ＳＡＦＢＡＫ番地には制御コマンドが保存されており、それ以外の期間はＳＡＦＢＡＫ番地のデータがゼロである。したがって、停電復旧時のＳＡＦＢＡＫ番地の内容がゼロ以外であれば、払出制御基板４８に制御コマンドを伝送している途中に停電が生じたことを意味する。そこで、ＳＡＦＢＡＫ番地の内容に応じて制御コマンドの再送処理を行うべく、ステップＳＴ８の処理を設けている。

次に、停電時のＮＭＩ処理において保存されていたＲＡＭエリアのデータを読み出して、バックアップ復帰コマンドを作成する（ＳＴ９〜ＳＴ１１）。ここで払出制御基板用のバックアップ復帰コマンド作成処理（ＳＴ９）とは、エラー信号を再チェックして、遊技機の現状に合わせた制御コマンドを払出制御基板４６に出力するための準備動作を意味する。例えば、停電前に上皿が満杯であるエラー状態であった場合、バックアップデータによってエラー状態が保存されているが、停電によって遊技者が遊技球を回収する可能性も高いので、改めてエラー信号の現状を確認しているのである。

また、図柄制御基板用やランプ制御基板用のバックアップ復帰コマンド作成処理（ＳＴ１０、ＳＴ１１）とは、停電前の遊技機が、大当り状態であった場合や、当選確率が増加しているいわゆる確変状態であった場合もあるので、そのような場合には、動作状態に合わせた液晶表示部の背景色を設定したり、効果音を発生できるようにするための処理である。

次に、ＣＰＵは、ステップＳＴ８の処理で保存したＢＳＡＦＢＫ番地の内容をＡＣＣ（アキュムレータ）に読み出してコマンド出力ポート５３ａに出力する（ＳＴ１２）。そして、出力データがゼロでない場合（つまり、制御コマンドを出力した場合）には、ＳＴＢ出力ポート５３ｂにストローブデータ０８Ｈを出力する（ＳＴ１４）。この処理によって、払出制御基板５のＣＰＵには割込みがかかり、コマンド出力ポート５３ａに出力された制御コマンドの入力処理が開始される。このような動作を設けているのは、払出制御基板４６が制御コマンドを取得するか否かの微妙なタイミングで、停電状態になる可能性を考慮したものであり、制御コマンドの取得ミスを解消するために、電源復旧時に制御コマンドを再送している。なお、Ｈレベルに立上ったストローブ信号ＳＴＢは、その後のタイマ割込み処理（図５、図６）によってＬレベルに戻される（ＳＴ３８，ＳＴ５０）。

ステップＳＴ１３かＳＴ１４の処理が終われば、ＣＰＵはＰＯＰ命令を実行して、スタックエリアからＡＦレジスタを除く各レジスタ（ＢＣ，ＤＥ，ＨＬ）の値を復帰させる（ＳＴ１５）。この処理によって、停電時からの復帰処理は一応完了するので、そのことを示すべくバックアップフラグＢＦＬをゼロクリアする（ＳＴ１６）。最後に、停電前が割込み禁止状態であったか否かをチェックして（ＳＴ１７，ＳＴ１８）、ＡＦレジスタをスタックエリアから復帰させた後（ＳＴ１９，ＳＴ２１）、割込み禁止状態のままで処理を終えるか（ＳＴ２０）、或いは、割込み許可状態に戻して処理を終える（ＳＴ２２，ＳＴ２３）。

続いて、上記の弾球遊技機について更に追加的に説明する。図７は、本実施例のパチンコ機２２を示す斜視図であり、図８は、同パチンコ機２２の側面図である。

図７に示すパチンコ機２２は、島構造体に着脱可能に装着される矩形枠状の木製の外枠２３と、外枠２３に固着されたヒンジＨを介して開閉可能に枢着される前枠２４とで構成されている。なお、このパチンコ機２２は、カード式球貸し機２１に電気的に接続された状態で、パチンコホールの島構造体の長さ方向に複数個が配設されている。

ヒンジＨを介して外枠２３に枢着される前枠２４には、遊技盤２５が裏側から着脱自在に装着され、この遊技盤２５の前側に対応して、窓部を有するガラス扉２６と前面板２７とが夫々開閉自在に枢着されている。前面板２７には発射用の遊技球を貯留する上皿２８が装着され、前枠２４の下部には、上皿２８から溢れ出し又は抜き取った遊技球を貯留する下皿２９と、発射手段３０の発射ハンドル３１とが設けられている。

発射手段３０は、回動操作可能な発射ハンドル３１と、この発射ハンドル３１の回動角
度に応じた打撃力で打撃槌３２（図１０）により遊技球を発射させる発射モータなどを備えている。上皿２８の右部には、カード式球貸し機２１に対する球貸し操作用の操作パネル３３が設けられ、この操作パネル３３には、カード残額を３桁の数字で表示するカード残額表示部３３ａと、所定金額分の遊技球の球貸しを指示する球貸しスイッチ３３ｂと、ゲーム終了時にカードの返却を指令する返却スイッチ３３ｃとが設けられている。

図９に示すように、遊技盤２５には、金属製の外レールと内レールとからなるガイドレール３５がほぼ環状に設けられ、このガイドレール３５の内側の遊技領域２５ａには、カラーの液晶ディスプレイ（ＬＣＤモニタ）８、検出スイッチを備える図柄始動口（図柄始動手段兼入賞手段）３７、開閉式入賞手段（大入賞手段）３８、複数の普通入賞手段３９（上段の普通入賞手段３９以外に、開閉式入賞手段３８の左右両側部に６つの普通入賞手段３９）、２つのゲート４０（通過口）が夫々所定の位置に配設されている。

液晶ディスプレイ８は、変動図柄を表示するとともに背景画像や各種のキャラクタの動画などを表示する第１図柄表示手段４２（可変表示装置）として機能する。第１図柄表示手段４２は、背景画やキャラクタをアニメーション的に表示するとともに、左右方向に並ぶ３個（左、中、右）の図柄表示部４２ａ〜４２ｃを有し、図柄始動口３７に遊技球が入賞することを条件に、各図柄表示部４２ａ〜４２ｃの表示図柄が所定時間だけ変動表示（スクロール表示）され、図柄始動口３７への遊技球の入賞タイミングに応じた抽選結果に基づいて決定される停止図柄パターンで停止する。

液晶ディスプレイ８の直ぐ上側に、普通入賞手段３９と第２図柄表示手段４３とが設けられている。第２図柄表示手段４３は１個の普通図柄を表示する普通図柄表示部を有し、ゲート４０を通過した遊技球が検出されたとき、普通図柄表示部（可変表示装置）の表示図柄が所定時間だけ変動し、遊技球のゲート４０通過時点において抽選された抽選用乱数値により決定される停止図柄を表示して停止するようになっている。図柄始動口３７は、開閉自在な左右１対の開閉爪３７ａを備えた電動式チューリップであり、第２図柄表示手段４３の変動後の停止図柄が当り図柄を表示した場合に、開閉爪３７ａが所定時間だけ開放されて入賞し易くなっている。

開閉式入賞手段３８は前方に開放可能な開閉板３８ａを備え、第１図柄表示手段４２の変動後の停止図柄が「７７７」などの当り図柄のとき、「大当り」と称する特別遊技が開始され、開閉板３８ａが前側に開放される。この開閉式入賞手段３８の内部に特定領域３８ｂがあり、この特定領域３８ｂを入賞球が通過すると、特別遊技が継続される。ここで、特別遊技状態が遊技者に有利な第１状態に相当する。

開閉式入賞手段３８の開閉板３８ａが開放された後、所定時間が経過し、又は所定数（例えば１０個）の遊技球が入賞して開閉板３８ａが閉じるときに、遊技球が特定領域３８ｂを通過していない場合には特別遊技が終了するが、特定領域３８ｂを通過していれば最大で例えば１６回まで特別遊技が継続され、遊技者に有利な状態に制御される。

前枠２４の裏側には、図１０に示すように、遊技盤２５を裏側から押さえる裏機構板５０が着脱自在に装着され、この裏機構板５０には開口部５０ａが形成され、その上側に賞球タンク５３と、これから延びるタンクレール５４とが設けられ、このタンクレール５４に接続された払出手段５５が裏機構板５０の側部に設けられ、裏機構板５０の下側には払出手段（払出モータ）５５に接続された通路ユニット５６が設けられている。払出手段５５から払出された遊技球は通路ユニット５６を経由して上皿排出口２８ａ（図７）から上皿８に払出される。

裏機構板５０の開口部５０ａには、遊技盤２５の裏側に装着された裏カバー５７と、入
賞手段３７〜３９に入賞した遊技球を排出する入賞球排出樋（不図示）とが夫々嵌合されている。この裏カバー５７に装着されたケース５８の内部に主制御基板１が配設され、その前側に図柄制御基板２が配設されている（図８）。主制御基板１の下側で、裏カバー５７に装着されたケース６１ａの内部にランプ制御基板４が設けられ、このケース６１ａに隣接するケース６１ｂの内部に音声制御基板３が設けられている。

これらケース６１ａ，６１ｂの下側で裏機構板５０に装着されたケース６４の内部には、電源基板６と払出制御基板５が夫々設けられている。この電源基板６には、図１０に示すように、電源スイッチ８０と初期化スイッチ８５とが配置されている。これら両スイッチ８０，８５に対応する部位はケース６４が切欠かれ、両スイッチ８０，８５の各々を指で同時に操作可能になっている。

また、発射手段３０の後側に装着されたケース６７の内部には、発射制御基板７が設けられている。これら制御基板１〜７は夫々独立の基板であり、電源基板６と発射制御基板７を除く制御基板１〜５には、ワンチップマイコンを備えるコンピュータ回路が搭載されており、主制御基板１と他の制御基板２〜５とは、複数本の信号線でコネクタを介して電気的に接続されている。

１主制御基板
２〜５サブ制御基板
５３ａ第１回路（コマンド出力ポート）
５５ａ第１回路（第１駆動部）
５３ｂ第２回路（ＳＴＢ出力ポート）
５５ｂ第２回路（第２駆動部）

Claims

遊技者に有利な利益状態を発生させるか否かの抽選処理を実行し、前記抽選処理の結果に基づいて遊技動作を制御する主制御基板と、前記主制御基板からの制御コマンドを受信し、受信した制御コマンドに基づいて所定の遊技動作を行う複数のサブ制御基板とを設けた遊技機であって、
前記主制御基板には、前記サブ制御基板の全てに対して共通的に制御コマンドをパラレルデータとして出力する第１回路（５３ａ，５５ａ）を設け、前記第１回路を時間順次に動作させていることを特徴とする遊技機。
前記主制御基板には、前記サブ制御基板毎に異なる動作制御信号（ＳＴＢ）を出力する第２回路（５３ｂ，５５ｂ）が設けられている請求項１に記載の遊技機。
前記主制御基板と前記複数のサブ制御基板との間には、中継基板が設けられ、前記主制御基板から出力された制御コマンド及び／又は動作制御信号は、前記中継基板を経由して前記複数のサブ制御基板にそれぞれ伝送されている請求項１又は２に記載の遊技機。
前記動作制御信号は、複数ビットの特定ビットの値のみが残余ビットの値と相違している請求項２又は３に記載の遊技機。
前記第１回路には、前記制御コマンドを一時記憶するコマンド出力ポートと、前記コマンド出力ポートの出力を受けるドライバとを含んで構成されている請求項１〜４の何れかに記載の遊技機。
前記第２回路には、前記動作制御信号を一時記憶するＳＴＢ出力ポートと、前記ＳＴＢ出力ポートの出力を受けるドライバとを含んで構成されている請求項１〜５の何れかに記載の遊技機。
前記動作制御信号は、前記複数のサブ制御基板の各ＣＰＵに対する割込み信号として伝送されている請求項２〜６の何れかに記載の遊技機。