JP4084560B2 - 遊技機 - Google Patents

遊技機 Download PDF

Info

Publication number
JP4084560B2
JP4084560B2 JP2001351025A JP2001351025A JP4084560B2 JP 4084560 B2 JP4084560 B2 JP 4084560B2 JP 2001351025 A JP2001351025 A JP 2001351025A JP 2001351025 A JP2001351025 A JP 2001351025A JP 4084560 B2 JP4084560 B2 JP 4084560B2
Authority
JP
Japan
Prior art keywords
command
data
control board
sub
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001351025A
Other languages
English (en)
Other versions
JP2003144729A (ja
Inventor
雅哉 坂本
Original Assignee
株式会社藤商事
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社藤商事 filed Critical 株式会社藤商事
Priority to JP2001351025A priority Critical patent/JP4084560B2/ja
Publication of JP2003144729A publication Critical patent/JP2003144729A/ja
Application granted granted Critical
Publication of JP4084560B2 publication Critical patent/JP4084560B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、パチンコ機、アレンジボール機、雀球遊技機、回胴式遊技機などの遊技機に関し、特に、主制御基板からサブ制御基板に確実に制御コマンドを伝送できるようにした遊技機に関するものである。
【0002】
【従来の技術】
パチンコ機などの遊技機は、一般に、機能別に分離された複数の回路基板で構成され、複数の回路基板が協働して全体として複雑な遊技動作を実現している。このような遊技機では、遊技制御を統括的に担当する主制御基板と、主制御基板からの制御コマンドに基づいて動作する複数のサブ制御基板とで構成されるのが一般的である。
【0003】
サブ制御基板としては、例えば、液晶ディスプレイを制御する図柄制御基板、遊技球の払出動作を制御する払出制御基板、LEDランプなどを点滅させて遊技動作を盛上げるランプ制御基板、音声的に遊技動作を盛上げる音声制御基板などが存在する。そして、主制御基板から複数個のサブ制御基板にそれぞれ制御コマンドが送出され、各サブ制御基板では、制御コマンドを解読して指令の基づいた遊技動作を実現している。
【0004】
制御コマンドは、一般に1バイト又は2バイト構成とされており、主制御基板は、この制御コマンドをサブ制御基板側に出力するのに前後して、ストローブデータを出力して、サブ制御基板に対してハードウェア的又はソフトウェア的に制御コマンドを取得するよう指示している。
【0005】
【発明が解決しようとする課題】
しかしながら、遊技機には、電動チューリップやアタッカーなどを開閉させるソレノイドや遊技球を払出す払出モータが搭載され、それらがON/OFF動作やステッピング動作を繰り返していることから、少なからず電気的ノイズが存在し、そのため制御コマンドが正常に伝送されないことがあった。
【0006】
例えば、主制御基板から出力された制御コマンドがノイズの関係からビット化けして、別の制御コマンドとして伝送されてしまうことがある。また、前記ストローブデータがサブ制御基板に伝わらず、主制御基板からの制御コマンドの出力が無視されることがある。更にまた、ノイズによって形成されたストローブデータによってサブ制御基板が無意味なデータを制御コマンドとして取得してしまうこともあった。
【0007】
このような場合、各サブ制御基板における遊技制御動作に不整合が生じ、各サブ制御基板で同期して行おうと意図している演出動作が台無しになってしまう恐れがある。特に、賞球に係わる払出制御基板に向けた制御コマンドが読み落された場合には、折角の賞球が払出されないことになり遊技者と遊技ホールとのトラブルにもなり兼ねない。
【0008】
この発明は、かかる問題点に鑑みてなされたものであって、サブ制御基板が誤った制御コマンドを取得することがないよう改善された遊技機を提供することを課題とする。
【0009】
【課題を解決するための手段】
上記の課題を解決するため、請求項1に係る発明は、遊技者に有利な利益状態を発生させるか否かの抽選処理を実行する抽選手段を備え、前記抽選処理の結果に基づいて遊技動作を統括的に制御する主制御部と、前記主制御部とは別基板構成とされ、前記主制御部が出力する、1バイト単位の2バイト長で構成された制御コマンドに基づいて所定の遊技動作を行うサブ制御部とを設けた遊技機であって、前記サブ制御部には、前記制御コマンドの一単位のデータが送信される毎に起動される受信割込み処理が設けられ、前記受信割込み処理は、制御コマンド用の入力ポートから1バイト長のデータを入力して、その入力データの一部がビット化けしていないかを判定し、ビット化けが検出されると、受信割込み処理を終える第1処理と、第1処理において、ビット化けが検出されない場合には、2値的に変化するコマンドカウンタの値に基づいて、今回の入力データが制御コマンドの1バイト目か2バイト目かを判定する第2処理と、第2処理による判定結果に応じて、前記入力データが、1バイト目又は2バイト目として正当な数値範囲に属するか否かを判定する第3処理と、第3処理によって正当な数値範囲に属しないと判定された場合には、受信割込み処理を終える一方、正当な数値範囲に属すると判定された場合には、所定のポインタが示す記憶領域に前記入力データを格納して前記ポインタの値を更新すると共に、前記コマンドカウンタの値を2値的に変化させる第4処理と、第4処理において入力データが格納された場合には、応答信号を出力して割込み処理を終える第5手段と、を有して構成され、前記応答信号が出力されない場合に自動的に再送される同一データを、次回の受信割込み処理で取得するよう構成されることで、制御コマンドの誤取得や読み落しを防止する。
【0014】
【発明の実施の形態】
以下、本発明の一実施例であるカード式弾球遊技機に基づいて本発明の実施の形態を説明する。図1は、本実施例のパチンコ機2を示す斜視図であり、図2は、同パチンコ機2の側面図である。
【0015】
図1に示すパチンコ機2は、島構造体に着脱可能に装着される矩形枠状の木製の外枠3と、外枠3に固着されたヒンジHを介して開閉可能に枢着される前枠4とで構成されている。なお、このパチンコ機2は、カード式球貸し機1に電気的に接続された状態で、パチンコホールの島構造体の長さ方向に複数個が配設されている。
【0016】
ヒンジHを介して外枠3に枢着される前枠4には、遊技盤5が裏側から着脱自在に装着され、この遊技盤5の前側に対応して、窓部を有するガラス扉6と前面板7とが夫々開閉自在に枢着されている。前面板7には発射用の遊技球を貯留する上皿8が装着され、前枠4の下部には、上皿8から溢れ出し又は抜き取った遊技球を貯留する下皿9と、発射手段10の発射ハンドル11とが設けられている。
【0017】
発射手段10は、回動操作可能な発射ハンドル11と、この発射ハンドル11の回動角度に応じた打撃力で打撃槌12(図4)により遊技球を発射させる発射モータなどを備えている。上皿8の右部には、カード式球貸し機1に対する球貸し操作用の操作パネル13が設けられ、この操作パネル13には、カード残額を3桁の数字で表示するカード残額表示部13aと、所定金額分の遊技球の球貸しを指示する球貸しスイッチ13bと、ゲーム終了時にカードの返却を指令する返却スイッチ13cとが設けられている。
【0018】
図3に示すように、遊技盤5には、金属製の外レールと内レールとからなるガイドレール15がほぼ環状に設けられ、このガイドレール15の内側の遊技領域5aには、カラーの液晶ディスプレイ16、検出スイッチを備える図柄始動口(図柄始動手段兼入賞手段)17、開閉式入賞手段(大入賞手段)18、複数の普通入賞手段19(上段の普通入賞手段19以外に、開閉式入賞手段18の左右両側部に6つの普通入賞手段19)、2つのゲート20(通過口)が夫々所定の位置に配設されている。
【0019】
液晶ディスプレイ16は、変動図柄を表示するとともに背景画像や各種のキャラクタの動画などを表示する第1図柄表示手段22として機能する。第1図柄表示手段22は、背景画やキャラクタをアニメーション的に表示するとともに、左右方向に並ぶ3個(左、中、右)の図柄表示部22a〜22cを有し、図柄始動口17に遊技球が入賞することを条件に、各図柄表示部22a〜22cの表示図柄が所定時間だけ変動表示(スクロール表示)され、図柄始動口17への遊技球の入賞タイミングに応じた抽選結果に基づいて決定される停止図柄パターンで停止する。
【0020】
液晶ディスプレイ16の直ぐ上側に、普通入賞手段19と第2図柄表示手段23とが設けられている。第2図柄表示手段23は1個の普通図柄を表示する普通図柄表示部を有し、ゲート20を通過した遊技球が検出されたとき、普通図柄表示部の表示図柄が所定時間だけ変動し、遊技球のゲート20通過時点において抽選された抽選用乱数値により決定される停止図柄を表示して停止するようになっている。図柄始動口17は、開閉自在な左右1対の開閉爪17aを備えた電動式チューリップであり、第2図柄表示手段23の変動後の停止図柄が当り図柄を表示した場合に、開閉爪17aが所定時間だけ開放されて入賞し易くなっている。
【0021】
開閉式入賞手段18は前方に開放可能な開閉板18aを備え、第1図柄表示手段22の変動後の停止図柄が「777」などの当り図柄のとき、「大当り」と称する特別遊技が開始され、開閉板18aが前側に開放される。なお、この開閉式入賞手段の開閉動作は、主制御基板の主制御手段によって制御される。開閉式入賞手段18の内部に特定領域18bがあり、この特定領域18bを入賞球が通過すると、特別遊技が継続される。例えば、この特別遊技状態が遊技者に有利な状態に相当する。
【0022】
開閉式入賞手段18の開閉板18aが開放された後、所定時間が経過し、又は所定数(例えば10個)の遊技球が入賞して開閉板18aが閉じるときに、遊技球が特定領域18bを通過していない場合には特別遊技が終了するが、特定領域18bを通過していれば最大で例えば16回まで特別遊技が継続され、遊技者に有利な状態に制御される。
【0023】
図4に示すように、前枠4の裏側には、遊技盤5を裏側から押さえる裏機構板30が着脱自在に装着され、この裏機構板30には開口部30aが形成され、その上側に賞球タンク33と、これから延びるタンクレール34とが設けられ、このタンクレール34に接続された払出装置35が裏機構板30の側部に設けられ、裏機構板30の下側には払出装置35に接続された通路ユニット36が設けられている。払出装置35から払出された遊技球は通路ユニット36を経由して上皿排出口8a(図1)から上皿8に払出される。
【0024】
裏機構板30の開口部30aには、遊技盤5の裏側に装着された裏カバー37と、入賞手段17〜19に入賞した遊技球を排出する入賞球排出樋(不図示)とが夫々嵌合されている。この裏カバー37に装着されたケース38の内部に主制御基板39が配設され、その前側に図柄制御基板40が配設されている(図2)。主制御基板39の下側で、裏カバー37に装着されたケース41aの内部にランプ制御基板42が設けられ、このケース41aに隣接するケース41bの内部にサウンド制御基板43が設けられている。
【0025】
これらケース41a,41bの下側で裏機構板30に装着されたケース44の内部には、電源基板45と払出し制御基板46が夫々設けられている。この電源基板45には、図4に示すように、電源スイッチ80と初期化スイッチ85とが配置されている。これら両スイッチ80,85に対応する部位はケース44が切欠かれ、両スイッチ80,85の各々を指で同時に操作可能になっている。
【0026】
また、発射手段10の後側に装着されたケース47の内部には、発射制御基板48が設けられている。これら制御基板39〜40,42〜43,45〜46,48は夫々独立の基板であり、電源基板45と発射制御基板48を除く制御基板39,40,42,43,46には、ワンチップマイコンを備えるコンピュータ回路が搭載されており、主制御基板39と他の制御基板40,42,43,46とは、複数本の信号線でコネクタを介して電気的に接続されている。なお、この実施例で使用するワンチップマイコンは、Z80(Zilog社)相当品のCPUとROMとRAMとその他のICを内蔵して構成されている。
【0027】
図5に示すように、主制御基板39とその他のサブ制御基板40,42,43,46とは、複数本の信号線でコネクタを介して電気的に接続され、主制御基板39から各サブ制御基板40,42,43,46に、所定の遊技動作を実行させる種々の制御コマンドを送信可能になっている。また、サブ制御基板において制御コマンドが正常に受信されると、応答信号ACKが返送される。この確認動作によって、各サブ制御基板における制御コマンドの読み落しの恐れがなく、各制御基板40,42,43,46で協働して所望の制御動作を確実に遂行することが可能となる。
【0028】
図6は、主制御基板39の回路構成を示すブロック図である。図示の通り、主制御基板39は、前記したワンチップマイコンからなるCPU回路50と、CPU動作クロックCLKの整数倍の周波数であるクロック信号Φ0を発生するシステムクロック発生部51と、CPUからのアドレス信号に基づき各部のチップセレクト信号CSを生成するデコード回路52と、CPUからのデータを出力するための出力ポート回路53と、外部データをCPUが取り込むための入力ポート回路54と、各制御基板に制御コマンドなどを出力する出力駆動回路55と、遊技盤各部のスイッチ類のON/OFF状態を入力するスイッチ入力回路56とを中心に構成されている。なお、この実施例では、入力ポート54には、サブ制御基板からの応答信号ACKを受信するコマンド確認ポートも含まれている。
【0029】
図7は、出力ポート回路53と出力駆動回路55とコマンド確認ポート54aについて具体的に例示したブロック図である。出力ポート回路53は、詳細には、賞球ポート53a、音声ポート53b、ランプポート53c、図柄ポート53dと、ストローブポート53eとで構成されており、バストランシーバ57,58(実施例では74245相当品)を通してCPUのデータバスに接続されている。
【0030】
賞球ポート53a、音声ポート53b、ランプポート53c、及び図柄ポート53dは、それぞれ払出制御基板46、音声制御基板43、ランプ制御基板42、及び図柄制御基板40に対応しており、出力駆動回路55たる常時イネーブル状態の駆動部55a〜55d(実施例では74244相当品のバスバッファ)を通して各サブ制御基板に対して制御コマンドを出力している。この制御コマンドは、各サブ制御基板に設けられた入力ポート59a〜59dに伝送される。なお、この実施例では入力ポートとしてバスバッファ(74541相当品)が使用されている。
【0031】
賞球ポート53a、音声ポート53b、ランプポート53c、図柄ポート53d、及びストローブポート53eからなる出力ポート53a〜53eは、具体的には、D型フリップフロップ(実施例では74273相当品)で構成されており、デコーダ回路52からのチップセレクト信号CS0〜CS4に同期して制御コマンドやストローブ信号STBを出力するようになっている。なお、一度出力したデータは、次のデータが出力されるまでそのまま保持される。また、主制御基板39に電源が投入された後、リセット信号RESETによって出力ポート53a〜53eの出力は全てゼロクリアされる。
【0032】
ストローブポート53eの出力P0〜P3は、出力駆動回路55たる常時イネーブル状態の駆動部55e(実施例では74244相当品のバスバッファ)を通して、ストローブ信号STB0〜STB3として各制御基板46,43,42,40に供給される。このストローブ信号STBiは、各制御基板46,43,42,40のCPU(Z80相当品)の割込み(Maskable interrupt)端子に供給されているので、ストローブ信号STBiがHレベルになると、各制御基板46,43,42,40では割込み処理が開始され、各割込み処理プログラムによって、主制御基板39からの制御コマンドが取得される。
【0033】
後述するように、各サブ制御基板の割込み処理プログラムでは、制御コマンドの正当性のチェック(パリティチェックその他)をした後に制御コマンドを取得しており、制御コマンドの取得後、サブ制御基板の出力ポート60a〜60dを通して応答信号ACKが返送されるようになっている。なお、実施例では各サブ制御基板の出力ポート60a〜60dとしてバスバッファ(74244相当品)を使用している。
【0034】
一方、主制御基板39には、各サブ制御基板の出力ポート60a〜60dに対応して入力ポート(コマンド確認ポート)54aが設けられており、各サブ制御基板46,43,42,40から返送される応答信号ACK0〜ACK3を取得している。なお、実施例では入力ポート54aとしてバスバッファ(74541相当品)が使用されている。
【0035】
図8及び図9は、主制御基板39の制御プログラムを示すフローチャートである。主制御基板39の制御プログラムは、電源投入後に実行され通常は無限ループ処理(ST6)で終わる初期処理プログラム(図8)と、2ms毎に起動されるタイマ割込み処理(Maskable Interrupt禁止可能割込み)プログラム(図9)と、電源電圧が所定値を下回るとNMI(Non Maskable interrupt)信号によって駆動されてCPUのレジスタ値をバックアップするNMI処理プログラム(不図示)とで構成されている。
【0036】
以下、図9を参照しつつタイマ割込み処理から説明する。タイマ割込みが生じると、各レジスタの内容はスタック領域に退避され、乱数作成処理、スイッチ入力管理処理、エラー管理処理などが行われる(ST30)。スイッチ入力管理処理は、ゲートや電動チューリップなどを遊技球が通過したか否かの判定であり、エラー管理処理は、機器内部に異常が生じていないかの判定である。また、乱数作成処理とは、ハードウェア的に更新されている当り用乱数値や大当たり乱数値の取得処理を意味する。
【0037】
その後、処理分けカウンタの値が判定されて、ST32〜ST36のうちの該当する処理が行われる(ST31)。上記したエラー管理やスイッチ管理は、短い時間間隔で繰り返し行うべきであるが、一方、パチンコゲームの演出に係わる処理は遊技者のニーズに応じて複雑高度化するため、ある程度以上の処理時間を要することになる。そこで、この実施例では、全ての遊技制御動作を1回の割込み処理で完了させるのではなく、5種類の処理に区分し、区分された各処理を割込み毎に分担して実行するようにしている。そのため、0〜4の範囲で循環動作する処理分けカウンタを設けて、処理分けカウンタの値に応じた処理を行うようにしている。
【0038】
具体的に説明すると、処理分けカウンタが0の場合には大入賞口の開放などに関する処理を行い(ST32)、処理分けカウンタが1の場合には当り状態(電動チューリップの開放)か否かに関する普通図柄処理を行い(ST33)、処理分けカウンタが2の場合には大当り状態か否かに関する処理を行っている(ST34)。また、処理分けカウンタが3の場合には、電動チューリップや大入賞口の開閉タイミングに関係するタイマ管理処理や、主制御基板から各制御基板に伝送されるコマンド作成処理が行われる(ST35)。処理分けカウンタが4の場合には、情報出力やエラー表示コマンドの作成処理が行われる(ST36)。
【0039】
ステップST32〜ST36の何れかの処理が終わると、処理分けカウンタの値が更新された後(ST37)、生成されているコマンドが各制御基板に出力される(ST38)。また、各レジスタの値が復帰されると共に割込み許可状態に変更されて、割込み処理ルーチンからメインルーチンに戻る(ST39)。
【0040】
図10(a)は、上記したコマンド出力処理(ST38)をより詳細に示すフローチャートであり、図10(b)は、RAMのコマンドバッファ領域(TOP番地から8バイト分)を図示したものである。なお、コマンドバッファ領域には、タイマ割込み処理(ST35,ST36)によって、既に必要な制御コマンドが格納されている。この実施例の場合、制御コマンドには、図柄制御基板用、音声制御基板用、ランプ制御基板用、払出制御基板用のものが存在するが、初期状態では、コマンドバッファ領域は全てゼロクリアされている。
【0041】
図10(a)のフローチャートに基づいて説明すると、先ず、コマンドバッファ領域に制御コマンドデータが存在するか否かが判定される(ST40)。初期状態ではアドレス変数ADRはTOP番地に設定されているので、TOP番地の内容がチェックされる。なお、この実施例の場合、各サブ制御基板に送信すべき制御コマンドは、全て2バイト構成になっており、動作種別を示す上位8ビットのMODEデータと、動作内容を示す下位8ビットのEVENTデータとで構成されている。但し、MODEデータ及びEVENTデータそのものは、7ビット長で構成されており、残りの1ビットはパリティビットとして使用されている。また、MODEデータとEVENTデータとは、数値範囲が異なっており、MODEデータは、2進数で*1******(*は1か0)、EVENTデータは*0******の形式になっている。
【0042】
先に説明したステップST40の判定でコマンドデータの存在が確認できた場合には、上記した2バイト構成の制御コマンドを1バイト毎に分けて出力するべく、変数LOOPに2を格納する(ST41)。その後、制御コマンドデータを、該当するコマンド出力ポート53iに出力する(ST42)。具体的には、デコード回路52から対応するチップセレクト信号CSiが出力され、D型フリップフロップ53a〜53dの何れかに制御コマンドデータが書き込まれる。その後、49ステート以上を要する他の処理を実行した後(ST43)、RAMエリアに格納されているSTBデータを、ストローブポート53eに出力する(ST44)。STBデータの初期値は01Hであり、いま、図柄制御基板46に向けた制御コマンドを出力するタイミングであれば、ストローブポート53eには00000001のデータが出力され、ストローブ信号STB0のみがHレベルとなる。
【0043】
ステップST44の処理によってストローブ信号STB0〜STB3の何れか一つがHレベルとなり、対応するサブ制御基板のCPUには割込み(Maskable Interrupt)がかかる。そこで、割込みを受けたサブ制御基板では、割込み処理プログラムにおいて制御コマンドを入力する。後述するように、サブ制御基板において制御コマンドの取得が正常に終了した場合には応答信号ACKが返送されてくる。そこで、主制御基板39では、コマンド確認ポート54aのデータを繰り返しチェックすることで、サブ制御基板からの応答信号ACKの返送を待つ(ST45)。
【0044】
図11は、この伝送完了確認処理(ST45)の内容を説明するフローチャートである。先ず、コマンド確認ポート54aからデータの入力し(ST60)、該当する応答信号ACKを受信しているか否かを判定する(ST61)。ここで、もし応答信号ACKを受信していればステップST46の処理に移行するが、受信していなければ、タイマ変数Tをインクリメントして(ST62)、限界時間Tmaxに達するまでデータ入力処理を繰り返す(ST62,ST63)。
【0045】
正常時にはT=Tmaxとなる前に該当する応答信号ACKを受信するが、何らかのトラブルによってT=Tmaxとなった場合には、異常回数カウンタCの値をインクリメントして(ST64)、その値が限界値Cmaxを超えていないかを判定する(ST65)。そして、C<CmaxであればステップST42に戻って制御コマンドを再送する。一方、何回かの制御コマンドの再送にも係わらずC=Cmaxになった場合には、主制御基板39又はサブ制御基板に致命的なトラブルが発生していると考えられるのでエラー処理に移行する。エラー処理とは、例えば、遊技動作を中断してエラーメッセージを表示するような処理である。
【0046】
但し、通常の場合には、ステップST61の処理の後、応答信号ACKを確認してステップST46の処理に移行する。このステップST46の処理段階では、サブ制御基板には制御コマンドが取得されているので、多重割込みを防止するためストローブポート53eにクリアデータ(=00H)を出力して、全てのストローブ信号STBをLレベルにする(ST46)。次に、送信済みの制御コマンドのバッファ領域をゼロクリアする(ST47)。
【0047】
また、変数LOOPをデクリメントして(ST48)、その値が0になるまでステップST42〜ST49の処理を繰り返す。その結果、制御コマンドを出力すべき制御基板に対して、ST42〜ST49の処理が2度実行され、MODEデータとEVENTデータとが連続的に出力される。
【0048】
このようにして2バイトの制御コマンドの伝送が終われば、アドレス変数ADRを+2すると共に、RAMエリアのSTBデータを左シフトして(ST50)、コマンドバッファの最終アドレスまでステップ40〜ST51の処理を繰り返す。なお、STBデータの左シフトによって、コマンドバッファ領域のSTBデータは00000001→00000010→00000100→00001000のように変化し、ステップST40でのスキップ処理がない限り、ステップST44の処理によって、ストローブデータSTB0→STB0→STB1→STB1→STB2→STB2→STB3→STB3が出力される。
【0049】
ところで、この遊技機では、動作中に電源電圧が所定値を下回ると、主制御基板39と払出制御基板46のCPUにNMI(Non Maskable interruptマスク不能の割込み)がかかるように構成されている。そして、NMIの割込みがかかると、CPUの全てのレジスタがRAMエリアに保存されと共に、このRAMを含むRAMの作業領域はバックアップ電源によって電圧が維持されるようになっている。一方、電源復旧後には、保存されているレジスタの値がゲーム中断前の状態に復元され、中断されたゲームが正常に再開される。以下、この点も踏まえて、電源投入後の動作内容を図8のフローチャートに基づいて説明する。
【0050】
電源が投入されると、CPUが割込み禁止状態に設定された後、CPUのレジスタの初期設定がされ(ST1)、CPUは割込みモード2に設定される(ST2)。その後、RAMクリア信号とバックアップフラグとがチェックされる(ST3,ST4)。RAMクリア信号は、初期化スイッチ85に対応したものであり、営業開始時のように、パチンコ機2の前枠4を前方に開いた状態で初期化スイッチ85を押圧操作しながら電源スイッチ80をオン側に切換えると、RAMクリア信号がON状態になっている。
【0051】
RAMクリア信号がON状態であれば(ST3:yes)、RAMに記憶保持されている遊技情報の全てが消去処理された後、CPUは、第1図柄表示手段22に表示する初期図柄を設定したり、この遊技制御の実行中に周期的に割込み処理を実行させる割込み周期を設定する等の初期処理を行った後、EI命令を実行して自らを割込み許可状態にする(ST5)。その後は、無限ループ状に繰り返される外れ図柄用の乱数処理(ST6)が行われる。なお、外れ図柄用の乱数処理は、後述する割込み処理おいて特別図柄の抽選に外れた場合に液晶ディスプレイ16に描かれる外れ図柄パターンを規定するものである。
【0052】
一方、電源投入時、RAMクリア信号がOFF状態のときには(ST3:no)、バックアップフラグがゼロでないことを確認した後(ST4)、バックアップデータの復帰処理が行われる(S7)。バックアップデータの復帰処理は、停電時などにNMI処理によってバックアップされたデータを復帰させる処理であり、停電復旧後に初期化スイッチ85を押すことなく電源を投入すると、この処理が行われる。なお、バックアップフラグはバックアップ処理が完了しているか否かを示しており、ステップST12までの処理が完了する前に再度停電状態になったような場合に意義がある。
【0053】
停電状態からの復旧時であれば、バックアップフラグBFLの内容は5AHである。そのため、CPUの処理は、ステップST4からステップST7に移行し、RAMのSP記憶エリアから読み出された16ビットデータがCPUのスタックポインタSPに書き込まれる(ST7)。
【0054】
続いて、停電時のNMI処理において保存されていたRAMエリアのデータを読み出して、バックアップ復帰コマンドを作成する(ST8〜ST10)。ここで払出制御基板用のバックアップ復帰コマンド作成処理(ST8)とは、エラー信号を再チェックして、遊技機の現状に合わせた制御コマンドを払出制御基板46に出力するための準備動作を意味する。例えば、停電前に上皿が満杯であるエラー状態であった場合、バックアップデータによってエラー状態が保存されているが、停電によって遊技者が遊技球を回収する可能性も高いので、改めてエラー信号の現状を確認しているのである。
【0055】
また、図柄制御基板用やランプ制御基板用のバックアップ復帰コマンド作成処理(ST9、ST10)とは、停電前の遊技機が、大当り状態であった場合や、当選確率が増加しているいわゆる確変状態であった場合もあるので、そのような場合には、動作状態に合わせた液晶表示部の背景色を設定したり、効果音を発生できるようにするための処理である。
【0056】
次に、CPUはPOP命令を実行して、スタックエリアからAFレジスタを除く各レジスタ(BC,DE,HL)の値を復帰させる(ST11)。この処理によって、停電時からの復帰処理は一応完了するので、そのことを示すべくバックアップフラグBFLをゼロクリアする(ST12)。最後に、停電前が割込み禁止状態であったか否かをチェックして(ST13,ST14)、AFレジスタをスタックエリアから復帰させた後(ST15,ST17)、割込み禁止状態のままで処理を終えるか(ST16)、或いは、割込み許可状態に戻して処理を終える(ST18,ST19)。
【0057】
続いて、図12〜図14を参照しつつ、サブ制御基板の動作内容を説明する。図柄制御基板、ランプ制御基板、音声制御基板の各制御動作は、主制御基板39からのストローブ信号STBに基づいて起動するコマンド割込み処理(図13)と、電源投入後に実行されるメイン処理(図12)とで構成されている。一方、払出制御基板の制御動作は、メイン処理(図12)及びコマンド割込み処理(図13)の他に、電源電圧降下時に生じるNMI割込み処理(図14)で実現されている。
【0058】
以下、コマンド割込み処理(図13)から説明すると、コマンド割込みを受けると、CPUは、レジスタ類を退避させた後(S10)、入力ポート59のデータCMDを入力する(S11)。次に入力した8ビット長データについてパリティチェックを行い(S12)、もしパリティエラーであれば退避したレジスタ類の値を復帰させて処理を終える(S20,S21)。パリティエラーが生じた場合とは、制御コマンドデータの一部がビット化けを起こしている場合であり、このような場合には制御コマンドを取得することなく処理を終える。なお、この動作の結果、主制御基板では応答信号ACKを受信できないので、所定時間後に制御コマンドを再送することになる(ST42〜ST44)。
【0059】
一方、パリティエラーが生じていない場合には、CPUは、コマンドカウンタCOMCNTの値をチェックする(S13)。コマンドカウンタCOMCNTは、その値を0→1→0→1→0のように循環的に変化することによって、入力データが1バイト目データであるか(COMCNT=0)、2バイト目データであるか(COMCNT=1)を判定するカウンタである。したがって、コマンドカウンタCOMCNTの値が1であれば、2バイト目のコマンドデータ(EVENT値)であると仮定して、入力データが正当な数値範囲のものかを確認する(S14)。先に説明したように、*0******の形式であれば、正当な2バイト目のコマンドデータであると判定される。
【0060】
このような判定の結果、EVENTデータとしての数値範囲を越えたデータであればステップS20に移行するが、そうでなければ、ポインタPNTの示す領域に入力データを格納する(S15)。この処理によって制御コマンドの取得処理が完了するので、ポインタPNTをインクリメントすると共に(S16)、コマンドカウンタCOMCNTをゼロに書き直す(S17)。
【0061】
また、応答信号ACKを主制御基板39に向けて出力して(S18)、適当な時間を消費した後(S19)退避しておいたレジスタ類の値を復帰させ(S20)、CPUを割込み許可状態にして(S21)割込み処理を終える。なお、時間消費処理(S19)は、主制御基板39の側でストローブ信号STBを立ち下げるまでの時間を確保するためであり、ストローブ信号STBがHレベルの状態で、サブ制御基板のCPUを割込み可能状態に戻すと(ST21)多重割込みが生じるためである。
【0062】
一方、ステップS13の判定においてコマンドカウンタCOMCNTがゼロであると判定された場合には、入力データが1バイト目のコマンドデータ(MODE値)として正当な数値範囲のものかを確認する(S22)。その結果、MODEデータとしての数値範囲を越えたデータであればステップS20に移行するが、そうでなければ、ポインタPNTの示す領域に入力データを格納する(S23)。そして、ポインタPNTをインクリメントすると共に(S24)、コマンドカウンタCOMCNTの値を1に書き直した後(S25)、ステップS18の処理に移行して応答信号ACKを主制御基板に向けて出力する。その後の処理(ST19〜21)は前述した通りである。なお、フローチャートでの記載を省略しているが、ポインタPNTは、所定の数値範囲をリング状にインクリメントされる。
【0063】
以上説明したように、各サブ制御基板では、パリティチェックに加えて、その数値範囲に基づいてMODEデータとEVENTデータの正当性をチェックしている。したがって、ノイズなどによってCPUに割込みがかかったような場合でも、入力ポート59からは前回と同一コマンドデータが入力される結果、そのデータが廃棄されるので(S14,S22がNO)、正当でない制御コマンドによる演出が開始されることはない。なお、前回と同一コマンドデータが入力されるのは、主制御基板の出力ポート53a〜53dではデータがラッチされていること、及び、駆動部55a〜53dが常時イネーブル状態であるためである。
【0064】
なお、重複データの取得を排除するには、例えば、図13(b)の構成でも良い。この場合には、ステップST12の処理の後、入力データCMDとバッファエリアのデータBUFを比較し、同一ならステップST19に移行させている。一方、CMD≠BUFの場合には、入力データCMDをバッファエリアBUFに格納した後にステップS13に移行する。
【0065】
図12は、サブ制御基板のうち、払出制御基板46におけるメイン処理を示すフローチャートである。電源投入後、初期処理を行った後、電源復旧時か否かが判定され(S2)、電源復旧時であればバックアップされているデータを復帰させて(S3)、中断前の処理を再開させる(S4)。一方、営業開始時のような場合には、コマンド入力割込みによって取得された制御コマンドに基づいた遊技制御動作を行う(S5)。なお、図柄制御基板40、ランプ制御基板42、音声制御基板43では、ステップS2,S3の処理が省略されている。
【0066】
図14は、電源電圧が所定値を下回った場合に生じるNMI割込みにおける、払出制御基板46の動作を示すフローチャートである。NMI割込みプログラムでは、先ず、レジスタ類がスタック領域に保存され(S30)、スタックポインタSPの値がRAMの記憶エリアに保存される(S31)。その後、必要な処理が行われた後(ST32)、無限ループ処理を実行しつつ、電源電圧が更に降下してゼロになるのを待つ。
【0067】
以上、本発明の実施例を説明したが、具体例を例示したに過ぎず、フローチャートの動作内容や回路図による回路構成は特に本発明を限定するものではない。また、上記実施例は適宜に変更可能である。例えば、上記実施例では、主制御基板39は、全ての制御コマンドの伝送後に応答信号ACKの返送を待ったが、重要度などで選別される特定の制御コマンド以外については、制御コマンド伝送後、応答信号を待つことなく次の処理に移行させても良い。この場合には、サブ制御基板40,42,43,46でも、主制御基板39に動作に合わせ、特定の制御コマンドを受信した場合のみ応答信号ACKを返送することとする。
【0068】
また、上記実施例では、主制御基板39は、制御コマンドの伝送において、全てのサブ制御基板40,42,43,46を同等に扱ったが、重要度などの観点から選択される特定のサブ制御基板(例えば、払出制御基板46)に向けての制御コマンドについてだけ応答信号ACKの返送を待つ構成としても良い。この場合には、特定のサブ制御基板(例えば、払出制御基板46)のみ応答信号ACKを返送し、他のサブ制御基板では応答信号ACKを返送しない。
【0069】
更にまた、上記の組合せとして特定のサブ制御基板に対する特定の制御コマンドについてだけ、応答信号ACKの送受信をする構成としても良い。応答信号ACKの返送の対象になるものとしては、払出制御基板46に向けた賞球払出コマンド、ランプ制御基板42や図柄制御基板40に向けてエラー表示コマンドなどが例示される。
【0070】
【発明の効果】
以上説明したように、本発明によれば、サブ制御基板が誤った制御コマンドを取得することがないよう改善された遊技機を実現できる。
【図面の簡単な説明】
【図1】実施例に係るパチンコ機の斜視図である。
【図2】図1のパチンコ機の側面図である。
【図3】図1のパチンコ機の正面図である。
【図4】図1のパチンコ機の背面図である。
【図5】図1のパチンコ機の全体構成を示すブロック図である。
【図6】主制御基板の回路構成を示すブロック図である。
【図7】主制御基板の出力ポート部を詳細に図示したものである。
【図8】主制御基板におけるシステムリセット処理の概要を示すフローチャートである。
【図9】主制御基板におけるタイマ割込み処理の概要を示すフローチャートである。
【図10】主制御基板における制御コマンド出力処理の概要を示すフローチャートである。
【図11】図10の一部を詳細に説明するタイムチャートである。
【図12】サブ制御基板におけるメイン処理を示すフローチャートである。
【図13】サブ制御基板におけるコマンド入力時の割込み処理を示すフローチャートである。
【図14】払出制御基板における電源遮断時のバックアップ処理の概要を示すフローチャートである。
【符号の説明】
2 遊技機(パチンコ機)
39 主制御部(主制御基板)
40 サブ制御部(図柄制御基板)
42 サブ制御部(ランプ制御基板)
43 サブ制御部(音声制御基板)
46 サブ制御部(払出制御基板)
CMD 制御コマンド
ACK 応答信号

Claims (4)

  1. 遊技者に有利な利益状態を発生させるか否かの抽選処理を実行する抽選手段を備え、前記抽選処理の結果に基づいて遊技動作を統括的に制御する主制御部と、前記主制御部とは別基板構成とされ、前記主制御部が出力する、1バイト単位の2バイト長で構成された制御コマンドに基づいて所定の遊技動作を行うサブ制御部とを設けた遊技機であって、
    前記サブ制御部には、前記制御コマンドの一単位のデータが送信される毎に起動される受信割込み処理が設けられ、前記受信割込み処理は、
    制御コマンド用の入力ポートから1バイト長のデータを入力して、その入力データの一部がビット化けしていないかを判定し、ビット化けが検出されると、受信割込み処理を終える第1処理と、
    第1処理において、ビット化けが検出されない場合には、2値的に変化するコマンドカウンタの値に基づいて、今回の入力データが制御コマンドの1バイト目か2バイト目かを判定する第2処理と、
    第2処理による判定結果に応じて、前記入力データが、1バイト目又は2バイト目として正当な数値範囲に属するか否かを判定する第3処理と、
    第3処理によって正当な数値範囲に属しないと判定された場合には、受信割込み処理を終える一方、正当な数値範囲に属すると判定された場合には、所定のポインタが示す記憶領域に前記入力データを格納して前記ポインタの値を更新すると共に、前記コマンドカウンタの値を2値的に変化させる第4処理と、
    第4処理において入力データが格納された場合には、応答信号を出力して割込み処理を終える第5手段と、を有して構成され、
    前記応答信号が出力されない場合に自動的に再送される同一データを、次回の受信割込み処理で取得するよう構成されることで、制御コマンドの誤取得や読み落しを防止することを特徴とする遊技機。
  2. 前記制御コマンドの一単位が出力される毎に、これに対応して指令信号が遅れて出力され、この指令信号に基づいて、前記受信割込み処理が起動されるよう構成されている請求項1に記載の遊技機。
  3. 前記制御コマンドの一単位データが出力された後は、前記サブ制御部が前記応答信号を出力しない限り、前記主制御部は、新たな一単位のデータを出力することがない請求項1又は2に記載の遊技機。
  4. 前記サブ制御部が複数個設けられることで、各サブ制御部における同期した遊技動作が担保される請求項1〜の何れかに記載の遊技機。
JP2001351025A 2001-11-16 2001-11-16 遊技機 Expired - Fee Related JP4084560B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001351025A JP4084560B2 (ja) 2001-11-16 2001-11-16 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001351025A JP4084560B2 (ja) 2001-11-16 2001-11-16 遊技機

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007126251A Division JP4498383B2 (ja) 2007-05-11 2007-05-11 遊技機

Publications (2)

Publication Number Publication Date
JP2003144729A JP2003144729A (ja) 2003-05-20
JP4084560B2 true JP4084560B2 (ja) 2008-04-30

Family

ID=19163408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001351025A Expired - Fee Related JP4084560B2 (ja) 2001-11-16 2001-11-16 遊技機

Country Status (1)

Country Link
JP (1) JP4084560B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0642075A (ja) * 1992-07-24 1994-02-15 Inax Corp 押出セメント板の横積み構造

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5284151B2 (ja) * 2009-03-19 2013-09-11 株式会社藤商事 遊技機
JP5923561B2 (ja) * 2014-07-31 2016-05-24 株式会社三共 遊技機
JP6346635B2 (ja) * 2016-06-15 2018-06-20 株式会社ソフイア 遊技機
JP6346634B2 (ja) * 2016-06-15 2018-06-20 株式会社ソフイア 遊技機
JP6543307B2 (ja) * 2017-08-08 2019-07-10 東芝エレベータ株式会社 エレベータシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0642075A (ja) * 1992-07-24 1994-02-15 Inax Corp 押出セメント板の横積み構造

Also Published As

Publication number Publication date
JP2003144729A (ja) 2003-05-20

Similar Documents

Publication Publication Date Title
JP4498383B2 (ja) 遊技機
JP4084560B2 (ja) 遊技機
JP4044746B2 (ja) 遊技機
JP4118556B2 (ja) 遊技機
JP2008099955A (ja) 弾球遊技機
JP4446645B2 (ja) 遊技機
JP4414971B2 (ja) 遊技機
JP4498388B2 (ja) 遊技機
JP3891804B2 (ja) 遊技機
JP3754651B2 (ja) 遊技機
JP4024235B2 (ja) 遊技機
JP5074569B2 (ja) 遊技機
JP4637152B2 (ja) 遊技機
JP3612053B2 (ja) 遊技機
JP4431557B2 (ja) 遊技機
JP4138394B2 (ja) 遊技機
JP3939527B2 (ja) 遊技機
JP5275485B2 (ja) 遊技機
JP4431562B2 (ja) 遊技機
JP2003010409A (ja) 遊技機
JP4024233B2 (ja) 遊技機
JP3986046B2 (ja) 遊技機
JP4024234B2 (ja) 遊技機
JP4489099B2 (ja) 遊技機
JP4681621B2 (ja) 遊技機

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071203

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080215

R150 Certificate of patent or registration of utility model

Ref document number: 4084560

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140222

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees