JP4498383B2

JP4498383B2 - 遊技機

Info

Publication number: JP4498383B2
Application number: JP2007126251A
Authority: JP
Inventors: 雅哉坂本
Original assignee: 株式会社藤商事
Priority date: 2007-05-11
Filing date: 2007-05-11
Publication date: 2010-07-07
Anticipated expiration: 2021-11-16
Also published as: JP2007196058A

Description

本発明は、パチンコ機、アレンジボール機、雀球遊技機、回胴式遊技機などの遊技機に関し、特に、主制御基板からサブ制御基板に確実に制御コマンドを伝送できるようにした遊技機に関するものである。

パチンコ機などの遊技機は、一般に、機能別に分離された複数の回路基板で構成され、複数の回路基板が協働して全体として複雑な遊技動作を実現している。このような遊技機では、遊技制御を統括的に担当する主制御基板と、主制御基板からの制御コマンドに基づいて動作する複数のサブ制御基板とで構成されるのが一般的である。

サブ制御基板としては、例えば、液晶ディスプレイを制御する図柄制御基板、遊技球の払出動作を制御する払出制御基板、ＬＥＤランプなどを点滅させて遊技動作を盛上げるランプ制御基板、音声的に遊技動作を盛上げる音声制御基板などが存在する。そして、主制御基板から複数個のサブ制御基板にそれぞれ制御コマンドが送出され、各サブ制御基板では、制御コマンドを解読して指令の基づいた遊技動作を実現している。

制御コマンドは、一般に１バイト又は２バイト構成とされており、主制御基板は、この制御コマンドをサブ制御基板側に出力するのに前後して、ストローブデータを出力して、サブ制御基板に対してハードウェア的又はソフトウェア的に制御コマンドを取得するよう指示している。

しかしながら、遊技機には、電動チューリップやアタッカーなどを開閉させるソレノイドや遊技球を払出す払出モータが搭載され、それらがＯＮ／ＯＦＦ動作やステッピング動作を繰り返していることから、少なからず電気的ノイズが存在し、そのため制御コマンドが正常に伝送されないことがあった。

例えば、主制御基板から出力された制御コマンドがノイズの関係からビット化けして、別の制御コマンドとして伝送されてしまうことがある。また、前記ストローブデータがサブ制御基板に伝わらず、主制御基板からの制御コマンドの出力が無視されることがある。更にまた、ノイズによって形成されたストローブデータによってサブ制御基板が無意味なデータを制御コマンドとして取得してしまうこともあった。

このような場合、各サブ制御基板における遊技制御動作に不整合が生じ、各サブ制御基板で同期して行おうと意図している演出動作が台無しになってしまう恐れがある。特に、賞球に係わる払出制御基板に向けた制御コマンドが読み落された場合には、折角の賞球が払出されないことになり遊技者と遊技ホールとのトラブルにもなり兼ねない。

この発明は、かかる問題点に鑑みてなされたものであって、サブ制御基板が誤った制御コマンドを取得することがないよう改善された遊技機を提供することを課題とする。

上記の課題を解決するため、本発明は、遊技者に有利な利益状態を発生させるか否かの抽選処理を実行する抽選手段を備え、前記抽選処理の結果に基づいて遊技動作を統括的に制御する主制御部と、前記主制御部とは別基板構成とされ、前記主制御部が１バイト単位で出力する合計２バイト長の制御コマンドに基づいて所定の遊技動作を行う複数のサブ制御部とを設けた遊技機であって、前記主制御部には、前記サブ制御部に対応して夫々配置され、制御コマンドの次回の１バイトデータが出力されるまで今回の１バイトデータを保持する出力ポート部が設けられる一方、前記サブ制御部には、前記制御コマンドの１バイトデータが出力されるのに対応して起動される受信割込み処理が設けられ、前記受信割込み処理は、制御コマンド用の入力ポートから入力した１バイトデータについて、２値的に変化するコマンドカウンタの値に基づいて、今回の入力データが制御コマンドの１バイト目か２バイト目かを判定する第１処理（Ｓ１３）と、第１処理による判定結果に応じて、前記入力データが、１バイト目又は２バイト目として正当な数値範囲に属するか否かを判定する第２処理（Ｓ２２，Ｓ１４）と、第２処理によって正当な数値範囲に属しないと判定された場合には、受信割込み処理を終える一方、正当な数値範囲に属すると判定された場合には、所定のポインタが示す記憶領域に前記入力データを格納して前記ポインタの値を更新すると共に、前記コマンドカウンタの値を２値的に変化させる第３処理(Ｓ２３〜Ｓ２５，Ｓ１５〜Ｓ１７）とを有して構成されることで、同一の１バイトデータを連続して受信した場合には、実質的にそれを廃棄する。

以上説明したように、本発明によれば、サブ制御基板が誤った制御コマンドを取得することがないよう改善された遊技機を実現できる。

以下、本発明の一実施例であるカード式弾球遊技機に基づいて本発明の実施の形態を説明する。図１は、本実施例のパチンコ機２を示す斜視図であり、図２は、同パチンコ機２の側面図である。

図１に示すパチンコ機２は、島構造体に着脱可能に装着される矩形枠状の木製の外枠３と、外枠３に固着されたヒンジＨを介して開閉可能に枢着される前枠４とで構成されている。なお、このパチンコ機２は、カード式球貸し機１に電気的に接続された状態で、パチンコホールの島構造体の長さ方向に複数個が配設されている。

ヒンジＨを介して外枠３に枢着される前枠４には、遊技盤５が裏側から着脱自在に装着され、この遊技盤５の前側に対応して、窓部を有するガラス扉６と前面板７とが夫々開閉自在に枢着されている。前面板７には発射用の遊技球を貯留する上皿８が装着され、前枠４の下部には、上皿８から溢れ出し又は抜き取った遊技球を貯留する下皿９と、発射手段１０の発射ハンドル１１とが設けられている。

発射手段１０は、回動操作可能な発射ハンドル１１と、この発射ハンドル１１の回動角度に応じた打撃力で打撃槌１２（図４）により遊技球を発射させる発射モータなどを備えている。上皿８の右部には、カード式球貸し機１に対する球貸し操作用の操作パネル１３が設けられ、この操作パネル１３には、カード残額を３桁の数字で表示するカード残額表示部１３ａと、所定金額分の遊技球の球貸しを指示する球貸しスイッチ１３ｂと、ゲーム終了時にカードの返却を指令する返却スイッチ１３ｃとが設けられている。

図３に示すように、遊技盤５には、金属製の外レールと内レールとからなるガイドレール１５がほぼ環状に設けられ、このガイドレール１５の内側の遊技領域５ａには、カラーの液晶ディスプレイ１６、検出スイッチを備える図柄始動口（図柄始動手段兼入賞手段）１７、開閉式入賞手段（大入賞手段）１８、複数の普通入賞手段１９（上段の普通入賞手段１９以外に、開閉式入賞手段１８の左右両側部に６つの普通入賞手段１９）、２つのゲート２０（通過口）が夫々所定の位置に配設されている。

液晶ディスプレイ１６は、変動図柄を表示するとともに背景画像や各種のキャラクタの動画などを表示する第１図柄表示手段２２として機能する。第１図柄表示手段２２は、背景画やキャラクタをアニメーション的に表示するとともに、左右方向に並ぶ３個（左、中、右）の図柄表示部２２ａ〜２２ｃを有し、図柄始動口１７に遊技球が入賞することを条件に、各図柄表示部２２ａ〜２２ｃの表示図柄が所定時間だけ変動表示（スクロール表示）され、図柄始動口１７への遊技球の入賞タイミングに応じた抽選結果に基づいて決定される停止図柄パターンで停止する。

液晶ディスプレイ１６の直ぐ上側に、普通入賞手段１９と第２図柄表示手段２３とが設けられている。第２図柄表示手段２３は１個の普通図柄を表示する普通図柄表示部を有し、ゲート２０を通過した遊技球が検出されたとき、普通図柄表示部の表示図柄が所定時間だけ変動し、遊技球のゲート２０通過時点において抽選された抽選用乱数値により決定される停止図柄を表示して停止するようになっている。図柄始動口１７は、開閉自在な左右１対の開閉爪１７ａを備えた電動式チューリップであり、第２図柄表示手段２３の変動後の停止図柄が当り図柄を表示した場合に、開閉爪１７ａが所定時間だけ開放されて入賞し易くなっている。

開閉式入賞手段１８は前方に開放可能な開閉板１８ａを備え、第１図柄表示手段２２の変動後の停止図柄が「７７７」などの当り図柄のとき、「大当り」と称する特別遊技が開始され、開閉板１８ａが前側に開放される。なお、この開閉式入賞手段の開閉動作は、主制御基板の主制御手段によって制御される。開閉式入賞手段１８の内部に特定領域１８ｂがあり、この特定領域１８ｂを入賞球が通過すると、特別遊技が継続される。例えば、この特別遊技状態が遊技者に有利な状態に相当する。

開閉式入賞手段１８の開閉板１８ａが開放された後、所定時間が経過し、又は所定数（例えば１０個）の遊技球が入賞して開閉板１８ａが閉じるときに、遊技球が特定領域１８ｂを通過していない場合には特別遊技が終了するが、特定領域１８ｂを通過していれば最大で例えば１６回まで特別遊技が継続され、遊技者に有利な状態に制御される。

図４に示すように、前枠４の裏側には、遊技盤５を裏側から押さえる裏機構板３０が着脱自在に装着され、この裏機構板３０には開口部３０ａが形成され、その上側に賞球タンク３３と、これから延びるタンクレール３４とが設けられ、このタンクレール３４に接続された払出装置３５が裏機構板３０の側部に設けられ、裏機構板３０の下側には払出装置３５に接続された通路ユニット３６が設けられている。払出装置３５から払出された遊技球は通路ユニット３６を経由して上皿排出口８ａ（図１）から上皿８に払出される。

裏機構板３０の開口部３０ａには、遊技盤５の裏側に装着された裏カバー３７と、入賞手段１７〜１９に入賞した遊技球を排出する入賞球排出樋（不図示）とが夫々嵌合されている。この裏カバー３７に装着されたケース３８の内部に主制御基板３９が配設され、その前側に図柄制御基板４０が配設されている（図２）。主制御基板３９の下側で、裏カバー３７に装着されたケース４１ａの内部にランプ制御基板４２が設けられ、このケース４１ａに隣接するケース４１ｂの内部にサウンド制御基板４３が設けられている。

これらケース４１ａ，４１ｂの下側で裏機構板３０に装着されたケース４４の内部には、電源基板４５と払出し制御基板４６が夫々設けられている。この電源基板４５には、図４に示すように、電源スイッチ８０と初期化スイッチ８５とが配置されている。これら両スイッチ８０，８５に対応する部位はケース４４が切欠かれ、両スイッチ８０，８５の各々を指で同時に操作可能になっている。

また、発射手段１０の後側に装着されたケース４７の内部には、発射制御基板４８が設けられている。これら制御基板３９〜４０，４２〜４３，４５〜４６，４８は夫々独立の基板であり、電源基板４５と発射制御基板４８を除く制御基板３９，４０，４２，４３，４６には、ワンチップマイコンを備えるコンピュータ回路が搭載されており、主制御基板３９と他の制御基板４０，４２，４３，４６とは、複数本の信号線でコネクタを介して電気的に接続されている。なお、この実施例で使用するワンチップマイコンは、Ｚ８０（Ｚｉｌｏｇ社）相当品のＣＰＵとＲＯＭとＲＡＭとその他のＩＣを内蔵して構成されている。

図５に示すように、主制御基板３９とその他のサブ制御基板４０，４２，４３，４６とは、複数本の信号線でコネクタを介して電気的に接続され、主制御基板３９から各サブ制御基板４０，４２，４３，４６に、所定の遊技動作を実行させる種々の制御コマンドを送信可能になっている。また、サブ制御基板において制御コマンドが正常に受信されると、応答信号ＡＣＫが返送される。この確認動作によって、各サブ制御基板における制御コマンドの読み落しの恐れがなく、各制御基板４０，４２，４３，４６で協働して所望の制御動作を確実に遂行することが可能となる。

図６は、主制御基板３９の回路構成を示すブロック図である。図示の通り、主制御基板３９は、前記したワンチップマイコンからなるＣＰＵ回路５０と、ＣＰＵ動作クロックＣＬＫの整数倍の周波数であるクロック信号Φ０を発生するシステムクロック発生部５１と、ＣＰＵからのアドレス信号に基づき各部のチップセレクト信号ＣＳを生成するデコード回路５２と、ＣＰＵからのデータを出力するための出力ポート回路５３と、外部データをＣＰＵが取り込むための入力ポート回路５４と、各制御基板に制御コマンドなどを出力する出力駆動回路５５と、遊技盤各部のスイッチ類のＯＮ／ＯＦＦ状態を入力するスイッチ入力回路５６とを中心に構成されている。なお、この実施例では、入力ポート５４には、サブ制御基板からの応答信号ＡＣＫを受信するコマンド確認ポートも含まれている。

図７は、出力ポート回路５３と出力駆動回路５５とコマンド確認ポート５４ａについて具体的に例示したブロック図である。出力ポート回路５３は、詳細には、賞球ポート５３ａ、音声ポート５３ｂ、ランプポート５３ｃ、図柄ポート５３ｄと、ストローブポート５３ｅとで構成されており、バストランシーバ５７，５８（実施例では７４２４５相当品）を通してＣＰＵのデータバスに接続されている。

賞球ポート５３ａ、音声ポート５３ｂ、ランプポート５３ｃ、及び図柄ポート５３ｄは、それぞれ払出制御基板４６、音声制御基板４３、ランプ制御基板４２、及び図柄制御基板４０に対応しており、出力駆動回路５５たる常時イネーブル状態の駆動部５５ａ〜５５ｄ（実施例では７４２４４相当品のバスバッファ）を通して各サブ制御基板に対して制御コマンドを出力している。この制御コマンドは、各サブ制御基板に設けられた入力ポート５９ａ〜５９ｄに伝送される。なお、この実施例では入力ポートとしてバスバッファ（７４５４１相当品）が使用されている。

賞球ポート５３ａ、音声ポート５３ｂ、ランプポート５３ｃ、図柄ポート５３ｄ、及びストローブポート５３ｅからなる出力ポート５３ａ〜５３ｅは、具体的には、Ｄ型フリップフロップ（実施例では７４２７３相当品）で構成されており、デコーダ回路５２からのチップセレクト信号ＣＳ０〜ＣＳ４に同期して制御コマンドやストローブ信号ＳＴＢを出力するようになっている。なお、一度出力したデータは、次のデータが出力されるまでそのまま保持される。また、主制御基板３９に電源が投入された後、リセット信号ＲＥＳＥＴによって出力ポート５３ａ〜５３ｅの出力は全てゼロクリアされる。

ストローブポート５３ｅの出力Ｐ０〜Ｐ３は、出力駆動回路５５たる常時イネーブル状態の駆動部５５ｅ（実施例では７４２４４相当品のバスバッファ）を通して、ストローブ信号ＳＴＢ０〜ＳＴＢ３として各制御基板４６，４３，４２，４０に供給される。このストローブ信号ＳＴＢｉは、各制御基板４６，４３，４２，４０のＣＰＵ（Ｚ８０相当品）の割込み（Maskable interrupt）端子に供給されているので、ストローブ信号ＳＴＢｉがＨレベルになると、各制御基板４６，４３，４２，４０では割込み処理が開始され、各割込み処理プログラムによって、主制御基板３９からの制御コマンドが取得される。

後述するように、各サブ制御基板の割込み処理プログラムでは、制御コマンドの正当性のチェック（パリティチェックその他）をした後に制御コマンドを取得しており、制御コマンドの取得後、サブ制御基板の出力ポート６０ａ〜６０ｄを通して応答信号ＡＣＫが返送されるようになっている。なお、実施例では各サブ制御基板の出力ポート６０ａ〜６０ｄとしてバスバッファ（７４２４４相当品）を使用している。

一方、主制御基板３９には、各サブ制御基板の出力ポート６０ａ〜６０ｄに対応して入力ポート（コマンド確認ポート）５４ａが設けられており、各サブ制御基板４６，４３，４２，４０から返送される応答信号ＡＣＫ０〜ＡＣＫ３を取得している。なお、実施例では入力ポート５４ａとしてバスバッファ（７４５４１相当品）が使用されている。

図８及び図９は、主制御基板３９の制御プログラムを示すフローチャートである。主制御基板３９の制御プログラムは、電源投入後に実行され通常は無限ループ処理（ＳＴ６）で終わる初期処理プログラム（図８）と、２ｍｓ毎に起動されるタイマ割込み処理（Maskable Interrupt禁止可能割込み）プログラム（図９）と、電源電圧が所定値を下回るとＮＭＩ（Non Maskable interrupt）信号によって駆動されてＣＰＵのレジスタ値をバックアップするＮＭＩ処理プログラム（不図示）とで構成されている。

以下、図９を参照しつつタイマ割込み処理から説明する。タイマ割込みが生じると、各レジスタの内容はスタック領域に退避され、乱数作成処理、スイッチ入力管理処理、エラー管理処理などが行われる（ＳＴ３０）。スイッチ入力管理処理は、ゲートや電動チューリップなどを遊技球が通過したか否かの判定であり、エラー管理処理は、機器内部に異常が生じていないかの判定である。また、乱数作成処理とは、ハードウェア的に更新されている当り用乱数値や大当たり乱数値の取得処理を意味する。

その後、処理分けカウンタの値が判定されて、ＳＴ３２〜ＳＴ３６のうちの該当する処理が行われる（ＳＴ３１）。上記したエラー管理やスイッチ管理は、短い時間間隔で繰り返し行うべきであるが、一方、パチンコゲームの演出に係わる処理は遊技者のニーズに応じて複雑高度化するため、ある程度以上の処理時間を要することになる。そこで、この実施例では、全ての遊技制御動作を１回の割込み処理で完了させるのではなく、５種類の処理に区分し、区分された各処理を割込み毎に分担して実行するようにしている。そのため、０〜４の範囲で循環動作する処理分けカウンタを設けて、処理分けカウンタの値に応じた処理を行うようにしている。

具体的に説明すると、処理分けカウンタが０の場合には大入賞口の開放などに関する処理を行い（ＳＴ３２）、処理分けカウンタが１の場合には当り状態（電動チューリップの開放）か否かに関する普通図柄処理を行い（ＳＴ３３）、処理分けカウンタが２の場合には大当り状態か否かに関する処理を行っている（ＳＴ３４）。また、処理分けカウンタが３の場合には、電動チューリップや大入賞口の開閉タイミングに関係するタイマ管理処理や、主制御基板から各制御基板に伝送されるコマンド作成処理が行われる（ＳＴ３５）。処理分けカウンタが４の場合には、情報出力やエラー表示コマンドの作成処理が行われる（ＳＴ３６）。

ステップＳＴ３２〜ＳＴ３６の何れかの処理が終わると、処理分けカウンタの値が更新された後（ＳＴ３７）、生成されているコマンドが各制御基板に出力される（ＳＴ３８）。また、各レジスタの値が復帰されると共に割込み許可状態に変更されて、割込み処理ルーチンからメインルーチンに戻る（ＳＴ３９）。

図１０（ａ）は、上記したコマンド出力処理（ＳＴ３８）をより詳細に示すフローチャートであり、図１０（ｂ）は、ＲＡＭのコマンドバッファ領域（ＴＯＰ番地から８バイト分）を図示したものである。なお、コマンドバッファ領域には、タイマ割込み処理（ＳＴ３５，ＳＴ３６）によって、既に必要な制御コマンドが格納されている。この実施例の場合、制御コマンドには、図柄制御基板用、音声制御基板用、ランプ制御基板用、払出制御基板用のものが存在するが、初期状態では、コマンドバッファ領域は全てゼロクリアされている。

図１０（ａ）のフローチャートに基づいて説明すると、先ず、コマンドバッファ領域に制御コマンドデータが存在するか否かが判定される（ＳＴ４０）。初期状態ではアドレス変数ＡＤＲはＴＯＰ番地に設定されているので、ＴＯＰ番地の内容がチェックされる。なお、この実施例の場合、各サブ制御基板に送信すべき制御コマンドは、全て２バイト構成になっており、動作種別を示す上位８ビットのＭＯＤＥデータと、動作内容を示す下位８ビットのＥＶＥＮＴデータとで構成されている。但し、ＭＯＤＥデータ及びＥＶＥＮＴデータそのものは、７ビット長で構成されており、残りの１ビットはパリティビットとして使用されている。また、ＭＯＤＥデータとＥＶＥＮＴデータとは、数値範囲が異なっており、ＭＯＤＥデータは、２進数で＊１＊＊＊＊＊＊（＊は１か０）、ＥＶＥＮＴデータは＊０＊＊＊＊＊＊の形式になっている。

先に説明したステップＳＴ４０の判定でコマンドデータの存在が確認できた場合には、上記した２バイト構成の制御コマンドを1バイト毎に分けて出力するべく、変数ＬＯＯＰに２を格納する（ＳＴ４１）。その後、制御コマンドデータを、該当するコマンド出力ポート５３ｉに出力する（ＳＴ４２）。具体的には、デコード回路５２から対応するチップセレクト信号ＣＳｉが出力され、Ｄ型フリップフロップ５３ａ〜５３ｄの何れかに制御コマンドデータが書き込まれる。その後、４９ステート以上を要する他の処理を実行した後（ＳＴ４３）、ＲＡＭエリアに格納されているＳＴＢデータを、ストローブポート５３ｅに出力する（ＳＴ４４）。ＳＴＢデータの初期値は０１Ｈであり、いま、図柄制御基板４６に向けた制御コマンドを出力するタイミングであれば、ストローブポート５３ｅには０００００００１のデータが出力され、ストローブ信号ＳＴＢ₀のみがＨレベルとなる。

ステップＳＴ４４の処理によってストローブ信号ＳＴＢ₀〜ＳＴＢ₃の何れか一つがＨレベルとなり、対応するサブ制御基板のＣＰＵには割込み（Maskable Interrupt）がかかる。そこで、割込みを受けたサブ制御基板では、割込み処理プログラムにおいて制御コマンドを入力する。後述するように、サブ制御基板において制御コマンドの取得が正常に終了した場合には応答信号ＡＣＫが返送されてくる。そこで、主制御基板３９では、コマンド確認ポート５４ａのデータを繰り返しチェックすることで、サブ制御基板からの応答信号ＡＣＫの返送を待つ（ＳＴ４５）。

図１１は、この伝送完了確認処理（ＳＴ４５）の内容を説明するフローチャートである。先ず、コマンド確認ポート５４ａからデータの入力し（ＳＴ６０）、該当する応答信号ＡＣＫを受信しているか否かを判定する（ＳＴ６１）。ここで、もし応答信号ＡＣＫを受信していればステップＳＴ４６の処理に移行するが、受信していなければ、タイマ変数Ｔをインクリメントして（ＳＴ６２）、限界時間Ｔｍａｘに達するまでデータ入力処理を繰り返す（ＳＴ６２，ＳＴ６３）。

正常時にはＴ＝Ｔｍａｘとなる前に該当する応答信号ＡＣＫを受信するが、何らかのトラブルによってＴ＝Ｔｍａｘとなった場合には、異常回数カウンタＣの値をインクリメントして（ＳＴ６４）、その値が限界値Ｃｍａｘを超えていないかを判定する（ＳＴ６５）。そして、Ｃ＜ＣｍａｘであればステップＳＴ４２に戻って制御コマンドを再送する。一方、何回かの制御コマンドの再送にも係わらずＣ＝Ｃｍａｘになった場合には、主制御基板３９又はサブ制御基板に致命的なトラブルが発生していると考えられるのでエラー処理に移行する。エラー処理とは、例えば、遊技動作を中断してエラーメッセージを表示するような処理である。

但し、通常の場合には、ステップＳＴ６１の処理の後、応答信号ＡＣＫを確認してステップＳＴ４６の処理に移行する。このステップＳＴ４６の処理段階では、サブ制御基板には制御コマンドが取得されているので、多重割込みを防止するためストローブポート５３ｅにクリアデータ（＝００Ｈ）を出力して、全てのストローブ信号ＳＴＢをＬレベルにする（ＳＴ４６）。次に、送信済みの制御コマンドのバッファ領域をゼロクリアする（ＳＴ４７）。

また、変数ＬＯＯＰをデクリメントして（ＳＴ４８）、その値が０になるまでステップＳＴ４２〜ＳＴ４９の処理を繰り返す。その結果、制御コマンドを出力すべき制御基板に対して、ＳＴ４２〜ＳＴ４９の処理が２度実行され、ＭＯＤＥデータとＥＶＥＮＴデータとが連続的に出力される。

このようにして２バイトの制御コマンドの伝送が終われば、アドレス変数ＡＤＲを＋２すると共に、ＲＡＭエリアのＳＴＢデータを左シフトして（ＳＴ５０）、コマンドバッファの最終アドレスまでステップ４０〜ＳＴ５１の処理を繰り返す。なお、ＳＴＢデータの左シフトによって、コマンドバッファ領域のＳＴＢデータは０００００００１→００００００１０→０００００１００→００００１０００のように変化し、ステップＳＴ４０でのスキップ処理がない限り、ステップＳＴ４４の処理によって、ストローブデータＳＴＢ₀→ＳＴＢ₀→ＳＴＢ₁→ＳＴＢ₁→ＳＴＢ₂→ＳＴＢ₂→ＳＴＢ₃→ＳＴＢ₃が出力される。

ところで、この遊技機では、動作中に電源電圧が所定値を下回ると、主制御基板３９と払出制御基板４６のＣＰＵにＮＭＩ（Non Maskable interruptマスク不能の割込み）がかかるように構成されている。そして、ＮＭＩの割込みがかかると、ＣＰＵの全てのレジスタがＲＡＭエリアに保存されと共に、このＲＡＭを含むＲＡＭの作業領域はバックアップ電源によって電圧が維持されるようになっている。一方、電源復旧後には、保存されているレジスタの値がゲーム中断前の状態に復元され、中断されたゲームが正常に再開される。以下、この点も踏まえて、電源投入後の動作内容を図８のフローチャートに基づいて説明する。

電源が投入されると、ＣＰＵが割込み禁止状態に設定された後、ＣＰＵのレジスタの初期設定がされ（ＳＴ１）、ＣＰＵは割込みモード２に設定される（ＳＴ２）。その後、ＲＡＭクリア信号とバックアップフラグとがチェックされる（ＳＴ３，ＳＴ４）。ＲＡＭクリア信号は、初期化スイッチ８５に対応したものであり、営業開始時のように、パチンコ機２の前枠４を前方に開いた状態で初期化スイッチ８５を押圧操作しながら電源スイッチ８０をオン側に切換えると、ＲＡＭクリア信号がＯＮ状態になっている。

ＲＡＭクリア信号がＯＮ状態であれば（ＳＴ３：yes）、ＲＡＭに記憶保持されている遊技情報の全てが消去処理された後、ＣＰＵは、第１図柄表示手段２２に表示する初期図柄を設定したり、この遊技制御の実行中に周期的に割込み処理を実行させる割込み周期を設定する等の初期処理を行った後、ＥＩ命令を実行して自らを割込み許可状態にする（ＳＴ５）。その後は、無限ループ状に繰り返される外れ図柄用の乱数処理（ＳＴ６）が行われる。なお、外れ図柄用の乱数処理は、後述する割込み処理おいて特別図柄の抽選に外れた場合に液晶ディスプレイ１６に描かれる外れ図柄パターンを規定するものである。

一方、電源投入時、ＲＡＭクリア信号がＯＦＦ状態のときには（ＳＴ３：no）、バックアップフラグがゼロでないことを確認した後（ＳＴ４）、バックアップデータの復帰処理が行われる（Ｓ７）。バックアップデータの復帰処理は、停電時などにＮＭＩ処理によってバックアップされたデータを復帰させる処理であり、停電復旧後に初期化スイッチ８５を押すことなく電源を投入すると、この処理が行われる。なお、バックアップフラグはバックアップ処理が完了しているか否かを示しており、ステップＳＴ１２までの処理が完了する前に再度停電状態になったような場合に意義がある。

停電状態からの復旧時であれば、バックアップフラグＢＦＬの内容は５ＡＨである。そのため、ＣＰＵの処理は、ステップＳＴ４からステップＳＴ７に移行し、ＲＡＭのＳＰ記憶エリアから読み出された１６ビットデータがＣＰＵのスタックポインタＳＰに書き込まれる（ＳＴ７）。

続いて、停電時のＮＭＩ処理において保存されていたＲＡＭエリアのデータを読み出して、バックアップ復帰コマンドを作成する（ＳＴ８〜ＳＴ１０）。ここで払出制御基板用のバックアップ復帰コマンド作成処理（ＳＴ８）とは、エラー信号を再チェックして、遊技機の現状に合わせた制御コマンドを払出制御基板４６に出力するための準備動作を意味する。例えば、停電前に上皿が満杯であるエラー状態であった場合、バックアップデータによってエラー状態が保存されているが、停電によって遊技者が遊技球を回収する可能性も高いので、改めてエラー信号の現状を確認しているのである。

また、図柄制御基板用やランプ制御基板用のバックアップ復帰コマンド作成処理（ＳＴ９、ＳＴ１０）とは、停電前の遊技機が、大当り状態であった場合や、当選確率が増加しているいわゆる確変状態であった場合もあるので、そのような場合には、動作状態に合わせた液晶表示部の背景色を設定したり、効果音を発生できるようにするための処理である。

次に、ＣＰＵはＰＯＰ命令を実行して、スタックエリアからＡＦレジスタを除く各レジスタ（ＢＣ，ＤＥ，ＨＬ）の値を復帰させる（ＳＴ１１）。この処理によって、停電時からの復帰処理は一応完了するので、そのことを示すべくバックアップフラグＢＦＬをゼロクリアする（ＳＴ１２）。最後に、停電前が割込み禁止状態であったか否かをチェックして（ＳＴ１３，ＳＴ１４）、ＡＦレジスタをスタックエリアから復帰させた後（ＳＴ１５，ＳＴ１７）、割込み禁止状態のままで処理を終えるか（ＳＴ１６）、或いは、割込み許可状態に戻して処理を終える（ＳＴ１８，ＳＴ１９）。

続いて、図１２〜図１４を参照しつつ、サブ制御基板の動作内容を説明する。図柄制御基板、ランプ制御基板、音声制御基板の各制御動作は、主制御基板３９からのストローブ信号ＳＴＢに基づいて起動するコマンド割込み処理（図１３）と、電源投入後に実行されるメイン処理（図１２）とで構成されている。一方、払出制御基板の制御動作は、メイン処理（図１２）及びコマンド割込み処理（図１３）の他に、電源電圧降下時に生じるＮＭＩ割込み処理（図１４）で実現されている。

以下、コマンド割込み処理（図１３）から説明すると、コマンド割込みを受けると、ＣＰＵは、レジスタ類を退避させた後（Ｓ１０）、入力ポート５９のデータＣＭＤを入力する（Ｓ１１）。次に入力した８ビット長データについてパリティチェックを行い（Ｓ１２）、もしパリティエラーであれば退避したレジスタ類の値を復帰させて処理を終える（Ｓ２０，Ｓ２１）。パリティエラーが生じた場合とは、制御コマンドデータの一部がビット化けを起こしている場合であり、このような場合には制御コマンドを取得することなく処理を終える。なお、この動作の結果、主制御基板では応答信号ＡＣＫを受信できないので、所定時間後に制御コマンドを再送することになる（ＳＴ４２〜ＳＴ４４）。

一方、パリティエラーが生じていない場合には、ＣＰＵは、コマンドカウンタＣＯＭＣＮＴの値をチェックする（Ｓ１３）。コマンドカウンタＣＯＭＣＮＴは、その値を０→１→０→１→０のように循環的に変化することによって、入力データが１バイト目データであるか（ＣＯＭＣＮＴ＝０）、２バイト目データであるか（ＣＯＭＣＮＴ＝１）を判定するカウンタである。したがって、コマンドカウンタＣＯＭＣＮＴの値が１であれば、２バイト目のコマンドデータ（ＥＶＥＮＴ値）であると仮定して、入力データが正当な数値範囲のものかを確認する（Ｓ１４）。先に説明したように、＊０＊＊＊＊＊＊の形式であれば、正当な２バイト目のコマンドデータであると判定される。

このような判定の結果、ＥＶＥＮＴデータとしての数値範囲を越えたデータであればステップＳ２０に移行するが、そうでなければ、ポインタＰＮＴの示す領域に入力データを格納する（Ｓ１５）。この処理によって制御コマンドの取得処理が完了するので、ポインタＰＮＴをインクリメントすると共に（Ｓ１６）、コマンドカウンタＣＯＭＣＮＴをゼロに書き直す（Ｓ１７）。

また、応答信号ＡＣＫを主制御基板３９に向けて出力して（Ｓ１８）、適当な時間を消費した後（Ｓ１９）退避しておいたレジスタ類の値を復帰させ（Ｓ２０）、ＣＰＵを割込み許可状態にして（Ｓ２１）割込み処理を終える。なお、時間消費処理（Ｓ１９）は、主制御基板３９の側でストローブ信号ＳＴＢを立ち下げるまでの時間を確保するためであり、ストローブ信号ＳＴＢがＨレベルの状態で、サブ制御基板のＣＰＵを割込み可能状態に戻すと（ＳＴ２１）多重割込みが生じるためである。

一方、ステップＳ１３の判定においてコマンドカウンタＣＯＭＣＮＴがゼロであると判定された場合には、入力データが１バイト目のコマンドデータ（ＭＯＤＥ値）として正当な数値範囲のものかを確認する（Ｓ２２）。その結果、ＭＯＤＥデータとしての数値範囲を越えたデータであればステップＳ２０に移行するが、そうでなければ、ポインタＰＮＴの示す領域に入力データを格納する（Ｓ２３）。そして、ポインタＰＮＴをインクリメントすると共に（Ｓ２４）、コマンドカウンタＣＯＭＣＮＴの値を１に書き直した後（Ｓ２５）、ステップＳ１８の処理に移行して応答信号ＡＣＫを主制御基板に向けて出力する。その後の処理（ＳＴ１９〜２１）は前述した通りである。なお、フローチャートでの記載を省略しているが、ポインタＰＮＴは、所定の数値範囲をリング状にインクリメントされる。

以上説明したように、各サブ制御基板では、パリティチェックに加えて、その数値範囲に基づいてＭＯＤＥデータとＥＶＥＮＴデータの正当性をチェックしている。したがって、ノイズなどによってＣＰＵに割込みがかかったような場合でも、入力ポート５９からは前回と同一コマンドデータが入力される結果、そのデータが廃棄されるので（Ｓ１４，Ｓ２２がＮＯ）、正当でない制御コマンドによる演出が開始されることはない。なお、前回と同一コマンドデータが入力されるのは、主制御基板の出力ポート５３ａ〜５３ｄではデータがラッチされていること、及び、駆動部５５ａ〜５３ｄが常時イネーブル状態であるためである。

なお、重複データの取得を排除するには、例えば、図１３（ｂ）の構成でも良い。この場合には、ステップＳＴ１２の処理の後、入力データＣＭＤとバッファエリアのデータＢＵＦを比較し、同一ならステップＳＴ１９に移行させている。一方、ＣＭＤ≠ＢＵＦの場合には、入力データＣＭＤをバッファエリアＢＵＦに格納した後にステップＳ１３に移行する。

図１２は、サブ制御基板のうち、払出制御基板４６におけるメイン処理を示すフローチャートである。電源投入後、初期処理を行った後、電源復旧時か否かが判定され（Ｓ２）、電源復旧時であればバックアップされているデータを復帰させて（Ｓ３）、中断前の処理を再開させる（Ｓ４）。一方、営業開始時のような場合には、コマンド入力割込みによって取得された制御コマンドに基づいた遊技制御動作を行う（Ｓ５）。なお、図柄制御基板４０、ランプ制御基板４２、音声制御基板４３では、ステップＳ２，Ｓ３の処理が省略されている。

図１４は、電源電圧が所定値を下回った場合に生じるＮＭＩ割込みにおける、払出制御基板４６の動作を示すフローチャートである。ＮＭＩ割込みプログラムでは、先ず、レジスタ類がスタック領域に保存され（Ｓ３０）、スタックポインタＳＰの値がＲＡＭの記憶エリアに保存される（Ｓ３１）。その後、必要な処理が行われた後（ＳＴ３２）、無限ループ処理を実行しつつ、電源電圧が更に降下してゼロになるのを待つ。

以上、本発明の実施例を説明したが、具体例を例示したに過ぎず、フローチャートの動作内容や回路図による回路構成は特に本発明を限定するものではない。また、上記実施例は適宜に変更可能である。例えば、上記実施例では、主制御基板３９は、全ての制御コマンドの伝送後に応答信号ＡＣＫの返送を待ったが、重要度などで選別される特定の制御コマンド以外については、制御コマンド伝送後、応答信号を待つことなく次の処理に移行させても良い。この場合には、サブ制御基板４０，４２，４３，４６でも、主制御基板３９に動作に合わせ、特定の制御コマンドを受信した場合のみ応答信号ＡＣＫを返送することとする。

また、上記実施例では、主制御基板３９は、制御コマンドの伝送において、全てのサブ制御基板４０，４２，４３，４６を同等に扱ったが、重要度などの観点から選択される特定のサブ制御基板（例えば、払出制御基板４６）に向けての制御コマンドについてだけ応答信号ＡＣＫの返送を待つ構成としても良い。この場合には、特定のサブ制御基板（例えば、払出制御基板４６）のみ応答信号ＡＣＫを返送し、他のサブ制御基板では応答信号ＡＣＫを返送しない。

更にまた、上記の組合せとして特定のサブ制御基板に対する特定の制御コマンドについてだけ、応答信号ＡＣＫの送受信をする構成としても良い。応答信号ＡＣＫの返送の対象になるものとしては、払出制御基板４６に向けた賞球払出コマンド、ランプ制御基板４２や図柄制御基板４０に向けてエラー表示コマンドなどが例示される。

実施例に係るパチンコ機の斜視図である。図１のパチンコ機の側面図である。図１のパチンコ機の正面図である。図１のパチンコ機の背面図である。図１のパチンコ機の全体構成を示すブロック図である。主制御基板の回路構成を示すブロック図である。主制御基板の出力ポート部を詳細に図示したものである。主制御基板におけるシステムリセット処理の概要を示すフローチャートである。主制御基板におけるタイマ割込み処理の概要を示すフローチャートである。主制御基板における制御コマンド出力処理の概要を示すフローチャートである。図１０の一部を詳細に説明するタイムチャートである。サブ制御基板におけるメイン処理を示すフローチャートである。サブ制御基板におけるコマンド入力時の割込み処理を示すフローチャートである。払出制御基板における電源遮断時のバックアップ処理の概要を示すフローチャートである。

符号の説明

２遊技機（パチンコ機）
３９主制御部（主制御基板）
４０サブ制御部（図柄制御基板）
４２サブ制御部（ランプ制御基板）
４３サブ制御部（音声制御基板）
４６サブ制御部（払出制御基板）
ＣＭＤ制御コマンド
ＡＣＫ応答信号

Claims

遊技者に有利な利益状態を発生させるか否かの抽選処理を実行する抽選手段を備え、前記抽選処理の結果に基づいて遊技動作を統括的に制御する主制御部と、前記主制御部とは別基板構成とされ、前記主制御部が１バイト単位で出力する合計２バイト長の制御コマンドに基づいて所定の遊技動作を行う複数のサブ制御部とを設けた遊技機であって、
前記主制御部には、前記サブ制御部に対応して夫々配置され、制御コマンドの次回の１バイトデータが出力されるまで今回の１バイトデータを保持する出力ポート部が設けられる一方、前記サブ制御部には、前記制御コマンドの１バイトデータが出力されるのに対応して起動される受信割込み処理が設けられ、前記受信割込み処理は、
制御コマンド用の入力ポートから入力した１バイトデータについて、２値的に変化するコマンドカウンタの値に基づいて、今回の入力データが制御コマンドの１バイト目か２バイト目かを判定する第１処理（Ｓ１３）と、
第１処理による判定結果に応じて、前記入力データが、１バイト目又は２バイト目として正当な数値範囲に属するか否かを判定する第２処理（Ｓ２２，Ｓ１４）と、
第２処理によって正当な数値範囲に属しないと判定された場合には、受信割込み処理を終える一方、正当な数値範囲に属すると判定された場合には、所定のポインタが示す記憶領域に前記入力データを格納して前記ポインタの値を更新すると共に、前記コマンドカウンタの値を２値的に変化させる第３処理(Ｓ２３〜Ｓ２５，Ｓ１５〜Ｓ１７）とを有して構成されることで、同一の１バイトデータを連続して受信した場合には、実質的にそれを廃棄することを特徴とする遊技機。