JP5275485B2 - 遊技機 - Google Patents

遊技機 Download PDF

Info

Publication number
JP5275485B2
JP5275485B2 JP2012026097A JP2012026097A JP5275485B2 JP 5275485 B2 JP5275485 B2 JP 5275485B2 JP 2012026097 A JP2012026097 A JP 2012026097A JP 2012026097 A JP2012026097 A JP 2012026097A JP 5275485 B2 JP5275485 B2 JP 5275485B2
Authority
JP
Japan
Prior art keywords
control board
output
sub
command
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012026097A
Other languages
English (en)
Other versions
JP2012086093A (ja
Inventor
公督 市川
Original Assignee
株式会社藤商事
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社藤商事 filed Critical 株式会社藤商事
Priority to JP2012026097A priority Critical patent/JP5275485B2/ja
Publication of JP2012086093A publication Critical patent/JP2012086093A/ja
Application granted granted Critical
Publication of JP5275485B2 publication Critical patent/JP5275485B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

本発明は、パチンコ機、アレンジボール機、雀球遊技機、回胴式遊技機などの遊技機に関し、特に、確実なノイズ対策を施した遊技機に関するものである。
パチンコ機などの弾球遊技機は、遊技盤に設けた図柄始動口と、複数個の図柄を所定時間変動させた後に停止させる図柄表示部と、開閉板を開閉駆動する大入賞口などを備えて構成されている。そして、図柄始動口に設けられた検出スイッチが遊技球の入賞(遊技球の通過)を検出すると、図柄表示部が表示図柄を所定時間変動させ、その後、特別図柄が所定態様で停止すると、大入賞口が開放されて遊技者に有利な利益状態を発生させるようにしている。具体的には、開放状態の大入賞口に遊技球が次々と入賞し、それに応じて、遊技者には、次々と賞球が払い出されることになる。
この種の遊技機では、遊技動作を中心的に制御する主制御基板と、主制御基板から受ける制御コマンドに基づいて個別的な制御動作を実現するサブ制御基板とで構成されるのが通例である。サブ制御基板としては、上記した図柄表示部の動作を制御する図柄制御基板や、賞球動作を制御する払出制御基板などが用意されている。
例えば、図柄始動口への遊技球の入賞を主制御基板が検出すると、そのことを制御コマンドによって図柄制御基板に伝送し、図柄制御基板では図柄表示部の変動動作を実現するようになっている。また、例えば、図柄始動口や大入賞口への遊技球の入賞を主制御基板が検出すると、そのことを制御コマンドによって払出制御基板に伝送し、払出制御基板では払出動作を実現するようになっている。
このように、遊技機の制御動作は、主制御基板からサブ制御基板に向けて伝送される制御コマンドによって実現されている。そして、制御コマンドの伝送にあたっては、例えば、主制御基板がストローブ信号STBを出力して、各サブ制御基板に搭載されたCPUに対して割込みをかけ、割込みを受けた各サブ制御基板では、割込み処理プログラムにおいて制御コマンドの受信処理を実行している。
しかしながら、遊技ホールでは、多数の遊技機が一斉に動作している関係などから少なからずノイズ環境にあり、そのために、制御コマンドの読み落しや、多重割込みなどのトラブルが懸念されるところである。
このトラブルを具体的に説明するため、ストローブ信号STBの立ち上がりエッジでサブ制御基板のCPUに割込みがかかり、その割込み処理プログラムにおいて、主制御基板のコマンド出力ポートから出力されている制御コマンドを受信する構成を考える。なお、便宜上、制御コマンドは、MODEデータ+EVENTデータの構成であるとする。
図8(a)に示すように、正常に動作している場合には、ストローブ信号STBの最初の立ち上がりでMODEデータが受信され、次の立ち上がりでEVENTデータが受信される。しかし、図8(b)に示すように、ノイズなどの影響でストローブ信号STBが異常に立ち上がってしまうと、その瞬間のコマンド出力ポートのデータを受信してしまい、本来のMODEデータを読み落してしまうことになる。なお、サブ制御基板のCPUが、ストローブ信号STBのエッジではなく、レベルで割込みを受け付ける場合には、多重割
込みがかかり無効なデータを繰返し受信してしまうことになる。
本発明は、このような問題点に鑑みてなされたものであって、ノイズなどに伴う誤動作を排除可能な遊技機を提供することを課題とする。
上記課題を解決するために、本発明は、遊技動作を中心的に制御する主制御部と、主制御部が出力する制御コマンドを、主制御部が出力するストローブ信号に基づいて受信し、受信した制御コマンドに基づいて個別的な制御動作を実現する2以上のサブ制御部とを備えた遊技機において、前記主制御部には、制御コマンドを出力する出力ポートを前記サブ制御部毎に設ける一方、ストローブ信号を複数の前記サブ制御部に出力可能なストローブポートを設けて構成され、前記主制御部は、サブ制御部に対応する出力ポートに、2バイト長からなる制御コマンドの第一バイトを出力する第一出力手段と、第一出力手段の実行後に、第一バイトを受信すべき所定のサブ制御部に対して、第一レベルから第二レベルに変化した後に第一レベルに戻るパルス状のストローブ信号を出力する第一ストローブ手段と、前記所定のサブ制御部に対応する出力ポートに、前記制御コマンドの第二バイトを出力する第二出力手段と第二出力手段の実行後に、第二バイトを受信すべき前記所定のサブ制御部に対して、第一レベルから第二レベルに変化した後に第一レベルに戻るパルス状のストローブ信号を再出力する第二ストローブ手段と第二ストローブ手段の実行後であって、その後に起動される第一出力手段に先行して、ストローブ信号を改めて第一レベルに設定する設定手段と、を有して構成され、前記サブ制御部は、制御コマンドの正当性を1バイト毎にチェックする判定手段と、正当性がないと判定された1バイトデータを排除して、その1バイトデータに対応する制御コマンドに基づく制御動作の実行を排除する排除手段と、を有して構成されている
発明において、ストローブ信号は、第一レベルから第二レベルに変化した後、第一レベルに戻すパルス信号である。
以上説明したように、本発明によれば、ノイズなどに伴う誤動作を排除可能な遊技機を実現できる。
実施例に係るパチンコ機の全体構成を示すブロック図である。 主制御基板の構成を示すブロック図である。 主制御基板の出力ポート部を示すブロック図である。 主制御基板におけるシステムリセット処理を示すフローチャートである。 主制御基板におけるタイマ割込み処理を示すフローチャートである。 主制御基板におけるコマンド伝送処理を示すフローチャートである。 別のコマンド伝送処理を示すフローチャートである。 コマンド伝送処理を説明するタイムチャートである。 実施例に係るパチンコ機の斜視図である。 図9のパチンコ機の側面図である。 図9のパチンコ機の遊技盤の正面図である。 図9のパチンコ機の背面図である。 基板構成の他の例を説明するブロック図である。
以下、本発明の遊技機を実施例に基づいて更に詳細に説明する。図1は、実施例に係るパチンコ機の全体構成を図示したブロック図である。図示のパチンコ機は、遊技動作を中心的に制御する主制御基板1と、表示装置8の動作を制御する図柄制御基板2と、音声的な遊技演出を実現する音声制御基板3と、ランプ類を点滅動作させるランプ制御基板4と、遊技球を払出す払出制御基板5と、払出制御基板5に制御されて遊技球を発射する発射制御基板7と、AC24Vを受けて装置各部に直流電圧を供給する電源基板6とを中心に構成されている。
主制御基板1、図柄制御基板2、音声制御基板3、ランプ制御基板4、払出制御基板5は、それぞれワンチップマイコンを備えるコンピュータ回路で構成されており、サブ制御基板2〜5は、主制御基板1からの制御コマンドに基づいて個別的な制御動作を実現している。なお、全ての制御コマンドは、コマンドの種別を示すMODEデータと、コマンドの具体的内容を示すEVENTデータが区分されており、各データは8bit構成となっている。そして、MODEデータ、EVENTデータとも00H以外の値が割り振られており、もし、サブ制御基板で00Hのデータを受信した場合には、それが廃棄されるよう
になっている。
図2は、主制御基板1の回路構成を示すブロック図である。図示の通り、主制御基板1は、ワンチップマイコンからなるCPU回路1aと、CPU動作クロックCLKの整数倍の周波数であるクロック信号Φ0を発生するシステムクロック発生部1bと、CPUからのアドレス信号に基づき各部のチップセレクト信号を生成するデコード回路1cと、CPUからのデータを出力するための出力ポート回路1dと、外部データをCPUが取り込むための入力ポート回路1eと、各サブ制御基板2〜5に制御コマンドを出力する出力駆動回路1fと、遊技盤各部のスイッチ類のON/OFF状態を入力するスイッチ入力回路1gとを中心に構成されている。なお、CPU回路1aには、Z80CPU(Zilog社)相当品のCPUコアが内蔵されている。
図3は、出力ポート回路1dと出力駆動回路1fの具体的構成を図示したブロック図である。出力ポート回路1dは、詳細には、制御コマンドを出力するコマンド出力ポート9a〜9dと、ストローブ信号STBを出力するストローブポート9eとで構成されており、それぞれバストランシーバ10,11(実施例では74245相当品)を通してCPUのデータバスに接続されている。なお、コマンド出力ポートは、具体的には、図柄ポート9a、音声ポート9b、ランプポート9c、及び賞球ポート9dである。
コマンド出力ポート9a〜9dは、それぞれ図柄制御基板2、音声制御基板3、ランプ制御基板4、及び払出制御基板5に対応しており、出力駆動回路1fたるバスバッファ12a〜12d(実施例では74244相当品)を通して各サブ制御基板2〜5に対して制御コマンドを出力している。なお、バスバッファ12a〜12d,12eの制御端子1G,2Gは、共にLレベルに固定されており、受けたデータをそのまま出力する。
ストローブポート9eの4ビット出力(P3〜P0)は、出力駆動回路1fたるバスバッファ12e(実施例では74244相当品)を通して、各サブ制御基板2〜5に向けて、ストローブ信号STB2〜STB5として出力されている。なお、ストローブ信号STB2〜STB5は、各サブ制御基板のCPUに対して、割込み信号として供給されている。
出力ポート9a〜9eは、具体的には、D型フリップフロップ(実施例では74273相当品)で構成されており、デコード回路1cからのチップセレクト信号CS0〜CS4に同期して制御コマンドやストローブ信号STBを取得するようになっている。なお、この実施例では、出力ポート9a〜9dのポート番号は、それぞれ80H〜83Hに設定されている。また、主制御基板1に電源が投入された後、出力ポート9a〜9eの出力は全てゼロクリアされるようになっている。
先に説明したように、ストローブポート9eの出力P0〜P3は、ストローブ信号STBとして各サブ制御基板2〜5に供給されるが、これによって各サブ制御基板2〜5のCPUには割込み(Maskable interrupt)がかかり、各制御基板2〜5の各割込み処理プログラムによって、主制御基板1からの制御コマンドが取得されるようになっている。
図4〜図6は、主制御基板1の制御プログラムを示すフローチャートである。主制御基板1の制御プログラムは、電源投入後に実行され、通常は割込み許可処理(ST13)で終わるシステムリセット処理プログラム(図4)と、所定時間毎に起動されるタイマ割込み処理(Maskable Interrupt禁止可能割込み)プログラム(図5)と、電源電圧が所定値を下回るとNMI(Non Maskable interrupt)信号によって駆動されてCPUのレジスタ値をバックアップするNMI処理プログラム
(不図示)とで構成されている。
以下、図4を参照しつつシステムリセット処理プログラム(メインルーチン)について説明する。このメインルーチンが開始されるのは、電源がON状態になる場合の他に、プログラムの暴走によってウォッチドッグタイマの計数値が所定値に達してCPUがリセットされた場合もある。また、電源がON状態になる場合にも2つのパターンがあり、停電状態からの復旧時とパチンコホールの開店時とが考えられる。
図4に示すメインルーチンでは、最初に、Z80CPUは、自らを割込み禁止状態に設定し、Z80CPUコアを含むワンチップマイコンの各部を初期設定する(ST1)。また、CPUは自らを割込みモード2に設定した後(ST2)、RAMクリアスイッチをチェックする(ST3)。
RAMクリアスイッチとは、営業終了や営業開始に当ってRAM領域をクリアするためのスイッチである。営業開始時を想定すると、前日の遊技状態は、特別な処理をしない限りNMI処理プログラムによって保存され、そのRAMの内容がバックアップ電源で保持されている。そのため、例えば、前日の営業終了時が大当りゲームの途中であったような場合には、営業開始時に係員がRAMクリアスイッチをON状態として電源投入して、RAMクリアスイッチをON状態とするのである。但し、通常は、煩雑であるのでRAMクリアスイッチが操作されることはなく、OFF状態のままで電源投入となる。
したがって、通常は、ステップST3の判定に続いて、バックアップフラグBFLの内容が判定される(ST4)。バックアップフラグBFLとは、NMI処理において退避されていたバックアップデータが、元の状態に復帰されているか否かを示すデータであり、この実施例では、NMI処理プログラムでバックアップフラグBFLが5AHとされ、図4のステップST11の処理においてゼロクリアされるようになっている。
今、RAMクリアスイッチをON操作しない通常の電源投入時や、停電状態からの復旧時であれば、バックアップフラグBFL=5AHであるから、次に、チェックサム処理が行なわれる(ST5)。ここでチェックされるサム値(SUM番地の値)は、NMI処理において計算されて格納されたものであり、電源遮断後もバックアップ電源によって保持されている。したがって、異常に速く電源電圧が降下したような場合を除き、ステップST5の処理において、再度、RAM領域のデータを8ビット加算して得られた合計値は、SUM番地の値と一致することになる。
そして、再計算(8ビット加算)した合計値とSUM番地の値とが一致する場合には、NMI処理でSP(スタックポインタ)の値を保存したSP記憶エリアから読み出した16ビットデータを、CPUのスタックポインタSPに書き込む(ST6)。次に、停電時のNMI処理においてバックアップされていたRAMエリアのデータを読み出して、バックアップ復帰コマンドを作成する(ST7〜ST9)。
ステップST7に示す、払出制御基板用バックアップ復帰コマンド作成処理とは、エラー信号を再チェックして、遊技機の現状に合わせた制御コマンドを払出制御基板5に出力するための準備動作を意味する。例えば、停電前に下皿が満杯であるエラー状態であった場合、バックアップデータによってエラー状態が保存されているが、停電によって遊技者が遊技球を回収する可能性も高いので、改めてエラー信号の現状を確認しているのである。
また、図柄制御基板用やランプ制御基板用のバックアップ復帰コマンド作成処理(ST8、ST9)とは、停電前の遊技機が、大当り状態であった場合や、当選確率が増加しているいわゆる確変状態であった場合もあるので、そのような場合には、動作状態に合わせた表示装置8の背景色を設定したり、保留ランプの点灯状態に設定するための処理である。
ステップST8〜ST9の処理が終われば、POP命令を実行して、スタックエリアから各レジスタの値を復帰させる(ST10)。この処理によって、電源遮断時からの復帰処理は一応完了するので、そのことを示すべくバックアップフラグBFLをゼロクリアする(ST11)。そして最後に、電源遮断前が割込み禁止状態であったか否かを、復帰されたAFレジスタの値に基づいてチェックして(ST12)、割込み禁止状態のままで処理を終えるか、或いは、割込み許可状態に戻した(ST13)後に処理を終える。なお、RET命令が実行されることによって、スタック領域にPUSH処理されていた中断時のPC(プログラムカウンタ)の値が復元され、電源遮断前の処理に戻ることになる。
一方、RAMクリアスイッチがON状態であるか、バックアップフラグBFL=0であるか、或いは、チェックサム処理が異常を示す場合には、ワンチップマイコンに内蔵されているRAMエリアをゼロクリアする(ST14)。このステップST14の処理が実行されるのは、RAMクリアスイッチをON状態にした電源投入時や、何らかのトラブルによってSUM番地の値と再計算値とが不一致となる場合のほか、CPUの暴走などによってウォッチドッグタイマが作動してCPUが強制リセットされた場合が考えられる。
上記いずれの場合にもステップST14の動作によって、それまで(又は前日)の遊技状態が全て消滅するので、CPUが暴走したり、昨日大当りゲーム中に遊技ホールの営業を終了したような場合にも、初期状態に復帰した状態で遊技が開始されることになる。
そして、CPUを割込み禁止状態(DI)に設定し(ST15)、大当り用カウンタCTの初期値を決定するサブカウンタBGNの値を更新する(ST16)。なお、サブカウンタBGNの値は、大当り用カウンタCTがその数値範囲を一巡するごとに、次の一巡動作における大当り用カウンタCTの初期値となるものであり、大当り用カウンタCTと同じ数値範囲(0〜MAX−1)を循環している。また、このサブカウンタBGNの更新は、CPUが割込みを受け付けない状態(DI)で行なわれるので、サブカウンタBGNの更新処理中であって、流動的なサブカウンタBGNの値がタイマ割込み処理において使用されることがない。
次に、CPUを割込み許可状態(EI)に戻した状態で、外れ図柄用カウンタの値が更新される(ST17,ST18)。外れ図柄用カウンタは、図5の特別図柄処理(ST34)における大当り判定において、外れ状態となった場合にどのような態様の外れゲームを演出するかを決定するものである。なお、外れ図柄用カウンタの更新とサブカウンタBGNの更新は、図4に示すように無限ループ状に実行されるので、各カウンタの値は、十分なランダム性を有する乱数値として使用できる。
図5は、図4に示すメインルーチンの無限ループ処理(ST15〜ST18)の間に2msec毎に生じるタイマ割込みINT(Maskable Interrupt禁止可能割込み)の割込み処理プログラムの内容を示すフローチャートである。タイマ割込みが生じると、各レジスタの内容がスタック領域に退避された後(ST20)、最初に乱数作成処理が行なわれる(ST21)。乱数作成処理とは、普通図柄処理ST29や特別図柄処理ST34における抽選動作で使用される当り用カウンタRGや大当たり用カウンタCTの更新処理を含んでいる。
乱数作成処理が終わると、各遊技動作の時間を管理しているタイマについてタイマ減算処理が行なわれた後(ST22)、図柄始動口やゲートの検出スイッチを含む各種スイッチ類の信号が入力され記憶される(ST23)。なお、ステップST22の処理で減算される各タイマは、電動チューリップや大入賞口の開放時間やその他の遊技演出時間を管理するためのものである。
続いて、この段階で生成されているコマンドを該当するサブ制御基板に伝送した後(ST24)、エラー管理処理が行われる(ST25)。エラー管理処理は、遊技球の補給が停止したり、遊技球が詰まっていないかなど、機器内部に異常が生じていないかの判定である。次に、払出制御基板向けの制御コマンドを作成した後(ST26)、上記の各処理で生成されている制御コマンドを該当するサブ制御基板に伝送する(ST27)。
次に、現在が当り中の動作モードでないことを条件に、普通図柄処理を行う(ST29)。普通図柄処理とは、電動チューリップなど、普通電動役物を作動させるか否かの判定を意味する。具体的には、ステップST23のスイッチ入力結果によって遊技球がゲートを通過していると判定された場合に、乱数生成処理(ST21)で更新された当り用カウンタRGを、当り当選値と対比して行われる。そして、対比結果が当選状態であれば当り中の動作モードに変更する。また、当り中となれば、電動チューリップなど、普通電動役物の作動に向けた処理を行う(ST31)。
続いて、必要な制御コマンドを該当するサブ制御基板に伝送し(ST32)、現在が大当り中の動作モードでないことを条件に、特別図柄処理を行う(ST34)。特別図柄処理とは、大入賞口など、第1種特別電動役物を作動させるか否かの判定である。具体的には、ステップST23のスイッチ入力結果によって遊技球が図柄始動口を通過していると判定された場合に、乱数生成処理(ST21)で更新された大当り用カウンタCTを、大当り当選値Hitと対比して行われる。そして、対比結果が当選状態であれば大当り中の動作モードに変更する。また、大当り中となれば、大入賞口など第1種特別電動役物の作動に向けた処理を行う(ST36)。
その後、上記の各処理で生成された制御コマンドを該当するサブ制御基板に伝送する(ST37)。例えば、特別図柄処理(ST34)が実行された場合には、その抽選結果に係わらず、ステップST37のコマンド伝送処理が実行され、この伝送処理を契機として、表示装置8では図柄変動動作が開始されることになる。
このようなコマンド伝送処理が終われば、ストローブポート9eのP3〜P0にクリアデータ(0000B)を出力して、全てのストローブ信号STB2〜STB5を強制的にLレベルにする(ST38)。その後、ステップST20の処理で退避しておいたレジスタを復帰させて(ST39)、割込み処理を終える。その結果、通常は、割込み処理ルーチンからメインルーチンの無限ループ処理(ST16〜ST19)に戻ることになる。
以上説明したように、本実施例では、図5に示すタイマ割込み処理において、定期的にストローブ信号STB2〜STB5をLレベルに設定している(ST38)。そのため、ノイズなどの影響でストローブ信号STBが立ち上がることがあっても、少なくとも、2mS後には正常レベルに復帰することになる。このような動作のメリットについて、以下、ストローブ信号STBの立ち上がりエッジで割込みがかかるCPU(前者)と、ストローブ信号STBのレベル(=Hレベル)で割込みがかかるCPU(後者)に分けて説明する。
サブ制御基板のCPUが前者の場合、本実施例の構成を採れば、ストローブ信号STBの本来の立ち上がりタイミングにおいて、既にストローブ信号がHレベルになっているという可能性が事実上皆無であるので(図8(c)参照)、サブ制御基板のCPUが、本来の制御コマンドの受信割込みを読み落すことが事実上なくなる。なお、ノイズなどによってストローブ信号が立ち上がると、サブ制御基板のCPUには異常に割込みがかかるが、この異常については、受信したデータの数値範囲などから、そのデータの正当性をサブ制御基板でチェックすることによって十分に排除可能である。
一方、サブ制御基板のCPUが後者の場合であっても、本実施例の構成を採れば、ストローブ信号STBが異常に立ち上がり、異常な受信割込みが多重に繰返し生じることが防止される(図8(c)参照)。なお、ノイズなどによってストローブ信号が立ち上がると、そのことによってサブ制御基板のCPUには割込みがかかるが、その後、迅速にストローブ信号が立ち下がるので繰返し多重に割込みがかかることがない。また、誤って受信したデータについても、制御コマンドの正当性チェックによって十分に排除可能である。
図6(a)は、上記したコマンド伝送処理(ST24,ST27,ST32,ST37)を詳細に示すフローチャートであり、図6(b)は、RAMのコマンドバッファ領域を図示したものである。この実施例の場合、図柄制御基板用、音声制御基板用、ランプ制御基板用、払出制御基板用の各制御コマンドを格納するコマンドバッファ領域(TOP番地から8バイト分)が確保されている。
このコマンドバッファ領域は、初期状態では全てゼロクリアされているが、各コマンド伝送処理(ST24,ST27,ST32,ST37)に先立つ処理によって、必要な制御コマンドが格納されるようになっている。
図6(a)のフローチャートに基づいて説明すると、最初に、アドレス値を示す変数ADRにTOP番地が設定され、変数iに図柄ポート9aのポート番号(この実施例では80H)が設定される(ST41)。次に、変数ADRから始まる2番地分のデータ(制御コマンド)を取得して、制御コマンドが存在するか否かが判定される(ST42)。先に説明したように、この実施例では、制御コマンドデータは0000Hを除く2バイトデータであるので、取得データがゼロでなければ制御コマンドが存在すると判定される。
ステップST42の判定で制御コマンドの存在が確認できた場合には、2バイト構成の制御コマンド(MODE+EVENT)を1バイト毎に分けて出力するべく、変数LOOPに2を格納する(ST43)。次に、コマンドバッファ領域に格納されている制御コマンドデータを、ポート番号iのコマンド出力ポートに出力する(ST44)。また、出力した制御コマンドデータを格納していたコマンドバッファ領域をゼロクリアする(ST45)。
その後、若干の時間消費処理が実行された後(ST46)、RAMエリアに格納されているSTBデータが、ストローブポート9eに向けて出力される(ST47)。STBデータの初期値は01Hであるが、いま、図柄制御基板2に向けた制御コマンドを出力するタイミングであれば、ストローブポート9eには00000001Bのデータが出力され、ストローブ信号STB2のみがHレベルとなる。
ステップST47の処理によって、ストローブ信号STB2〜STB5の何れか一つがHレベルとなり、対応するサブ制御基板のCPUには割込みがかかる。そこで、割込みを受けたサブ制御基板では、割込み処理プログラムにおいて制御コマンドを入力することになる。一方、主制御基板1では、制御コマンドを受けたサブ制御基板でのデータ取得処理が完了するに十分な時間を消費した後(ST48)、ストローブポート9eにクリアデータ(=00H)を出力して、全てのストローブ信号STBをLレベルにする(ST49)。
以上の処理によって1バイト分の制御コマンドの送信が完了するので、次に、変数LOOPをデクリメントして(ST50)、その値が0になるまでステップST44〜ST51の処理を繰り返す。その結果、制御コマンドを出力すべきサブ制御基板に対して、ST44〜ST51の処理が2度実行され、2バイト長の制御コマンド(MODE+EVENT)が1バイトづつ連続的に出力される。
このようにして特定のサブ制御基板に対する制御コマンドの伝送が終われば、RAMエリアのSTBデータを左シフトし(ST52)、アドレス変数ADRを+2すると共に、ポート番号を示す変数iを+1する(ST53)。そして、更新されたアドレス変数ADRに基づいて、コマンドバッファの最終アドレスまで必要な伝送処理を終えたか否かを判定する(ST54)。
この結果、ステップ42〜ST54の処理が4回繰り返されることになり、コマンドバッファ領域のSTBデータは00000001→00000010→00000100→00001000のように変化し、ステップST42でのスキップ処理がない限り、ステップST46の処理によって、ストローブデータSTB2→STB2→STB3→STB3→STB4→STB4→STB5→STB5が順番に出力される。
以上説明したように、図6のステップST47〜ST9の処理によってストローブ信号STBが生成されるが、本実施例では、タイマ割込みにおいて定期的にストローブ信号STBがゼロクリアされるので(ST38)、異常動作の発生が防止される。すなわち、図8(b)のようにMODEデータが読み落されることがなく、図8(c)のように、MODEデータとEVENTデータが確実に取得される。
但し、ノイズなどによってストローブ信号STBが立ち上がった場合には、何れにしても、サブ制御基板のCPUには割込みがかかることになる。そこで、その場合にも誤動作を確実に防止する上では、図7のようなコマンド伝送処理が効果的である。すなわち、この実施例では、コマンド伝送処理の最初に、ストローブポート9eにクリアデータを出力しているので、ステップST47の処理によって、確実にストローブ信号を立ち上げることができる。
また、この実施例では、コマンド出力ポートを使用後、必ずクリアデータ(00H)を出力しているので(ST500)、ノイズなどによって異常に開始された割込み処理プログラムでも、00Hが取得されることになり、このような値は直ちに廃棄されるので誤動作の恐れがない。なお、ステップST500で出力する値は、MODEデータとしても、EVENTデータとしても未使用の有効性のないものであれば、他の値、例えばFFHなどであっても良いのは勿論である。
続いて、本発明が好適に適用される弾球遊技機について確認的に説明する。図図9は、本実施例のパチンコ機22を示す斜視図であり、図10は、同パチンコ機22の側面図である。なお、パチンコ機21は、カード式球貸し機22に電気的に接続された状態で、パチンコホールの島構造体の長さ方向に複数個が配設されている。
図示のパチンコ機21は、島構造体に着脱可能に装着される矩形枠状の木製外枠23と、外枠23に固着されたヒンジHを介して開閉可能に枢着される前枠24とで構成されている。この前枠24には、遊技盤25が裏側から着脱自在に装着され、その前側には、ガラス扉26と前面板27とが夫々開閉自在に枢着されている。
前面板27には発射用の遊技球を貯留する上皿28が装着され、前枠24の下部には、上皿28から溢れ出し又は抜き取った遊技球を貯留する下皿29と、発射ハンドル30とが設けられている。発射ハンドル30は発射モータと連動しており、発射ハンドルの回動
角度に応じて動作する打撃槌31(図12参照)によって遊技球が発射される。
上皿28の右部には、カード式球貸し機22に対する球貸し操作用の操作パネル32が設けられ、この操作パネル32には、カード残額を3桁の数字で表示するカード残額表示部32aと、所定金額分の遊技球の球貸しを指示する球貸しスイッチ32bと、ゲーム終了時にカードの返却を指令する返却スイッチ32cとが設けられている。ガラス扉26の上部には、大当り状態を示す大当りLEDランプP1が配置されている。また、この大当りLEDランプP1に近接して、補給切れ状態や下皿の満杯状態を示す異常報知LEDランプP2,P3が設けられている。
図11に示すように、遊技盤25には、金属製の外レールと内レールとからなるガイドレール33が環状に設けられ、その内側の遊技領域25aの略中央には、表示装置8(例えば、液晶カラーディスプレイ、CRTディスプレイ、ドットマトリクス、7セグメントLEDなどを使用)が配置されている。また、遊技領域25aの適所には、図柄始動口35、大入賞口36、複数個の普通入賞口37(大入賞口36の左右に4つ)、2つの通過口であるゲート38が配設されている。これらの入賞口35〜38は、それぞれ内部に検出スイッチを有しており、遊技球の通過を検出できるようになっている。
表示装置8は、大当り状態に係わる特定図柄を変動表示すると共に背景画像や各種のキャラクタなどをアニメーション的に表示する装置である。この表示装置8は、中央部に特別図柄表示部Da〜Dcと右上部に普通図柄表示部39を有している。普通図柄表示部39は普通図柄を表示するものであり、ゲート38を通過した遊技球が検出されると、表示される普通図柄が所定時間だけ変動し、遊技球のゲート38の通過時点において抽出された抽選用乱数値により決定される停止図柄を表示して停止するようになっている。
図柄始動口35は、左右1対の開閉爪35aを備えた電動式チューリップで開閉されるよう例えば構成され、普通図柄表示部39の変動後の停止図柄が当り図柄を表示した場合には、開閉爪35aが所定時間だけ開放されるようになっている。図柄始動口35に遊技球が入賞すると、特別図柄表示部Da〜Dcの表示図柄が所定時間だけ変動し、図柄始動口35への遊技球の入賞タイミングに応じた抽選結果に基づいて決定される停止図柄で停止する。
大入賞口36は、例えば前方に開放可能な開閉板36aで開閉制御されるが、特別図柄表示部Da〜Dcの図柄変動後の停止図柄が「777」などの大当り図柄のとき、「大当り」と称する特別遊技が開始され、開閉板36aが開放されるようになっている。大入賞口36の内部に特定領域36bがあり、この特定領域36bを入賞球が通過すると、遊技者に有利な特別遊技が継続される。
大入賞口36の開閉板36aが開放された後、所定時間が経過し、又は所定数(例えば10個)の遊技球が入賞すると開閉板36aが閉じる。このとき、遊技球が特定領域36bを通過していない場合には特別遊技が終了するが、特定領域36bを通過していれば、最大で例えば15回まで特別遊技が継続され、遊技者に有利な状態に制御される。さらに、変動後の停止図柄が特別図柄のうちの特別状態発生図柄であった場合には、特別状態を発生させる。
特別状態の例としては、次のいずれかが好適である。すなわち、(1)非特別状態の場合に比べて、特別図柄表示部の図柄変動後の停止図柄が「777」などの大当り図柄となる確率を高くする特別図柄高確率状態や、(2)非特別状態の場合に比べて、遊技球がより多く入賞し易いように大入賞口の開放時間を長くする大入賞口開放時間延長状態や、(3)非特別状態の場合に比べて、遊技球がより多く入賞し易いように大入賞口の開放回数を増加する大入賞口開放回数増加状態や、(4)非特別状態の場合に比べて、遊技球がより多く入賞し易いように大入賞口の開口量を増大する大入賞口開口量増大状態や、(5)非特別状態の場合に比べて、普通図柄表示部の図柄変動後の停止図柄が当り図柄となる確率を高くする普通図柄高確率状態や、(6)非特別状態の場合に比べて、遊技球がより多く入賞し易いように電動チューリップの開放時間を長くする電動チューリップ開放時間延長状態や、(7)非特別状態の場合に比べて、遊技球がより多く入賞し易いように電動チューリップの開放回数を増加する電動チューリップ開放回数増加状態や、(8)非特別状態の場合に比べて、遊技球がより多く入賞し易いように電動チューリップの開口量を増大する電動チューリップ開口量増大状態や、(9)非特別状態の場合に比べて、特別図柄の変動時間を短縮する特別図柄変動短縮状態や、(10)非特別状態の場合に比べて、特別図柄の有効停止ラインを増加する有効停止ライン増加状態や、(11)非特別状態の場合に比べて、普通図柄の変動時間を短縮する普通図柄変動短縮状態などが考えられる。
なお、これらのうちのいずれか複数を組合せても良く、また、発生した特別状態は、所定条件の成立で終了させるのが好ましい。ここで所定条件とは、所定回の特別図柄表示部の図柄変動、所定回の普通図柄表示部の図柄変動、所定時間の経過、普通図柄表示部の図柄変動後に所定図柄を停止表示した場合、特別図柄表示部の図柄変動後に所定図柄を停止表示した場合、所定の入賞口に遊技球が入賞した場合、所定のゲートを遊技球が通過した場合などが典型的である。
図12に示すように、前枠24の裏側には、遊技盤25を裏側から押さえる裏機構板40が着脱自在に装着されている。この裏機構板40には開口部40aが形成され、その上側に賞球タンク41と、これから延びるタンクレール42とが設けられている。裏機構板40の側部には、タンクレール42に接続された払出装置43が設けられ、裏機構板40の下側には払出装置43に接続された通路ユニット44が設けられている。払出装置43から払出された遊技球は、通路ユニット44を経由して上皿排出口28a(図9)から上皿28に払出されることになる。
裏機構板40の開口部40aには、遊技盤25の裏側に装着された裏カバー45と、入賞口35〜37に入賞した遊技球を排出する入賞球排出樋(不図示)とが嵌合されている。この裏カバー45に装着されたケースCA1の内部に主制御基板1が配設され、その前側に図柄制御基板2が配設されている(図23参照)。主制御基板1の下側で、裏カバー45に装着されたケースCA2の内部にランプ制御基板4が設けられ、隣接するケースCA3の内部に音声制御基板3が設けられている。
これらケースCA2,CA3の下側で、裏機構板40に装着されたケースCA4の内部には、電源基板6と払出制御基板5が設けられている。この電源基板6には、電源スイッチ53とRAMクリアスイッチ54とが配置されている。これら両スイッチ53,54に対応する部位は切欠かれ、両スイッチを指で同時に操作可能になっている。発射ハンドル30の後側に装着されたケースCA5の内部には、発射制御基板7が設けられている。そして、これらの回路基板1〜7は夫々独立して構成され、電源基板6と発射制御基板7を除く制御基板2〜6には、ワンチップマイコンを備えるコンピュータ回路が搭載されている。
以上、特に双方向通信路を設けなくてもノイズ対策が図れる一実施例について具体的に説明したが、本発明の遊技機は、上記した各実施例の構成に限らず適宜変更可能である。例えば、図5の実施例では、タイマ割込みにおいて、ストローブポート9eのみを定期的にクリアしていたが、これに代えて、ストローブポート9e及びコマンド出力ポート9a〜9dを全て定期的にクリアしても良い。この実施例では、00Hが、制御コマンドとして有効性のないデータであるので、ノイズなどの影響でサブ制御基板のCPUに割込みが
かかっても、取得した00Hのデータを直ちに廃棄することができる。なお、制御コマンドとして有効性のないデータが**Hの場合には、ステップST38’の処理において、コマンド出力ポートに**Hが出力されるのは勿論である。
また、上記の実施例では、主制御基板と複数のサブ制御基板とをそれぞれ別の基板構成として、主制御基板からの制御コマンドを一方向通信によって伝送したが、例えば、図13の構成も含め、任意の組合せ構成が可能である。図13では、矢印が制御コマンドなどの信号の伝送方向を示しており、例えば、図13(b)のように、確認信号(ACK)を返送するようにしても良い。また、音声制御基板を独立した回路基板に構成する必要はなく、図13(b)(c)のように、他の制御部との複合基板としても良い。
1 主制御部(主制御基板)
2〜5 サブ制御部(サブ制御基板)
ST44 コマンド出力手段
ST47,ST49 ストローブ出力手段
ST38,ST40 復帰手段

Claims (1)

  1. 遊技動作を中心的に制御する主制御部と、主制御部が出力する制御コマンドを、主制御部が出力するストローブ信号に基づいて受信し、受信した制御コマンドに基づいて個別的な制御動作を実現する2以上のサブ制御部とを備えた遊技機において、
    前記主制御部には、制御コマンドを出力する出力ポートを前記サブ制御部毎に設ける一方、ストローブ信号を複数の前記サブ制御部に出力可能なストローブポートを設けて構成され、
    前記主制御部は、
    サブ制御部に対応する出力ポートに、2バイト長からなる制御コマンドの第一バイトを出力する第一出力手段と、
    第一出力手段の実行後に、第一バイトを受信すべき所定のサブ制御部に対して、第一レベルから第二レベルに変化した後に第一レベルに戻るパルス状のストローブ信号を出力する第一ストローブ手段と、
    前記所定のサブ制御部に対応する出力ポートに、前記制御コマンドの第二バイトを出力する第二出力手段と
    第二出力手段の実行後に、第二バイトを受信すべき前記所定のサブ制御部に対して、第一レベルから第二レベルに変化した後に第一レベルに戻るパルス状のストローブ信号を再出力する第二ストローブ手段と
    第二ストローブ手段の実行後であって、その後に起動される第一出力手段に先行して、ストローブ信号を改めて第一レベルに設定する設定手段と、を有して構成され、
    前記サブ制御部は、
    制御コマンドの正当性を1バイト毎にチェックする判定手段と、
    正当性がないと判定された1バイトデータを排除して、その1バイトデータに対応する制御コマンドに基づく制御動作の実行を排除する排除手段と、を有して構成されていることを特徴とする遊技機。
JP2012026097A 2012-02-09 2012-02-09 遊技機 Expired - Fee Related JP5275485B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012026097A JP5275485B2 (ja) 2012-02-09 2012-02-09 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012026097A JP5275485B2 (ja) 2012-02-09 2012-02-09 遊技機

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010156559A Division JP4970573B2 (ja) 2010-07-09 2010-07-09 遊技機

Publications (2)

Publication Number Publication Date
JP2012086093A JP2012086093A (ja) 2012-05-10
JP5275485B2 true JP5275485B2 (ja) 2013-08-28

Family

ID=46258331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012026097A Expired - Fee Related JP5275485B2 (ja) 2012-02-09 2012-02-09 遊技機

Country Status (1)

Country Link
JP (1) JP5275485B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6596739B2 (ja) * 2017-02-09 2019-10-30 株式会社三共 遊技機

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06290130A (ja) * 1993-03-31 1994-10-18 Toshiba Corp データ通信制御装置
JP2000176129A (ja) * 1998-10-07 2000-06-27 Sanyo Bussan:Kk 弾球遊技機の制御装置
JP3746161B2 (ja) * 1998-11-19 2006-02-15 富士通株式会社 半導体装置
JP4333826B2 (ja) * 2000-05-17 2009-09-16 株式会社大一商会 遊技機

Also Published As

Publication number Publication date
JP2012086093A (ja) 2012-05-10

Similar Documents

Publication Publication Date Title
JP4112242B2 (ja) 遊技機
JP4257660B2 (ja) 遊技機
JP2010017337A (ja) 遊技機
JP3941931B2 (ja) 遊技機
JP2003180963A (ja) 遊技機
JP4805968B2 (ja) 遊技機
JP4414971B2 (ja) 遊技機
JP5275485B2 (ja) 遊技機
JP4970573B2 (ja) 遊技機
JP4138394B2 (ja) 遊技機
JP4295770B2 (ja) 遊技機
JP4681621B2 (ja) 遊技機
JP4024235B2 (ja) 遊技機
JP5661906B2 (ja) 遊技機
JP4990311B2 (ja) 遊技機
JP3938495B2 (ja) 遊技機
JP4295769B2 (ja) 遊技機
JP4383415B2 (ja) 遊技機
JP4588107B2 (ja) 遊技機
JP4688960B2 (ja) 遊技機
JP5341215B2 (ja) 遊技機
JP5039179B2 (ja) 遊技機
JP4688961B2 (ja) 遊技機
JP5335715B2 (ja) 遊技機
JP4024233B2 (ja) 遊技機

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130515

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5275485

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees