JP4431562B2 - 遊技機 - Google Patents

Description

本発明は、パチンコ機、アレンジボール機、雀球遊技機、回胴式遊技機などの遊技機に関し、特に、回路接続に異常があるにも係わらず遊技制御を開始したり継続することのない遊技機に関するものである。

弾球遊技機は、一般に、機能別に分離された複数の回路基板で構成され、複数の回路基板が協働することで全体として複雑高度な遊技動作を実現している。このような遊技機では、遊技制御を中心的に担当する主制御基板と、主制御基板からの制御コマンドに基づいて動作する複数のサブ制御基板とで構成されるのが一般的である。

サブ制御基板としては、例えば、液晶ディスプレイを制御する図柄制御基板、遊技球の払出動作を制御する払出制御基板、ＬＥＤランプなどを点滅させて遊技動作を盛上げるランプ制御基板、音声的に遊技動作を盛上げる音声制御基板などが存在する。そして、例えば１５球の賞球払出しを指示する制御コマンド（賞球コマンド）が、主制御基板から払出制御基板に対して一方向通信にて伝送され、これを受けた払出制御基板では、払出モータを駆動して主制御基板からの指示内容を実行している。

ところが、従来の遊技機では、主制御基板とサブ制御基板の間の接続状況をチェックする機能がなくトラブルを未然に防止できないという問題があった。例えば、何らの理由によって主制御基板と払出制御基板の間の接続が不良となると、その状態のまま遊技動作を開始させた場合には、賞球の払出しが実行されず遊技客と遊技ホールとのトラブルにもなり兼ねない。

かかる事態を考慮して、主制御基板からサブ制御基板に向けて制御コマンドを一方向に伝送するのではなく、制御コマンドを受けたサブ制御基板が、主制御基板に向けて確認信号（制御コマンド）を返送するような双方向通信方式を採ることも考えられる。このような構成であれば、ケーブルの接続不良の場合も含め、制御コマンドが正しく伝送できていないことを確実に検出でき、サブ制御基板から主制御基板に向けて制御コマンドの再送指令を出力することも可能となる。

しかしながら、このような双方向通信方式の場合には、通信制御が複雑化するだけでなく、主制御基板に対して不正な信号を送ることで不正遊技が実現される可能性もありその弊害が見逃せない。例えば、払出制御基板が賞球コマンドを受けた際、主制御基板に向けて不正に再送指令を発するような不正行為が行われると、重複した払出動作が行われることになる。

この発明は、かかる問題点に鑑みてなされたものであって、主制御部とサブ制御部との間で制御コマンドの双方向通信を行わなくても、接続不良などの異常事態を簡易に検出できる遊技機を提供することを課題とする。

上記の課題を解決するため、本発明は、遊技者に有利な利益状態を発生させるか否かの抽選処理を実行し、前記抽選処理の結果に基づいて遊技動作を制御する主制御部と、接続ケーブルを通して前記主制御部から一方向に制御コマンドを受け、確認信号を返送することなく、受けた制御コマンドに基づいて所定の遊技動作を実行するサブ制御部とを備える遊技機であって、前記サブ制御部には、前記制御コマンドのビット数より信号端子数が多いコネクタが設けられ、前記コネクタの両端部に位置する２つの出力端子は、各々、終端抵抗を通してアースラインに接続される一方、前記主制御部には、前記接続ケーブルを通して、前記２つの出力端子に接続されると共に、各入力端子が、前記終端抵抗と所定の抵抗比を有するプルアップ抵抗でプルアップされた入力部が設けられ、前記主制御部は、前記入力部がＬレベルの信号を受けるか否かによって、前記接続ケーブルの接続不良を検出するようにしている。

なお、本発明に報知手段を設け、非接続状態を把握した場合には、これを遊技者に報知するようにしても良い。また、外部出力手段を設け、非接続状態を把握した場合には、これを遊技ホールのコンピュータなどの外部機器に出力するようにしても良い。

更にまた、停止手段を設け、非接続状態を把握した場合には、所定の遊技動作を停止させても良い。停止される所定の遊技動作としては、遊技機の一切の動作を停止させる他、例えば、遊技球の発射停止、所定の入賞状態の検出停止、抽選動作の停止などが該当する。なお、サブ制御部が複数存在する場合には、特定のサブ制御部のみの接続状態を把握する構成でも良いし、全部のサブ制御部の接続状態を把握する構成でも良い。後者の場合には、少なくとも、一つのサブ制御部の非接続状態が把握されたら、上記した報知手段、停止手段、外部出力手段の全部又は一部が機能するようにするのが好ましい。

以上説明したように、本発明によれば、主制御部とサブ制御部との間で制御コマンドの双方向通信を行わなくても、接続不良などの異常事態を検出できる遊技機を実現できる。

以下、図１〜図４に示すパチンコ機に基づいて本発明の実施の形態を説明する。図１は、本実施例のパチンコ機１を示す斜視図であり、図２は、同パチンコ機１の側面図である。なお、パチンコ機１は、カード式球貸し機２に電気的に接続された状態で、パチンコホールの島構造体の長さ方向に複数個が配設されている。

図示のパチンコ機１は、島構造体に着脱可能に装着される矩形枠状の木製外枠３と、外枠３に固着されたヒンジＨを介して開閉可能に枢着される前枠４とで構成されている。この前枠４には、遊技盤５が裏側から着脱自在に装着され、その前側には、ガラス扉６と前面板７とが夫々開閉自在に枢着されている。

前面板７には発射用の遊技球を貯留する上皿８が装着され、前枠４の下部には、上皿８から溢れ出し又は抜き取った遊技球を貯留する下皿９と、発射ハンドル１０とが設けられている。発射ハンドル１０は発射モータと連動しており、発射ハンドルの回動角度に応じて動作する打撃槌１１（図４参照）によって遊技球が発射される。

上皿８の右部には、カード式球貸し機２に対する球貸し操作用の操作パネル１２が設けられ、この操作パネル１２には、カード残額を３桁の数字で表示するカード残額表示部１２ａと、所定金額分の遊技球の球貸しを指示する球貸しスイッチ１２ｂと、ゲーム終了時にカードの返却を指令する返却スイッチ１２ｃとが設けられている。ガラス扉６の上部には、大当り状態を示す大当りＬＥＤランプＰ１が配置されている。また、この大当りＬＥＤランプＰ１に近接して、補給切れ状態や下皿の満杯状態を示す異常報知ＬＥＤランプＰ２，Ｐ３が設けられている。

図３に示すように、遊技盤５には、金属製の外レールと内レールとからなるガイドレール１３が環状に設けられ、その内側の遊技領域５ａの略中央には、液晶カラーディスプレイ１４が配置されている。また、遊技領域５ａの適所には、図柄始動口１５、大入賞口１６、複数個の普通入賞口１７、左右の通過口であるゲート１８が配設されている。これらの入賞口１５〜１８は、それぞれ内部に検出スイッチを有しており、遊技球の通過を検出できるようになっている。

液晶ディスプレイ１４は、大当り状態に係わる特定図柄を変動表示すると共に背景画像や各種のキャラクタなどをアニメーション的に表示する装置である。この液晶ディスプレイ１４は、中央部に特別図柄表示部Ｄａ〜Ｄｃと右上部に普通図柄表示部１９を有している。普通図柄表示部１９は普通図柄を表示するものであり、ゲート１８を通過した遊技球が検出されると、表示される普通図柄が所定時間だけ変動し、遊技球のゲート１８の通過時点において抽選された抽選用乱数値により決定される停止図柄を表示して停止するようになっている。

図柄始動口１５は、一対の開閉爪１５ａを備えた電動式チューリップで開閉され、普通図柄表示部１９の変動後の停止図柄が当り図柄を表示した場合には、開閉爪１５ａが所定時間だけ開放されるようになっている。図柄始動口１５に遊技球が入賞すると、特別図柄表示部Ｄａ〜Ｄｃの表示図柄が所定時間だけ変動し、図柄始動口１５への遊技球の入賞タイミングに応じた抽選結果に基づいて決定される停止図柄パターンで停止する。

大入賞口１６は、前方に開放可能な開閉板１６ａで開閉制御されるが、特別図柄表示部Ｄａ〜Ｄｃの変動停止後の図柄が「７７７」などの特別図柄のとき、「大当り」と称する特別遊技が開始され、開閉板１６ａが開放されるようになっている。大入賞口１６の内部に特定領域１６ｂがあり、この特定領域１６ｂを入賞球が通過すると、遊技者に有利な特別遊技が継続される。

大入賞口１６の開閉板１６ａが開放された後、所定時間が経過し、又は所定数（例えば１０個）の遊技球が入賞すると開閉板１６ａが閉じる。このとき、遊技球が特定領域１６ｂを通過していない場合には特別遊技が終了するが、特定領域１６ｂを通過していれば、最大で例えば１５回まで特別遊技が継続され、遊技者に有利な状態に制御される。なお、変動後の停止図柄が特別図柄のうちの一定図柄（特定図柄）であった場合には、特別遊技の終了後に高確率状態に移行するという特典が付与される。

図４に示すように、前枠４の裏側には、遊技盤５を裏側から押さえる裏機構板２０が着脱自在に装着されている。この裏機構板２０には開口部２０ａが形成され、その上側に賞球タンク２１と、これから延びるタンクレール２２とが設けられている。裏機構板２０の側部には、タンクレール２２に接続された払出装置２３が設けられ、裏機構板２０の下側には払出装置２３に接続された通路ユニット２４が設けられている。払出装置２３から払出された遊技球は、通路ユニット２４を経由して上皿排出口８ａ（図１）から上皿８に払出されることになる。

裏機構板２０の開口部２０ａには、遊技盤５の裏側に装着された裏カバー２５と、入賞口１５〜１７に入賞した遊技球を排出する入賞球排出樋（不図示）とが嵌合されている。この裏カバー２５に装着されたケースＣＡ１の内部に主制御基板２７が配設され、その前側に図柄制御基板２８が配設されている（図２参照）。主制御基板２７の下側で、裏カバー２５に装着されたケースＣＡ２の内部にランプ制御基板２９が設けられ、隣接するケースＣＡ３の内部に音声制御基板３０が設けられている。

これらケースＣＡ２，ＣＡ３の下側で、裏機構板２０に装着されたケースＣＡ４の内部には、電源基板２６と払出制御基板３１が設けられている。この電源基板２６には、電源スイッチ３３と初期化スイッチ３４とが配置されている。これら両スイッチ３３，３４に対応する部位は切欠かれ、両スイッチを指で同時に操作可能になっている。

発射ハンドル１０の後側に装着されたケースＣＡ５の内部には、発射制御基板３２が設けられている。そして、これらの回路基板２６〜３２は夫々独立して構成され、電源基板２６と発射制御基板３２を除く制御基板２７〜３１には、ワンチップマイコンを備えるコンピュータ回路が搭載されている。また、主制御基板２７と他の制御基板２８〜３１とは、複数本の信号線でコネクタを介して電気的に接続されている。

図５に示すように、主制御基板２７から各サブ制御基板２８〜３１には、所定の遊技動作を実行させる種々の制御コマンドを一方向通信で送信可能になっている。このように、主制御基板２７は、各サブ制御基板からの確認信号を一々受信することがないので、主制御基板２７の制御負荷を軽減でき、また、主制御基板やサブ制御基板における送信制御が容易になっている。但し、主制御基板と各サブ制御基板とは、接続確認用の検査ラインＣＯＮＮ１〜ＣＯＮＮ４で接続されており、主制御基板２７は、各サブ制御基板との接続状態を何時でも確認できるようになっている。

図６は、主制御基板２７の回路構成を示すブロック図である。図示の通り、主制御基板２７は、ワンチップマイコンからなるＣＰＵ回路５０と、ＣＰＵ動作クロックＣＬＫの整数倍の周波数であるクロック信号Φ０を発生するシステムクロック発生部５１と、ＣＰＵからのアドレス信号に基づき各部のチップセレクト信号ＣＳを生成するデコード回路５２と、ＣＰＵからのデータを出力するための出力ポート回路５３と、外部データをＣＰＵが取り込むための入力ポート回路５４と、各制御基板に制御コマンドなどを出力する出力駆動回路５５と、遊技盤各部のスイッチ類のＯＮ／ＯＦＦ状態を入力するスイッチ入力回路５６とを中心に構成されている。

入力ポート回路５４は、詳細には、遊技盤各部からのスイッチ類のＯＮ／ＯＦＦ信号を受ける第１入力ポート部５４ａと、各サブ制御基板２８〜３１の検査ラインＣＯＮＮ１〜ＣＯＮＮ４に接続された第２入力ポート部５４ｂとで構成されている。図７は、主制御基板２７と各サブ制御基板２８〜３１との接続関係を示すブロック図であり、出力ポート回路５３と出力駆動回路５５と第２入力ポート部５４ｂの具体的構成が図示されている。

第２入力ポート部５４ｂは、具体的には、入力部６０と、データ保持部５９とで構成されており、各サブ制御基板２８〜３１からの検査信号を受信するようになっている。入力部６０を経由してデータ保持部５９に供給される検査信号（検査データ）は、データ保持部５９に対してチップセレクト信号ＣＳ５が供給されるタイミングでデータ保持部５９にラッチされＣＰＵに伝送される。なお、入力部６０と、データ保持部５９の具体的構成は特に限定されないが、この実施例では、入力部６０として７４５４１相当品のバスバッファを使用し、データ保持部５９として７４２７３相当品のＤ型フリップフロップを使用している。

図７に示す通り、入力部６０は、主制御基板２７のコネクタＣＮｏａ〜ＣＮｏｄ及び接続ケーブルを経由して、各サブ制御基板のコネクタＣＮｉａ〜ＣＮｉｄに接続されている。そして、主制御基板２７の入力部６０に対応する各コネクタＣＮｉａ〜ＣＮｉｄの該当端子は、アースライン（Ｌレベル）に接続されている。一方、入力部６０の４つの入力端子は、全てプルアップ抵抗によってＨレベルに固定されている。したがって、この実施例における検査信号は、正常時にはＬレベルとなり、主制御基板とサブ制御基板が非接続状態になるとＨレベルとなる。

出力ポート回路５３は、詳細には、賞球ポート５３ａ、音声ポート５３ｂ、ランプポート５３ｃ、図柄ポート５３ｄと、ストローブポート５３ｅとで構成されており、ドライバ５７，５８（実施例では７４２４５相当品のバストランシーバ）を通して主制御基板２７のＣＰＵのデータバスに接続されている。

賞球ポート５３ａ、音声ポート５３ｂ、ランプポート５３ｃ、及び図柄ポート５３ｄは、それぞれ払出制御基板３１、音声制御基板３０、ランプ制御基板２９、及び図柄制御基板２８に対応しており、出力駆動回路５５（実施例では７４２４４相当品のバスバッファ）を通して各サブ制御基板に対して制御コマンドを出力している。

出力ポート５３ａ〜５３ｅは、具体的には、Ｄ型フリップフロップ（実施例では７４２７３相当品）で構成されており、デコーダ回路５２からのチップセレクト信号ＣＳ０〜ＣＳ４に同期して制御コマンドやストローブ信号ＳＴＢを取得するようになっている。ストローブポート５３ｅの出力は、ストローブ信号ＳＴＢ１〜ＳＴＢ４として各制御基板２８〜３１に供給され、ストローブ信号ＳＴＢｉがＨレベルになると、各制御基板２８〜３１のＣＰＵには割込みがかかり、各制御基板の割込み処理プログラムによって、主制御基板２７からの制御コマンドが取得されるようになっている。

図８〜図１０は、主制御基板２７の制御プログラムを示すフローチャートである。主制御基板２７の制御プログラムは、電源投入後に実行され、通常は無限ループ処理（ＳＴ１０）で終わるメイン処理プログラム（図８）と、２ｍｓ毎に起動されるタイマ割込み処理プログラム（図９）と、電源電圧が所定値を下回るとＮＭＩ（Non Maskable interrupt）信号によって駆動されてＣＰＵのレジスタ値をバックアップするＮＭＩ処理プログラム（不図示）とで構成されている。

最初に、図８に示すメイン処理から説明する。電源が投入されると、ＣＰＵが割込み禁止状態に設定された後、ＣＰＵのレジスタの初期設定がされ（ＳＴ１）、ＣＰＵは割込みモード２に設定され（ＳＴ２）、その後、ＲＡＭクリア信号がチェックされる（ＳＴ３）。ＲＡＭクリア信号は、初期化スイッチ３４に対応したものであり、営業開始時のように、パチンコ機１の前枠４を前方に開いた状態で初期化スイッチ３４を押圧操作しながら電源スイッチ３３をオン側に切換えると、ＲＡＭクリア信号がＯＮ状態になっている。

逆に、ＲＡＭクリア信号がＯＦＦ状態の場合は、初期化スイッチ３４を押すことなく電源が投入されたことを意味する。この場合は、停電などからの復旧時であると考えられるので、ＮＭＩ割込み処理においてバックアップされていたデータを復帰させて（ＳＴ４）、中断前の処理を再開させる（ＳＴ５）。

一方、ＲＡＭクリア信号がＯＮ状態であれば、ＲＡＭに記憶保持されている遊技情報の全てが消去された後、ＣＰＵは、液晶ディスプレイ１４に表示する初期図柄を設定したり、この遊技制御の実行中に周期的に割込み処理を実行させる割込み周期を設定する等の初期処理を行った後、ＥＩ命令を実行して自らを割込み許可状態にする（ＳＴ６）。

続いて、ＣＰＵは、第２入力ポート部５４ｂから検査データを取得して、各サブ制御基板２８〜３１との接続状態を把握する（ＳＴ７）。具体的には、先ず、デコード回路５２を介してチップセレクト信号ＣＳ５を出力し、その結果ラッチされるデータ保持部５９の検査データを取得する。なお、この実施例では、検査データは、サブ制御基板の数と同数の４ビットデータである。

次に、ＣＰＵは、検査データの各ビットが正常レベルか否かをチェックして（ＳＴ８）、もし異常レベルのビットが存在すれば、異常が生じているサブ制御基板を特定するエラーメッセージを表示した上で処理を終える（ＳＴ９）。先に説明したように、４ビットの検査データが全てＬレベルであれば正常であるが、検査データの一部でもＨレベルのビットがあれば、そのビットに対応するサブ制御基板との接続状態が異常（接続不良や断線）であることを意味する。

一方、検査データの全ビットが正常レベルであれば、その後は、無限ループ状に繰り返される外れ図柄用の乱数処理（ＳＴ１０）が行われる。なお、外れ図柄用の乱数処理は、タイマ割込み処理において特別図柄の抽選に外れた場合に液晶ディスプレイ１４に描かれる外れ図柄パターンを規定するものである。

続いて、図９のフローチャートに基づいて２ｍ秒毎に実行されるタイマ割込みについて説明する。タイマ割込みが生じると、各レジスタの内容はスタック領域に退避され、スイッチ入力管理処理、エラー管理処理などが行われる（ＳＴ２０）。スイッチ入力管理処理は、ゲートや電動チューリップなどを遊技球が通過したか否かの判定であり、エラー管理処理は、機器内部に異常が生じていないかの判定である。

次に、普通図柄処理や特別図柄処理に係わる当り用カウンタＲＧや大当り用カウンタＣＴの更新処理が実行される（ＳＴ２１）。具体的な処理内容は特に限定されないが、所定の数値範囲内でカウンタ値を循環させるのが一般的であり、例えば、タイマ割込み毎に各カウンタ値を＋１するのが簡易的である。

このようにして乱数作成処理（カウンタ更新処理）が終わると、次に、処理分けカウンタの値が判定されて（ＳＴ２２）、ＳＴ２３〜ＳＴ２７のうちの該当する処理が行われる。上記したエラー管理やスイッチ管理は、短い時間間隔で繰り返し行うべきであるが、パチンコゲームの演出に係わる処理は遊技者のニーズに応じて複雑高度化するため、ある程度以上の処理時間を要することになる。そこで、この実施例では、全ての遊技制御動作を１回の割込み処理で完了させのではなく、５種類の処理に区分し、区分された各処理を割込み毎に分担して実行するようにしている。そのため、０〜４の範囲で循環動作する処理分けカウンタを設けて、処理分けカウンタの値に応じた処理を行うようにしている。

具体的に説明すると、処理分けカウンタが０の場合には大入賞口の開放などに関する処理を行い（ＳＴ２３）、処理分けカウンタが１の場合には当り状態（電動チューリップの開放）か否かに関する抽選を含む普通図柄処理を行い（ＳＴ２４）、処理分けカウンタが２の場合には大当り状態か否かに関する抽選を含む特別図柄処理を行っている（ＳＴ２５）。また、処理分けカウンタが３の場合には、電動チューリップや大入賞口の開閉タイミングに関係するタイマ管理処理などが行われる（ＳＴ２６）。処理分けカウンタが４の場合には、情報出力やエラー表示コマンドの作成処理が行われる（ＳＴ２７）。

ステップＳＴ２３〜ＳＴ２７の何れかの処理が終わると、処理分けカウンタの値が更新された後（ＳＴ２８）、生成されているコマンドが各制御基板に出力される（ＳＴ２９）。また、各レジスタの値が復帰されると共に割込み許可状態に変更されて、割込み処理ルーチンからメインルーチンに戻る（ＳＴ２９）。

図１０（ａ）は、上記したコマンド出力処理（ＳＴ２９）を詳細に示すフローチャートであり、図１０（ｂ）は、ＲＡＭのコマンドバッファ領域（ＴＯＰ番地から８バイト分）を図示したものである。なお、コマンドバッファ領域には、タイマ割込み処理（ＳＴ２３〜ＳＴ２７）によって、既に必要な制御コマンドが格納されている。この実施例の場合、制御コマンドには、図柄制御基板用、音声制御基板用、ランプ制御基板用、払出制御基板用のものが存在するが、初期状態では、コマンドバッファ領域は全てゼロクリアされている。

図１０（ａ）のフローチャートに基づいて説明すると、最初に、第２入力ポート部５４ｂから検査データが入力され（ＳＴ４０）、全てのサブ制御基板との接続状態が正常か否かが判定される（ＳＴ４１）。そして、異常を示すビットが１つでも存在すれば、ステップＳＴ９の場合と同様に、異常内容を示すメッセージを表示するなどのエラー処理が行われる（ＳＴ５３）。このように、この実施例では、制御コマンドの送信に先だって、サブ制御基板との接続状態がチェックされるので、異常状態を看過して遊技制御が継続されることがない。

通常の場合には、サブ制御基板との接続状態は全て正常であるので、その場合には、先ず、コマンドバッファ領域に制御コマンドデータが存在するか否かが判定される（ＳＴ４２）。該当領域の内容がゼロでなければ制御コマンドデータが存在すると判定されるが、初期状態ではアドレス変数ＡＤＲはＴＯＰ番地に設定されているので、ＴＯＰ番地の内容からチェックされる。なお、この実施例では、制御コマンドは００００Ｈを除く２バイトデータである。

ステップＳＴ４２の判定でコマンドデータの存在が確認できた場合には、２バイト構成の制御コマンドを1バイト毎に分けて出力するべく、変数ＬＯＯＰに２を格納する（ＳＴ４３）。次に、コマンドバッファ領域に格納されている制御コマンドデータを、該当するコマンド出力ポートに出力すると共に、この制御コマンドを格納していたコマンドバッファ領域をゼロクリアする（ＳＴ４４）。具体的には、デコード回路５２から該当するチップセレクト信号ＣＳｉが出力され、対応するＤ型フリップフロップ５３に制御コマンドデータが書き込まれる。

その後、若干の時間消費処理が実行された後（ＳＴ４５）、ＲＡＭエリアに格納されているＳＴＢデータが、ストローブポート５３ｅに向けて出力される（ＳＴ４６）。ＳＴＢデータの初期値は０１Ｈであるが、いま、払出制御基板３１に向けた制御コマンドを出力するタイミングであれば、ストローブポート５３ｅには０００００００１のデータが出力され、ストローブ信号ＳＴＢ１のみがＨレベルとなる。

ステップＳＴ４６の処理によって、ストローブ信号ＳＴＢ１〜ＳＴＢ４の何れか一つがＨレベルとなり、対応するサブ制御基板のＣＰＵには割込みがかかる。そこで、割込みを受けたサブ制御基板では、割込み処理プログラムにおいて制御コマンドを入力する。

一方、主制御基板２７では、制御コマンドを受けた制御基板でのデータ取得処理が完了するに十分な時間を消費した後（ＳＴ４７）、ストローブポート５３ｅにクリアデータ（＝００Ｈ）を出力して、全てのストローブ信号ＳＴＢをＬレベルにする（ＳＴ４８）。

以上の処理によって１バイト分の制御コマンドの送信が完了するので、次に、変数ＬＯＯＰをデクリメントして（ＳＴ４９）、その値が０になるまでステップＳＴ４２〜ＳＴ４９の処理を繰り返す。その結果、制御コマンドを出力すべき制御基板に対して、ＳＴ４２〜ＳＴ４９の処理が２度実行され、２バイト長の制御コマンドが１バイトづつ連続的に出力される。

このようにして制御コマンドの伝送が終われば、アドレス変数ＡＤＲを＋２すると共に、ＲＡＭエリアのＳＴＢデータを左シフトして、コマンドバッファの最終アドレスまでステップ４２〜ＳＴ５２の処理を繰り返す。なお、ＳＴＢの左シフトによって、コマンドバッファ領域のＳＴＢデータは０００００００１→００００００１０→０００００１００→００００１０００のように変化し、ステップＳＴ４２でのスキップ処理がない限り、ステップＳＴ４６の処理によって、ストローブデータＳＴＢ１→ＳＴＢ１→ＳＴＢ２→ＳＴＢ２→ＳＴＢ３→ＳＴＢ３→ＳＴＢ４→ＳＴＢ４が順番に出力される。

以上、本発明の実施例を説明したが、具体例を例示したに過ぎず、特に本発明を限定するものではない。例えば、実施例では、主制御基板と全サブ制御基板とが検査ラインＣＯＮＮで接続され、全てのサブ制御基板から検査データを受信できる構成としたが、重要度の高い特定のサブ制御基板（例えば、払出制御基板）のみ検査ラインで接続するのでも良い。

また、実施例では、検査データは各サブ制御基板毎に１ビットであったが、これに限定されるものではない。例えば、検査データを２ビット構成とし、サブ制御基板のコネクタＣＮｉにおける、ケーブル両端にそれぞれ検査データを供給しても良い。この場合には、コネクタの着脱作業などに起因して、ケーブル一方側はコネクタＣＮｉ装着されているものの他方側の装着が不完全な場合でも、かかる接続不良を確実に検出することができる。

また、上記の実施例では、主制御基板２７が全てのサブ制御基板と放射状に接続されていたが、何らこの構成に限定されるものではなく、図１１に例示したものを含めて各種の接続法を採用することができる。すなわち、主制御部とサブ制御部との間で双方向通信を行わなくても、接続不良などの異常事態を検出する構成であれば、主制御基板とサブ制御基板との接続関係は適宜に変更できる。但し、本発明は、制御コマンドの双方向通信を排除する趣旨ではなく、図１１（ｂ）のような双方向通信を採用しても良い。なお、図１１において実線矢印は制御コマンド、破線矢印は検査データを示している。

なお、実施例では、検査データを生成するため、サブ制御基板のコネクタＣＮｉの所定端子を直接アースに接続したが、これに代えて、抵抗を介してアースに接続しても良い。この場合、プルアップ抵抗との抵抗比を適宜に定めることとし、分圧によって入力ポート部５４ｂに供給される電圧値がＬレベルになるよう設定するのは勿論である。

また、実施例では、メイン処理において一回だけ検査データをチェックしたが、この構成に代えて、図８の破線に示すように、無限ループ処理の一環として繰り返し検査データをチェックしても良い。この場合には、図１０のステップＳＴ４０，４１の処理を省略することができ、限られた時間内に終了すべきタイマ割込みにおいて（最大でも２ｍＳ以内に全処理を終える必要がある）、他の処理に割当て可能な時間が増加する利点がある。

実施例に係るパチンコ機の斜視図である。 図１のパチンコ機の側面図である。 図１のパチンコ機の正面図である。 図１のパチンコ機の背面図である。 図１のパチンコ機の全体構成を示すブロック図である。 主制御基板の回路構成を示すブロック図である。 主制御基板の入力ポート部及び出力ポート部を詳細に図示したものである。 主制御基板におけるメイン処理の概要を示すフローチャートである。 主制御基板におけるタイマ割込み処理の概要を示すフローチャートである。 主制御基板における制御コマンド出力処理の概要を示すフローチャートである。 本発明の別の実施例を説明するブロック図である。

符号の説明

２ 遊技機（パチンコ機）
２７ 主制御部（主制御基板）
２８〜３１ サブ制御部（サブ制御基板）
５４ｂ 入力部（第２入力ポート）

Claims (2)

1. 遊技者に有利な利益状態を発生させるか否かの抽選処理を実行し、前記抽選処理の結果に基づいて遊技動作を制御する主制御部と、
   接続ケーブルを通して前記主制御部から一方向に制御コマンドを受け、確認信号を返送することなく、受けた制御コマンドに基づいて所定の遊技動作を実行するサブ制御部とを備える遊技機であって、
   前記サブ制御部には、前記制御コマンドのビット数より信号端子数が多いコネクタが設けられ、前記コネクタの両端部に位置する２つの出力端子は、各々、終端抵抗を通してアースラインに接続される一方、
   前記主制御部には、前記接続ケーブルを通して、前記２つの出力端子に接続されると共に、各入力端子が、前記終端抵抗と所定の抵抗比を有するプルアップ抵抗でプルアップされた入力部が設けられ、
   前記主制御部は、前記入力部がＬレベルの信号を受けるか否かによって、前記接続ケーブルの接続不良を検出するようにしていることを特徴とする遊技機。
2. 前記主制御部の制御プログラムは、所定時間毎に起動されるタイマ割込み処理プログラムと、電源投入後に実行され、前記タイマ割込み処理が起動されるまで無限ループ処理を繰り返すメイン処理プログラムとを有して構成され、
   前記無限ループ処理において、前記接続ケーブルの接続不良が検出されている請求項１に記載の遊技機。

Images