JP2010539787A5 - - Google Patents

Description

拡張ハミングコードとパリティ検査コードとを組み合わせることで、かなり高い符号化率を得ることができる。しかしこの場合には、拡張ハミングコードだけで定式化されたＴＰＣコードを使用する場合に比べて、符号化利得が低くなってしまう。

一つのＯＦＤＭシンボルで送信可能なビットの数は、チャネル（伝送路）の状況（すなわち使用される通信チャネルの状態）によっておおよそ決まり、また使用されるＦＥＣ（前進型誤信号訂正、Forward Error correcting）コードの形式は、許容されるＢＥＲ（ビット誤り率、Bit Error Rate）によって決まる。高い処理能力を得るため、ＦＥＣコードは通常、ＢＥＲの性能を落とすことなく符号化率が高くなるように選択される。

（発明の概要）
一実施形態では、ビット列の符号化方式は、第１のコーディングブロックビット数および第１のコード体系を選択することと、このビット列を、少なくとも一つの第１のビットブロックと一つの第２のビットブロックとに、上記少なくとも一つの第１のビットブロックの各々が第１のコーディングブロックビット数のビットを含むとともに上記第２のビットブロックが上記第１のコーディングブロックビット数よりも少数のビットを含むように、細分することと、第１のコード体系とは異なる、第２のビットブロック用の第２のコード体系を選択することと、第１のコード体系を用いて上記少なくとも一つの第１のビットブロックを符号化するとともに第２のコード体系を用いて上記第２のビットブロックを符号化することとを含むよう、規定されている。
（図面の簡単な説明）
以下に、図面を参照して本発明の実施形態を説明する。

１０２では、ビット列が、少なくとも一つの第１のビットブロックと、一つの第２のビットブロックとに細分される。ここで、上記少なくとも一つの第１のビットブロックの各々は、第１のコーディングブロックビット数のビットを含有するとともに、第２のビットブロックは、第１のコーディングブロックビット数よりも少数のビットを含有する。

１０３では、第１のコード体系とは異なる、第２のビットブロック用の第２のコード体系が選択される。

符号化回路２００はまた、上記ビット列を少なくとも一つの第１のビットブロックと一つの第２のビットブロックとに細分するよう構成された、細分回路２０２を備える。ここで、上記少なくとも一つの第１のビットブロックの各々は第１のコーディングブロックビット数のビットを含有するとともに、第２のビットブロックは第１のコーディングブロックビット数よりも少数のビットを含有する。

符号化回路２００の第２の選択回路２０３は、第１のコード体系とは異なる、第２のビットブロック用の第２のコード体系を選択するよう構成されている。

符号化回路２００はまた、選択される可能性があるコード体系に関する情報（例えばプログラムコードやパラメータの値、ビットの組み合わせ規則など）をその内部に保存する、メモリを備えてもよい。

換言すれば一実施形態では、例えばビット列の送信のために例えば前進型誤信号訂正（ＦＥＣ）で符号化されるこのビット列は、当該ビット列を一または複数のコード体系用の（複数の）入力データブロックへと細分することによって、符号化される。例えばこのビット列は、入力データブロックのビットサイズが最大となるように（すなわち、入力データブロックと関連していないビットの数が、一つの完全な入力データブロックとしては非常に少なくなるように）第１のコード体系用の所定サイズの複数の入力データブロックへと、細分される。残りのビットは、（場合によってはビットのパディング（padding）を伴って）グループ化されて、第２の入力データブロックを形成する。これにより、上記残りのビットが、多数のパディングビットが必要となるであろう第１のコード体系の入力データブロックとしては少なすぎる、という事実に起因する符号化率の低下を起こすことなく、第１のコード体系として大きなブロックビットサイズを選択する、すなわち第１のコーディングブロックビットサイズ数を大きくすることが可能となる。一実施形態では、第２のコード体系の入力データブロックが第１のコード体系の入力データブロックよりも小さくなるように第２のコード体系が選択され、従って、残りのビットに第１のコード体系を使う場合に比べて、必要なパディングビットの数が少なくなる。第２のコード体系は例えば、残りのすべてのビットが、第２のコード体系の一つの入力データブロックに適合するように選択される。

一実施形態では、例えばＢＥＲの性能やデータ処理能力のような所望の品質要件に関し、コード体系の選択に関して高い柔軟性を可能とするデータの符号化方式が提供される。

一実施形態において、ビット列は、このビット列の送信のために符号化されて、第１のコード体系は送信の際の最大許容ビットエラー率に基づいて選択される。例えば、最大許容ビットエラー率に基づいて、この最大許容ビットエラー率に適合する複数のコード体系が選択されて、第１のコード体系が、これら複数のコード体系の中で最大の符号化率および／または最大の符号化利得を持つコード体系として選ばれる。

一実施形態において、この方式はさらに、符号化された第１のビットブロックのデータおよび符号化された第２のビットブロックのデータを、変調シンボルへと写像（mapping）することを含む。この方式は例えば、さらに、符号化された第１のビットブロックのデータおよび符号化された第２のビットブロックのデータを、ＯＦＤＭシンボルへと写像することを含む。一実施形態では、一つの符号化された第１のビットブロックのデータ量は、一つのＯＦＤＭシンボルへと写像されるデータの量とは異なっている。符号化された第１のビットブロックのデータ量は、例えば符号化された第１のビットブロックのビットの数を意味する。つまり、この実施形態においては、符号化された第１のビットブロックを含むコードブロックのサイズは、ＯＦＤＭシンボルのサイズとは一致しない。

この実施形態では、一つのＯＦＤＭ（シンボル）フレームは、等しい長さおよびサイズを持った「Ｑ」個のＯＦＤＭシンボルをちょうど含有する、一つのデータ構造を意味する。ＯＦＤＭフレームとＴＰＣブロックとの関係は、図４に示されている。

上述のように、ＯＦＤＭフレーム４００は複数のＯＦＤＭシンボル４０１を含む。これらＯＦＤＭシンボル４０１は、そこからＯＦＤＭシンボル４０１が生成される多数のＴＰＣブロック４０２に、対応している。すなわち、ＴＰＣブロック４０２のデータは、例えば使用される変調方式に従う配置写像（constellation mapping）を用いて、ＯＦＤＭシンボル４０１へと写像される。つまり、例えば、一番目のＯＦＤＭシンボル４０１は一番目のＴＰＣブロック４０２の最初のいくつかのビットから生成され、すなわちこれらのビットに従って各副搬送波用の変調シンボルが選択され、二番目のＯＦＤＭシンボル４０１は、一番目のＴＰＣブロック４０２の次のいくつかのビットから生成される、などとなっている。

一般に、一つのターボプロダクトコードは複数のコードに対応する（入力データブロックが行列形式で記述されている場合には、例えば、一つのコードが行に対応するとともにもう一方のコードが列に対応するとみなすことができる）。これら２つのコードは、ターボプロダクトコードの成分（component）ともみなされ、同じサイズであってもよいのと同様に同じ形式であってもよい。以下では、「コードのサイズ」とは、コードの入力データブロックのサイズおよび／または出力コードブロックのサイズを意味するものとして、用いられる。

ターボプロダクトコードの成分として可能な形式としては、例えばパリティコードやハミングコード、拡張ハミングコード、ＢＣＨ（Bose Chaudhuri Hocquenghem）コードなどがある。例えば、上記例のうちの任意の２つが、ＴＰＣ（ブロック）コードとして使用される。例えばＴＰＣコードの成分は、例えば所望のＢＥＲの性能や所望の符号化率、実装しやすさなどのパラメータに基づいて、選択されるようになっている。

一実施形態において、主要ブロック形式は、例えば可能なブロック形式（換言すればＴＰＣサイズ）の一群から、必要なＢＥＲを兼ね備えた（すなわち要求されるＢＥＲに適合する）複数の主要ブロック形式のうちで最も高い符号化率を持つものが、選択される。主要ブロック（すなわち主要ブロック形式のＴＰＣブロック）の数Ｐ_pbは、以下のように算出される。

は床関数であり、Ｕ_pb＝ｋ_x・ｋ_yは、サイズがＴＰＣ（ｎ_x，ｋ_x）（ｎ_y，ｋ_y）であり主要ブロックを生成するのに用いられるコードの、コード化前のビットの数を表す。つまりＵ_pbは、（主要コードの形式とみなされる）主要ブロックを生成するのに用いられるターボプロダクトコードの、入力データブロックサイズである。

例えば代替コードとして選択される可能性があるコード体系のために（また同様に、主要コードとして選択される可能性があるコード体系のために）、送信機３００のメモリ内に、これらのコード体系で用いられる処理情報が保存されてもよい。例えば、これら様々なコード体系を実行するための、プログラムコードが保存されてもよい。また、様々なコード体系のために、これら様々なコード体系のパラメータ値（例えば入力ブロックサイズなど）が保存されてもよい。一例として、コード体系ごとに、コード体系によってどのように入力データブロックのビットが組み合わされて対応する出力データブロックが生成されるかについての説明書き（specification）が保存されていてもよい。

一例として、Ｌ＝２８９６ビットとする。チャネルの状況のため、使用可能な中で最大の符号化率を持つＴＰＣがＴＰＣ（３２，２６）（３２，２６）である、と決められている場合を考える。つまり、主要コードはＴＰＣ（３２，２６）（３２，２６）で与えられるということである。またこの例では、主要コードが、２つの拡張ハミングコードの組み合わせに基づく所定サイズのＴＰＣであるとする。

ブロックコードのために、行短縮、列短縮または両方の組み合わせを行ってもよい。データブロックサイズ「Ｌ」が既知でなく且つ予め固定されていない場合には、行短縮と列短縮の両方を用いると、実行の際に多少の困難が生じる。「Ｌ」の範囲が大きく可変である場合には、ＶＬＳＩ（超ＬＳＩ、Very Large Scale Integration）ロジックを用いてすべての可能な「Ｌ」に合った最適な行短縮および列短縮を決定することは、一般に自明ではない。

である。ここで、Ｕ_abは代替ブロックのコード化前のビットの数、すなわち代替コードの入力データブロックサイズである。

選択肢１と選択肢２とは、実施の複雑さと符号化率との間のかね合いを基に選択される。データブロックのサイズ「Ｌ」が大きな場合には、有効なデータ（換言すれば有用なデータ）を有するＴＰＣの最後の行（上例では行１２）の０のビットは、符号化率には大きな影響は与えない。

は床関数であり、Ｂ_padは[数４]で与えられ、またｋ_xは、ＴＰＣブロックの、一行あたりのコード化前のデータビットの数である。

ＴＰＣブロックの符号化率は、以下のように算出される。

は床関数であり、Ｃ_pb＝ｎ_x・ｎ_yは、サイズがＴＰＣ（ｎ_x，ｋ_x）（ｎ_y，ｋ_y）である主要ブロック内のコード化されたビットの数である。Ｃ_ab＝ｋ_x・ｋ_yは、主要ブロックのコード化前のビットの数（すなわち、主要ブロックの入力データブロックのビットの数）である。Ｂ_padは[数４]で、Ｃ_ab#padは[数７]または[数８]で、それぞれ与えられる。

このシステムの実際の符号化率を算出するため、コード化されたビットをＯＦＤＭシンボルへ写像することを考える。図２から、コード化されたビット（すなわち、複数のＴＰＣブロック４０２の中のビット）の総数（場合によっては短縮を行った後）は、一つのＯＦＤＭシンボルには適合しないことがわかる。従って、最後のＯＦＤＭシンボルに対してパディングビット４０３が用いられる。

従って符号化率は、最後のＯＦＤＭシンボルに行われるパディングを考慮して、

と与えられる。符号化率は、代替ブロックと、最後のＯＦＤＭシンボルのパディングビットの数に依存することがわかる。

一実施形態では、一つのＯＦＤＭベースのシステム用の複数のターボプロダクトコードの、定式化または設計の方式が与えられる。既存のシステムと比較して、良好な符号化利得とともにより高い符号化率を得ることができる。一実施形態では、この符号化は簡単に実行でき、またＴＰＣコードの選択においてより高い柔軟性をもたらすことができる。さらに、ＴＰＣコードを使った従来のＯＦＤＭベースのシステムに比べて、以下の利点がある。
・ＢＥＲの性能を落とすことなく、より高い符号化率が可能である。
・ＴＰＣに用いられる成分コードは、ＴＰＣブロックのサイズには限定されない。これ は、単純なパリティコードの代わりに、例えば拡張ハミングコードなどのより強力な コードが使える、ということことである。
・一つのフレーム内のデータブロック長の範囲を、より広くすることが可能である。
・ＴＰＣコードからは、ＯＦＤＭシンボルのサイズを制限するものはない。よって、Ｏ ＦＤＭシンボルあたりのビットの数は、純粋にチャネルの状況によって決定されるこ とになる。これによって、物理レイヤのフロントエンドの設計の柔軟性を、より高め ることができる。
・ＴＰＣブロックの形式が限定されるので、この方式は実行が容易である。一実施形態 では、拡張ハミングコードだけが用いられる。また従来の方式に比べて、設計に必要 な「短縮」が、非常に単純である。

Claims (4)

1. ビット列の符号化方式であって、
   第１のコーディングブロックビット数および第１のコード体系を選択することと、
   前記ビット列を、複数の第１のビットブロックと、一つの第２のビットブロックとに、前記複数の第１のビットブロックの各々が前記第１のコーディングブロックビット数のビットを含むとともに、前記第２のビットブロックが前記第１のコーディングブロックビット数よりも少数のビットを含むように、細分することと、
   前記第１のコード体系とは異なる、前記第２のビットブロック用の第２のコード体系を選択することと、
   前記第１のコード体系を用いて前記複数の第１のビットブロックを符号化するとともに前記第２のコード体系を用いて前記第２のビットブロックを符号化することとを含むことを特徴とする
   ビット列の符号化方式。
2. 前記最大許容ビットエラー率に基づいて、前記最大許容ビットエラー率に適合する複数のコード体系が選択され、前記第１のコード体系は、前記複数のコード体系の中で、少なくとも最大の符号化率か最大の符号化利得かを持ったコード体系として選択されることを特徴とする
   請求項６記載の符号化方式。
3. 第１のコーディングブロックビット数および第１のコード体系を選択するよう構成された第１の選択回路と、
   前記ビット列を、複数の第１のビットブロックと、一つの第２のビットブロックとに、前記複数の第１のビットブロックの各々が前記第１のコーディングブロックビット数のビットを含むとともに、前記第２のビットブロックが前記第１のコーディングブロックビット数よりも少数のビットを含むように細分するよう構成された細分回路と、
   前記第１のコード体系とは異なる、前記第２のビットブロック用の第２のコード体系を選択するよう構成された第２の選択回路と、
   前記第１のコード体系を用いて前記複数の第１のビットブロックを符号化するとともに前記第２のコード体系を用いて前記第２のビットブロックを符号化するよう構成された処理回路とを備えることを特徴とする
   ビット列を符号化する符号化回路。
4. コンピュータによって実行されたときに、このコンピュータに、ビット列を符号化する方法を行わせるコンピュータプログラムであって、この符号化方法は、
   第１のコーディングブロックビット数および第１のコード体系を選択することと、
   前記ビット列を、複数の第１のビットブロックと、一つの第２のビットブロックとに、前記複数の第１のビットブロックの各々が前記第１のコーディングブロックビット数のビットを含むとともに、前記第２のビットブロックが前記第１のコーディングブロックビット数よりも少数のビットを含むように、細分することと、
   前記第１のコード体系とは異なる、前記第２のビットブロック用の第２のコード体系を選択することと、
   前記第１のコード体系を用いて前記複数の第１のビットブロックを符号化するとともに前記第２のコード体系を用いて前記第２のビットブロックを符号化することとを含むことを特徴とする
   コンピュータプログラム。