JP2022533326A - データ伝送方法および装置 - Google Patents

データ伝送方法および装置 Download PDF

Info

Publication number
JP2022533326A
JP2022533326A JP2021565966A JP2021565966A JP2022533326A JP 2022533326 A JP2022533326 A JP 2022533326A JP 2021565966 A JP2021565966 A JP 2021565966A JP 2021565966 A JP2021565966 A JP 2021565966A JP 2022533326 A JP2022533326 A JP 2022533326A
Authority
JP
Japan
Prior art keywords
data stream
data
code
chip
fec
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021565966A
Other languages
English (en)
Inventor
ヘ、シャン
Original Assignee
ホアウェイ・テクノロジーズ・カンパニー・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ホアウェイ・テクノロジーズ・カンパニー・リミテッド filed Critical ホアウェイ・テクノロジーズ・カンパニー・リミテッド
Publication of JP2022533326A publication Critical patent/JP2022533326A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0064Concatenated codes
    • H04L1/0065Serial concatenated codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0064Concatenated codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515Reed-Solomon codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0061Error detection codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes

Abstract

本出願の実施形態は、データ伝送方法を開示する。方法は、第1のチップが、第2のチップによって送信される第1のデータストリームを受信する段階であり、第1のデータストリームは、第1の前方誤り訂正(FEC)符号タイプを用いることによって符号化することにより取得されるデータストリームである、段階と、第1のチップが、少なくとも一度は第1のデータストリームを符号化して第2のデータストリームを取得する段階であって、第2のデータストリームは、少なくとも第1のFEC符号タイプおよび第2のFEC符号タイプを用いることによって符号化することにより取得される、連結されたFEC符号ストリームである、段階とを備える。FEC符号タイプ変換処理は簡略化され、FEC符号タイプ変換中に必要とされる遅延およびデバイス消費電力の両方が低減され、且つ、データ伝送効率が改善されることが認識され得る。追加的に、本出願の実施形態は更に、データ伝送装置を開示する。

Description

本出願は、通信技術の分野に関連し、特に、データ伝送方法および装置に関連する。
前方誤り訂正(英語:forward error correction、略してFEC)符号は、伝送されているデータに対して誤り訂正保護を提供することができ、その結果、一のチャネル上でデータを伝送するレートおよび距離を増大することができる。FEC符号が用いられるデータ伝送プロセスにおいて、送信デバイスは、特定のFEC符号タイプを用いることによってオリジナルデータを符号化し得、次に、符号化されたデータを受信デバイスに送信し得る。受信デバイスは、同じFEC符号タイプを用いることによって、受信されたデータを復号し、オリジナルデータを取得し得る。
いくつかのシナリオでは、FEC符号タイプは、データ伝送プロセスにおいて変換されることを必要とし得る。例えば、高レートおよび/または長距離のデータ伝送に適応するべく、オリジナルデータ伝送インタフェースによって用いられるオリジナルFEC符号タイプがデータ伝送要件を満たすことができない場合に、FEC符号タイプは変換されることを必要とし、その結果、オリジナルFEC符号タイプは、より高いゲインのFEC符号タイプと置き換えられる。しかしながら、FEC符号タイプ変換処理は通常、データ伝送プロセスにおける遅延、および、データ伝送デバイスの電力消費を増大させる。これは、データ伝送効率に影響を及ぼす。
これを考慮して、本出願の実施形態は、データ伝送中のFEC符号タイプ変換処理を簡略化し、FEC符号タイプ変換中に必要とされる遅延およびデバイス消費電力を低減し、且つ、データ伝送効率を改善するべく、データ伝送方法および装置を提供する。
第1の態様によれば、本出願の一実施形態は、データ伝送方法を提供する。方法は、第1のチップが、第2のチップによって送信される第1のデータストリームを受信する段階であり、第1のデータストリームは、第1の前方誤り訂正(FEC)符号タイプを用いることによって符号化することにより取得されるデータストリームである、段階と、第1のチップが、第2のデータストリームを取得するべく、少なくとも一度は第1のデータストリームを符号化する段階であって、第2のデータストリームは、少なくとも第1のFEC符号タイプおよび第2のFEC符号タイプを用いることによって符号化することにより取得される連結されたFEC符号ストリームである、段階と、第1のチップが第2のデータストリームを第3のチップに送信する段階とを備える。第1のFEC符号タイプを用いることによって符号化することにより取得され、且つ、第2のチップによって第1のチップへと送信される第1のデータストリームに対して、第1のチップは、最初に第1のFEC符号タイプを用いることによって第1のデータストリームを復号して次にオリジナルデータをより高いゲインのFEC符号タイプへと符号化することを必要としないことが認識され得る。その代わりに、第1のチップは、より高いゲインを取得するべく、少なくとも一度は、少なくとも第2のFEC符号タイプを用いることによって第1のデータストリームを符号化し、少なくとも第1のFEC符号タイプおよび第2のFEC符号タイプを連結することによって形成された第2のデータストリームを取得してもよい。従って、FEC符号タイプ変換処理は簡略化され、FEC符号タイプ変換中に必要とされる遅延およびデバイス消費電力の両方が低減され、且つ、データ伝送効率が改善される。
第1の態様の任意の実装に関連して、第1の態様の第1の考え得る実装において、第1のFEC符号タイプは具体的には、RS符号、BCH符号、階段符号、LDPC符号、ターボ符号またはTPCである。第1のチップは、連結されたFEC符号を取得するべく、複数の異なる第1のFEC符号タイプに基づいて符号化することをサポートしてもよいことが認識され得る。
第1の態様の任意の実装に関連して、第1の態様の第2の考え得る実装において、第2のFEC符号タイプは具体的には、BCH符号、RS符号、階段符号、LDPC符号、ターボ符号またはTPCである。第1のチップは、連結されたFEC符号を取得するべく、第1のFEC符号タイプおよび複数の異なる第2のFEC符号タイプに基づいて符号化することをサポートしてもよいことが認識され得る。
第1の態様の任意の実装に関連して、第1の態様の第3の考え得る実装において、第1のチップが、第2のデータストリームを形成するべく、少なくとも一度は第1のデータストリームを符号化する段階は、第1のチップがn個の第3のデータストリームを形成するべく第1のデータストリームを分配する段階であって、第1のデータストリームにおける同じ符号語ブロックのデータは異なる第3のデータストリームに分配される、段階と、第1のチップが、第2のデータストリームを形成するべく、少なくとも一度は複数の第3のデータストリームの各々を符号化する段階とを有する。第1のデータストリームにおける同じ符号語ブロックのデータは、第2のデータストリームにおける複数の異なる符号語ブロックへと符号化されてもよく、その結果、連結されたFEC符号は、より強い誤り訂正能力を有することが認識され得る。
第1の態様の第3の実装に関連して、第1の態様の第4の考え得る実装において、第1のデータストリームから識別されるk個の符号語ブロックは、n個の第3のデータストリームへと分配され、複数の第3のデータストリームの各々におけるk個の符号語ブロックに属するデータは、第2のデータストリームにおける1個の符号語ブロックへと符号化され、第1のデータストリームにおけるk個の符号語ブロックに含まれる合計データ量は、第2のデータストリームにおけるn個の符号語ブロックに含まれるペイロードデータ量に等しい。n個の第2の符号語ブロックにおけるペイロードはk個の符号語ブロックにおける全てのデータであるので、n個の第2の符号語ブロックは、第2のFEC符号タイプおよび第1のFEC符号タイプに基づいてオリジナルデータへと直接復号されてもよいことが認識され得る。これは、第1のFEC符号タイプおよび第2のFEC符号タイプに基づいて同じチップ上で復号動作を実行するのに役立つ。
第1の態様の第3の実装に関連して、第1の態様の第5の考え得る実装において、第1のデータストリームにおけるデータは、FECシンボルブロックによって分配され、第1のデータストリームにおける同じFECシンボルブロックのデータは、第2のデータストリームにおける同じ符号語ブロックへと符号化される。第1のチップは、シンボルブロック粒度で第1のデータストリームに対して分配処理を実行してもよいことが認識され得る。
第1の態様の第3の実装に関連して、第1の態様の第6の考え得る実装において、第1のデータストリームにおけるデータは、ビットストリームによって分配され、第3のデータストリームにおけるデータは、ビットストリームによって符号化される。第1のチップは、ビット粒度で第1のデータストリームに対して分配処理を実行してもよいことが認識され得る。
第1の態様の任意の実装に関連して、第1の態様の第7の考え得る実装において、第1のチップおよび第2のチップは、第1のデータ伝送デバイス内に位置付けられ、第3のチップは、第2のデータ伝送デバイス内に位置付けられ、第1のチップは電気チップであり、第2のチップはイーサネット(登録商標)インタフェースを用いる構成要素であり、第3のチップは電気チップである。第1のデータ伝送デバイスは、第1のFEC符号タイプに基づく第1のデータストリームであって、且つ、イーサネット(登録商標)インタフェースを用いる構成要素によって出力される第1のデータストリームを、少なくとも第1のFEC符号タイプおよび第2のFEC符号タイプを連結することによって形成される第2のデータストリームへと、電気チップを用いることによって符号化し、次に、第2のデータストリームを第2のデータ伝送デバイスへと送信してもよいことが認識され得る。このように、連結されたFEC符号を用いることによって、第1のデータ伝送デバイスおよび第2のデータ伝送デバイスの間でデータが伝送される。
第1の態様の任意の考え得る実装に関連して、第1の態様の第8の考え得る実装において、干渉を伴う物理的なリンクを通じて、第2のチップおよび第1のチップの間で第1のデータストリームが伝送される。干渉を伴う物理的なリンクを通じて第1のデータストリームが伝送される場合に内部で誤りが発生する第1のデータストリームに対して、第1のチップは、連結された第2のデータストリームを形成するべく、少なくとも一度は、第1のデータストリームに対して復号および誤り訂正を実行せずに第1のデータストリームを直接符号化してもよいことが認識され得る。
第2の態様によれば、本出願の一実施形態は、データ伝送方法を提供する。方法は、第1のチップが、第2のチップによって送信される第2のデータストリームを受信する段階であって、第2のデータストリームは、少なくとも第1のFEC符号タイプおよび第2のFEC符号タイプを用いることによって符号化することにより取得される連結されたFEC符号ストリームである、段階と、第1のチップが、第1のデータストリームを形成するべく、少なくとも一度は第2のデータストリームを復号する段階であって、第1のデータストリームは、第1のFEC符号タイプを用いることによって符号化することにより取得されるデータストリームである、段階と、第1のチップが、第1のデータストリームを第3のチップへと送信する段階とを備える。少なくとも第1のFEC符号タイプおよび第2のFEC符号タイプを連結することによって形成される第2のデータストリームであって、第2のチップによって第1のチップへと送信される第2のデータストリームに対して、第1のチップは、第1のFEC符号タイプを用いることによって符号化することにより取得される第1のデータストリームを形成するべく、第1のFEC符号タイプ以外のFEC符号タイプを用いることによって第2のデータストリームを復号し、第1のデータストリームを第3のチップへと送信してもよいことが認識され得る。このように、第1のチップは、第2のデータストリームをオリジナルデータへと復号し、次にオリジナルデータを、第1のFEC符号タイプに基づくデータストリームへと符号化し、データストリームを第3のチップへと送信することを必要としない。従って、FEC符号タイプ変換処理は簡略化され、FEC符号タイプ変換中に必要とされる遅延およびデバイス消費電力の両方が低減され、且つ、データ伝送効率が改善される。
第2の態様の任意の考え得る実装に関連して、第2の態様の第1の考え得る実装において、第1のFEC符号タイプは具体的には、RS符号、BCH符号、階段符号、LDPC符号、ターボ符号またはTPCである。
第2の態様の任意の考え得る実装に関連して、第2の態様の第2の考え得る実装において、第2のFEC符号タイプは具体的には、BCH符号、RS符号、階段符号、LDPC符号、ターボ符号またはTPCである。第1のチップは、複数の異なる第2のFEC符号タイプに基づいて復号することをサポートしてもよいことが認識され得る。
第2の態様の任意の考え得る実装に関連して、第2の態様の第3の考え得る実装において、第1のデータストリームは、第3のチップによって第1のFEC符号タイプに基づいて復号されるべく用いられる。第1のチップは、複数の異なる第1のFEC符号タイプを出力するべく、連結されたFEC符号の復号をサポートしてもよいことが認識され得る。
第2の態様の任意の考え得る実装に関連して、第2の態様の第4の考え得る実装において、第2のチップは、第1のデータ伝送デバイス内に位置付けられ、第1のチップおよび第3のチップは、第2のデータ伝送デバイス内に位置付けられ、第1のチップは電気チップであり、第2のチップはチップであり、第3のチップはイーサネット(登録商標)インタフェースを用いる構成要素である。少なくとも第1のFEC符号タイプおよび第2のFEC符号タイプを連結することによって形成される第2のデータストリームであって、第1のデータ伝送デバイスによって第2のデータ伝送デバイスへと送信される第2のデータストリームに対して、第1のデータ伝送デバイスは、第2のFEC符号タイプに基づいて、電気チップを用いることにより、第2のデータストリームを第1のFEC符号タイプに基づく第1のデータストリームへと復号し、次に、第1のFEC符号タイプに基づく第1のデータストリームを、イーサネット(登録商標)インタフェースを用いる構成要素へと送信してもよいことが認識され得る。このように、連結されたFEC符号を用いることによって、第1のデータ伝送デバイスおよび第2のデータ伝送デバイスの間でデータが伝送される。
第2の態様の任意の考え得る実装に関連して、第2の態様の第5の考え得る実装において、物理媒体を用いることによって、第1のチップおよび第3のチップの間で第1のデータストリームが伝送される。第1のチップは、第2のデータストリームをオリジナルデータへと復号しないことが認識され得る。その代わりに、第1のチップは、第1のFEC符号タイプを用いることによって符号化することにより取得される第1のデータストリームへと、第1のFEC符号タイプ以外のFEC符号タイプを用いることによって第2のデータストリームを復号してもよい。このように、第1のデータストリームは、干渉を伴う物理媒体を用いることによって第3のチップへと伝送され、第3のチップは、第1のデータストリームを復号してオリジナルデータを取得する。物理媒体は例えば、光ファイバ、光導波路、回路、空気、等であってもよい。
第3の態様によれば、本出願の一実施形態は、第1のチップに適用されるデータ伝送装置を提供する。装置は、受信器、符号化器および伝送器を含む。受信器は、第2のチップによって送信される第1のデータストリームを受信するように構成され、第1のデータストリームは、第1の前方誤り訂正(FEC)符号タイプを用いることによって符号化することにより取得されるデータストリームである。符号化器は、第2のデータストリームを取得するべく、少なくとも一度は第1のデータストリームを符号化するように構成され、第2のデータストリームは、少なくとも第1のFEC符号タイプおよび第2のFEC符号タイプを用いることによって符号化することにより取得される連結されたFEC符号ストリームである。伝送器は、第2のデータストリームを第3のチップに送信するように構成される。
第3の態様の任意の実装に関連して、第3の態様の第1の考え得る実装において、第1のFEC符号タイプは具体的には、RS符号、BCH符号、階段符号、LDPC符号、ターボ符号またはTPCである。
第3の態様の任意の実装に関連して、第3の態様の第2の考え得る実装において、第2のFEC符号タイプは具体的には、BCH符号、RS符号、階段符号、LDPC符号、ターボ符号またはTPCである。
第3の態様の任意の実装に関連して、第3の態様の第3の考え得る実装において、符号化器は具体的には、n個の第3のデータストリームを形成するべく、第1のデータストリームを分配するように構成され、ここで、第1のデータストリームにおける同じ符号語ブロックのデータは異なる第3のデータストリームへと分配され、そして、第2のデータストリームを形成するべく、少なくとも一度は複数の第3のデータストリームの各々を符号化するように構成される。
第3の態様の第3の実装に関連して、第3の態様の第4の考え得る実装において、第1のデータストリームから識別されるk個の符号語ブロックは、n個の第3のデータストリームへと分配され、複数の第3のデータストリームの各々におけるk個の符号語ブロックに属するデータは、第2のデータストリームにおける1個の符号語ブロックへと符号化され、第1のデータストリームにおけるk個の符号語ブロックに含まれる合計データ量は、第2のデータストリームにおけるn個の符号語ブロックに含まれるペイロードデータ量に等しい。
第3の態様の第3の実装に関連して、第3の態様の第5の考え得る実装において、第1のデータストリームにおけるデータは、FECシンボルブロックによって分配され、第1のデータストリームにおける同じFECシンボルブロックのデータは、第2のデータストリームにおける同じ符号語ブロックへと符号化される。
第3の態様の第3の実装に関連して、第3の態様の第6の考え得る実装において、第1のデータストリームにおけるデータは、ビットストリームによって分配され、第3のデータストリームにおけるデータは、ビットストリームによって符号化される。
第3の態様の任意の実装に関連して、第3の態様の第7の考え得る実装において、第1のチップおよび第2のチップは、第1のデータ伝送デバイス内に位置付けられ、第3のチップは、第2のデータ伝送デバイス内に位置付けられ、第1のチップは電気チップであり、第2のチップはイーサネット(登録商標)インタフェースを用いる構成要素であり、第3のチップは電気チップである。
第3の態様の任意の考え得る実装に関連して、第3の態様の第8の考え得る実装において、物理媒体を用いることによって、第2のチップおよび第1のチップの間で第1のデータストリームが伝送される。干渉を伴う物理媒体を用いることによって第1のデータストリームが伝送される場合に内部で誤りが発生する第1のデータストリームに対して、第1のチップは、連結された第2のデータストリームを形成するべく、少なくとも一度は、第1のデータストリームに対して復号および誤り訂正を実行せずに第1のデータストリームを直接符号化してもよいことが認識され得る。
第3の態様において提供されるデータ伝送装置は、第1の態様において提供されるデータ伝送方法に対応することが理解され得る。従って、第2の態様において提供されるデータ伝送装置の様々な考え得る実装の技術的効果については、第1の態様において提供されるデータ伝送方法の説明を参照されたい。
第4の態様によれば、本出願の一実施形態は、第1のチップに適用されるデータ伝送装置を提供する。装置は、受信器、復号器および伝送器を備える。受信器は、第2のチップによって送信される第2のデータストリームを受信するように構成され、第2のデータストリームは、少なくとも第1のFEC符号タイプおよび第2のFEC符号タイプを用いることによって符号化することにより取得される連結されたFEC符号ストリームである。復号器は、第1のデータストリームを形成するべく、少なくとも一度は第2のデータストリームを復号するように構成され、第1のデータストリームは、第1のFEC符号タイプを用いることによって符号化することにより取得されるデータストリームである。伝送器は、第1のデータストリームを第3のチップに送信するように構成される。
第4の態様の任意の考え得る実装に関連して、第4の態様の第1の考え得る実装において、第1のFEC符号タイプは具体的には、RS符号、BCH符号、階段符号、LDPC符号、ターボ符号またはTPCである。
第4の態様の任意の考え得る実装に関連して、第4の態様の第2の考え得る実装において、第2のFEC符号タイプは具体的には、BCH符号、RS符号、階段符号、LDPC符号、ターボ符号またはTPCである。
第4の態様の任意の考え得る実装に関連して、第4の態様の第3の考え得る実装において、第1のデータストリームは、第3のチップによって第1のFEC符号タイプに基づいて復号されるべく用いられる。
第4の態様の任意の考え得る実装に関連して、第4の態様の第4の考え得る実装において、第2のチップは、第1のデータ伝送デバイス内に位置付けられ、第1のチップおよび第3のチップは、第2のデータ伝送デバイス内に位置付けられ、第1のチップは電気チップであり、第2のチップはチップであり、第3のチップはイーサネット(登録商標)インタフェースを用いる構成要素である。
第4の態様の任意の考え得る実装に関連して、第4の態様の第5の考え得る実装において、物理媒体を用いることによって、第1のチップおよび第3のチップの間で第1のデータストリームが伝送される。第1のチップは、第2のデータストリームをオリジナルデータへと復号しないことが認識され得る。その代わりに、第1のチップは、第1のFEC符号タイプを用いることによって符号化することにより取得される第1のデータストリームへと、第1のFEC符号タイプ以外のFEC符号タイプを用いることによって第2のデータストリームを復号してもよい。このように、第1のデータストリームは、干渉を伴う物理媒体を用いることによって第3のチップへと伝送され、第3のチップは、第1のデータストリームを復号してオリジナルデータを取得する。
第4の態様において提供されるデータ伝送装置は、第2の態様において提供されるデータ伝送方法に対応することが理解され得る。従って、第4の態様において提供されるデータ伝送装置の様々な考え得る実装の技術的効果については、第2の態様において提供されるデータ伝送方法の説明を参照されたい。
第5の態様によれば、本出願の一実施形態は更に、通信方法を提供する。通信方法は、第1の態様の任意の実装によるデータ伝送方法、および、第2の態様の任意の実装によるデータ伝送方法を備える。
第6の態様によれば、本出願の一実施形態は更に、通信システムを提供する。通信システムは、第3の態様の任意の実装によるデータ伝送装置、および、第4の態様の任意の実装によるデータ伝送装置を備える。
第7の態様によれば、本出願の一実施形態は更に、ネットワークデバイスを提供する。ネットワークデバイスは、第3の態様の任意の実装によるデータ伝送装置を備える。
第8の態様によれば、本出願の一実施形態は更に、ネットワークデバイスを提供する。ネットワークデバイスは、第4の態様の任意の実装によるデータ伝送装置を備える。
第9の態様によれば、本出願の一実施形態は更に、コンピュータプログラム製品を提供する。コンピュータプログラム製品がコンピュータ上で動作された場合、コンピュータは、第1の態様の任意の実装によるデータ伝送方法、または、第2の態様の任意の実装によるデータ伝送方法を実行することができる。
第10の態様によれば、本出願の一実施形態は更に、コンピュータ可読記憶媒体を提供する。コンピュータ可読記憶媒体は、命令を格納する。命令がコンピュータ上またはプロセッサ上で動作された場合、コンピュータまたはプロセッサは、第1の態様の任意の考え得る実装によるデータ伝送方法、または、第2の態様の任意の考え得る実装によるデータ伝送方法を実行することができる。
本出願の実施形態における技術的解決手段をよりはっきりと説明するべく、以下では実施形態を説明するための添付図面を簡単に説明する。以下の説明における添付図面は、単に本出願のいくつかの実施形態を示しているに過ぎず、当業者であれば、これらの添付図面から他の図面が導き出せるであろう。
本出願の一実施形態による、適用シナリオの一例の概略図である。
本出願の一実施形態による、データ伝送方法の概略フローチャートである。
本出願の一実施形態による、データ分配モードの一例の概略図である。
本出願の一実施形態による、データ分配モードの一例の概略図である。
本出願の一実施形態による、データ分配モードの一例の概略図である。
本出願の一実施形態による、データ分配モードの一例の概略図である。
本出願の一実施形態による、例示的なシナリオにおけるネットワーク構造の概略図である。
本出願の一実施形態による、データ伝送方法の概略フローチャートである。
本出願の一実施形態による、データ伝送方法の概略フローチャートである。
本出願の一実施形態による、符号化方法の概略フローチャートである。
本出願の一実施形態による、データ伝送方法の概略フローチャートである。
本出願の一実施形態による、データ伝送方法の概略フローチャートである。
本出願の一実施形態による、データ伝送方法の構造の概略図である。
本出願の一実施形態による、データ伝送方法の構造の概略図である。
FEC符号が用いられるデータ伝送プロセスにおいて、送信デバイスは、特定のFEC符号タイプを用いることによってオリジナルデータを符号化し得、次に、符号化することにより取得されるFEC符号を受信デバイスに送信し得る。受信デバイスは、同じFEC符号タイプを用いることによって、受信されたFEC符号を復号し、オリジナルデータを取得し得る。このように、たとえ伝送チャネル上でFEC符号のいくつかの箇所に誤りが発生したとしても、受信デバイスは、復号中にFEC符号内のパリティビットに基づいて逆計算を実行することによって、誤りが発生する前から存在しているオリジナルデータを取得してもよい。これは、誤り訂正機能を実装する。
いくつかのシナリオでは、FEC符号タイプは、データ伝送プロセスにおいて変換されることを必要とし得る。例えば、改善されたFEC符号タイプとして、連結されたFEC符号は、1または複数のベーシックFEC符号タイプに対して符号タイプ構築を実行することによって取得されるマルチレベルFEC符号である。これは、伝送されるデータに対してより強力な誤り訂正保護を提供することができる。従って、データが高レートで又は長距離に亘って伝送される場合に導入されるノイズを抑えるべく、連結されたFEC符号は、複数のデバイス間でデータを伝送するのに用いられてもよい。しかしながら、デバイスのオリジナルデータ伝送インタフェースによって用いられるオリジナルFEC符号タイプは、規格で指定される符号タイプである。例えば、多くのデバイスのオリジナルイーサネット(登録商標)インタフェースは、リードソロモン(英語:Reed-Solomon、略してRS)符号のみをサポートしている。デバイスが、規格で指定されるものよりも高レート又は長距離のデータ伝送シナリオに適用される場合、規格で指定されるFEC符号タイプは要件を満たすことができない。従って、デバイスは、伝送される予定のデータを、オリジナルFEC符号タイプからより高いゲインのFEC符号へと変換することを必要とする。概して、FEC符号タイプが変換される場合、オリジナルFEC符号タイプを用いることによって符号化されるデータは、オリジナルデータへと復号されることを必要とし、次に、オリジナルデータは、新しいFEC符号タイプを用いることによって符号化される。しかしながら、そのような変換処理は、データ伝送デバイスに追加の電力消費をもたらすだけでなく、データ伝送プロセスにおける遅延も増大させる。
前述の問題を解決するべく、本出願の実施形態において、連結されたFEC符号は、高レートでのおよび/または長距離のデータ伝送のために高いゲインを提供できるFEC符号タイプであり、連結されたFEC符号は、複数のレベルのFEC符号タイプを連結することによって取得される。従って、2つのチップ間のデータ伝送において、チップが、第1のFEC符号タイプを用いることによって符号化することにより取得される第1のデータストリームを受信する場合、チップは、最初の第1のFEC符号タイプを用いることによって第1のデータストリームを復号し、次にオリジナルデータを連結されたFEC符号へと符号化することを必要としない。その代わりに、チップは、より高いゲインを取得するべく、少なくとも一度は、少なくとも第2のFEC符号タイプを用いることによって第1のデータストリームを符号化し、少なくとも第1のFEC符号タイプおよび第2のFEC符号タイプを連結することによって形成された第2のデータストリームを取得してもよい。従って、FEC符号タイプ変換処理は簡略化され、FEC符号タイプ変換中に必要とされる遅延およびデバイス消費電力の両方が低減され、且つ、データ伝送効率が改善される。
例えば、本出願の実施形態は、図1に示されるシナリオに適用されてもよい。チップ103およびチップ105は、データ伝送デバイス101内に配置され、チップ107およびチップ109は、データ伝送デバイス102内に配置される。チップ103およびチップ109の両方が第1のFEC符号タイプをサポートしているが、データ伝送デバイス101およびデータ伝送デバイス102の間のチャネル106は、データ伝送用に連結されたFEC符号を用することを必要とする、と仮定する。この場合、チップ103は、第1のデータストリームを形成するべく、第1のFEC符号タイプを用いることによってオリジナルデータを符号化し、チャネル104を介して第1のデータストリームをチップ105へと送信してもよい。第1のデータストリームを受信した後、チップ105は、少なくとも第1のFEC符号タイプおよび第2のFEC符号タイプを連結することによって形成される第2のデータストリームを取得するべく、少なくとも一度は、少なくとも第2のFEC符号タイプを用いることによって第1のデータストリームを符号化し、チャネル106を介して第2のデータストリームをチップ107へと送信してもよい。第2のデータストリームを受信した後、チップ107は、第1のFEC符号タイプを用いることによって符号化することにより取得される第1のデータストリームを取得するべく、少なくとも一度は、第2のFEC符号タイプを用いることによって第2のデータストリームを復号し、チャネル108を介して第1のデータストリームをチップ109へと送信してもよい。第1のデータストリームを受信した後、チップ109は、オリジナルデータを取得するべく、第1のFEC符号タイプを用いることによって第1のデータストリームを復号してもよい。第1のFEC符号タイプは、イーサネット(登録商標)インタフェースによってサポートされているRS符号のようなFEC符号タイプであってもよく、第2のFEC符号タイプは、ボーズ-チョドーリ-オッケンジェム(英語:Bose-Chaudhuri-Hocquenghem、略してBCH)符号のような符号タイプであってもよい。チャネル104、チャネル106およびチャネル108は全て、干渉を伴う物理的なリンクであってもよく、チャネル104上、チャネル106上およびチャネル108上の各々でデータストリームが伝送される場合に誤りが発生することが留意されるべきである。言い換えれば、チップ103によってチップ105へと送信される第1のデータストリームがチャネル104上で伝送される場合に誤りが発生し、チップ105によってチップ107へと送信される第2のデータストリームがチャネル106上で伝送される場合に誤りが発生し、チップ107によってチップ109へと送信される第1のデータストリームがチャネル108上で伝送される場合に誤りが発生する。
本出願において、「物理媒体」および「物理的なリンク」はしばしば、入れ替え可能である。当業者であれば、「物理媒体」および「物理的なリンク」は同じ意味を示すことを理解するであろう。
前述のシナリオは、単に本出願の実施形態において提供されるシナリオの例に過ぎず、本出願の実施形態はこのシナリオに限定されないことが理解されるであろう。
添付図面に関連して、以下では、複数の実施形態を用いて、本出願の当該複数の実施形態におけるデータ伝送方法および装置の特定の実装を詳細に説明する。
図2は、本出願の一実施形態による、データ伝送方法200の概略フローチャートである。例えば、方法は、以下の段階を備えてもよい。
201:チップ1は、チップ2によって送信される第1のデータストリームを受信し、第1のデータストリームは、第1の前方誤り訂正(FEC)符号タイプを用いることによって符号化することにより取得されるデータストリームである。
特定の実装において、チップ2は、第1のデータストリームを形成するべく、第1のFEC符号タイプを用いることによってオリジナルデータを符号化し、第1のデータストリームをチップ1へと送信してもよい。従って、チップ1によって受信される第1のデータストリームは、第1のFEC符号タイプを用いることによって符号化することにより取得されるデータストリームである。言い換えれば、第1のデータストリームは、第1のFEC符号タイプの符号語(英語:codeword)ブロックを含む符号ストリームである。
第1のFEC符号タイプは、RS符号、BCH符号、階段(英語:Staircase)符号、低密度パリティ検査(英語:low density parity check、略してLDPC)符号、ターボ(英語:Turbo)符号、またはターボ製品符号(英語:Turbo product code、略してTPC)のような符号タイプであってもよい。例えば、例示的なシナリオにおいて、チップ2はイーサネット(登録商標)インタフェースを介してチップ1と通信すると仮定すると、第1のFEC符号タイプはRS符号であってもよい。
第1のFEC符号タイプの符号語ブロックは、オリジナルデータ用に提供される追加パリティ符号(英語:parity code)を含み、パリティ符号は、データ伝送プロセスにおいて発生する誤りを訂正するのに用いられることが理解されるであろう。例えば、第1のFEC符号タイプは、システマティックなFEC(英語:systematic FEC)符号であってもよく、すなわち、第1のFEC符号タイプの符号語ブロックは、オリジナルデータと、オリジナルデータ用に提供されるパリティ符号とを含んでもよい。
第1のFEC符号タイプの符号語ブロックは、有限体に基づいて処理されてもよい。符号語ブロックは、複数のFECシンボル(英語:symbol)ブロックへと分割されてもよく、符号語ブロックに対する処理は、FECシンボルブロック粒度で実行されてもよい。例えば、RS符号において、5440ビットの符号語ブロックは、5140ビットオリジナルデータおよび300ビットパリティ符号を含む。ガロア体(英語:Galois Field、略してGF)(210)が処理のために用いられ、且つ、10ビットのデータ毎に1個のFECシンボルブロックを構成するならば、1個の符号語ブロックは、544FECシンボルブロックを有し、具体的には、514FECシンボルブロックを含むオリジナルデータと、30FECシンボルブロックを含むパリティ符号とを有する。別の例では、別のRS符号において、5280ビットの符号語ブロックは、5140ビットオリジナルデータおよび140ビットパリティ符号を含む。GF(210)が処理のために用いられ、且つ、10ビットのデータ毎に1個のFECシンボルブロックを構成するならば、1個の符号語ブロックは、528FECシンボルブロックを有し、具体的には、514FECシンボルブロックを含むオリジナルデータと、14FECシンボルブロックを含むパリティ符号とを有する。連続誤り(英語:consecutive errors)について、バースト誤り(英語:burst errors)とも称されるが、連続誤りは、少量のFECシンボルブロックのみの誤りと均等であることが理解されるであろう。従って、FEC符号語ブロックをFECシンボルブロック粒度で処理することによって、より強いFEC誤り訂正能力が提供される。
チップ1およびチップ2は2つの異なるチップであり、干渉を伴う物理的なリンクを介してチップ1およびチップ2の間でデータが伝送されてもよいことが理解されるであろう。従って、チップ2によってチップ1へと送信される第1のデータストリームが物理的なリンク上で伝送される場合に、当該干渉に起因して、第1のデータストリーム内に誤りが発生する。チップ1によって受信される第1のデータストリームは、内部で誤りが発生したデータストリームであることが認識され得る。
202:チップ1は、第2のデータストリームを取得するべく、少なくとも一度は第1のデータストリームを符号化し、第2のデータストリームは、少なくとも第1のFEC符号タイプおよび第2のFEC符号タイプを用いることによって符号化することにより取得される連結されたFEC符号ストリームである。
特定の実装において、第1のFEC符号タイプを用いることによって符号化することにより取得される第1のデータストリームに対して、チップ1は、最初に第1のFEC符号タイプを用いることによって第1のデータストリームをオリジナルデータへと復号することを必要としない。その代わりに、チップ1は、少なくとも第1のFEC符号タイプおよび第2のFEC符号タイプを連結することによって第2のデータストリームを形成するべく、少なくとも一度は、少なくとも第2のFEC符号タイプを用いることによって第1のデータストリームを符号化してもよい。言い換えれば、第2のデータストリームは、第1のFEC符号タイプおよび第2のFEC符号タイプを連結することによって取得される、連結されたFEC符号ストリームであってもよく、すなわち、第2のデータストリームは、2レベルの連結されたFEC符号ストリームであり、または、第2のデータストリームは、第1のFEC符号タイプおよび第2のFEC符号タイプの連結に基づいて、1または複数のレベルの連結されたFEC符号ストリームを連結することによって取得されるデータストリームであってもよく、すなわち、第2のデータストリームは、3レベルの連結されたFEC符号ストリーム、または、3より多いレベルの連結されたFEC符号ストリームである。干渉を伴う物理的なリンクを介してチップ2が第1のデータストリームをチップ1に送信するならば、チップ1によって受信される第1のデータストリームは、内部で誤りが発生したデータストリームであることが理解されるであろう。従って、チップ1は、内部で誤りが発生した第1のデータストリームを復号しない。その代わりに、チップ1は、複数のレベルのFEC符号を連結することによって第2のデータストリームを形成するべく、内部で誤りが発生した第1のデータストリームを少なくとも一度は直接符号化する。
第2のFEC符号タイプは、BCH符号、RS符号、階段符号、LDPC符号、ターボ符号またはTPCのような符号タイプであってもよい。第2のFEC符号タイプは、第1のFEC符号タイプと同じであってもよく、または、第2のFEC符号タイプは、第1のFEC符号タイプとは異なってもよいことが理解されるであろう。例えば、第1のFEC符号タイプおよび第2のFEC符号タイプの両方がRS符号であってもよく、または、第1のFEC符号タイプはRS符号であって且つ第2のFEC符号タイプはBCH符号であってもよい。
第2のデータストリームは、最後のレベルの符号用に用いられるFEC符号タイプの符号語ブロックを含む符号ストリームであることが留意されるべきである。例えば、第2のデータストリームが、第1のFEC符号タイプおよび第2のFEC符号タイプを連結することによって形成されるデータストリームであるならば、第1のFEC符号タイプは、最初のレベルの符号用に用いられ、第2のFEC符号タイプは、第2のレベルの符号用に用いられ、第2のデータストリームは、第2のFEC符号タイプの符号語ブロックを含む符号ストリームである。第2のデータストリームは、第1のデータストリームに基づき、第2のFEC符号タイプを用いることによって符号化することにより取得されるので、第2のFEC符号タイプの符号語ブロックは、第1のデータストリーム用に提供される追加パリティ符号を含む。第2のFEC符号タイプがシステマティック符号であるならば、第2のFEC符号タイプの符号語ブロックは、第1のデータストリーム内のデータと、当該データ用に提供されるパリティ符号とを含む。
いくつかの実装において、誤り訂正能力をより強くするべく、第1のデータストリームにおける同じ符号語ブロックのデータは、第2のデータストリームにおける複数の異なる符号語ブロックへと符号化されてもよい。このように、たとえ第2のデータストリームにおける符号語ブロックのごく一部が正確に復号され得なくとも、第1のデータストリームにおける符号語ブロックの正しい復号には影響を及ぼさない。特定の実装において、チップ1は、n個の第3のデータストリームを形成するべく、一の分配方法で、第1のデータストリームをn個の異なるレーンへと分配してもよく、その結果、第1のデータストリームにおける同じ符号語ブロックのデータは、複数の異なる第3のデータストリームへと分配され、ここで、nは1よりも大きい自然数を表わす。次に、チップ1は、第2のデータストリームを形成するべく、少なくとも一度は、n個のレーン上の第3のデータストリームの各々を符号化してもよい。例えば図3の一例において、第1のFEC符号語ブロックは、第1のデータストリームにおける符号語ブロックであり、符号語ブロックにおけるデータは、n個のレーン上の1または複数の第3のデータストリームへと分配される。n個の第2のFEC符号ストリームを形成するべく、各レーン上の第3のデータストリームは1個の第2のFEC符号語ブロックへと符号化され、第2のFEC符号タイプのn個の符号ストリームは、第2のデータストリームを形成する。第1のFEC符号語ブロックは、第1のFEC符号タイプを用いることによって符号化することにより取得される符号語ブロックであり、第2のFEC符号語ブロックは、第2のFEC符号タイプを用いることによって符号化することにより取得される符号語ブロックであり、第2のFEC符号ストリームは、第2のFEC符号語ブロックを含むデータストリームである。
第1のデータストリームは、1個のレーン上のデータストリームであってもよく、または、複数のレーン上の複数のデータストリームを含んでもよいことが理解されるであろう。言い換えれば、第1のデータストリームは1個の符号ストリームであってもよく、複数の符号ストリームを含んでもよい。
第1のデータストリームが1個のレーン上のデータストリームであるならば、第1のデータストリームは分配されて複数の第3のデータストリームを形成する。これは、1個のデータストリームが分配されて複数のデータストリームを形成することと均等である。例えば、図4に示される一例において、nは1よりも大きな自然数であり、第1のデータストリームは1個のレーン上の最初のFEC符号ストリームであり、n個のレーン上の第3のデータストリームは分配処理後に形成される、と仮定する。各レーン上の第3のデータストリームは、1個の第2のFEC符号ストリームへと符号化され、n個のFEC符号ストリームは、第2のデータストリームを形成する。最初のFEC符号ストリームは、第1のFEC符号語ブロックを含むデータストリームであり、第1のFEC符号語ブロックは、第1のFEC符号タイプを用いることによって符号化することにより取得される符号語ブロックである。第2のFEC符号ストリームは、第2のFEC符号語ブロックを含むデータストリームであり、第2のFEC符号語ブロックは、第2のFEC符号タイプを用いることによって符号化することにより取得される符号語ブロックである。
第1のデータストリームが複数のレーン上のデータストリームを含むならば、第1のデータストリームが分配されて第3のデータストリームを形成することは、複数のデータストリームが分配されて複数のデータストリームを形成することと均等であり、そのような分配は、インターリーブ(英語:interleaving)技術および/または多重化(英語:multiplexing)技術のような分配ポリシに従って実装されてもよい。例えば、図5に示される一例において、k、m、およびnは全て、1よりも大きい自然数であり、第1のデータストリームは、k個のレーン上の第1のFEC符号ストリームを含み、第1のデータストリームは、インタリーバ(英語:interleaver)によってインターリーブされてm個のレーン上の第4のデータストリームを形成してもよく、次に、m個のレーン上の第4のデータストリームは、n個のレーン上の第3のデータストリームを形成するべく、ビットマルチプレクサ(英語:bit multiplexer)またはシンボルマルチプレクサ(英語:symbol multiplexer)のようなマルチプレクサによって多重化されてもよいと仮定する。各レーン上の第3のデータストリームは、次に、1個の第2のFEC符号ストリームへと符号化され、n個のFEC符号ストリームは、第2のデータストリームを形成する。最初のFEC符号ストリームは、第1のFEC符号語ブロックを含むデータストリームであり、第1のFEC符号語ブロックは、第1のFEC符号タイプを用いることによって符号化することにより取得される符号語ブロックである。第2のFEC符号ストリームは、第2のFEC符号語ブロックを含むデータストリームであり、第2のFEC符号語ブロックは、第2のFEC符号タイプを用いることによって符号化することにより取得される符号語ブロックである。
第1のデータストリームを分配してn個の第3のデータストリームを形成するのに複数の分配方法が用いられてもよいことが留意されるべきである。
一例において、チップ1は、第1のデータストリームに対してビット粒度で分配処理を実行してもよく、すなわち、第1のデータストリームにおけるデータはビットストリームによってn個の第3のデータストリームへと分配されてもよい。特定の実装中、チップ1は、第1のデータストリームから1ビットデータを取得してもよく、且つ、レーン上の第3のデータストリームへと当該データを分配するべく、分配ポリシに従ってn個のレーンから当該データ用のレーンを選択してもよい。それに応じて、チップ1はまた、第3のデータストリームに対してビット粒度で符号化処理を実行してもよく、すなわち、第3のデータストリームにおけるデータはビットストリームによって符号化されてもよい。
別の例において、チップ1は、第1のデータストリームに対してFECシンボルブロック粒度で分配処理を実行してもよく、すなわち、第1のデータストリームにおけるデータはFECシンボルブロックによって分配されてもよい。特定の実装中、チップ1は、第1のデータストリームからFECシンボルブロックを識別してもよく、且つ、レーン上の第3のデータストリームへと当該FECシンボルブロックを分配するべく、分配ポリシに従ってn個のレーンから当該FECシンボルブロック用のレーンを選択してもよい。それに応じてチップ1はまた、FECシンボルブロック粒度で第3のデータストリームを符号化してもよい。特定の実装中、チップ1は、第3のデータストリームから特定量のFECシンボルブロックを識別し、第2のデータストリームにおける同じ符号語ブロックへとFECシンボルブロックを符号化してもよい。従って、第1のデータストリームにおける同じFECシンボルブロックのデータは、第2のデータストリームにおける同じ符号語ブロックへと符号化される。FECシンボルブロックは、アライメントマーカ(英語:alignment marker、略してAM)を用いることによって識別されてもよい。
更に別の例において、チップ1は、複数の符号語ブロックの粒度で、第1のデータストリームに対して分配処理を実行してもよい。特定の実装中、チップ1は、第1のデータストリームから複数の符号語ブロックを識別し、分配ポリシに従って、n個のレーン上の第3のデータストリームへと複数の符号語ブロックを分配してもよい。分配ポリシは、例えば、インターリーブ(英語:interleaving)技術および/または多重化(英語:multiplexing)技術を用いることによって実装されてもよい。追加的に、第1のデータストリームは、1個の符号ストリームであってもよく、すなわち、複数の符号語ブロックは、1個の符号ストリームから識別されてもよく、または、第1のデータストリームは、複数の符号ストリームを含んでもよく、すなわち、k個の符号語ブロックは、複数の符号ストリームから識別されてもよく、例えば、第1のデータストリームは、k個の符号ストリームを含み、複数の符号語ブロックは、各符号ストリームから1個の符号語ブロックを識別することによって取得されるk個の符号語ブロックであってもよい。
同じチップ上で第2のデータストリームをオリジナルデータへと復号することを容易化するべく、チップ1は、第2のデータストリームにおけるn個の符号語ブロックのペイロードとして、第1のデータストリームにおけるk個の符号語ブロックの全てのデータを用いてもよく、その結果、第1のデータストリームにおけるk個の符号語ブロックは、第2のデータストリームにおけるn個の符号語ブロックへと符号化される。特定の実装中、チップ1は、第1のデータストリームからk個の符号語ブロックを識別し、分配ポリシに従って、n個のレーン上の1または複数の第3のデータストリームへとk個の符号語ブロックを分配してもよい。n個のレーン上で符号化することにより第2のデータストリームにおけるn個の符号語ブロックを取得するべく、各レーンへと分配されるk個の符号語ブロックのデータは、第2のデータストリームにおける1個の符号語ブロックへと符号化されてもよい。例えば、図6に示される例において、k、m、およびnは全て、1よりも大きい自然数であり、第1のデータストリームから識別されるk個の第1のFEC符号語ブロックは、インタリーバ(英語:interleaver)へと入力される、と仮定する。インタリーバがm個のレーンに出力するデータは次に、ビットマルチプレクサ(英語:bit multiplexer)またはシンボルマルチプレクサ(英語:symbol multiplexer)のようなマルチプレクサへと入力され、マルチプレクサは、n個のレーン上にデータを出力する。各レーン上のデータは次に、1個の第2のFEC符号語ブロックへと符号化され、その結果、第2のデータストリームにおけるn個の第2のFEC符号語ブロックが取得される。第1のFEC符号語ブロックは、第1のFEC符号タイプを用いることによって符号化することにより取得される符号語ブロックであり、AMを用いることによって第1のデータストリームから識別されてもよい。第2のFEC符号語ブロックは、第2のFEC符号タイプを用いることによって符号化することにより取得される符号語ブロックである。
第1のデータストリームにおけるk個の符号語ブロックが第2のデータストリームにおけるn個の符号語ブロックへと符号化されることを可能にするべく、第1のデータストリームにおけるk個の符号語ブロックに含まれる合計データ量は、第2のデータストリームにおけるn個の符号語ブロックに含まれるペイロードデータ量に等しいことを必要とする。例えば、第1のデータストリームはRS符号ストリームであり、第2のデータストリームはBCH符号ストリームであり、第1のデータストリームのRS符号語ブロックは5140ビットペイロードおよび300ビットパリティ符号を含み、第2のデータストリームのBCH符号語ブロックは340ビットペイロードおよび20ビットパリティ符号を含む、と仮定する。4個のRS符号語ブロックの合計データ量は21760ビットであり、64個のBCH符号語ブロックのペイロードデータ量もまた21760ビットであることが認識され得る。従って、第1のデータストリームの4個のRS符号語ブロックは、第2のデータストリームの64個のBCH符号語ブロックへと符号化されてもよい。
203:チップ1は、第2のデータストリームをチップ3へと送信する。
第2のデータストリームを受信した後、チップ3は第2のデータストリームを復号してもよい。このように、連結されたFEC符号を用いることによって、チップ1およびチップ3の間でデータが伝送される。
一例では、チップ3は、オリジナルデータを取得するべく、第2のデータストリームにおける、第1のFEC符号タイプおよび第2のFEC符号タイプを含む全てのFEC符号タイプを復号してもよい。別の例では、チップ3は、第1のデータストリームを取得するべく、第2のデータストリームにおける第1のFEC符号タイプ以外のFEC符号タイプを復号し、第1のデータストリームをチップ4へと送信してもよい。次に、チップ4は、オリジナルデータを取得するべく、第1のデータストリームにおける第1のFEC符号タイプを復号する。チップ1およびチップ3は2つの異なるチップであり、干渉を伴う物理的なリンクを介してチップ1およびチップ3の間でデータが伝送されてもよいことが理解されるであろう。同様に、チップ3およびチップ4は2つの異なるチップであり、物理的なリンクを介してチップ3およびチップ4の間でデータが伝送されてもよい。従って、チップ1によってチップ3へと送信される第2のデータストリームが物理的なリンク上で伝送される場合に、物理的なリンクの干渉に起因して、第2のデータストリーム内に誤りが発生する。チップ3は、内部で誤りが発生した第2のデータストリームをオリジナルデータへと復号または訂正しない。その代わりに、チップ3は、複数のFEC符号を連結することによって取得される第2のデータストリームを、第1のFEC符号タイプを用いることによって符号化することにより取得される第1のデータストリームへと復号し、第1のデータストリームをチップ4へと送信する。チップ3によってチップ4へと送信される第1のデータストリームが当該物理的なリンク上で伝送される場合、当該干渉に起因して再び誤りが発生する。この場合、チップ4は、第1のデータストリームをオリジナルデータへと復号且つ訂正する。チップ1によって受信される第1のデータストリームは、内部で誤りが発生したデータストリームであることが認識され得る。
第2のデータストリームにおける連結されたFEC符号について、各レベルのFEC符号タイプを復号することは、当該レベルのFEC符号タイプの符号語ブロックを識別し、且つ、識別された符号語ブロックに対して逆計算を実行することによって実装されてもよい。例えば、第2のデータストリームが第1のFEC符号タイプおよび第2のFEC符号タイプを連結することによって形成されるならば、第2のデータストリームが復号される場合に、第2のFEC符号タイプの符号語ブロックは、AM、自己同期技術、等のような方法で、第2のデータストリームから識別されてもよく、第1のデータストリームを取得するべく、逆計算が第2のFEC符号タイプの符号語ブロックに対して実行され、次に、第1のFEC符号タイプの符号語ブロックは、第2のFEC符号タイプの符号語ブロックおよび第1のFEC符号タイプの符号語ブロックの間の固定されたマッピング関係、AM、等のような方法で、第1のデータストリームから識別されてもよく、オリジナルデータを取得するべく、逆計算が第1のFEC符号タイプの符号語ブロックに対して実行される。
例示的なシナリオにおいて、図7に示されるように、チップ1およびチップ2は、第1のデータ伝送デバイス内に位置付けられる2つのチップであってもよく、チップ3およびチップ4は、第2のデータ伝送デバイス内に位置付けられる2つのチップであってもよい。連結されたFEC符号を用いることによって第1のデータ伝送デバイスおよび第2のデータ伝送デバイスの間でデータが伝送されることを必要とするが、チップ2およびチップ4は、第1のFEC符号タイプだけをサポートしており、連結されたFEC符号をサポートしていない。従って、チップ1は、連結されたFEC符号ストリームを形成するべく、チップ2によって出力されるデータストリームを符号化し、連結されたFEC符号ストリームをチップ3へと送信する。チップ3は、連結されたFEC符号ストリームを、第1のFEC符号タイプに基づくデータストリームへと復号し、次に、第1のFEC符号タイプに基づくデータストリームをチップ4へと出力する。このように、連結されたFEC符号を用いることによって、チップ1およびチップ3の間でデータが伝送され得、その結果、連結されたFEC符号を用いることによって、第1のデータ伝送デバイスおよび第2のデータ伝送デバイスの間でデータ伝送が実装される。チップ1は、電気チップであってもよく、例えば、遅延電気チップであってもよく、または、例えばデジタル信号処理(英語:Digital Signal Processing、略してDSP)チップといった光モジュールの電気チップ、であってもよい。チップ2は、イーサネット(登録商標)インタフェース、例えば物理的(英語:physical、略してPHY)層チップを用いるチップであってもよい。チップ3は、電気チップであってもよく、例えば、遅延電気チップ、または、例えばDSPチップといった光モジュールの電気チップであってもよい。チップ4は、イーサネット(登録商標)インタフェース、例えば物理的(英語:physical、略してPHY)層チップを用いるチップであってもよい。
この実施形態で提供される連結されたFEC符号は、シミュレーション実証において、比較的に良好な誤り訂正を達成することが留意されるべきである。シミュレーション実証は、図7に示される例示的なシナリオにおいて実行されると仮定する。シミュレーション環境を形成するべく、チップ2およびチップ1の間のチャネル内、チップ1およびチップ3の間のチャネル内、および、チップ3およびチップ4の間のチャネル内に加法性白色ガウス雑音(英語:Additive White Gaussian Noise、略してAWGN)が挿入される。シミュレーション環境において、チップ2は、第1のFEC符号タイプに基づくデータストリームをチップ1へと送信し、チップ1は、第1のFEC符号タイプに基づくデータストリームを、連結されたFEC符号ストリームへと変換し、次に、連結されたFEC符号ストリームをチップ3へと送信し、チップ3は、連結されたFEC符号ストリームを第1のFEC符号タイプに基づくデータストリームへと変換し、次に、第1のFEC符号タイプに基づくデータストリームをチップ4へと送信する。この場合、チップ4は、第1のFEC符号タイプに基づく受信されたデータストリームを正確に復号できる。チップ2が、第1のFEC符号タイプに基づくデータストリームをチップ1へと送信し、チップ1が、第1のFEC符号タイプに基づくデータストリームをチップ3へと直接送信し、且つ、チップ3が、第1のFEC符号タイプに基づくデータストリームをチップ4へと直接送信するならば、チップ4は、第1のFEC符号タイプに基づく受信されたデータストリームを正確に復号できない。
チップ1が、連結されたFEC符号ストリームを形成するべく、最初に第1のFEC符号タイプに基づく符号ストリームを復号し、次に、チップ1が、第1のFEC符号タイプに基づく符号ストリームを復号しないが、その代わりに、チップ1が、連結されたFEC符号ストリームを形成するべく、第2のFEC符号タイプを用いることによって、第1のFEC符号タイプに基づく符号ストリームを符号化するマルチレベル符号化を実行する場合と比較して、前述のシミュレーション環境で実行されるシミュレーション実証の結果は、それが、60~100nsの遅延を低減して、9dBより多いネット符号化ゲイン(英語:net coding gain、略してNCG)を達成できることを示している。
この実施形態において、第1のFEC符号タイプを用いることによって符号化することにより取得され、且つ、チップ2によってチップ1へと送信される第1のデータストリームに対して、チップ1は、最初に第1のFEC符号タイプを用いることによって第1のデータストリームを復号して次にオリジナルデータを連結されたFEC符号へと符号化することを必要としない。その代わりに、チップ1は、少なくとも第1のFEC符号タイプおよび第2のFEC符号タイプを連結することによって形成される第2のデータストリームを取得するべく、少なくとも一度は、少なくとも第2のFEC符号タイプを用いることによって第1のデータストリームを符号化してもよい。従って、FEC符号タイプ変換処理は簡略化され、FEC符号タイプ変換中に必要とされる遅延およびデバイス消費電力の両方が低減され、且つ、データ伝送効率が改善される。
図8は、本出願の一実施形態による、データ伝送方法800の概略フローチャートである。例えば、方法は、以下の段階を備えてもよい。
801:チップ3は、チップ1によって送信される第2のデータストリームを受信し、第2のデータストリームは、少なくとも第1のFEC符号タイプおよび第2のFEC符号タイプを用いることによって符号化することにより取得される連結されたFEC符号ストリームである。
802:チップ3は、第1のデータストリームを形成するべく、少なくとも一度は第2のデータストリームを復号し、第1のデータストリームは、第1のFEC符号タイプを用いることによって符号化することにより取得されるデータストリームである。
803:チップ3は、第1のデータストリームをチップ4へと送信する。
第1のデータストリームを受信した後、チップ4は、オリジナルデータを取得するべく、第1のFEC符号タイプに基づいて第1のデータストリームを復号してもよい。
第1のFEC符号タイプは、RS符号、BCH符号、階段符号、LDPC符号、ターボ符号またはTPCのような符号タイプであってもよい。第2のFEC符号タイプは、BCH符号、RS符号、階段符号、LDPC符号、ターボ符号またはTPCのような符号タイプであってもよい。
例示的なシナリオにおいて、チップ1は、第1のデータ伝送デバイス内に位置付けられてもよく、チップ3およびチップ4は、第2のデータ伝送デバイス内に位置付けられてもよく、チップ3およびチップ1は電気チップ、例えば、遅延電気チップ、または、光モジュールの電気チップであってもよく、チップ4は、イーサネット(登録商標)インタフェースを用いるチップであってもよい。
この実施形態は、第2のデータストリームを復号する処理に対応しており、図2に示される実施形態は、第2のデータストリームを符号化する処理に対応していることが理解されるであろう。従って、この実施形態に関する様々な特定の実装、例えば、第1のデータストリーム、第2のデータストリーム、第1のFEC符号タイプ、第2のFEC符号タイプ、チップ1、チップ3およびチップ4の特定の実装については、図2に示される実施形態の説明を参照されたい。すなわち、図8に対応する実施形態における方法は、図2に対応する実施形態において説明された符号化解決手段と逆の、復号解決手段である。当業者であれば、詳細が本出願において説明されないことを理解するであろう。
この実施形態において、少なくとも第1のFEC符号タイプおよび第2のFEC符号タイプを連結することによって形成される第2のデータストリームであって、チップ1によってチップ3へと送信される第2のデータストリームに対して、チップ3は、第1のFEC符号タイプを用いることによって符号化することにより取得される第1のデータストリームを形成するべく、第1のFEC符号タイプ以外のFEC符号タイプを用いることによって第2のデータストリームを復号し、第1のデータストリームをチップ4へと送信してもよい。このように、チップ3は、第2のデータストリームをオリジナルデータへと復号し、次にオリジナルデータを、第1のFEC符号タイプに基づくデータストリームへと符号化し、データストリームをチップ4へと送信することを必要としない。従って、FEC符号タイプ変換処理は簡略化され、FEC符号タイプ変換中に必要とされる遅延およびデバイス消費電力の両方が低減され、且つ、データ伝送効率が改善される。
以下では、特定のシナリオ例を用いることによって、本出願の実施形態で提供されるデータ伝送方法が特定のシナリオに適用される一例を説明する。この特定のシナリオ例において、第1のデータ伝送デバイスは第1のPHY層チップおよび第1の光モジュールを備え、第1の光モジュールは第1のDSPチップを有し、第2のデータ伝送デバイスは第2のPHY層チップおよび第2の光モジュールを備え、第2の光モジュールは第2のDSPチップを有する。連結されたFEC符号を用いることによって、第1のデータ伝送デバイスおよび第2のデータ伝送デバイスの間でデータが伝送され、第1のPHY層チップおよび第2のPHY層チップは、RS符号をサポートしているが、連結されたFEC符号をサポートしていない。この特定のシナリオにおいて、図9に示されるように、第1のデータ伝送デバイスおよび第2のデータ伝送デバイスの間のデータ伝送方法900は、例えば、以下の段階を備えてもよい。
901:第1のPHYチップは、RS符号ストリームを形成するべく、一度、RS符号を用いることによってオリジナルデータを符号化する。
902:第1のPHYチップは、RS符号ストリームを第1のDSPチップへと送信する。
903:第1のDSPチップは、BCH符号ストリームを形成するべく、一度、BCH符号を用いることによってRS符号ストリームを符号化する。
BCH符号ストリームは実際、RS符号およびBCH符号を連結することによって形成される、連結されたFEC符号ストリームである。
904:第1のDSPチップは、BCH符号ストリームを第2のDSPチップへと送信する。
905:第2のDSPチップは、RS符号ストリームを形成するべく、一度、BCH符号を用いることによってBCH符号ストリームを復号する。
906:第2のDSPチップは、RS符号ストリームを第2のPHYチップへと送信する。
907:第2のPHYチップは、オリジナルデータを取得するべく、RS符号を用いることによってRS符号ストリームを復号する。
この実施形態において、第1のDSPチップは、最初にRS符号を用いることによってRS符号ストリームを復号して次にオリジナルデータを連結されたFEC符号ストリームへと符号化することを必要としない。その代わりに、第1のDSPチップは、RS符号およびBCH符号を連結することによって取得される連結されたFEC符号ストリームを形成するべく、少なくとも一度は、BCH符号を用いることによってRS符号ストリームを符号化してもよい。このように、連結されたFEC符号ストリームを用いることによって、第1のDSPチップおよび第2のDSPチップの間でデータが伝送され得る。なお、第2のDSPチップは、連結されたFEC符号ストリームをオリジナルデータへと復号して次にオリジナルデータをRS符号ストリームへと符号化することを必要としない。その代わりに、第2のDSPチップは、RS符号ストリームを形成するべく、一度、BCH符号を用いることによって連結されたFEC符号ストリームを復号してもよい。このように、第2のPHYチップはRS符号ストリームを受信できる。従って、FEC符号タイプ変換処理は簡略化され、FEC符号タイプ変換中に必要とされる遅延およびデバイス消費電力の両方が低減され、且つ、データ伝送効率が改善される。
図10は、本出願の一実施形態による、符号化方法1000の概略フローチャートである。方法1000は、第2のFEC符号タイプのn個の符号語ブロックを形成するべく、第2のFEC符号タイプを用いることによって第1のFEC符号タイプのk個の符号語ブロックを符号化するのに用いられる。具体的には、方法1000は、以下の段階を備えてもよい。
1001:第1のデータストリームからk個の第1の符号語ブロックを識別する。
第1のデータストリームは、第1のFEC符号タイプを用いることによって符号化することにより取得されるデータストリームである。従って、第1のデータストリームにおける第1の符号語ブロックは、第1のFEC符号タイプの符号語ブロックである。第1の符号語ブロックは、AMを用いることによって第1のデータストリームから識別されてもよい。
1002:k個の第1の符号語ブロックのデータをn個のレーンへと分配する。
インターリーブ(英語:interleaving)技術および/または多重化(英語:multiplexing)技術を用いることによって分配ポリシが実装されてもよい。例えば、第1のFEC符号語ブロックはインタリーバ(英語:interleaver)へと入力されてもよく、インタリーバがm個のレーンに出力するデータは次に、ビットマルチプレクサ(英語:bit multiplexer)またはシンボルマルチプレクサ(英語:symbol multiplexer)のようなマルチプレクサへと入力され、マルチプレクサは、n個のレーン上にデータを出力する。
1003:k個の第1の符号語ブロックからのデータであって、1個の第2の符号語ブロックを形成するべく第2のFEC符号タイプを用いることによってn個のレーンの各レーンへと分配されるデータを符号化する。その結果、第2のデータストリームにおけるn個の第2の符号語ブロックは、n個のレーン上で取得される。
各レーン上で、k個の第1の符号語ブロックからのデータは、ペイロードとして、1個の第2の符号語ブロックへと符号化され、すなわち、第2の符号語ブロックのペイロードは、k個の第1の符号語ブロックからのデータであって、レーンへと分配されるデータである。従って、n個のレーン上で符号化することにより取得されるn個の第2の符号語ブロックの全てのペイロードは、k個の第1の符号語ブロックの全てのデータであり、すなわち、k個の第1の符号語ブロックの合計データ量は、n個の第2の符号語ブロックのペイロードデータ量に等しいことを必要とする。
この実施形態において、n個の第2の符号語ブロックにおけるペイロードはk個の符号語ブロックにおける全てのデータであるので、n個の第2の符号語ブロックは、第2のFEC符号タイプおよび第1のFEC符号タイプに基づいてオリジナルデータへと直接復号されてもよい。これは、第1のFEC符号タイプおよび第2のFEC符号タイプに基づいて同じチップ上で復号動作を実行するのに役立つ。
図11は、本出願の一実施形態による、データ伝送方法1100の構造の概略図である。方法1100は、以下の段階を備えてもよい。
1101:第1のチップは、第2のチップによって送信される第1のデータストリームを受信し、第1のデータストリームは、第1の前方誤り訂正(FEC)符号タイプを用いることによって符号化することにより取得されるデータストリームである。
1102:第1のチップは、第2のデータストリームを取得するべく、少なくとも一度は第1のデータストリームを符号化し、第2のデータストリームは、少なくとも第1のFEC符号タイプおよび第2のFEC符号タイプを用いることによって符号化することにより取得される連結されたFEC符号ストリームである。
いくつかの考え得る実装において、第1のFEC符号タイプは具体的には、RS符号、BCH符号、階段符号、LDPC符号、ターボ符号またはターボ製品符号(TPC)である。
いくつかの考え得る実装において、第2のFEC符号タイプは具体的には、BCH符号、RS符号、階段符号、LDPC符号、ターボ符号またはTPCである。
いくつかの考え得る実装において、第1のチップが、第2のデータストリームを形成するべく、少なくとも一度は第1のデータストリームを符号化する段階は、第1のチップがn個の第3のデータストリームを形成するべく第1のデータストリームを分配する段階であって、第1のデータストリームにおける同じ符号語ブロックのデータは異なる第3のデータストリームに分配される、段階と、第1のチップが、第2のデータストリームを形成するべく、少なくとも一度は複数の第3のデータストリームの各々を符号化する段階とを有する。
いくつかの考え得る実装において、第1のデータストリームから識別されるk個の符号語ブロックは、n個の第3のデータストリームへと分配され、複数の第3のデータストリームの各々におけるk個の符号語ブロックに属するデータは、第2のデータストリームにおける1個の符号語ブロックへと符号化され、第1のデータストリームにおけるk個の符号語ブロックに含まれる合計データ量は、第2のデータストリームにおけるn個の符号語ブロックに含まれるペイロードデータ量に等しい。
いくつかの考え得る実装において、第1のデータストリームにおけるデータは、FECシンボルブロックによって分配され、第1のデータストリームにおける同じFECシンボルブロックのデータは、第2のデータストリームにおける同じ符号語ブロックへと符号化される。
いくつかの考え得る実装において、第1のデータストリームにおけるデータは、ビットストリームによって分配され、第3のデータストリームにおけるデータは、ビットストリームによって符号化される。
いくつかの考え得る実装において、第1のチップおよび第2のチップは、同じデータ伝送デバイス内に位置付けられ、第1のチップは電気チップであり、第2のチップはイーサネット(登録商標)インタフェースを用いるチップである。
第1のチップは、データ伝送方法200において言及されたチップ1であり、第2のチップは、データ伝送方法200において言及されたチップ2であり、第3のチップは、データ伝送方法において言及されたチップ3であることが理解されるであろう。従って、この実施形態における、第1のチップ、第2のチップおよび第3のチップによって実行される動作の様々な特定の実装については、図2に示されるデータ伝送方法200における、チップ1、チップ2およびチップ3の説明を参照されたい。この実施形態において詳細は再び説明されない。
この実施形態において、第1のFEC符号タイプを用いることによって符号化することにより取得され、且つ、チップ2によってチップ1へと送信される第1のデータストリームに対して、チップ1は、最初に第1のFEC符号タイプを用いることによって第1のデータストリームを復号して次にオリジナルデータを連結されたFEC符号へと符号化することを必要としない。その代わりに、チップ1は、少なくとも第1のFEC符号タイプおよび第2のFEC符号タイプを連結することによって形成される第2のデータストリームを取得するべく、少なくとも一度は、少なくとも第2のFEC符号タイプを用いることによって第1のデータストリームを符号化してもよい。従って、FEC符号タイプ変換処理は簡略化され、FEC符号タイプ変換中に必要とされる遅延およびデバイス消費電力の両方が低減され、且つ、データ伝送効率が改善される。
図12は、本出願の一実施形態による、データ伝送方法1200の構造の概略図である。方法1200は、以下の段階を備える。
1201:第1のチップは、第2のチップによって送信される第2のデータストリームを受信し、第2のデータストリームは、少なくとも第1のFEC符号タイプおよび第2のFEC符号タイプを用いることによって符号化することにより取得される連結されたFEC符号ストリームである。
1202:第1のチップは、第1のデータストリームを形成するべく、少なくとも一度は第2のデータストリームを復号し、第1のデータストリームは、第1のFEC符号タイプを用いることによって符号化することにより取得されるデータストリームである。
1203:第1のチップは、第1のデータストリームを第3のチップへと送信する。
いくつかの考え得る実装において、第1のFEC符号タイプは具体的には、RS符号、BCH符号、階段符号、LDPC符号、ターボ符号またはTPCである。
いくつかの考え得る実装において、第2のFEC符号タイプは具体的には、BCH符号、RS符号、階段符号、LDPC符号、ターボ符号またはTPCである。
いくつかの考え得る実装において、第1のデータストリームは、第1のFEC符号タイプに基づき、第3のチップによって復号されるのに用いられる。
いくつかの考え得る実装において、第2のチップは、第1のデータ伝送デバイス内に位置付けられ、第1のチップおよび第3のチップは、第2のデータ伝送デバイス内に位置付けられ、第1のチップは電気チップであり、第2のチップは電気チップであり、第3のチップはイーサネット(登録商標)インタフェースを用いるチップである。
第1のチップは、データ伝送方法200において言及されたチップ3であり、第2のチップは、データ伝送方法200において言及されたチップ1であり、第3のチップは、データ伝送方法200において言及されたチップ4であることが理解されるであろう。従って、この実施形態における、第1のチップ、第2のチップおよび第3のチップによって実行される動作の様々な特定の実装については、図2に示されるデータ伝送方法200における、チップ3、チップ1およびチップ4の説明を参照されたい。この実施形態において詳細は再び説明されない。
この実施形態において、少なくとも第1のFEC符号タイプおよび第2のFEC符号タイプを連結することによって形成される第2のデータストリームであって、第2のチップによって第1のチップへと送信される第2のデータストリームに対して、第1のチップは、第1のFEC符号タイプを用いることによって符号化することにより取得される第1のデータストリームを形成するべく、第1のFEC符号タイプ以外のFEC符号タイプを用いることによって第2のデータストリームを復号し、第1のデータストリームを第3のチップへと送信してもよい。このように、第1のチップは、第2のデータストリームをオリジナルデータへと復号し、次にオリジナルデータを、第1のFEC符号タイプに基づくデータストリームへと符号化し、データストリームを第3のチップへと送信することを必要としない。従って、FEC符号タイプ変換処理は簡略化され、FEC符号タイプ変換中に必要とされる遅延およびデバイス消費電力の両方が低減され、且つ、データ伝送効率が改善される。
図13は、本出願の一実施形態による、データ伝送装置1300の構造の概略図である。装置1300は、第1のチップであり、第2のチップによって送信される第1のデータストリームを受信するように構成された受信器1301と、第2のデータストリームを取得するべく、少なくとも一度は第1のデータストリームを符号化するように構成された符号化器1302とを備え、第1のデータストリームは、第1の前方誤り訂正(FEC)符号タイプを用いることによって符号化することにより取得されるデータストリームであり、第2のデータストリームは、少なくとも第1のFEC符号タイプおよび第2のFEC符号タイプを用いることによって符号化することにより取得される連結されたFEC符号ストリームである。
いくつかの考え得る実装において、第1のFEC符号タイプは具体的には、RS符号、BCH符号、階段符号、LDPC符号、ターボ符号またはTPCである。
いくつかの考え得る実装において、第2のFEC符号タイプは具体的には、BCH符号、RS符号、階段符号、LDPC符号、ターボ符号またはTPCである。
いくつかの考え得る実装において、符号化器1302は具体的には、n個の第3のデータストリームを形成するべく、第1のデータストリームを分配するように構成され、ここで、第1のデータストリームにおける同じ符号語ブロックのデータは異なる第3のデータストリームへと分配され、そして、第2のデータストリームを形成するべく、少なくとも一度は複数の第3のデータストリームの各々を符号化するように構成される。
いくつかの考え得る実装において、第1のデータストリームから識別されるk個の符号語ブロックは、n個の第3のデータストリームへと分配され、複数の第3のデータストリームの各々におけるk個の符号語ブロックに属するデータは、第2のデータストリームにおける1個の符号語ブロックへと符号化され、第1のデータストリームにおけるk個の符号語ブロックに含まれる合計データ量は、第2のデータストリームにおけるn個の符号語ブロックに含まれるペイロードデータ量に等しい。
いくつかの考え得る実装において、第1のデータストリームにおけるデータは、FECシンボルブロックによって分配され、第1のデータストリームにおける同じFECシンボルブロックのデータは、第2のデータストリームにおける同じ符号語ブロックへと符号化される。
いくつかの考え得る実装において、第1のデータストリームにおけるデータは、ビットストリームによって分配され、第3のデータストリームにおけるデータは、ビットストリームによって符号化される。
いくつかの考え得る実装において、第1のチップおよび第2のチップは、同じデータ伝送デバイス内に位置付けられ、第1のチップは電気チップであり、第2のチップはイーサネット(登録商標)インタフェースを用いる構成要素である。
図11に示される装置1100は、図2に示される実施形態において言及されたチップ1であることが理解されるであろう。従って、この実施形態における装置1100の様々な特定の実装については、図2に示される実施形態におけるチップ1の説明を参照されたい。この実施形態において詳細は再び説明されない。
この実施形態において、第1のFEC符号タイプを用いることによって符号化することにより取得され、且つ、第2のチップによって第1のチップへと送信される第1のデータストリームに対して、第1のチップは、最初に第1のFEC符号タイプを用いることによって第1のデータストリームを復号して次にオリジナルデータを連結されたFEC符号へと符号化することを必要としない。その代わりに、第1のチップは、少なくとも第1のFEC符号タイプおよび第2のFEC符号タイプを連結することによって形成される第2のデータストリームを取得するべく、少なくとも一度は、少なくとも第2のFEC符号タイプを用いることによって第1のデータストリームを符号化してもよい。従って、FEC符号タイプ変換処理は簡略化され、FEC符号タイプ変換中に必要とされる遅延およびデバイス消費電力の両方が低減され、且つ、データ伝送効率が改善される。
図14は、本出願の一実施形態による、データ伝送装置1400の構造の概略図である。装置1400は具体的には、第1のチップであり、第2のチップによって送信される第2のデータストリームを受信するように構成された受信器1401と、第1のデータストリームを形成するべく、少なくとも一度は第2のデータストリームを復号するように構成された復号器1402と、第1のデータストリームを第3のチップへと送信するように構成された伝送器1403とを備え、第2のデータストリームは、少なくとも第1のFEC符号タイプおよび第2のFEC符号タイプを用いることによって符号化することにより取得される連結されたFEC符号ストリームであり、第1のデータストリームは、第1のFEC符号タイプを用いることによって符号化することにより取得されるデータストリームである。
いくつかの考え得る実装において、第1のFEC符号タイプは具体的には、RS符号、BCH符号、階段符号、LDPC符号、ターボ符号またはTPCである。
いくつかの考え得る実装において、第2のFEC符号タイプは具体的には、BCH符号、RS符号、階段符号、LDPC符号、ターボ符号またはTPCである。
いくつかの考え得る実装において、第1のデータストリームは、第1のFEC符号タイプに基づき、第3のチップによって復号されるのに用いられる。
いくつかの考え得る実装において、第2のチップは、第1のデータ伝送デバイス内に位置付けられ、第1のチップおよび第3のチップは、第2のデータ伝送デバイス内に位置付けられ、第1のチップは電気チップであり、第2のチップはチップであり、第3のチップはイーサネット(登録商標)インタフェースを用いる構成要素である。
図14に示される装置1400は、図2に示される実施形態において言及されたチップ3であることが理解されるであろう。従って、この実施形態における装置1400の様々な特定の実装については、図2に示される実施形態におけるチップ3の説明を参照されたい。この実施形態において詳細は再び説明されない。
この実施形態において、少なくとも第1のFEC符号タイプおよび第2のFEC符号タイプを連結することによって形成される第2のデータストリームであって、チップ1によってチップ3へと送信される第2のデータストリームに対して、チップ1は、第1のFEC符号タイプを用いることによって符号化することにより取得される第1のデータストリームを形成するべく、第1のFEC符号タイプ以外のFEC符号タイプを用いることによって第2のデータストリームを復号し、第1のデータストリームをチップ3へと送信してもよい。このように、チップ1は、第2のデータストリームをオリジナルデータへと復号し、次にオリジナルデータを、第1のFEC符号タイプに基づくデータストリームへと符号化し、データストリームをチップ3へと送信することを必要としない。従って、FEC符号タイプ変換処理は簡略化され、FEC符号タイプ変換中に必要とされる遅延およびデバイス消費電力の両方が低減され、且つ、データ伝送効率が改善される。
追加的に、本出願の一実施形態は更に、通信方法を提供する。通信方法は、前述のデータ送信方法1100および前述のデータ送信方法1200を備える。
追加的に、本出願の一実施形態は更に、通信システムを提供する。通信システムは、前述のデータ伝送装置1300および前述のデータ伝送装置1400を備える。
追加的に、本出願の一実施形態は更に、ネットワークデバイスを提供する。ネットワークデバイスは、前述のデータ伝送装置1300または1400を備える。
追加的に、本出願の一実施形態は更に、命令を含むコンピュータプログラム製品を提供する。コンピュータプログラム製品がコンピュータ上で動作される場合、コンピュータは、本出願の複数の実施形態における方法の実施形態のデータ伝送方法1100または1200を実行することを可能にされる。
追加的に、本出願の一実施形態は更に、コンピュータ可読記憶媒体を提供する。コンピュータ可読記憶媒体は命令を格納し、命令がコンピュータ上またはプロセッサ上で動作された場合、コンピュータまたはプロセッサは、本出願の複数の実施形態における方法の実施形態のデータ伝送方法1100または1200を実行することを可能にされる。
本出願の実施形態における、「1」、「2」、「3」、「第1の」、「第2の」および「第3の」のような序数は、複数のオブジェクト間を区別するために用いられるのであって、複数のオブジェクトの順序を限定するために用いられない。
複数の実装の前述の説明から、当業者であれば前述の複数の実施形態における複数の方法の複数のステップの一部又は全てがソフトウェアおよびユニバーサルハードウェアプラットフォームを用いることによって実装されてもよいことをはっきりと理解するであろうことが認識され得る。そのような理解に基づいて、本出願の技術的解決手段は、ソフトウェア製品の形態で実装されてもよい。コンピュータソフトウェア製品は、記憶媒体、例えばリードオンリメモリ(英語:read-only memory、ROM)/RAM、磁気ディスクまたは光ディスクに格納されてもよく、コンピュータデバイス(パーソナルコンピュータ、サーバ、または、ルータのようなネットワーク通信デバイスであってもよい)に対して、本出願の実施形態で又は実施形態のいくつかの部分で説明された方法を実行するよう指示するための幾つかの命令を含んでもよい。
本明細書における複数の実施形態は、プログレッシブな方法で全て説明されており、複数の実施形態における同じ部分または類似する部分についてはこれらの実施形態を参照し、各実施形態は、他の実施形態との違いに焦点を当てている。特に、装置の実施形態は基本的に、方法の実施形態と類似しており、従って、簡略化して説明される。関連する部分については、方法の実施形態の説明部分を参照されたい。説明されるデバイスおよびシステムの実施形態は、単なる例に過ぎない。別個の部分として説明されるモジュールは、物理的に分離していてもしていなくてもよく、モジュールとして示されている部分は、物理的なモジュールであってもそうでなくてもよく、一箇所に位置付けられていてもよく、または、複数のネットワークユニット上に分配されていてもよい。モジュールの一部又は全ては、実施形態の解決手段の目的を達成するための実際の要件に基づいて選択されてもよい。当業者であれば、創作的な努力を伴わずに、実施形態を理解して実装するであろう。
前述の説明は本出願の単なる例示的な実装に過ぎず、本出願の保護範囲を限定することは意図されていない。
[他の考え得る項目]
[項目1]
データ伝送方法であって、
第1のチップが、第2のチップによって送信される第1のデータストリームを受信する段階であり、第1のデータストリームは、第1の前方誤り訂正(FEC)符号タイプを用いることによって符号化することにより取得されるデータストリームである、段階と、
第1のチップが、第2のデータストリームを取得するべく、少なくとも一度は第1のデータストリームを符号化する段階であり、第2のデータストリームは、少なくとも第1のFEC符号タイプおよび第2のFEC符号タイプを用いることによって符号化することにより取得される連結されたFEC符号ストリームである、段階と
を備える方法。
[項目2]
第1のFEC符号タイプは具体的には、リードソロモン(RS)符号、ボーズ-チョドーリ-オッケンジェム(BCH)符号、階段(Staircase)符号、低密度パリティ検査(LDPC)符号、ターボ(Turbo)符号またはターボ製品符号(TPC)である、
項目1に記載の方法。
[項目3]
第2のFEC符号タイプは具体的には、BCH符号、RS符号、階段符号、LDPC符号、ターボ符号またはTPCである、
項目1または2に記載の方法。
[項目4]
第1のチップが、第2のデータストリームを形成するべく、少なくとも一度は第1のデータストリームを符号化する段階は、
第1のチップが、n個の第3のデータストリームを形成するべく、第1のデータストリームを分配する段階であり、第1のデータストリームにおける同じ符号語ブロックのデータは異なる第3のデータストリームへと分配される、段階と、
第1のチップが、第2のデータストリームを形成するべく、少なくとも一度は複数の第3のデータストリームの各々を符号化する段階と
を有する、項目1から3の何れか一項に記載の方法。
[項目5]
第1のデータストリームから識別されるk個の符号語ブロックは、n個の第3のデータストリームへと分配され、複数の第3のデータストリームの各々におけるk個の符号語ブロックに属するデータは、第2のデータストリームにおける1個の符号語ブロックへと符号化され、第1のデータストリームにおけるk個の符号語ブロックに含まれる合計データ量は、第2のデータストリームにおけるn個の符号語ブロックに含まれるペイロードデータ量に等しい、
項目4に記載の方法。
[項目6]
第1のデータストリームにおけるデータは、FECシンボルブロックによって分配され、第1のデータストリームにおける同じFECシンボルブロックのデータは、第2のデータストリームにおける同じ符号語ブロックへと符号化される、
項目4に記載の方法。
[項目7]
第1のデータストリームにおけるデータは、ビットストリームによって分配され、第3のデータストリームにおけるデータは、ビットストリームによって符号化される、
項目4に記載の方法。
[項目8]
第1のチップおよび第2のチップは、同じデータ伝送デバイス内に位置付けられ、第1のチップは電気チップであり、第2のチップはイーサネット(登録商標)インタフェースを用いるチップである、
項目1から7の何れか一項に記載の方法。
[項目9]
データ伝送方法であって、
第1のチップが、第2のチップによって送信される第2のデータストリームを受信する段階であり、第2のデータストリームは、少なくとも第1のFEC符号タイプおよび第2のFEC符号タイプを用いることによって符号化することにより取得される連結されたFEC符号ストリームである、段階と、
第1のチップが、第1のデータストリームを形成するべく、少なくとも一度は第2のデータストリームを復号する段階であって、第1のデータストリームは、第1のFEC符号タイプを用いることによって符号化することにより取得されるデータストリームである、段階と、
第1のチップが、第1のデータストリームを第3のチップへと送信する段階と
を備える方法。
[項目10]
第1のFEC符号タイプは具体的には、RS符号、BCH符号、階段符号、LDPC符号、ターボ符号またはTPCである、
項目9に記載の方法。
[項目11]
第2のFEC符号タイプは具体的には、BCH符号、RS符号、階段符号、LDPC符号、ターボ符号またはTPCである、
項目9または10に記載の方法。
[項目12]
第1のデータストリームは、第3のチップによって、第1のFEC符号タイプに基づいて復号されるのに用いられる、
項目9から11の何れか一項に記載の方法。
[項目13]
第2のチップは、第1のデータ伝送デバイス内に位置付けられ、第1のチップおよび第3のチップは、第2のデータ伝送デバイス内に位置付けられ、第1のチップは電気チップであり、第2のチップは電気チップであり、第3のチップはイーサネット(登録商標)インタフェースを用いるチップである、
項目9から12の何れか一項に記載の方法。
[項目14]
データ伝送装置であって、装置は、第1のチップであり、
第2のチップによって送信される第1のデータストリームを受信するように構成された受信器であり、第1のデータストリームは、第1の前方誤り訂正(FEC)符号タイプを用いることによって符号化することにより取得されるデータストリームである、受信器と、
第2のデータストリームを取得するべく、少なくとも一度は第1のデータストリームを符号化するように構成された符号化器であり、第2のデータストリームは、少なくとも第1のFEC符号タイプおよび第2のFEC符号タイプを用いることによって符号化することにより取得される連結されたFEC符号ストリームである、符号化器と
を備える装置。
[項目15]
第1のFEC符号タイプは具体的には、RS符号、BCH符号、階段符号、LDPC符号、ターボ符号またはTPCである、
項目14に記載の装置。
[項目16]
第2のFEC符号タイプは具体的には、BCH符号、RS符号、階段符号、LDPC符号、ターボ符号またはTPCである、
項目14または15に記載の装置。
[項目17]
符号化器は具体的には、
n個の第3のデータストリームを形成するべく、第1のデータストリームを分配し、
第2のデータストリームを形成するべく、少なくとも一度は複数の第3のデータストリームの各々を符号化する、
ように構成され、第1のデータストリームにおける同じ符号語ブロックのデータは、異なる第3のデータストリームへと分配される、
項目14から16の何れか一項に記載の装置。
[項目18]
第1のデータストリームから識別されるk個の符号語ブロックは、n個の第3のデータストリームへと分配され、複数の第3のデータストリームの各々におけるk個の符号語ブロックに属するデータは、第2のデータストリームにおける1個の符号語ブロックへと符号化され、第1のデータストリームにおけるk個の符号語ブロックに含まれる合計データ量は、第2のデータストリームにおけるn個の符号語ブロックに含まれるペイロードデータ量に等しい、
項目17に記載の装置。
[項目19]
第1のデータストリームにおけるデータは、FECシンボルブロックによって分配され、第1のデータストリームにおける同じFECシンボルブロックのデータは、第2のデータストリームにおける同じ符号語ブロックへと符号化される、
項目17に記載の装置。
[項目20]
第1のデータストリームにおけるデータは、ビットストリームによって分配され、第3のデータストリームにおけるデータは、ビットストリームによって符号化される、
項目17に記載の装置。
[項目21]
第1のチップおよび第2のチップは、同じデータ伝送デバイス内に位置付けられ、第1のチップは電気チップであり、第2のチップはイーサネット(登録商標)インタフェースを用いるチップである、
項目14から20の何れか一項に記載の装置。
[項目22]
データ伝送装置であって、装置は、第1のチップであり、
第2のチップによって送信される第2のデータストリームを受信するように構成された受信器であり、第2のデータストリームは、少なくとも第1のFEC符号タイプおよび第2のFEC符号タイプを用いることによって符号化することにより取得される連結されたFEC符号ストリームである、受信器と、
第1のデータストリームを形成するべく、少なくとも一度は第2のデータストリームを復号するように構成された復号器であって、第1のデータストリームは、第1のFEC符号タイプを用いることによって符号化することにより取得されるデータストリームである、復号器と、
第1のデータストリームを第3のチップへと送信するように構成された伝送器と
を備える装置。
[項目23]
第1のFEC符号タイプは具体的には、RS符号、BCH符号、階段符号、LDPC符号、ターボ符号またはTPCである、
項目22に記載の装置。
[項目24]
第2のFEC符号タイプは具体的には、BCH符号、RS符号、階段符号、LDPC符号、ターボ符号またはTPCである、
項目22または23に記載の装置。
[項目25]
第1のデータストリームは、第3のチップによって、第1のFEC符号タイプに基づいて復号されるのに用いられる、
項目22から24の何れか一項に記載の装置。
[項目26]
第2のチップは、第1のデータ伝送デバイス内に位置付けられ、第1のチップおよび第3のチップは、第2のデータ伝送デバイス内に位置付けられ、第1のチップは電気チップであり、第2のモジュールはチップであり、第3のチップはイーサネット(登録商標)インタフェースを用いるチップである、
項目22から25の何れか一項に記載の装置。
[項目27]
項目14から21の何れか一項に記載のデータ伝送装置と、
項目22から26の何れか一項に記載のデータ伝送装置と
を備える通信システム。
[項目28]
項目14から21の何れか一項に記載のデータ伝送装置を備えるネットワークデバイス。
[項目29]
項目22から26の何れか一項に記載のデータ伝送装置を備えるネットワークデバイス。

Claims (29)

  1. 第1の装置によって実装されるデータ伝送方法であって、
    第2の装置によって送信される第1のデータストリームを受信する段階であり、前記第1のデータストリームは、第1の前方誤り訂正(FEC)符号タイプを用いることによって符号化することにより取得されるデータストリームである、段階と、
    第2のデータストリームを取得するべく、少なくとも一度は前記第1のデータストリームを符号化する段階であり、前記第2のデータストリームは、少なくとも前記第1のFEC符号タイプおよび第2のFEC符号タイプを用いることによって符号化することにより取得される連結されたFEC符号ストリームである、段階と
    を備える方法。
  2. 前記第1のFEC符号タイプは、リードソロモン(RS)符号、ボーズ-チョドーリ-オッケンジェム(BCH)符号、階段(Staircase)符号、低密度パリティ検査(LDPC)符号、ターボ符号またはターボ製品符号(TPC)である、
    請求項1に記載の方法。
  3. 前記第2のFEC符号タイプは、BCH符号、RS符号、階段符号、LDPC符号、ターボ符号またはTPCである、
    請求項1または2に記載の方法。
  4. 第2のデータストリームを形成するべく、少なくとも一度は前記第1のデータストリームを符号化する前記段階は、
    n個の第3のデータストリームを形成するべく、前記第1のデータストリームを分配する段階であり、前記第1のデータストリームにおける同じ符号語ブロックのデータは異なる第3のデータストリームへと分配される、段階と、
    前記第2のデータストリームを形成するべく、少なくとも一度は前記n個の第3のデータストリームの各々を符号化する段階と
    を有する、請求項1から3の何れか一項に記載の方法。
  5. 前記第1のデータストリームから識別されるk個の符号語ブロックは、前記n個の第3のデータストリームへと分配され、前記n個の第3のデータストリームの各々における前記k個の符号語ブロックに属するデータは、前記第2のデータストリームにおける1個の符号語ブロックへと符号化され、前記第1のデータストリームにおける前記k個の符号語ブロックに含まれる合計データ量は、前記第2のデータストリームにおけるn個の符号語ブロックに含まれるペイロードデータ量に等しい、
    請求項4に記載の方法。
  6. 前記第1のデータストリームにおけるデータは、FECシンボルブロックによって分配され、前記第1のデータストリームにおける同じFECシンボルブロックのデータは、前記第2のデータストリームにおける同じ符号語ブロックへと符号化される、
    請求項4に記載の方法。
  7. 前記第1のデータストリームにおけるデータは、ビットストリームによって分配され、前記第3のデータストリームにおけるデータは、ビットストリームによって符号化される、
    請求項4に記載の方法。
  8. 前記第1の装置および前記第2の装置は同じデータ伝送デバイス内に位置付けられ、前記第1の装置は電気チップであり、前記第2の装置はイーサネット(登録商標)インタフェースを用いるチップである、
    請求項1から7の何れか一項に記載の方法。
  9. 第1の装置によって実装されるデータ伝送方法であって、
    第2の装置によって送信される第2のデータストリームを受信する段階であり、前記第2のデータストリームは、少なくとも第1の前方誤り訂正(FEC)符号タイプおよび第2のFEC符号タイプを用いることによって符号化することにより取得される連結されたFEC符号ストリームである、段階と、
    第1のデータストリームを形成するべく、少なくとも一度は前記第2のデータストリームを復号する段階であって、前記第1のデータストリームは、前記第1のFEC符号タイプを用いることによって符号化することにより取得されるデータストリームである、段階と、
    前記第1のデータストリームを第3の装置へと送信する段階と
    を備える方法。
  10. 前記第1のFEC符号タイプは具体的には、RS符号、BCH符号、階段符号、LDPC符号、ターボ符号またはTPCである、
    請求項9に記載の方法。
  11. 前記第2のFEC符号タイプは具体的には、BCH符号、RS符号、階段符号、LDPC符号、ターボ符号またはTPCである、
    請求項9または10に記載の方法。
  12. 前記第1のデータストリームは、前記第3の装置によって、前記第1のFEC符号タイプに基づいて復号されるのに用いられる、
    請求項9から11の何れか一項に記載の方法。
  13. 前記第2の装置は、第1のデータ伝送デバイス内に位置付けられ、前記第1の装置および前記第3の装置は、第2のデータ伝送デバイス内に位置付けられ、前記第1の装置は電気チップであり、前記第2の装置は電気チップであり、前記第3の装置はイーサネット(登録商標)インタフェースを用いるチップである、
    請求項9から12の何れか一項に記載の方法。
  14. 第1の装置であって、
    第2の装置によって送信される第1のデータストリームを受信するように構成された受信器であり、前記第1のデータストリームは、第1の前方誤り訂正(FEC)符号タイプを用いることによって符号化することにより取得されるデータストリームである、受信器と、
    第2のデータストリームを取得するべく、少なくとも一度は前記第1のデータストリームを符号化するように構成された符号化器であり、前記第2のデータストリームは、少なくとも前記第1のFEC符号タイプおよび第2のFEC符号タイプを用いることによって符号化することにより取得される連結されたFEC符号ストリームである、符号化器と
    を備える第1の装置。
  15. 前記第1のFEC符号タイプは具体的には、RS符号、BCH符号、階段符号、LDPC符号、ターボ符号またはTPCである、
    請求項14に記載の第1の装置。
  16. 前記第2のFEC符号タイプは具体的には、BCH符号、RS符号、階段符号、LDPC符号、ターボ符号またはTPCである、
    請求項14または15に記載の第1の装置。
  17. 前記符号化器は、
    n個の第3のデータストリームを形成するべく、前記第1のデータストリームを分配し、
    前記第2のデータストリームを形成するべく、少なくとも一度は前記n個の第3のデータストリームの各々を符号化する、
    ように構成され、前記第1のデータストリームにおける同じ符号語ブロックのデータは、異なる前記第3のデータストリームへと分配される、
    請求項14から16の何れか一項に記載の第1の装置。
  18. 前記第1のデータストリームから識別されるk個の符号語ブロックは、前記n個の第3のデータストリームへと分配され、前記n個の第3のデータストリームの各々における前記k個の符号語ブロックに属するデータは、前記第2のデータストリームにおける1個の符号語ブロックへと符号化され、前記第1のデータストリームにおける前記k個の符号語ブロックに含まれる合計データ量は、前記第2のデータストリームにおけるn個の符号語ブロックに含まれるペイロードデータ量に等しい、
    請求項17に記載の第1の装置。
  19. 前記第1のデータストリームにおけるデータは、FECシンボルブロックによって分配され、前記第1のデータストリームにおける同じFECシンボルブロックのデータは、前記第2のデータストリームにおける同じ符号語ブロックへと符号化される、
    請求項17に記載の第1の装置。
  20. 前記第1のデータストリームにおけるデータは、ビットストリームによって分配され、前記第3のデータストリームにおけるデータは、ビットストリームによって符号化される、
    請求項17に記載の第1の装置。
  21. 前記第1の装置および前記第2の装置は同じデータ伝送デバイス内に位置付けられ、前記第1の装置は電気チップであり、前記第2の装置はイーサネット(登録商標)インタフェースを用いるチップである、
    請求項14から20の何れか一項に記載の第1の装置。
  22. 第1の装置であって、
    第2の装置によって送信される第2のデータストリームを受信するように構成された受信器であり、前記第2のデータストリームは、少なくとも第1の前方誤り訂正(FEC)符号タイプおよび第2のFEC符号タイプを用いることによって符号化することにより取得される連結されたFEC符号ストリームである、受信器と、
    第1のデータストリームを形成するべく、少なくとも一度は前記第2のデータストリームを復号するように構成された復号器であって、前記第1のデータストリームは、前記第1のFEC符号タイプを用いることによって符号化することにより取得されるデータストリームである、復号器と、
    前記第1のデータストリームを第3の装置へと送信するように構成された伝送器と
    を備える第1の装置。
  23. 前記第1のFEC符号タイプは具体的には、RS符号、BCH符号、階段符号、LDPC符号、ターボ符号またはTPCである、
    請求項22に記載の第1の装置。
  24. 前記第2のFEC符号タイプは具体的には、BCH符号、RS符号、階段符号、LDPC符号、ターボ符号またはTPCである、
    請求項22または23に記載の第1の装置。
  25. 前記第1のデータストリームは、前記第3の装置によって、前記第1のFEC符号タイプに基づいて復号されるのに用いられる、
    請求項22から24の何れか一項に記載の第1の装置。
  26. 前記第2の装置は、第1のデータ伝送デバイス内に位置付けられ、前記第1の装置および前記第3の装置は、第2のデータ伝送デバイス内に位置付けられ、前記第1の装置は電気チップであり、前記第2の装置はチップであり、前記第3の装置はイーサネット(登録商標)インタフェースを用いるチップである、
    請求項22から25の何れか一項に記載の第1の装置。
  27. 請求項14から21の何れか一項に記載の第1の装置と、
    請求項22から26の何れか一項に記載の第1の装置と
    を備える通信システム。
  28. 請求項14から21の何れか一項に記載の第1の装置を備えるネットワークデバイス。
  29. 請求項22から26の何れか一項に記載の第1の装置を備えるネットワークデバイス。
JP2021565966A 2019-05-15 2019-05-15 データ伝送方法および装置 Pending JP2022533326A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/087058 WO2020227976A1 (zh) 2019-05-15 2019-05-15 一种数据传输方法和装置

Publications (1)

Publication Number Publication Date
JP2022533326A true JP2022533326A (ja) 2022-07-22

Family

ID=73289091

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021565966A Pending JP2022533326A (ja) 2019-05-15 2019-05-15 データ伝送方法および装置
JP2021567829A Active JP7424724B2 (ja) 2019-05-15 2019-07-15 データ伝送方法、データ伝送装置、通信システム、ネットワークデバイス、データ伝送システム、コンピュータ可読記憶媒体、およびコンピュータプログラムコード

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021567829A Active JP7424724B2 (ja) 2019-05-15 2019-07-15 データ伝送方法、データ伝送装置、通信システム、ネットワークデバイス、データ伝送システム、コンピュータ可読記憶媒体、およびコンピュータプログラムコード

Country Status (7)

Country Link
US (2) US20220077958A1 (ja)
EP (2) EP3958485A4 (ja)
JP (2) JP2022533326A (ja)
CN (4) CN113728569B (ja)
BR (2) BR112021022883A2 (ja)
CA (2) CA3177569A1 (ja)
WO (2) WO2020227976A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11153211B2 (en) * 2017-12-09 2021-10-19 Intel Corporation Fast data center congestion response
CN112330948B (zh) * 2021-01-04 2021-04-27 杭州涂鸦信息技术有限公司 红外遥控码匹配方法、装置、计算机设备和可读存储介质
CN114793148A (zh) * 2021-01-25 2022-07-26 华为技术有限公司 数据传输的方法、装置、设备、系统及可读存储介质
CN115706622A (zh) * 2021-08-11 2023-02-17 华为技术有限公司 数据传输的方法、装置、设备、系统及可读存储介质
CN117713992A (zh) * 2022-09-15 2024-03-15 华为技术有限公司 一种数据处理方法以及数据处理装置
CN115499102B (zh) * 2022-09-16 2024-04-09 迈普通信技术股份有限公司 报文处理方法、装置、交换机及计算机可读存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146932A (ja) * 2010-01-14 2011-07-28 Mitsubishi Electric Corp 誤り訂正符号化方法、誤り訂正復号方法、誤り訂正符号化装置、および、誤り訂正復号装置
WO2012164929A1 (ja) * 2011-05-31 2012-12-06 三菱電機株式会社 誤り訂正符号化装置、誤り訂正復号装置、およびその方法
WO2015178315A1 (ja) * 2014-05-21 2015-11-26 三菱電機株式会社 通信システム
JP2017509170A (ja) * 2013-12-22 2017-03-30 アイピーライト リミテッド 光通信網上で送信するためのcpri信号の効率的マッピング
WO2019026981A2 (en) * 2017-07-28 2019-02-07 Mitsubishi Electric Corporation ENCODER, DECODER AND TRANSMITTER

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5699367A (en) * 1995-12-29 1997-12-16 Telefonaktiebolaget Lm Ericsson Concatenated error detection coding and packet numbering for hierarchical ARQ schemes
US5841378A (en) * 1996-10-25 1998-11-24 Motorola, Inc. System and apparatus for, and method of, interfacing a demodulator and a forward error correction decoder
WO2001095502A1 (en) * 2000-06-07 2001-12-13 Tycom (Us) Inc. Concatenated forward error correction decoder
KR20040033101A (ko) * 2002-10-11 2004-04-21 삼성전자주식회사 디지털방송 시스템의 전송장치 및 전송방법
CN100353352C (zh) * 2003-04-15 2007-12-05 华为技术有限公司 一种减少解编码过程中数据传输延时的方法及其装置
US7418644B2 (en) * 2004-03-01 2008-08-26 Hewlett-Packard Development Company, L.P. System for error correction coding and decoding
US8582682B2 (en) * 2004-05-13 2013-11-12 Samsung Electronics Co., Ltd. Digital broadcasting transmission/reception devices capable of improving a receiving performance and signal processing method thereof
US20070104225A1 (en) * 2005-11-10 2007-05-10 Mitsubishi Denki Kabushiki Kaisha Communication apparatus, transmitter, receiver, and error correction optical communication system
GB0715494D0 (en) * 2007-08-10 2007-09-19 Cell Ltd G Monitoring system and method
WO2010114344A2 (ko) * 2009-04-03 2010-10-07 (주)엘지전자 릴레이 시스템에서 다중 데이터 스트림 전송 방법 및 장치
CN101667887A (zh) * 2009-09-02 2010-03-10 中兴通讯股份有限公司 编码方法及其装置、解码方法及其装置
CN102111233B (zh) * 2009-12-28 2014-03-26 华为软件技术有限公司 一种fec数据的处理方法及系统
US9397786B2 (en) * 2012-02-20 2016-07-19 Tyco Electronics Subsea Communications Llc System and method including modified bit-interleaved coded modulation
WO2013185355A1 (zh) * 2012-06-15 2013-12-19 华为技术有限公司 数据处理方法、装置及系统
US8775892B2 (en) * 2012-08-31 2014-07-08 Tyco Electronics Subsea Communications Llc System and method including modified bit-interleaved coded modulation with fractional secondary coding
US9191256B2 (en) * 2012-12-03 2015-11-17 Digital PowerRadio, LLC Systems and methods for advanced iterative decoding and channel estimation of concatenated coding systems
US9954644B2 (en) * 2013-01-04 2018-04-24 Huawei Technologies Co., Ltd. Ethernet data processing method, physical layer chip and Ethernet equipment
US9203435B2 (en) * 2013-05-08 2015-12-01 Broadcom Corporation Multiple size and rate FEC code combination with minimum shortening and maximum combined code rate
CN104426631B (zh) * 2013-09-06 2018-03-06 华为技术有限公司 对数据进行处理的方法及装置
US9450616B2 (en) * 2013-12-11 2016-09-20 Nec Corporation Adaptive coded-modulation for intelligent optical transport networks
US9432124B2 (en) * 2014-09-16 2016-08-30 Mitsubishi Electric Research Laboratories, Inc. Inter-channel interference management for optical super-channels
US11153040B2 (en) * 2016-03-18 2021-10-19 Kyocera Corporation System and method for dual-coding transmissions for relays
WO2018026426A1 (en) * 2016-08-01 2018-02-08 Kyocera Corporation Robust relay retransmissions with dual-coding
CN107786305A (zh) * 2016-08-29 2018-03-09 海思光电子有限公司 一种前向纠错后的误码补偿方法和编解码处理装置
JP6660898B2 (ja) * 2017-02-16 2020-03-11 日本電信電話株式会社 伝送装置、伝送方法およびプログラム
CN108667553B (zh) * 2017-03-29 2021-07-09 华为技术有限公司 编码方法、解码方法、装置和系统
US10374752B2 (en) * 2017-08-31 2019-08-06 Inphi Corporation Methods and systems for data transmission
US10848270B2 (en) * 2018-11-29 2020-11-24 Ciena Corporation Concatenated forward error correction

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146932A (ja) * 2010-01-14 2011-07-28 Mitsubishi Electric Corp 誤り訂正符号化方法、誤り訂正復号方法、誤り訂正符号化装置、および、誤り訂正復号装置
WO2012164929A1 (ja) * 2011-05-31 2012-12-06 三菱電機株式会社 誤り訂正符号化装置、誤り訂正復号装置、およびその方法
JP2017509170A (ja) * 2013-12-22 2017-03-30 アイピーライト リミテッド 光通信網上で送信するためのcpri信号の効率的マッピング
WO2015178315A1 (ja) * 2014-05-21 2015-11-26 三菱電機株式会社 通信システム
WO2019026981A2 (en) * 2017-07-28 2019-02-07 Mitsubishi Electric Corporation ENCODER, DECODER AND TRANSMITTER

Also Published As

Publication number Publication date
EP3965325A4 (en) 2022-10-26
BR112021022737A2 (pt) 2022-02-15
US20220077875A1 (en) 2022-03-10
JP7424724B2 (ja) 2024-01-30
CN116032422A (zh) 2023-04-28
CN113875177A (zh) 2021-12-31
WO2020227976A1 (zh) 2020-11-19
EP3958485A4 (en) 2022-03-23
CA3178909A1 (en) 2020-11-19
CN113728569A (zh) 2021-11-30
CA3177569A1 (en) 2020-11-19
EP3965325A1 (en) 2022-03-09
JP2022533081A (ja) 2022-07-21
BR112021022883A2 (pt) 2022-01-04
US20220077958A1 (en) 2022-03-10
WO2020228126A1 (zh) 2020-11-19
CN113728569B (zh) 2022-12-06
CN115987450A (zh) 2023-04-18
EP3958485A1 (en) 2022-02-23

Similar Documents

Publication Publication Date Title
JP2022533326A (ja) データ伝送方法および装置
US10320425B2 (en) Staircase forward error correction coding
US11043975B2 (en) Encoding method, decoding method, apparatus, and system
US7917833B2 (en) Communication apparatus, transmitter, receiver, and error correction optical communication system
US7246294B2 (en) Method for iterative hard-decision forward error correction decoding
WO2007134196A2 (en) Code generator and decoder using hybrid codes
CN110719141B (zh) 一种信息的传输方法、译码方法和装置
CN101888251B (zh) 纠错编码方法及其装置、纠错译码方法及其装置
EP1618669A1 (en) Forward error correction coding
WO2017121334A1 (zh) 一种数据处理的方法和装置
US7231575B2 (en) Apparatus for iterative hard-decision forward error correction decoding
US8365053B2 (en) Encoding and decoding data using store and exclusive or operations
KR101314232B1 (ko) 에러 정정 코드의 부호화 및 복호화 방법 그리고 코덱
US20210175908A1 (en) Method and device for decoding staircase code, and storage medium
US20110182381A1 (en) System and Method for Digital Communications with Unbalanced Codebooks
KR102109589B1 (ko) 고속직렬인터페이스용 송수신 오류 정정기법이 포함된 오버헤드최소화 코딩 기법과 하드웨어 구현 방법
Li et al. Reconfigurable forward error correction decoder for beyond 100 Gbps high speed optical links
JP2010200247A (ja) デジタル伝送システム及びデジタル伝送方法
GB2396786A (en) Data encoding/decoding for fibre optic communication
CN114095041B (zh) 用于短帧突发的低码率编码方法、装置及存储介质
WO2023105685A1 (ja) 符号化回路、復号回路、符号化方法、復号方法及びコンピュータプログラム
CN116261066A (zh) 一种数据传输方法及相关设备
Sinha et al. Design and implementation of high speed digital multi-programme system based on ITU-T J. 83 annexures A and C

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230412

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230808