CN114095041B - 用于短帧突发的低码率编码方法、装置及存储介质 - Google Patents
用于短帧突发的低码率编码方法、装置及存储介质 Download PDFInfo
- Publication number
- CN114095041B CN114095041B CN202210058718.0A CN202210058718A CN114095041B CN 114095041 B CN114095041 B CN 114095041B CN 202210058718 A CN202210058718 A CN 202210058718A CN 114095041 B CN114095041 B CN 114095041B
- Authority
- CN
- China
- Prior art keywords
- coding
- information bits
- symbols
- tail
- hadamard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2732—Convolutional interleaver; Interleavers using shift-registers or delay lines like, e.g. Ramsey type interleaver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/2996—Tail biting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M9/00—Parallel/series conversion or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Error Detection And Correction (AREA)
Abstract
本发明提供一种用于短帧突发的低码率编码方法、装置及存储介质。所述方法包括:获取原始信息比特的多路交织信息比特,并将每一路所述交织信息比特输入至对应的分量编码器中,输出每一路咬尾卷积编码符号;将每一路的所述交织信息比特和所述咬尾卷积编码符号进行Hadamard编码,得到每一路分量编码器的编码符号;将各路输出的分量编码器编码符号和所述原始信息比特进行并行转串行操作,得到Hadamard‑Turbo级联编码符号。本发明通过将Hadamard编码与咬尾卷积编码符号级联,实现了高增益且不损失编码效率的低码率编码,降低了译码复杂度。
Description
技术领域
本发明涉及数字信号处理技术领域,尤其涉及一种用于短帧突发的低码率编码方法、装置及存储介质。
背景技术
战术自组网是未来战争的重要通信保障手段,具有机动灵活、简易部署、集群智能的特点,但也必需克服高动态、大衰落和强干扰带来的不良影响。随着接入装备数以及通信速率需求的不断增长,频带内的干扰信号和多径效应所带来的码间串扰,会严重影响通信质量,而传统的时分多址接入以及频分多址接入等方式在抗干扰和抵抗衰落方面效果不显著。
跳频通信体制通过把不同时刻的符号调制在不同频点上,将干扰带来的影响降低,保证通信可靠性。但当某些频点上的干扰或者衰落过大时,该频点上的符号将无法被接收端正确解跳,影响通信质量。低码率编码可以将传输比特编码为多个符号,调制在不同频点上,并在接收端合并恢复比特信息。现有技术中,一种是通过重复发送相同符号序列实现低码率传输,这种方法在接收端直接合并,但无法带来编码增益。另一种是利用较长校验矩阵将信息比特编码为低码率编码,虽然这种编码方式确实可以在降低码率的同时引入额外的编码增益,但在译码过程中普遍复杂度较高,实现难度较大。
发明内容
本发明提供一种用于短帧突发的低码率编码方法、装置及存储介质,用以解决短帧突发场景下构造低码率短码中重复编码无编码增益,而低码率分组码译码复杂度高的问题,实现了低复杂度高增益编码。
本发明提供一种用于短帧突发的低码率编码方法,包括:
获取原始信息比特的多路交织信息比特,并将每一路所述交织信息比特输入至对应的分量编码器中,输出每一路咬尾卷积编码符号;
将每一路的所述交织信息比特和所述咬尾卷积编码符号进行Hadamard编码,得到每一路分量编码器的编码符号;
将各路输出的分量编码器编码符号和所述原始信息比特进行并行转串行操作,得到Hadamard-Turbo级联编码符号。
可选的,获取原始信息比特的多路交织信息比特,包括:
基于下面第一公式对所述原始信息比特进行伪随机打散,得到多路交织信息比特,所述第一公式为:
可选的,将每一路所述交织信息比特输入至对应的分量编码器中,输出每一路咬尾卷积编码符号,包括:
并行多路进行如下操作,得到每一路咬尾卷积编码符号,所述操作包括:
对所述交织信息比特进行奇偶校验,得到奇偶校验比特;
对所述奇偶校验比特进行卷积预编码,得到循环状态;
根据所述循环状态对所述奇偶校验比特进行咬尾卷积编码,得到咬尾卷积编码符号。
可选的,将每一路的所述交织信息比特和所述咬尾卷积编码符号进行Hadamard编码,得到每一路分量编码器的编码符号,包括:
并行多路进行如下操作,得到每一路分量编码器的编码符号,所述操作包括:
基于下面第二公式对所述交织信息比特和所述咬尾卷积编码符号进行Hadamard编码,得到分量编码器的编码符号,所述第二公式为:
可选的,将各路输出的分量编码器编码符号和所述原始信息比特进行并行转串行操作,得到Hadamard-Turbo级联编码符号,包括:
基于下面第三公式对各路输出的分量编码器编码符号和所述原始信息比特进行并行拼接,得到并行拼接后的符号,并基于下面第四公式对所述并行拼接后的符号进行转串行操作,得到Hadamard-Turbo级联编码符号;其中,所述第三公式为:
其中,x为并行拼接后的符号,u为原始信息比特,h 1为第一个分量编码器的编码符号,q 1为第一个咬尾卷积编码符号,M为分量编码器个数;
其中,所述第四公式为:
其中,c为Hadamard-Turbo级联编码符号,i为奇偶校验比特的序号,j为交织信息比特的序号,r为Hadamard编码阶数。
可选的,对所述交织信息比特进行奇偶校验,得到奇偶校验比特,包括:
基于下面第五公式对所述交织信息比特进行奇偶校验,得到奇偶校验比特,所述第五公式为:
可选的,对所述奇偶校验比特进行卷积预编码,得到循环状态,包括:
基于下面第六公式对所述奇偶校验比特进行卷积预编码,得到循环状态,所述第六公式为:
可选的,根据所述循环状态对所述奇偶校验比特进行咬尾卷积编码,得到咬尾卷积编码符号,包括:
基于下面第七公式根据所述循环状态对所述奇偶校验比特进行咬尾卷积编码,得到咬尾卷积编码符号,所述第七公式为:
本发明还提供一种用于短帧突发的低码率编码装置,包括:
第一处理模块,用于获取原始信息比特的多路交织信息比特,并将每一路所述交织信息比特输入至对应的分量编码器中,输出每一路咬尾卷积编码符号;
第二处理模块,用于将每一路的所述交织信息比特和所述咬尾卷积编码符号进行Hadamard编码,得到每一路分量编码器的编码符号;
第三处理模块,用于将各路输出的分量编码器编码符号和所述原始信息比特进行并行转串行操作,得到Hadamard-Turbo级联编码符号。
本发明还提供一种电子设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,所述处理器执行所述程序时实现如上述任一种所述用于短帧突发的低码率编码方法的步骤。
本发明还提供一种非暂态计算机可读存储介质,其上存储有计算机程序,该计算机程序被处理器执行时实现如上述任一种所述用于短帧突发的低码率编码方法的步骤。
本发明提供的用于短帧突发的低码率编码方法、装置及存储介质。首先获取原始信息比特的多路交织信息比特,并将每一路交织信息比特输入至对应的分量编码器中,输出每一路咬尾卷积编码符号;然后将每一路的交织信息比特和咬尾卷积编码符号进行Hadamard编码,得到每一路分量编码器的编码符号;最后将各路输出的分量编码器编码符号和原始信息比特进行并行转串行操作,得到Hadamard-Turbo级联编码符号。由此可见,本发明通过将Hadamard编码与咬尾卷积编码符号级联,得到的Hadamard-Turbo级联编码符号既具有Hadamard码的低码率结构,同时具有咬尾Turbo码的高编码增益和短帧时不损失编码效率的特性,适用于短帧突发跳频通信体制抗干扰场景,实现了高增益且不损失编码效率的低码率编码,可降低译码复杂度。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明提供的用于短帧突发的低码率编码方法的流程示意图;
图2是本发明提供的用于短帧突发的低码率编码装置的结构示意图;
图3是本发明提供的用于短帧突发的低码率编码系统的结构示意图;
图4是本发明提供的电子设备的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明中的附图,对本发明中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1所示,本发明提供的用于短帧突发的低码率编码方法,包括:
步骤101:获取原始信息比特的多路交织信息比特,并将每一路所述交织信息比特输入至对应的分量编码器中,输出每一路咬尾卷积编码符号;
在本步骤中,首先将原始信息比特输入至编码器,通过不同的交织方案,得到多路的交织信息比特,然后将每一路的交织信息比特输入至一个分量编码器,可以理解的是,一路交织信息比特对应一个分量编码器。其中,分量编码器接收交织比特并分组进行奇偶校验,得到奇偶校验比特序列。奇偶校验比特序列先经过卷积编码操作,得到终止状态后,再计算出循环状态,依据循环状态再次卷积编码,输出咬尾卷积编码符号。
步骤102:将每一路的所述交织信息比特和所述咬尾卷积编码符号进行Hadamard编码,得到每一路分量编码器的编码符号;
在本步骤中,并行多路将交织信息比特和咬尾卷积编码一同分组并行进行Hadamard编码,得到分量编码器编码符号。
步骤103:将各路输出的分量编码器编码符号和所述原始信息比特进行并行转串行操作,得到Hadamard-Turbo级联编码符号。
在本步骤中,将各路分量编码器编码符号与原始信息比特经过并行转串行操作后,输出为流式Hadamard-Turbo级联编码符号。由此可见,本发明通过将Hadamard编码与咬尾卷积编码符号级联,得到的Hadamard-Turbo级联编码符号既具有Hadamard码的低码率结构,同时具有咬尾Turbo码的高编码增益和短帧时不损失编码效率的特性。然而现有技术中,常规的低码率编码构造方法使用重传方式,并没有引入额外的编码增益。
本发明提供的用于短帧突发的低码率编码方法。首先获取原始信息比特的多路交织信息比特,并将每一路交织信息比特输入至对应的分量编码器中,输出每一路咬尾卷积编码符号;然后将每一路的交织信息比特和咬尾卷积编码符号进行Hadamard编码,得到每一路分量编码器的编码符号;最后将各路输出的分量编码器编码符号和原始信息比特进行并行转串行操作,得到Hadamard-Turbo级联编码符号。由此可见,本发明通过将Hadamard编码与咬尾卷积编码符号级联,得到的Hadamard-Turbo级联编码符号既具有Hadamard码的低码率结构,同时具有咬尾Turbo码的高编码增益和短帧时不损失编码效率的特性,适用于短帧突发跳频通信体制抗干扰场景,实现了低码率高增益无效率损耗编码,可降低译码复杂度。
基于上述实施例的内容,在本实施例中,输入原始信息比特长度和Hadamard编码阶数需满足如下关系:
其中,L为输入原始信息比特长度,r为Hadamard 编码阶数,K为卷积码长度。
其中,Hadamard-Turbo分量编码器个数M至少为两个或两个以上。
基于上述实施例的内容,在本实施例中,获取原始信息比特的多路交织信息比特,包括:
基于下面第一公式对所述原始信息比特进行伪随机打散,得到多路交织信息比特,所述第一公式为:
基于上述实施例的内容,在本实施例中,将每一路所述交织信息比特输入至对应的分量编码器中,输出每一路咬尾卷积编码符号,包括:
并行多路进行如下操作,得到每一路咬尾卷积编码符号,所述操作包括:
对所述交织信息比特进行奇偶校验,得到奇偶校验比特;
对所述奇偶校验比特进行卷积预编码,得到循环状态;
根据所述循环状态对所述奇偶校验比特进行咬尾卷积编码,得到咬尾卷积编码符号。
基于上述实施例的内容,在本实施例中,将每一路的所述交织信息比特和所述咬尾卷积编码符号进行Hadamard编码,得到每一路分量编码器的编码符号,包括:
并行多路进行如下操作,得到每一路分量编码器的编码符号,所述操作包括:
基于下面第二公式对所述交织信息比特和所述咬尾卷积编码符号进行Hadamard编码,得到分量编码器的编码符号,所述第二公式为:
基于上述实施例的内容,在本实施例中,将各路输出的分量编码器编码符号和所述原始信息比特进行并行转串行操作,得到Hadamard-Turbo级联编码符号,包括:
基于下面第三公式对各路输出的分量编码器编码符号和所述原始信息比特进行并行拼接,得到并行拼接后的符号,并基于下面第四公式对所述并行拼接后的符号进行转串行操作,得到Hadamard-Turbo级联编码符号;其中,所述第三公式为:
其中,x为并行拼接后的符号,u为原始信息比特,h 1为第一个分量编码器的编码符号,q 1为第一个咬尾卷积编码符号,M为分量编码器个数;
其中,所述第四公式为:
其中,c为Hadamard-Turbo级联编码符号,i为奇偶校验比特的序号,j为交织信息比特的序号,r为Hadamard编码阶数。
基于上述实施例的内容,在本实施例中,对所述交织信息比特进行奇偶校验,得到奇偶校验比特,包括:
基于下面第五公式对所述交织信息比特进行奇偶校验,得到奇偶校验比特,所述第五公式为:
基于上述实施例的内容,在本实施例中,对所述奇偶校验比特进行卷积预编码,得到循环状态,包括:
基于下面第六公式对所述奇偶校验比特进行卷积预编码,得到循环状态,所述第六公式为:
基于上述实施例的内容,在本实施例中,根据所述循环状态对所述奇偶校验比特进行咬尾卷积编码,得到咬尾卷积编码符号,包括:
基于下面第七公式根据所述循环状态对所述奇偶校验比特进行咬尾卷积编码,得到咬尾卷积编码符号,所述第七公式为:
下面对本发明提供的用于短帧突发的低码率编码装置进行描述,下文描述的用于短帧突发的低码率编码装置与上文描述的用于短帧突发的低码率编码方法可相互对应参照。
如图2所示,本发明提供的用于短帧突发的低码率编码装置,包括:
第一处理模块1,用于获取原始信息比特的多路交织信息比特,并将每一路所述交织信息比特输入至对应的分量编码器中,输出每一路咬尾卷积编码符号;
第二处理模块2,用于将每一路的所述交织信息比特和所述咬尾卷积编码符号进行Hadamard编码,得到每一路分量编码器的编码符号;
第三处理模块3,用于将各路输出的分量编码器编码符号和所述原始信息比特进行并行转串行操作,得到Hadamard-Turbo级联编码符号。
在本实施例中,首先将原始信息比特输入至编码器,通过不同的交织方案,得到多路的交织信息比特,然后将每一路的交织信息比特输入至一个分量编码器,可以理解的是,一路交织信息比特对应一个分量编码器。其中,分量编码器接收交织比特并分组进行奇偶校验,得到奇偶校验比特序列。奇偶校验比特序列先经过卷积编码操作,得到终止状态后,再计算出循环状态,依据循环状态再次卷积编码,输出咬尾卷积编码符号。
在本实施例中,并行多路将交织信息比特和咬尾卷积编码一同分组并行进行Hadamard编码,得到分量编码器编码符号。
在本实施例中,将各路分量编码器编码符号与原始信息比特经过并行转串行操作后,输出为流式Hadamard-Turbo级联编码符号。由此可见,本发明通过将Hadamard编码与咬尾卷积编码符号级联,得到的Hadamard-Turbo级联编码符号既具有Hadamard码的低码率结构,同时具有咬尾Turbo码的高编码增益和短帧时不损失编码效率的特性。然而现有技术中,常规的低码率编码构造方法使用重传方式,并没有引入额外的编码增益。
本发明提供的用于短帧突发的低码率编码装置。首先获取原始信息比特的多路交织信息比特,并将每一路交织信息比特输入至对应的分量编码器中,输出每一路咬尾卷积编码符号;然后将每一路的交织信息比特和咬尾卷积编码符号进行Hadamard编码,得到每一路分量编码器的编码符号;最后将各路输出的分量编码器编码符号和原始信息比特进行并行转串行操作,得到Hadamard-Turbo级联编码符号。由此可见,本发明通过将Hadamard编码与咬尾卷积编码符号级联,得到的Hadamard-Turbo级联编码符号既具有Hadamard码的低码率结构,同时具有咬尾Turbo码的高编码增益和短帧时不损失编码效率的特性,适用于短帧突发跳频通信体制抗干扰场景,实现了低码率高增益无效率损耗编码,可降低译码复杂度。
如图3所示,本发明还提供一种用于短帧突发的低码率编码系统,包括:交织单元、奇偶校验单元、卷积预编码单元、咬尾卷积编码单元、Hadamard编码单元、并行转串行单元;
所述交织单元,用于对原始信息比特进行伪随机打散,输出交织信息比特;
所述奇偶校验单元,用于对交织信息比特进行奇偶校验,输出奇偶校验比特;
所述卷积预编码单元,用于对奇偶校验比特进行卷积预编码,输出咬尾编码所需的循环状态;
所述咬尾卷积编码单元,利用循环状态对奇偶校验比特进行咬尾卷积编码,输出咬尾卷积编码符号;
所述Hadamard编码单元,用于将交织信息比特和咬尾卷积编码符号进行Hadamard编码,输出分量编码器编码符号;
所述并行转串行单元,用于将原始信息比特与分量编码器编码符号进行并行转串行操作,输出Hadamard-Turbo级联编码符号。
本发明过通过将Hadamard编码与咬尾卷积编码符号级联,实现了可低复杂度译码的低码率高增益无效率损耗的编码方法。原始信息比特进入本发明编码器,通过不同的交织方案,得到多路的交织信息比特,分别给入不同的分量编码器。分量编码器接收交织比特并分组进行奇偶校验,得到奇偶校验比特序列。奇偶校验比特序列先经过卷积编码操作,得到终止状态后,再计算出循环状态,依据循环状态再次卷积编码,输出咬尾卷积编码符号。交织信息比特和咬尾卷积编码一同分组并行进行Hadamard编码,得到分量编码器编码符号。最后各路分量编码器编码符号与原始信息比特经过并行转串行操作,输出为流式Hadamard-Turbo级联编码符号。本发明解决了短帧突发场景下构造低码率短码中重复编码无编码增益,而低码率分组码译码复杂度高的问题,实现了低复杂度高增益编码。需要说明的是,Hadamard码作为一种特殊的重复结构,在进行置信度计算时可以通过类似快速傅里叶变换FFT的蝶形乘加结构大幅减少计算量。此外,一般咬尾卷积编码Turbo码起始于零状态并且终止于零状态,终止处需要添加额外比特完成归零,存在编码效率的损耗,短帧突发场景下短码长时损耗显著。本发明通过预编码计算出循环状态,使得起始状态与终止状态相同,消除了短码长时的效率损耗。由此可见,本发明在实现低码率编码的同时结合了Hadamard码与Turbo码带来的编码增益,通过状态咬尾解决了短码长时的效率损耗,增大了通信系统的链路容量,实现了具有快速运算结构的低码率高增益编码,具有较高的应用价值。
图4示例了一种电子设备的实体结构示意图,如图4所示,该电子设备可以包括:处理器(processor)410、通信接口(Communications Interface)420、存储器(memory)430和通信总线440,其中,处理器410,通信接口420,存储器430通过通信总线440完成相互间的通信。处理器410可以调用存储器430中的逻辑指令,以执行用于短帧突发的低码率编码方法,该方法包括:获取原始信息比特的多路交织信息比特,并将每一路所述交织信息比特输入至对应的分量编码器中,输出每一路咬尾卷积编码符号;将每一路的所述交织信息比特和所述咬尾卷积编码符号进行Hadamard编码,得到每一路分量编码器的编码符号;将各路输出的分量编码器编码符号和所述原始信息比特进行并行转串行操作,得到Hadamard-Turbo级联编码符号。
此外,上述的存储器430中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
另一方面,本发明还提供一种计算机程序产品,所述计算机程序产品包括计算机程序,计算机程序可存储在非暂态计算机可读存储介质上,所述计算机程序被处理器执行时,计算机能够执行上述各方法所提供的用于短帧突发的低码率编码方法,该方法包括:获取原始信息比特的多路交织信息比特,并将每一路所述交织信息比特输入至对应的分量编码器中,输出每一路咬尾卷积编码符号;将每一路的所述交织信息比特和所述咬尾卷积编码符号进行Hadamard编码,得到每一路分量编码器的编码符号;将各路输出的分量编码器编码符号和所述原始信息比特进行并行转串行操作,得到Hadamard-Turbo级联编码符号。
又一方面,本发明还提供一种非暂态计算机可读存储介质,其上存储有计算机程序,该计算机程序被处理器执行时实现以执行上述各方法提供的用于短帧突发的低码率编码方法,该方法包括:获取原始信息比特的多路交织信息比特,并将每一路所述交织信息比特输入至对应的分量编码器中,输出每一路咬尾卷积编码符号;将每一路的所述交织信息比特和所述咬尾卷积编码符号进行Hadamard编码,得到每一路分量编码器的编码符号;将各路输出的分量编码器编码符号和所述原始信息比特进行并行转串行操作,得到Hadamard-Turbo级联编码符号。
以上所描述的装置实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下,即可以理解并实施。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件。基于这样的理解,上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在计算机可读存储介质中,如ROM/RAM、磁碟、光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (9)
1.一种用于短帧突发的低码率编码方法,其特征在于,包括:
获取原始信息比特的多路交织信息比特,并将每一路所述交织信息比特输入至对应的分量编码器中,输出每一路咬尾卷积编码符号;
将每一路的所述交织信息比特和所述咬尾卷积编码符号进行Hadamard编码,得到每一路分量编码器的编码符号;
将各路输出的分量编码器编码符号和所述原始信息比特进行并行转串行操作,得到Hadamard-Turbo级联编码符号;
其中,所述将每一路所述交织信息比特输入至对应的分量编码器中,输出每一路咬尾卷积编码符号,包括:
并行多路进行如下操作,得到每一路咬尾卷积编码符号,所述操作包括:
对所述交织信息比特进行奇偶校验,得到奇偶校验比特;
对所述奇偶校验比特进行卷积预编码,得到循环状态;
根据所述循环状态对所述奇偶校验比特进行咬尾卷积编码,得到咬尾卷积编码符号。
4.根据权利要求1所述的用于短帧突发的低码率编码方法,其特征在于,将各路输出的分量编码器编码符号和所述原始信息比特进行并行转串行操作,得到Hadamard-Turbo级联编码符号,包括:
基于下面第三公式对各路输出的分量编码器编码符号和所述原始信息比特进行并行拼接,得到并行拼接后的符号,并基于下面第四公式对所述并行拼接后的符号进行转串行操作,得到Hadamard-Turbo级联编码符号;其中,所述第三公式为:
其中,x为并行拼接后的符号,u为原始信息比特,h 1为第一个分量编码器的编码符号,q 1为第一个咬尾卷积编码符号,M为分量编码器个数;
其中,所述第四公式为:
其中,c为Hadamard-Turbo级联编码符号,i为奇偶校验比特的序号,j为交织信息比特的序号,r为Hadamard编码阶数。
8.一种用于短帧突发的低码率编码装置,其特征在于,包括:
第一处理模块,用于获取原始信息比特的多路交织信息比特,并将每一路所述交织信息比特输入至对应的分量编码器中,输出每一路咬尾卷积编码符号;
第二处理模块,用于将每一路的所述交织信息比特和所述咬尾卷积编码符号进行Hadamard编码,得到每一路分量编码器的编码符号;
第三处理模块,用于将各路输出的分量编码器编码符号和所述原始信息比特进行并行转串行操作,得到Hadamard-Turbo级联编码符号;
其中,所述第一处理模块还用于:
并行多路进行如下操作,得到每一路咬尾卷积编码符号,所述操作包括:
对所述交织信息比特进行奇偶校验,得到奇偶校验比特;
对所述奇偶校验比特进行卷积预编码,得到循环状态;
根据所述循环状态对所述奇偶校验比特进行咬尾卷积编码,得到咬尾卷积编码符号。
9.一种非暂态计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现如权利要求1至7任一项所述用于短帧突发的低码率编码方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210058718.0A CN114095041B (zh) | 2022-01-19 | 2022-01-19 | 用于短帧突发的低码率编码方法、装置及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210058718.0A CN114095041B (zh) | 2022-01-19 | 2022-01-19 | 用于短帧突发的低码率编码方法、装置及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114095041A CN114095041A (zh) | 2022-02-25 |
CN114095041B true CN114095041B (zh) | 2022-04-26 |
Family
ID=80308563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210058718.0A Active CN114095041B (zh) | 2022-01-19 | 2022-01-19 | 用于短帧突发的低码率编码方法、装置及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114095041B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101083512A (zh) * | 2006-06-02 | 2007-12-05 | 中兴通讯股份有限公司 | 一种双二进制咬尾Turbo码编码方法和装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1240715B1 (en) * | 1999-12-20 | 2008-11-12 | Research In Motion Limited | Hybrid automatic repeat request system and method |
CN1672353A (zh) * | 2002-08-01 | 2005-09-21 | 皇家飞利浦电子股份有限公司 | 数据传输中用于速率匹配的编码和解码 |
CN112187291B (zh) * | 2020-10-24 | 2024-03-29 | 西北工业大学 | 一种基于变换域的咬尾Turbo编译码通信方法 |
-
2022
- 2022-01-19 CN CN202210058718.0A patent/CN114095041B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101083512A (zh) * | 2006-06-02 | 2007-12-05 | 中兴通讯股份有限公司 | 一种双二进制咬尾Turbo码编码方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
CN114095041A (zh) | 2022-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3510699B1 (en) | Method and apparatus for encoding data using a polar code | |
CN108667553B (zh) | 编码方法、解码方法、装置和系统 | |
CN113728569B (zh) | 一种数据传输方法和装置 | |
CN101553990B (zh) | Turbo码交织器尺寸的确定 | |
US11171741B2 (en) | Polar code transmission method and apparatus | |
WO2017121334A1 (zh) | 一种数据处理的方法和装置 | |
CN108111256B (zh) | 级联编译方法、装置、存储介质及其计算机设备 | |
CN103414478A (zh) | 具有速率匹配的高计算效率的卷积编码 | |
US9954696B2 (en) | Method and apparatus for encoding uplink control information | |
KR20120091001A (ko) | Ldpc 컨벌루션 코드를 사용하여 gnss 신호 데이터를 통신하는 방법 및 그 시스템 | |
US4293951A (en) | Method and apparatus for encoding/decoding a convolutional code to a periodic convolutional code block | |
JP2000068863A (ja) | 符号化装置及びその方法 | |
CN109361405B (zh) | 一种基于素数码交织及极码编码的传输系统及方法 | |
US6182260B1 (en) | Channel encoding apparatus using single concatenated encoder | |
CN109787641B (zh) | staircase码的解码方法、装置及存储介质 | |
CN114095041B (zh) | 用于短帧突发的低码率编码方法、装置及存储介质 | |
CN110830171A (zh) | 接收数据的方法及设备,以及发送数据的方法及设备 | |
CN114095040B (zh) | 基于Hadamard-CTC级联的编码器及编码方法 | |
EP4131785A1 (en) | Encoding and decoding methods and apparatuses, and device | |
CN111181576A (zh) | 一种存在反馈校验机制的turbo码编码装置 | |
CN114553371B (zh) | 柔性低码率编译码系统、编译码方法、设备及介质 | |
US8707148B2 (en) | Method of producing and decoding error correction code and apparatus therefor | |
WO2023236838A1 (zh) | 编码传输方法、解码方法和通信装置 | |
CN112751651B (zh) | 一种Turbo码与神经网络相结合的信号传输方法 | |
CN111600613B (zh) | 一种校验方法、装置、译码器、接收机及计算机存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |