CN101083512A

CN101083512A - 一种双二进制咬尾Turbo码编码方法和装置

Info

Publication number: CN101083512A
Application number: CN 200610083821
Authority: CN
Inventors: 包国平; 徐俊; 胡留军
Original assignee: ZTE Corp
Current assignee: ZTE Corp
Priority date: 2006-06-02
Filing date: 2006-06-02
Publication date: 2007-12-05
Anticipated expiration: 2026-06-02
Also published as: CN101083512B

Abstract

本发明公开了一种双二进制咬尾Turbo码编码方法和装置，为解决现有技术不能灵活的支持任何偶数信息分组长度和任意码率的问题而发明。本发明的装置包括：第一分量码编码器、第二分量码编码器、符号交织器、速率匹配装置。本发明的方法包括以下步骤：系统将比特序列发送到第一分量编码器、符号交织器和速率匹配装置中；第一分量编码器生成校验比特序列；码内交织器依次每隔一对数据，进行数据内部交换；构造交织矩阵，执行行内行间置换；第二分量编码器生成两路校验比特序列；速率匹配装置对系统、第一分量编码器和第二分量编码器的输出比特序列进行数率匹配，获得所需码率。这样，可以灵活的支持任何偶数信息分组长度和任意码率。

Description

一种双二进制咬尾Turbo码编码方法和装置

技术领域

本发明涉及移动通信领域，特别涉及双二进制咬尾Turbo码编码方法和装置。

背景技术

在通信系统中，为了提高信息在无线信道中传输的可靠性，提高数据在信道上的抗干扰能力，需要采用相应的信道编码技术。在诸多信道编码技术中，Turbo码是目前公认的最好的前向纠错编码之一。Turbo码的纠错性能远比其它编码的纠错性能优越，而且译码迭代的次数越多，则译码纠错的性能越好，因此通常多被建议在可靠性要求很高的数据传输场合使用。例如，第三代移动通信就采用了8状态1/3码率的二进制Turbo码作为信道编码的标准。

通常应用的二进制Turbo编码是一种带有内部交织器的并行级联码，一般由两个结构相同的递归系统卷积码(RSC)分量码编码器并行级联而成。Turbo码内交织器在第二个分量码编码器之前将输入的二进制信息序列中的比特位置进行随机置换，当交织器充分大时，Turbo码就具有近似随机长码的特性。在WCDMA和TD-SCDMA中就使用了这样一种二进制Turbo码，结构如图1。输入的二进制信息序列X_k经过第一个分量码编码器生成一路校验序列Z_k。同时输入二进制信息序列X_k经过Turbo码内交织器交织后，由第二个分量码编码器生成另一路校验序列Z_k′。此时，如果不对编码比特打孔，Turbo编码的输出码率为1/3，输出端得到的编码比特序列为：x₁，z₁，z₁′，x₂，z₂，z₂′，…，x_K，z_K，z_K′，其中K为输入二进制信息序列长度。当所有信息比特序列编码完成后，需要从移位寄存器反馈中取出尾比特来执行格形运算终止。最先的3个尾比特用于终止第一个分量码编码器，最后的三个尾比特用于终止第二个分量码编码器。按以上操作可得到12个格形运算终止的发送比特，其比特顺序为：x_K+1，z_K+1，x_K+2，z_K+2，x_K+3，z_K+3，x_K+1′，z_K+1′，x_K+2′，z_K+2′，x_K+3′，z_K+3′，添加在编码比特序列之后，就完成了一次Turbo编码。

在二进制Turbo编码的基础上，又提出了非二进制Turbo编码的思想。非二进制Turbo码相比二进制Turbo码有以下优点：在低信噪比和高码率时，能够获得更好的性能；在迭代译码中有更好的收敛性能；对删余具有更低的灵敏度；同时对于相同长度的信息比特，具有更小的编译码时延，更大的吞吐量，及对“平底效应”的抑制；鲁棒性强(MAP算法和简化的MAP算法之间以及MAP算法和SOVA算法之间的差异将会变小)。其中作为非二进制Turbo编码的一员，双二进制咬尾Turbo编码除了具有上述优点外，还有不生成尾比特的特点，这样在编码相同长度的信息比特时，有更高的编码率，进一步提高了传输效率。因此在802.16标准中就采用了这样一种双二进制咬尾Turbo码作为信道编码标准之一。

双二进制咬尾Turbo码编码器结构类似二进制Turbo码编码器，由两个双二进制递归系统分量码(DB-CRSC)编码器并行级联而成，在第二个分量码编码器之前还有一个码内交织器，结构如图2所示。其中，两个双二进制分量码编码器结构是相同的。对于双二进制Turbo码，与二进制Turbo码相比，特别需要注意的是，每个分量码编码器都有两路二进制信息序列输入，编码后生成两路二进制校验比特序列。实际上，每个格栅阶段都对应两个信息比特。对于咬尾Turbo码，其中每个分量码都是咬尾(或循环)递归系统卷积码，在编码过程结束时编码器重新回到了初始状态。所以解码格栅可以被看成一个圆，在圆的任何位置译码可以被初始化，不需要尾比特来执行格形运算终止。但是，现有技术中双二进制咬尾Turbo码内交织器有一个缺点，对于每个特定长度的双二进制信息序列，双二进制咬尾Turbo码内交织器都需要存储一组交织参数，从而只能对某些特定长度的双二进制信息序列进行编码，从而限制了输入进行编码的双二进制信息序列长度的范围，在实际应用中缺乏灵活性。如果需要实现对宽范围输入二进制信息序列长度的支持，则需要大量存储器存储对应长度的交织参数，从而提高了对存储器容量的要求，加大了硬件成本。

对于许多应用系统，为了提高系统的传输效率，需要更高的编码速率，例如：R＝2/3，R＝3/4。实现高码率的方法之一是采用删余过程。删余过程实际上是在编码器的输出码元流中系统地删除一部分码元，被删除码元的个数决定了最终的编码率，通常在实现时采用删余矩阵。但该方法有一个缺点，对于一个特定的编码率需要一个对应的删余矩阵，但在实际应用中，往往需要支持任意码率，这样就需要存储大量删余矩阵，这在实际应用中是不现实的，缺乏灵活性。

速率匹配是WCDMA系统相对其它2G到3G的移动通信系统比较独特的基带处理单元。速率匹配是WCDMA系统中基带信道处理部分的重要环节。其目的是对承载基带信号的传输信道上的数据进行由算法控制的重复或删节，以保证匹配后传输信道复用的数据速率等同与映射到给定物理信道上的数据速率。速率匹配过程中，根据第i个传输信道在速率匹配之前一帧的比特数、第i个传输信道的半静态速率匹配属性和传输信道复用到物理信道后一帧中可传的数据比特数来决定第i个传输信道删节或重复的位置。其中，半静态速率匹配属性的作用是调整各个不同传输信道删节或者重复的比例。以上都是对发射端而言的，在接收端相应位置需要采取等效的逆处理：在原先被删节的位置上补“0”；在原先被重复的位置上进行删节；在解速率匹配之后进行解码就可以恢复原来的信息序列。其实在本质上，速率匹配中的删节操作是对编码生成的校验比特序列进行由算法控制的删除，速率匹配中的重复操作是对编码比特进行由算法控制的重复，因此可以考虑采用速率匹配技术来实现对任意码率的支持。

发明内容

为了克服上述缺陷和不足，本发明的目的在于提供可以支持任何偶数信息分组长度、任意码率的一种双二进制咬尾Turbo码编码方法和装置。

为了达到上述目的，本发明一种双二进制咬尾Turbo码编码的装置，包括：

第一分量码编码器，用于对系统输入的双二进制信息比特序列进行编码，并生成两路二进制校验比特序列；

第二分量码编码器，用于对输入的双二进制信息比特序列进行编码，并生成两路二进制校验比特序列；

码内交织器，包括符号间交织模块和用于对系统输入的双二进制信息比特序列依次每隔一对数据，进行该双二进制信息比特序列的数据内部交换的符号内交织模块；

其中，所述的第一分量码编码器和所述的第二分量码编码器并联，所述的码内交织器的输入端与所述第一分量码编码器的输入端并联，所述码内交织器的输出端与所述第二分量码编码器的输入端串联；

所述符号间交织模块包括：

交织单元，用于接收经过符号内交织模块数据内部交换的双二进制比特序列，并将该序列按行构造出交织矩阵；

置换单元，用于对经过交织单元构造出的交织矩阵执行行内置换和行间置换，并将交织后的双二进制信息比特序列发送到第二分量编码器。

作为本发明的进一步改进，所述的双二进制咬尾Turbo码编码的装置还包括速率匹配装置，用于接收系统、第一分量编码器和第二分量编码器输出的序列，并将该序列进行速率匹配，以获得所需码率。

作为本发明的进一步改进，所述的速率匹配装置包括：

速率匹配参数计算单元，用于根据输入的比特或符号序列长度和所需产生的码率，计算打孔或重复的比特数或符号数和相对应的速率匹配参数；

数据组合单元，用于对输入的比特或符号序列进行组合，并判断是需要进行打孔还是重复，如果需要打孔，则组合成三路，第一路为系统序列，第二、第三路为校验序列，如果需要重复，则将比特或符号序列组合成一路；

速率匹配处理单元，用于根据速率匹配参数和计算输入比特或符号序列中打孔或重复的位置，对输入的比特或符号序列进行打孔或重复操作；

数据合并单元，用于对经过速率匹配处理后的三路或是一路的序列进行并串变换。

一种双二进制咬尾Turbo码编码的方法，包括以下步骤：

(1)系统将双二进制信息比特序列发送到第一分量编码器、码内交织器和速率匹配装置中；

(2)第一分量编码器对输入的双二进制信息比特序列进行编码，生成两路二进制校验比特序列，并将此校验比特序列发送到速率匹配装置；

(3)符号内交织模块将双二进制信息比特序列依次每隔一对数据，进行该双二进制信息比特序列的数据内部交换；

(4)符号间交织模块将经过内部交换的符号序列按行构造交织矩阵，执行行内置换和行间置换，将置换后的矩阵输出，并发送到第二分量编码器；

(5)第二分量编码器对输入的双二进制信息比特序列进行编码，并生成两路二进制校验比特序列，并将此校验比特序列发送到速率匹配装置；

(6)速率匹配装置对系统、第一分量编码器和第二分量编码器的输出序列进行速率匹配，获得所需码率。

作为本发明的进一步改进，所述的步骤(6)具体为：

(i)速率匹配参数计算单元根据输入速率匹配装置的编码比特序列长度和所需产生的码率，计算打孔或重复的比特数或符号数和相对应的速率匹配参数；

(ii)数据组合单元对输入速率匹配装置的编码序列进行组合，判断需要进行打孔或是重复，如果需进行打孔，则组合成三路，第一路为系统序列，第二、第三路为校验序列，如果需进行重复，则只将编码序列组合成一路；

(iii)速率匹配处理单元应用速率匹配算法，根据速率匹配参数和计算输入序列中打孔或重复的位置，对输入序列进行打孔或重复操作；

(iv)数据合并单元对经过速率匹配后的三路或一路序列进行并串变换，输出序列即为某一信息分组长度下，满足所需码率的编码输出。

作为本发明的进一步改进，所述的步骤(i)具体为：速率匹配参数计算单元根据输入速率匹配装置的编码比特序列长度和所需产生的码率，执行比特速率匹配处理或符号速率匹配处理；若速率匹配装置执行比特速率匹配，则速率匹配参数计算单元计算打孔或重复的比特数和对应该比特数的速率匹配参数；若速率匹配装置执行符号速率匹配，则速率匹配参数计算单元计算打孔或重复的符号数和对应该符号数的速率匹配参数；

其中，所述的比特速率匹配处理是在速率匹配处理单元中以比特为重复或打孔的最小单位，符号速率匹配处理是在速率匹配处理单元中以符号为重复或打孔的最小单位。

作为本发明的进一步改进，所述的步骤(ii)具体为：

数据组合单元对输入速率匹配装置的编码序列进行组合，判断需要进行打孔或是重复；

如果判断结果是需进行重复，则执行比特速率匹配处理或符号速率匹配处理，若采用比特速率匹配处理，则数据组合单元按照序列A(A₁，…，A_N)、Y₁(Y₁₁，…，Y_1N)、Y₂(Y₂₁，…，Y_2N)、B(B₁，…，B_N)、W₁(W₁₁，…，W_1N)、W₂(W₂₁，…，W_2N)的任意排列顺序从中依次取出一个比特，经组合后得到一路输出比特序列；若采用符号速率匹配处理，则数据组合单元输出为按序列A(A₁，…，A_N)、Y₁(Y₁₁，…，Y_1N)、Y₂(Y₂₁，…，Y_2N)、B(B₁，…，B_N)、W₁(W₁₁，…，W_1N)、W₂(W₂₁，…，W_2N)的任意排列顺序从中依次取出两个组成一组比特，经组合后得到一路包括多组比特的输出符号序列，所述的每组比特为一个符号，比特数据在符号内能够相互置换，符号之间也能够相互置换；

如果判断结果是需进行打孔，则执行比特速率匹配处理或符号速率匹配处理，若采用比特速率匹配处理，则数据组合单元将序列A(A₁，…，A_N)、B(B₁，…，B_N)任意组合成一路比特序列x₁，Y₁(Y₁₁，…，Y_1N)、W₁(W₁₁，…，W_1N)组合成一路比特序列x₂，Y₂(Y₂₁，…，Y_2N)、W₂(W₂₁，…，W_2N)组合为一路输出的比特序列x₃后，得到三路输出的比特序列为：

x₁＝A₁B₁A₂B₂…A_NB_N

x₂＝Y₁₁W₁₁Y₁₂W₁₂…Y_1NW_1N

x₃＝Y₂₁W₂₁Y₂₂W₂₂…Y_2NW_2N

所述的x₁为系统序列，所述x₂和x₃为校验序列，所述序列x₂和x₃相同下标的比特数据能够同时进行交换，序列x₂和序列x₃也能够相互交换；

若采用符号速率匹配处理，则数据组合单元将序列A(A₁，…，A_N)、B(B₁，…，B_N)任意组合成一路符号序列y₁，Y₁(Y₁₁，…，Y_1N)、Y₂(Y₂₁，…，Y_2N)组合成一路符号序列y₂，W₁(W₁₁，…，W_1N)、W₂(W₂₁，…，W_2N)组合为一路输出的符号序列y₃后，得到三路输出的符号序列为：

y₁＝(A₁B₁)(A₂B₂)…(A_NB_N)

y₂＝(Y₁₁Y₂₁)(Y₁₂Y₂₂)…(Y_1NY_2N)

y₃＝(W₁₁W₂₁)(W₁₂W₂₂)…(W_1NW_2N)

所述的y₁为系统序列，所述的y₂y₃为校验序列，所述y₁y₂y₃括号中任意一组比特数据为一个符号，所述y₁y₂y₃中任意一个符号内部比特数据能够相互交换，所述y₁任意一组比特数据在符号间能够相互置换，所述y₂和y₃也能够相互置换；

其中，所述的A(A₁，…，A_N)、B(B₁，…，B_N)为双二进制咬尾Turbo母码编码器输出的系统比特序列，所述的Y₁(Y₁₁，…，Y_1N)，W₁(W₁₁，…，W_1N)为第一分量码编码器输出的比特序列，所述的Y₂(Y₁₁，…，Y_2N)，W₂(W₂₁，…，W_2N)为第二分量码编码器输出的比特序列。

采用上述的装置和方法后，可以灵活地支持任何偶数信息分组长度和任意码率的双二进制咬尾Turbo编码。与现有二进制尾比特Turbo码相比，提高了性能，译码的吞吐量增加了一倍，译码延迟减少了一倍，并且消除了译码的“差错平底”现象。

附图说明

图1是现有技术中二进制Turbo码编码器结构图；

图2是现有技术中双二进制咬尾Turbo码编码器结构图；

图3是图2中分量码编码器的结构图；

图4是双二进制咬尾Turbo码内交织器处理流程图；

图5是双二进制咬尾Turbo码内交织器符号间交织处理流程图；

图6是本发明中打孔模式下任意码率双二进制咬尾Turbo码编码器示意图；

图7是本发明中重复模式下任意码率双二进制咬尾Turbo码编码器示意图。

具体实施方式

下面结合附图对本发明所述技术方案的实施作进一步详细描述：

本发明的总体结构框图如图6或图7。硬件部分主要由双二进制咬尾Turbo码母码编码器(如图2所示)和速率匹配装置两部分组成。双二进制咬尾Turbo码母码编码器又由第一分量码编码器，第二分量码编码器和改进的双二进制咬尾Turbo码内交织器组成。速率匹配装置由速率匹配参数计算单元、数据组合单元、速率匹配处理单元和数据合并单元组成。双二进制咬尾Turbo码母码编码器对输入的双二进制信息比特序列进行码率为1/3的编码，编码输出序列输入速率匹配装置。速率匹配装置根据输入序列长度和所需码率，计算出相应的速率匹配参数，对编码输出序列进行速率匹配(打孔或重复)，获得指定码率的编码输出。

下面结合附图对各部分进行详细的说明。

双二进制咬尾Turbo码母码编码器部分：

1.第一分量码编码器

分量码编码器的内部结构如图3所示。设输入的双二进制信息比特序列为A(A₁，…，A_N)、B(B₁，…，B_N)，其中A_i、B_i(i＝1…N)为二进制信息比特。分量码编码器对双二进制信息比特序列A、B进行编码，生成两路二进制校验比特序列Y₁(Y₁₁，…，Y_1N)、W₁(W₁₁，…，W_1N)，其中Y_1i、W_1i(i＝1…N)为二进制比特。

2.改进的双二进制咬尾Turbo码内交织器

改进的双二进制咬尾Turbo码内交织器包含两个处理器：符号内交织器和符号间交织器，其处理流程图如图4所示。

①符号内交织器

设输入的双二进制信息比特序列为A(A₁，…，A_N)、B(B₁，…，B_N)，其中A_i、B_i(i＝1…N)为二进制比特，定义一对比特(A_i，B_i)为一符号。A_i和B_i的下标i对2取模，若为0，对A_i和B_i进行交换；若为1，则对A_i和B_i不进行交换。该步骤实际是对输入的双二进制信息比特序列A、B依次每隔一对进行交换，交换一对内比特(符号内交织)。

②符号间交织器

符号间交织，以符号(一对比特)为单位，采用3GPP 25.222协议中所定义的Turbo码内交织方法，使改进后的双二进制咬尾Turbo码编码器实现了对任何偶数信息分组长度的编码。该交织器的处理主要由以下几步构成：(1)构造交织矩阵；(2)执行矩阵的行内行间置换；(3)矩阵输出，其处理流程图如图5所示。需注意的是，在此是以符号(一对比特)替换协议中的比特作为进行交织的最小处理单位。不妨定义经符号内交织处理后的符号序列为x₁，x₂，x₃，…，x_N，其中每一个符号包含一对比特。下面叙述符号间交织的各步工作过程。

这里，符号间交织器采用3GPP二进制Turbo码内交织方法，但在交织过程中是以符号(本文中符号指的是两个比特)为交织单位，替代3GPP二进制Turbo码内交织以比特为交织单位。

(1)构造交织矩阵

▲首先确定交织矩阵的行数R：

其中，N是经符号内交织后的符号数。

▲然后确定行内置换所需的质数p，原根v以及方形矩阵的列数C：

if(48l≤N≤530)then

p＝53 and C＝p

else

从表1中找到最小质数p，使得N≤R×(p+1)，并确定C，使得：

end if

计算出质数p后就可以根据表1查出对应的原根v。

表1 素数p及原根v对应关系表

p	v	p	v	p	v	p	v	p	v
p	v	p	v	p	v	p	v	p	v	71113171923	322325	475359616771	522227	101103107109113127	252633	157163167173179181	525222	223227229233239241	326377

2931374143

23263

7379838997

53235

131137139149151

23226

191193197199211

195232

251257

63

▲最后逐行将符号序列x₁，x₂，x₃，…，x_N写入R×C的方形矩阵中，

[\begin{matrix} y_{1} & y_{2} & y_{3} & . . . & y_{c} \\ y_{(C + 1)} & y_{(C + 2)} & y_{(C + 3)} & . . . & y_{2 C} \\ . & . & . & . & . \\ . & . & . & . & . \\ . & . & . & . & . \\ y_{((R - 1) C + 1)} & y_{((R - 1) C + 2)} & y_{((R - 1) C + 3)} & . . . & y_{R \times C} \end{matrix}]

其中，y_k＝x_k(k＝1，2，…，N)。如果R×C＞N，则用虚符号y_k＝(0，0)或(1，1)(k＝N+1，N+2，…，R×C)填充矩阵的剩余部分。这些虚符号在执行完行内和行间交换之后，将从矩阵的输出中删掉。

(2)行内行间置换

行内行间置换包括s、q、r序列计算以及行内、行间置换等操作。

▲s序列计算

按照如下方法构造用于行内置换的基序列：

s(0)＝1；

s(j)＝(v×s(j-1))modp j＝1，2，…，(p-2)

▲q序列计算

指定q₀＝1为序列<q_i>_{i∈{0，1，…R-1}}中的第一个质整数，序列<q_i>_{i∈{0，1，…R-1}}其他质整数确定方法为：对于每个i＝1，2，…，R-1，q_i是满足g.c.d(q_i，p-1)＝1，q_i＞6，且q_i＞q_(i-1)的最小质整数。这里g.c.d代表最大公约数。

▲r序列计算

置换序列<q_i>_{i∈{0，1，…，R-1}}，得到序列<r_i>_{i∈{0，1，…，R-1}}，使得：

r_T(i)＝q_i，i＝0，1，…，R-1

其中<T(i)>_{i∈{0，1，…，R-1}}是行间置换模式，定义为表2所示的4种模式中的一种，具体模式选择依赖于输入符号数N。

表2 Turbo码内交织器的行间交换模式

输入符号数N	矩阵函数R	行间交换模式<T(0)，T(1)，…，T(R-1)>
输入符号数N	矩阵函数R	行间交换模式<T(0)，T(1)，…，T(R-1)>	(40≤N≤159)	5	<4，3，2，1，0>
(160≤N≤200)或(481≤N≤530)	10	<9，8，7，6，5，4，3，2，1，0>	(40≤N≤159)	5	<4，3，2，1，0>
(160≤N≤200)或(481≤N≤530)	10	<9，8，7，6，5，4，3，2，1，0>	(2281≤N≤2480)或(3161≤N≤3210)	20	<19，9，14，4，0，2，5，7，12，18，16，13，17，15，3，1，6，11，8，10>
N＝任何其他值	20	<19，9，14，4，0，2，5，7，12，18，10，8，13，17，3，1，16，6，15，11>	(2281≤N≤2480)或(3161≤N≤3210)	20	<19，9，14，4，0，2，5，7，12，18，16，13，17，15，3，1，6，11，8，10>

行内置换

执行第i行的行内置换

if(C＝p)then

U_i(j)＝s((j×r_i)mod(p-1))j＝0，1，…，(p-2)，andU_i(p-1)＝0

其中U_i(j)是第i行的第j个需要置换的符号的原始位置。

end if

if(C＝p+1)then

U_i(j)＝s((j×r_i)mod(p-1))，j＝0，1，…，(p-2).U_i(p-1)＝0，and U_i(p)＝p.

其中U_i(j)是第i行的第j个需要置换的符号的原始位置，且

if(K＝R×C)then

交换U_R-1(p)和U_R-1(0).

end if

if(C＝p-1)then

U_i(j)＝s((j×r_i)mod(p-1))-1，j＝0，1，…，(p-2)

其中U_i(j)是第i行的第j个需要置换的符号的原始位置。

end if

行间置换

按照模式<T(i)>_{i∈{0，1，…，R-1}}执行方形矩阵的行间置换，其中T(i)是第i个置换行的原始行位置。

(3)矩阵输出

完成行内和行间置换执行后，置换后的方形矩阵各符号以y_k′表示：

[\begin{matrix} y_{1}^{'} & y_{(R + 1)}^{'} & y_{(2 R + 1)}^{'} & . . . & y_{((C - 1) R + 1)}^{'} \\ y_{2}^{'} & y_{(R + 2)}^{'} & y_{(2 R + 2)}^{'} & . . . & y_{((C - 1) R + 2)}^{'} \\ . & . & . & . & . \\ . & . & . & . & . \\ . & . & . & . & . \\ y_{R}^{'} & y_{2 R}^{'} & y_{3 R}^{'} & . . . & y_{C \times R}^{'} \end{matrix}]

双二进制咬尾Turbo码内交织器的输出是从R×C方形矩阵中按照列顺序依次读出符号序列。符号序列始于0行0列的y₁′，终止于R-1行C-1列的y_CR′。删减操作是删减在行内和行间置换前填补到矩阵输入中的所有虚符号，即对应于y_k，k＞N的符号y_k′需要从输出中删减掉。符号间交织单元的输出符号记为x₁′，x₂′，…，x_N′，其中x₁′对应删减后索引值k最小的符号y_k′，x₂′对应删减后索引值k第二小的符号y_k′，以此类推。符号间交织单元的输出符号数为N，删减的符号数应为：R×C-N。

3.第二分量码编码器

将经过双二进制咬尾Turbo码内交织器交织后的双二进制信息比特序列输入第二分量码编码器进行编码，生成两路二进制校验比特序列Y₂(Y₂₁，…，Y_2N)、W₂(W₂₁，…，W_2N)，其中Y_2i、W_2i(i＝1…N)为二进制比特。

至此，完成了双二进制咬尾Turbo母码编码器对输入双二进制信息比特序列的编码，编码码率为1/3。

速率匹配装置部分：

速率匹配装置对双二进制咬尾Turbo码的编码输出进行速率匹配(打孔或重复)。速率匹配装置对编码输出进行速率匹配有比特和符号两种处理方式，在实际使用中可以选择其中一种处理方式。

1.速率匹配参数计算单元

设输入速率匹配装置的编码比特序列长度为M(M＝6N)，符号序列长度则为M/2(一个符号包含两个比特)，速率匹配后想要获得的编码码率为R。

打孔或重复比特(符号)数计算

若速率匹配装置进行比特速率匹配处理，速率匹配参数计算单元计算出打孔(或重复)的比特数为ΔN′＝2×round((N/R)-M/2)。ΔN′如果为正，表示速率匹配装置需执行重复操作，|ΔN′|为重复的比特数；ΔN′如果为负，表示速率匹配装置需执行打孔操作，|ΔN′|为打孔的比特数。

若速率匹配装置进行符号速率匹配处理，速率匹配参数计算单元计算出打孔(或重复)的符号数为ΔN′＝round((N/R)-M/2)。ΔN′如果为正，表示速率匹配装置需执行重复操作，|ΔN′|为重复的符号数。ΔN′如果为负，表示速率匹配装置需执行打孔操作，|ΔN′|为打孔的符号数。

速率匹配参数e_ini，e_plus，e_min us的计算

速率匹配参数e_ini，e_plus，e_min us的计算按照速率匹配装置执行打孔还是重复操作分为两种情况，在每种情况下又有比特和符号速率匹配两种方式。

e_ini，e_plus，e_min us分别表示速率匹配算法所使用变量e的初始值、增量和减量。当ΔN′＜0时，速率匹配装置对编码输出进行打孔操作。索引b被用来指示系统序列(b＝1)，第一校验序列(b＝2)，第二校验序列(b＝3)。

b＝2时a＝2

b＝3时a＝1

如果b＝2或b＝3时，ΔN值为0，则对应的校验序列不需要进行速率匹配。

若速率匹配装置进行比特速率匹配处理，X＝M/3；若速率匹配装置进行符号速率匹配处理，X＝M/6」。

q＝X/|ΔN|」

e_ini＝Xmod(a×X)，如果e_ini＝0，则e_ini＝a×X。

e_plus＝a×X

e_min us＝a×|ΔN|

当ΔN′＞0时，速率匹配装置对编码输出进行重复操作。此时，速率匹配参数计算如下：

a＝2

ΔN＝ΔN′

若速率匹配装置进行比特速率匹配处理，X＝M；若速率匹配装置进行符号速率匹配处理，X＝M/2。

e_ini＝1mod(a×X)

e_plus＝a×X

e_min us＝a×|ΔN|

2.数据组合单元

数据组合单元对双二进制咬尾Turbo母码编码器的编码输出进行组合，并根据速率匹配装置对编码输出进行打孔还是重复操作，将编码输出分别组合成三路或一路。

若速率匹配装置对编码输出进行打孔操作，则数据组合单元对双二进制咬尾Turbo母码编码器的编码输出组合成三路，如图6所示，在此情况下又分比特速率匹配和符号速率匹配处理两种方式。下面分别介绍数据组合单元在打孔模式下，比特速率匹配和符号速率匹配处理两种方式下的工作过程：

①数据组合单元在比特速率匹配方式下的工作过程

双二进制咬尾Turbo母码编码器的输出为二进制序列A(A₁，…，A_N)，B(B₁，…，B_N)，Y₁(Y₁₁，…，Y_1N)，W₁(W₁₁，…，W_1N)，Y₂(Y₂₁，…，Y_2N)，W₂(W₂₁，…，W_2N)。设组合后三路比特序列为x_b，1，x_b，2，x_b，3，…x_b，X，其中b表示上面定义的三路序列(b＝1，2，3)，X是经组合后的比特序列长度，X＝2N。比特序列x_b和双二进制咬尾Turbo母码编码器的输出有如下关系：

x₁＝A₁B₁A₂B₂…A_NB_N

x₂＝Y₁₁W₁₁Y₁₂W₁₂…Y_1NW_1N

x₃＝Y₂₁W₂₁Y₂₂W₂₂…Y_2NW_2N

其中x_b，k表示对应比特序列中的一个比特。但三路比特序列不限于上述形式，序列x₁可为序列A和B的任意排列组合；序列x₂和序列x₃中相同下标的Y与W的位置可以同时相互交换，序列x₂和序列x₃也可以交换。

②数据组合单元在符号速率匹配方式下的工作过程

双二进制咬尾Turbo母码编码器的输出为二进制序列A(A₁，…，A_N)，B(B₁，…，B_N)，Y₁(Y₁₁，…，Y_1N)，W₁(W₁₁，…，W_1N)，Y₂(Y₂₁，…，Y_2N)，W₂(W₂₁，…，W_2N)。设组合后三路符号序列为y_b，1，y_b，2，y_b，3，…y_b，X，其中b表示上面定义的三路序列(b＝1，2，3)，Y是经组合后的符号序列长度，Y＝N。则符号序列y_b和双二进制咬尾Turbo编码器的输出有如下关系：

y₁＝A₁B₁A₂B₂…A_NB_N x_1，k＝(A_kB_k)

y₂＝Y₁₁Y₂₁Y₁₂Y₂₂…Y_1NY_2N x_2，k＝(Y_1kY_2k)

y₃＝W₁₁W₂₁W₁₂W₂₂…W_1NW_2N x_3，k＝(W_1kW_2k)

其中y_b，k表示对应符号序列中的一个符号，一个符号包含两个比特。但三路符号序列不限于上述形式，三路序列中符号内可以相互交换，符号序列y₁符号间可为任意排列组合，符号序列y₂和y₃可以交换。

若速率匹配装置对编码输出进行重复操作，数据组合单元对双二进制咬尾Turbo母码编码器的输出组合成唯一一路，如图7所示，在此情况下又分比特速率匹配和符号速率匹配处理两种方式。下面分别介绍数据组合单元在重复模式下，比特速率匹配和符号速率匹配处理两种方式下的工作过程：

①数据组合单元在比特速率匹配方式下的工作过程

双二进制咬尾Turbo母码编码器的输出为二进制序列A(A₁，…，A_N)，B(B₁，…，B_N)，Y₁(Y₁₁，…，Y_1N)，W₁(W₁₁，…，W_1N)，Y₂(Y₂₁，…，Y_2N)，W₂(W₂₁，…，W_2N)。设组合后的一路比特序列为x_1，1，x_1，2，x_1，3，…x_1，X，X＝6N。数据组合单元输出为按序列A、Y₁、Y₂、B、W₁、W₂的顺序从中依次取出一个比特，则输出比特序列为：

x₁＝A₁Y₁₁Y₂₁B₁W₁₁W₂₁…A_NY_1NY_2NB_NW_1NW_2N

其中x_1，k表示比特序列中的一个比特。但序列A、B、Y₁、W₁、Y₂和W₂的排列次序不限于A、Y₁、Y₂、B、W₁、W₂，可为上述次序的一个排列组合。

②数据组合单元在符号速率匹配方式下的工作过程

双二进制咬尾Turbo母码编码器的输出为二进制序列A(A₁，…，A_N)，B(B₁，…，B_N)，Y₁(Y₁₁，…，Y_1N)，W₁(W₁₁，…，W_1N)，Y₂(Y₂₁，…，Y_2N)，W₂(W₂₁，…，W_2N)。设组合后的一路符号序列为x_1，1，x_1，2，x_1，3，…x_1，X，X＝3N。数据组合单元输出为按序列A、B、Y₁、Y₂、W₁、W₂的顺序从中依次取出一个比特，则输出比特序列为：

x₁＝(A₁B₁)(Y₁₁Y₂₁)(W₁₁W₂₁)…(A_NB_N)(Y_1NY_2N)(W_1NW_2N)

其中x_1，k表示符号序列中第k个符号，即上式中第k个括号。一个符号包含两个连续比特。但序列A、B、Y₁、W₁、Y₂和W₂的排列次序不限于A、B、Y₁、Y₂、W₁、W₂，在上述次序中符号内A和B，Y₁和Y₂，W₁和W₂分别可以交换，符号间(AB)、(Y₁Y₂)和(W₁W₂)之间也可以相互交换。

3.速率匹配处理单元

若速率匹配装置对编码输出进行打孔操作，需要调用速率匹配算法对b＝2，3两路校验序列进行打孔，而对b＝1第一路系统序列不进行打孔。

打孔模式速率匹配算法如下：

设置变量e初值，e＝e_ini

设置索引号m＝1

当m≤X时(X的含义参考数据组合单元中的描述)，重复执行如下三步处理：

(1)e＝e-e_minus

(2)判断变量e是否小于等于0，如果e小于等于0，将x_b，m打掉，并更新变量e：e＝e+e_plus；如果e大于0，则不作处理。

(3)索引号m加1。

结束

若速率匹配装置对编码输出进行重复操作，需要调用速率匹配算法对b＝1唯一一路序列进行重复。

重复模式速率匹配算法如下：

设置变量e初值，e＝e_ini

设置索引号m＝1

(1)e＝e-e_minus

(2)判断变量e是否小于等于0，如果e小于等于0，重复x_b，m，并更新变量e：e＝e+e_plus；如果e大于0，则不作处理。

(3)索引号m加1。

结束

需要注意的是在上述打孔或重复中，若速率匹配装置采用比特速率匹配，则打孔或重复的处理单位为比特，若速率匹配装置采用符号速率匹配，则打孔或重复的处理单位为符号。

4.数据合并单元

当速率匹配装置对编码输出进行打孔操作时，数据合并单元将经速率匹配算法处理后的三路输出序列进行并串变换；当速率匹配装置对编码输出进行重复操作时，数据合并单元将速率匹配算法处理后的唯一一路数据直接输出。

至此，输出序列就是满足所需码率的双二进制咬尾Turbo编码器的编码输出。

本发明首次提出了可以支持任意码率和任何偶数信息分组长度编码的双二进制咬尾Turbo编码解决方案。本发明解决了现有双二进制咬尾Turbo编码只能实现某些特定码率和某些特定信息分组长度编码问题。本发明成功地将双二进制咬尾Turbo母码编码技术和速率匹配技术结合起来，尤其是适用于3GPP系列标准。

本发明用3GPP25.222协议中Turbo码内交织器代替双二进制咬尾Turbo码内交织的符号间交织器，从而克服了双二进制咬尾Turbo码对于特定输入信息分组长度，都需存储相应交织参数的缺点，节省了存储器需求，同时可以实现对任意偶数信息分组进行编码，扩大了可输入信息分组长度的范围。同时将编码输出进行速率匹配，可以灵活的实现任意所需码率的输出，扩大了编码的应用灵活性和应用范围。

采用本发明所述方法和装置，与现有二进制尾比特Turbo编码相比，提高了性能(高码率的时候更加明显)，译码的吞吐量增加了一倍，译码延迟减少了一倍，消除了译码的“差错平底”现象。所以，使用本发明的装置和方法，可以提高通信系统的容量，减少通信发送机的功率，提高系统的覆盖，增加系统基带的吞吐量，所以有很好的应用前景。

Claims

1、一种双二进制咬尾Turbo码编码的装置，包括：

其特征在于，所述符号间交织模块包括：

2、按照权利要求1所述的一种双二进制咬尾Turbo码编码的装置，其特征在于，所述的双二进制咬尾Turbo码编码的装置还包括速率匹配装置，用于接收系统、第一分量编码器和第二分量编码器输出的序列，并将该序列进行速率匹配，以获得所需码率。

3、按照权利要求2所述的一种双二进制咬尾Turbo码编码的装置，其特征在于，所述的速率匹配装置包括：

4、一种双二进制咬尾Turbo码编码的方法，其特征在于，包括以下步骤：

5、按照权利要求4所述的一种双二进制咬尾Turbo码编码的方法，其特征在于，所述的步骤(6)具体为：

(iv)数据合并单元对经过速率匹配后的三路或一路序列进行并串变换，输出序列为一信息分组长度下，满足所需码率的编码输出。

6、按照权利要求5所述的一种双二进制咬尾Turbo码编码的方法，其特征在于，所述的步骤(i)具体为：速率匹配参数计算单元根据输入速率匹配装置的编码比特序列长度和所需产生的码率，执行比特速率匹配处理或符号速率匹配处理；若速率匹配装置执行比特速率匹配，则速率匹配参数计算单元计算打孔或重复的比特数和对应该比特数的速率匹配参数；若速率匹配装置执行符号速率匹配，则速率匹配参数计算单元计算打孔或重复的符号数和对应该符号数的速率匹配参数；

7、按照权利要求6所述的一种双二进制咬尾Turbo码编码的方法，其特征在于，所述的步骤(ii)具体为：

x₁＝A₁B₁A₂B₂…A_NB_N

x₂＝Y₁₁W₁₁Y₁₂W₁₂…Y_1NW_1N

x₃＝Y₂₁W₂₁Y₂₂W₂₂…Y_2NW_2N

所述的x₁为系统序列，所述x₂和x₂为校验序列，所述序列x₂和x₃相同下标的比特数据能够同时进行交换，序列x₂和序列x₃也能够相互交换；

y₁＝(A₁B₁)(A₂B₂)…(A_NB_N)

y₂＝(Y₁₁Y₂₁)(Y₁₂Y₂₂)…(Y_1NY_2N)

y₃＝(W₁₁W₂₁)(W₁₂W₂₂)…(W_1NW_2N)

其中，所述的A(A₁，…，A_N)、B(B₁，…，B_N)为双二进制咬尾Turbo母码编码器输出的系统比特序列，所述的Y₁(Y₁₁，…，Y_1N)，W₁(W₁₁，…，W_1N)为第一分量码编码器输出的比特序列，所述的Y₂(Y₂₁，…，Y_2N)，W₂(W₂₁，…，W_2N)为第二分量码编码器输出的比特序列。