KR100445899B1 - 터보 코드 인코더 및 그의 부호율 감소 방법 - Google Patents

터보 코드 인코더 및 그의 부호율 감소 방법 Download PDF

Info

Publication number
KR100445899B1
KR100445899B1 KR10-2001-0079318A KR20010079318A KR100445899B1 KR 100445899 B1 KR100445899 B1 KR 100445899B1 KR 20010079318 A KR20010079318 A KR 20010079318A KR 100445899 B1 KR100445899 B1 KR 100445899B1
Authority
KR
South Korea
Prior art keywords
bits
encoder
bit
code rate
systematic
Prior art date
Application number
KR10-2001-0079318A
Other languages
English (en)
Other versions
KR20030049178A (ko
Inventor
김정임
방승찬
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2001-0079318A priority Critical patent/KR100445899B1/ko
Priority to US10/029,944 priority patent/US20030115532A1/en
Publication of KR20030049178A publication Critical patent/KR20030049178A/ko
Application granted granted Critical
Publication of KR100445899B1 publication Critical patent/KR100445899B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2903—Methods and arrangements specifically for encoding, e.g. parallel encoding of a plurality of constituent codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 발명은 터보 코드 인코더 및 그의 부호율 감소 방법에 대한 것으로, 인코딩될 비트들을 입력받아 시스테메틱 비트와 제1 패리티 비트를 출력하는 제1 길쌈 인코더, 상기 인코딩될 비트들을 입력받아 인터리빙하는 인터리버 및 상기 인터리버에서 인터리빙된 비트들을 입력받아, 제2 패리티 비트를 생성하여 출력하는 제2 길쌈 인코더를 포함하는 부호율 1/3인 터보 코드 인코더의 부호율 감소 방법에 있어서, 상기 제1 길쌈 인코더 및 제2 길쌈 인코더에서 출력되는 비트 중 미리 정해진 임의의 비트를 반복하여 출력하는 것을 특징으로 한다. 이와 같은 본 발명은 시스테메틱 오류정정 부호에 새로운 다항식을 추가하여 패러티 비트를 추가로 생성하지 않고, 현재 인코더가 갖고 있는 비트를 다시 전송하여 부호율을 감소시킴으로써, 최소의 복잡도로 코딩이득을 얻을 수 있다.

Description

터보 코드 인코더 및 그의 부호율 감소 방법{A turbo code encoder and a code rate decreasing method thereof}
본 발명은 터보 코드 인코더에 관한 것으로, 특히, 터보 코드 인코더에서 부호율을 낮추기 위해 인코더가 갖고 있는 비트를 반복 전송하여 부호율을 낮추고 최소의 복잡도로 코딩 이득을 얻는 터보 코드 인코더 및 그의 부호율 감소 방법에 관한 것이다.
일반적으로 통신시스템에서는 채널환경에 의한 정보신호의 왜곡을 방지하기 위해, 신호를 부호화(channel coding)하여 전송하고, 수신기에서 부호화된 신호를원래신호로 바꾸는 오류정정 부호(Forward Error Correction Codes)를 사용한다. 오류정정 부호는 보내고자 하는 신호에 패러티비트(Parity Bits)를 삽입하여 채널환경에서 왜곡된 신호를 복원할 때 패러티비트를 이용하여, 신호왜곡의 확률을 낮추기 위해 사용한다.
오류정정 부호는 인코더와 디코더로 구성되는데, 인코더는 전송단에서 위치하며, 보내고자하는 신호의 패러티비트를 만들어내고, 디코더는 수신단에 위치하여 패러티비트를 이용하여 본래 전송단에서 보내고자 하는 신호를 복원하는데 이용한다.
인코더에 입력되는 정보신호가 패러티비트와 함께 전송되는 경우의 오류부호 방식을 시스테메틱(Systematic)하다고 하고, 정보신호가 전송되지 않고 패러티비트만 전송되는 경우를 비-시스테메틱(Non-systematic)하다고 한다.
부호율이란 보내고자 하는 정보신호의 양과 패러티비트의 양과의 비이다. 패러티비트가 클수록 부호율(Code rate)은 낮아지면서, 신호의 왜곡 확률이 작아져 성능이 향상된다.
일반적으로 대부분의 오류정정 부호의 성능은 주로 부호간의 최소거리(Minimum Distance or Free Distance) 및 거리 분포(Distribution of Code Word)에 의해 결정됨이 잘 알려져 있다. 이러한 관점에서, 종래의 부호율 1/4인 터보코드의 부호화 방식이, 부호율1/3인 인코더에 새로운 다항식을 추가하여 부호율을 1/4로 감소시키는 방식을 사용한다고 해석 할 수 있다. 즉, 종래의 부호율 1/4인 방식은 부호화된 부호들간의 거리를 증가시켜 부호화 이득을 증가시킨다고 할 수 있다.
본 발명이 속하는 오류정정분야 및 종래의 기술을 구체적으로 설명하기 위해, IMT-2000시스템의 표준방식을 예로 설명한다. IMT-2000시스템에서 오류정정 부호의 표준기술로 터보코드(Turbo Codes)가 사용된다.
도1은 IMT-2000시스템에서 사용되는 부호율 1/3인 터보인코더의 구조를 보여준다. 도1에서, 터보 인코더는, 회귀적 시스테메틱 길쌈인코더1(Recursive Systematic Convolutional Encoder)과 회귀적 시스테메틱 길쌈인코더2가 병렬로 구성되었음을 알 수 있다.
도1은 터보코드의 입력데이타와 출력데이타와의 관계를 보여준다. 회귀적시스테메틱 길쌈인코더는 전달함수(transfer function)G(D)의 특성에 따라 데이터를 인코딩한다.
X1, X2, , XN N개의 비트로 구성된 X(t)가 입력되면, X(t), Y(t)와 Z(t)가 출력된다. 이때, X(t)는 시스테메틱 비트이며, Y(t)와 Z(t)는 패러티비트이다. Y(t)는 Y1, Y2, , YN으로, Z(t)는 Z1, Z2, , ZN의 각각 N개의 비트로 구성되어 있다.
즉, 회귀적 시스테메틱 길쌈인코더1(120)에서 시스테메틱 비트X(t)와 패러티비트 Y(t)가 함께 출력된다. 또한, 회귀적 시스테메틱 길쌈인코더2(130)에서 시스테메틱 비트X(t)가 터보 인터리버(Turbo Interleaver)(110)의 규칙에 따라 인터리빙된후 회귀적 시스테메틱 길쌈인코더2(130)에 입력되어, 패러티비트Z(t)로 부호화된다.
길쌈인코더2(130)는 길쌈인코더1(120)과 달리 시스테메틱 비트는 출력하지 않고, 패러티비트 Z(t)만 출력한다. 참고로, 여기서 부호율1/3은 입력X(t)에 대한 출력X(t),Y(t),Z(t)에 대한 비를 말한다.
도1에서 보여지듯이, 부호율 1/3인 터보인코더의 최종 출력 데이터는 X1, Y1, Z1, X2, Y2, Z2, , XN, YN, ZN의 순서로 정렬되어 출력된다.
현재, 동기식 IMT-2000 시스템에서 부호율1/4인 터보코드의 경우, 부호율1/3에서 사용한 회귀다항식 d(D)과 다항식 n1(D)에, 새로운 다항식 n2(D)를 추가하여 데이터를 인코딩한다.
도2에 부호율 1/4 인 터보코드의 종래의 방식이 보여진다.
부호율1/4의 터보인코더(200)는 부호율1/3에서 사용한 다항식에 의해서 X(t), Y1(t), Z1(t)를, 추가로 삽입된 다항식 n2(D)에 의한 패러티비트 Y2(t)( Y21, Y22, Y23, , Y2N, N개로 구성되었음)와 Z2(t)( Z21, Z22, Z23, , Z2N, N개로 구성되었음)로 인코딩한다. Y2(t)는 회귀적 시스테메틱 길쌈인코더1(220)에서, Z2(t)는 회귀적 시스테메틱 길쌈인코더2(230)에서 출력된 데이터이다.
도2에서 보여지듯이, 종래의 부호율1/4인 터보코드의 최종 출력 데이타는 X1, Y11, Z11, Z21, X2, Y12, Y22, Z12, X3, Y13, Z13, Z23,, XN, Y1N, Y2N, Z1N로 출력된다. 즉, 회귀적 시스테메틱 길쌈인코더1(220)에서 출력된 Y21, Y23, Y25, Y27,..,Y2 N-1와 회귀적 시스테메틱 길쌈인코더2(230)에서 출력된 Z22, Z24, Z26, Z28,..,Z2N가 천공(Puncturing)되어 전송되지 않는다.
천공은 부호율 1/4을 만족시키기 위해 수행한다. 종래의 부호율 1/4인 방법은 부호율1/3에 비해, 증가된 패러티 비트 Y2(t), Z2(t)로 인해 인코더에서 메모리가 증가하고, 수신단에서도 패리티 비트를 저장하는 메모리 및 연산양이 증가하게된다.
이와 같이, 종래에는 부호율1/3인 터보코드의 인코더에 새로운 다항식을 넣어 패리티 비트를 추가로 생성하여 전송하여 부호율을 낮추고 있기 때문에, 추가된 패리티 비트의 저장 및 연산으로 인해 시스템의 복잡도가 증가한다는 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는 상기 기술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 시스테메틱 오류 정정 부호에 새로운 다항식을 추가하여 패리티 비트를 추가로 생성하지 않고, 현재 인코더가 갖고 있는 비트를 다시 전송하여 부호율을 감소시킴으로써, 최소의 복잡도로 코딩이득을 얻는 터보 코드 인코더 및 그의 부호율 감소방법을 제공하는 것이다.
본 발명은 종래의 방법과 다른 부호율 1/4인 터보코드의 부호화 방법을 부호율1/3인 터보코드의 시스테메틱 비트를 반복 전송하는 방법을 제공한다. 이와 같은 본 발명은 종래의 방법과 비교했을 때, 복잡도가 작다는 면에서 이득이 있으며, 성능은 종래의 방법과 거의 유사하고, 수신단의 디코더의 구조에 따라 약간 성능이 향상될 수 있다.
도1은 IMT-2000시스템에서 사용되는 부호율 1/3인 터보인코더의 구조를 보인 도면이다.
도2는 IMT-2000시스템에서 사용되는 부호율 1/4인 터보인코더의 구조를 보인 도면이다.
도3은 이 발명의 실시예에 따른 터보 코드 인코더의 구성도이다.
도4는 종래기술과 본 발명의 시뮬레이션 결과도이다.
이러한 과제를 해결하기 위한 본 발명의 하나의 특징에 따른 터보 코드 인코더는,
인코딩될 비트들을 입력받아 시스테메틱 비트와 제1 패리티 비트를 생성하여 출력하는 제1 길쌈 인코더;
상기 인코딩될 비트들을 상기 제1 길쌈 인코더와 병렬로 입력받아 인터리빙하는 인터리버;
상기 인터리버에서 인터리빙된 비트들을 입력받아, 제2 패리티 비트를 생성하여 출력하는 제2 길쌈 인코더;
상기 제1 길쌈 인코더 및 제2 길쌈 인코더에서 출력되는 비트중에서 일정 비트를 반복하여 출력하는 반복부를 포함한다.
이러한 과제를 해결하기 위한 본 발명의 다른 특징에 따른 터보 코드 인코더의 부호율 감소 방법은,
인코딩될 비트들을 입력받아 시스테메틱 비트와 제1 패리티 비트를 출력하는 제1 단계;
상기 인코딩될 비트들을 입력받아 인터리빙하는 제2 단계;
상기 인터리빙된 비트들을 입력받아, 제2 패리티 비트를 생성하여 출력하는 제3 단계;
상기 제1 단계 및 제3 단계에서 출력되는 비트 중 미리 정해진 임의의 비트를 반복하여 출력하는 단계를 포함한다.
이하, 본 발명을 이 분야의 통상의 지식을 지닌자가 용이하게 실시할 수 있도록 실시예에 관하여 첨부된 도면을 참조하여 상세히 설명한다.
도3는 이 발명의 실시예에 따른 터보 코드 인코더의 구성도이다.
도3을 참조하면, 이 발명의 실시예에 따른 터보 코드 인코더(300)는, 제1 회귀적 시스테메틱 길쌈 인코더(320), 인터리버(310), 제2 회귀적 시스테메틱 길쌈 인코더(330) 및 반복부(340)를 포함한다. 제1 회귀적 시스테메틱 길쌈 인코더(320)는 인코딩될 비트들을 입력받아 시스테메틱 비트와 제1 패리티 비트를 생성하여 출력한다. 인터리버(310)는 인코딩될 비트들을 상기 제1 길쌈 인코더(320)와 병렬로 입력받아 인터리빙한다. 제2 회귀적 시스테메틱 길쌈 인코더(330)는 상기 인터리버에서 인터리빙된 비트들을 입력받아, 제2 패리티 비트를 생성하여 출력한다. 반복부(340)는 상기 제1 회귀적 시스테메틱 길쌈 인코더(320) 및 제2 회귀적 시스테메틱 길쌈 인코더(330)에서 출력되는 비트중에서 일정 비트를 반복하여 출력한다.
이러한 구성을 가진 이 발명의 실시예에 따른 터보 코드 인코더의 동작을 상세히 설명하면 다음과 같다.
먼저, N개의 인코딩될 비트(X)가 제1 회귀적 시스테메틱 길쌈 인코더(320)로 입력된다. 제1 회귀적 시스테메틱 길쌈 인코더(320)는 입력된 비트로부터 N개의 시스테메틱 비트와 N개의 패러티비트를 생성하여 반복부(340)로 출력한다.
한편, 인터리버(310)는 N개의 인코딩될 비트(X)를 인터리빙한다.
그리고 나서, 제2 회귀적 시스테메틱 길쌈 인코더(330)는 N개의 인터리빙된 비트로부터 N개의 패러티비트를 생성하여 반복부(340)로 출력한다. 결과적으로 반복부(340)에는 총3*N개의 비트가 입력된다. 즉, 2*N개의 패리티 비트와 N개의 시스테메틱 비트가 입력된다.
이와 같이, 3*N개의 비트가 입력되면, 반복부(340)는 N개의 시스테메틱 비트를 반복하여 총 4*N개의 비트를 출력하여 부호율1/4을 구현한다.
이때, 출력신호는 도3과 같이, "X1, Y1, X1, Z1, X2, Y2, X2, Z2,.......,XN, YN, XN, ZN"와 같은 구조가 된다.
이방식은 수신단 디코더내에서 반복된 시스테메틱 비트들을 수신하는 대로 결합하여 수신되는 메모리를 3*N 개로 사용할 수 있다.
그러나, 도2에 나타낸 종래의 방식은, 수신단 디코더에서 적어도 4*N개의 메모리를 사용하여야 하고, 천공된 비트에 대한 처리를 하는 방법에 따라 여분의 메모리가 더욱 필요하게 된다.
상기한 실시예에서와 같이, 부호율 1/4인 터보코드의 경우, 본 발명의 실시예에서 제안하는 방식으로 전송하면, 수신단의 디코더는 부호율1/3인 터보코드와 똑 같은 메모리로 데이터를 복호화 할수있다. 즉, 사전확률과 사후확률을 계산하는데 필요한 메모리가 부호율1/3과 부호율1/4이 같게 사용할 수 있다.
그러나, 종래의 방식에 의하면, 부호율1/3에 비해서 인코더에 추가된 다항식에 의해 생성된 패리티 비트를 처리하는 연산량이 증가하며, 패러티 비트를 저장하는 메모리가 추가로 필요하게 된다.
본 발명에서 제안하는 시스테메틱 비트를 반복전송하는 알고리즘과 종래의방식인 부호간의 거리를 증가시키는 알고리즘의 성능은 아래와 같이 두가지 관점에서 비교해 볼 수 있다.
첫째, 본 발명이 제안하는 방식은 최소거리 관점에서 종래의 1/4인 터보코드보다 성능이 열등하다. 그러나, 종래의 방식은 데이터의 전송속도를 맞추기 위해 5비트당 1비트씩 데이터를 천공하므로, 최소거리가 데이터 천공에 의해 감소되므로, 종래의 방식과 본 발명의 제안하는 방식의 최소거리에 의한 성능차가 크지 않다.
둘째, 터보코드는 MAP알고리즘을 디코더에서 사용한다. MAP알고리즘에서는 사전확률(A Priori Value)을 계속 반복적으로 계산하여, 사후확률(A Posterior)에 대한 신뢰도를 증가시켜서 부호화 성능이득을 증가시킨다. 사후 확률과 사전확률은 시스테메틱 비트의 함수로 되어 있으며, 특히, 사후확률을 얻기 위해 계산하는 중간식은 사전확률에 시스테메틱 비트를 곱하는 형태로 되어있다. 즉, 시스테메틱 비트가 정확할수록 사후확률을 정확하게 계산할 수 있다고 분석할 수 있다.
본 발명은 시스테메틱 비트의 반복 전송을 통해, 사후확률과 사전확률에 대한 정확도를 증가시켜 터보디코더의 성능을 꾀하고자 한다. 위 두가지 관점에서, 종래의 방식과 본 발명이 제안하는 방식의 성능의 비교는 시뮬레이션 결과를 참조로 하여 설명하기로 한다.
도4를 참조하면, 본 발명(상단의 곡선)과 종래기술(하단의 곡선) 모두 같은 곡선형태를 가지며, 신호대 잡음비가 좋아질수록 즉, 채널환경이 좋아질수록 에러율이 낮아지게 된다. 특히, 신호대 잡음비(Es/No)가 -4.1에서 에러율이 10-5과 10-6사이에 위치한다.
시뮬레이션 결과에서와 같이, 본 발명에서 제안하는 방식과 종래의 방식의 성능차가 거의 없음을 알 수 있다. 즉, 본 발명은 종래의 방식보다 시스테메틱 비트에 대한 정확도가 증가하므로 성능이 향상되고, 종래의 방식은 부호들간의 최소거리가 증가하여 성능이 증가된다고 해석 할 수 있다.
종래의 채널코딩방식에서 부호율이 낮아질수록, 복잡도가 증가하는데, 본 발명은 종래의 인코더에 다항식을 추가하는 방식을 사용하지 않고, 인코더가 갖고 있는 비트를 재전송하여 부호율을 감소시킴으로써, 복잡도가 크게 증가하지 않고 성능을 향상시키는 기술을 제공한다.
본 발명이 제안하는 방식은 터보코드뿐만 아니라 시스테메틱 부호화 코드에 모두 적용할 수 있으며, 이와 같은 본 발명의 바람직한 실시예는 부호율 1/4인 경우에 대해 시스테메틱 비트를 반복하는 것으로 설명했지만, 필요에 따라서는 패리티 비트를 반복하여 부호율을 낮출 수도 있고, 다른 부호율에서는 천공하는 방법을 이용할 수도 있다. 또한, 이와 같은 본 발명의 실시예는 예시의 목적을 위해 개시된 것이며, 당업자라면 첨부된 특허청구범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능하다.
이상에서 설명한 바와 같이, 본 발명은 터보코드와 같은 오류정정 부호에서부호율을 감소시키는 방법에서, 종래의 채널코딩방식에서 부호율이 낮아질수록, 복잡도가 증가하는데 비해, 인코더가 갖고 있는 비트를 재전송하여 부호율을 감소시킴으로써, 복잡도가 크게 증가하지 않고 성능을 향상시킬 수 있다.

Claims (9)

  1. (정정) 인코딩될 비트들을 입력받아 시스테메틱 비트와 제1 패리티 비트를 생성하여 출력하는 제1 길쌈 인코더;
    상기 인코딩될 비트들을 상기 제1 길쌈 인코더와 병렬로 입력받아 인터리빙하는 인터리버;
    상기 인터리버에서 인터리빙된 비트들을 입력받아, 제2 패리티 비트를 생성하여 출력하는 제2 길쌈 인코더;
    상기 제1 길쌈 인코더 및 제2 길쌈 인코더에서 출력되는 비트중에서 일정 비트를 반복하여 출력하는 반복부를 포함하며,
    상기한 반복부는 상기 시스테메틱 비트를 반복하여 출력하는 것을 특징으로 하는 터보 코드 인코더.
  2. 삭제
  3. (정정) 제1항에 있어서,
    상기 반복부의 출력신호는 시스테메틱 비트, 제1 패리티 비트, 시스테메틱 비트, 제2 패리티 비트 순서로 출력되는 것을 특징으로 하는 터보 코드 인코더.
  4. 삭제
  5. 삭제
  6. 삭제
  7. (정정) 인코딩될 비트들을 입력받아 시스테메틱 비트와 제1 패리티 비트를 출력하는 제1 단계;
    상기 인코딩될 비트들을 입력받아 인터리빙하는 제2 단계;
    상기 인터리빙된 비트들을 입력받아, 제2 패리티 비트를 생성하여 출력하는 제3 단계;
    상기 제1 단계 및 제3 단계에서 출력되는 비트 중 미리 정해진 임의의 비트를 반복하여 출력하는 제4 단계를 포함하며,
    상기 제4단계는, 상기 시스테메틱 비트를 반복하여 시스테메틱 비트, 제1 패리티 비트, 시스테메틱 비트, 제2 패리티 비트 순서로 데이터가 출력되도록 하는 것을 특징으로 하는 터보 코드 인코더의 부호율 감소 방법.
  8. 삭제
  9. (정정) 인코딩될 비트들을 입력받아 시스테메틱 비트와 제1 패리티 비트를 출력하는 제1 단계;
    상기 인코딩될 비트들을 입력받아 인터리빙하는 제2 단계;
    상기 인터리빙된 비트들을 입력받아, 제2 패리티 비트를 생성하여 출력하는 제3 단계;
    상기 제1 단계 및 제3 단계에서 출력되는 비트 중 미리 정해진 임의의 비트를 반복하여 출력하는 제4 단계를 포함하며
    상기 제4 단계에서, 상기 부호율이 1/4 미만인 경우 상기 시스테메틱 비트와 제1 패리티 비트를 반복하여 출력하고, 천공을 통해 부호율을 감소하는 것을 특징으로 하는 터보 코드 인코더의 부호율 감소 방법.
KR10-2001-0079318A 2001-12-14 2001-12-14 터보 코드 인코더 및 그의 부호율 감소 방법 KR100445899B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0079318A KR100445899B1 (ko) 2001-12-14 2001-12-14 터보 코드 인코더 및 그의 부호율 감소 방법
US10/029,944 US20030115532A1 (en) 2001-12-14 2001-12-31 Turbo code encoder and code rate decreasing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0079318A KR100445899B1 (ko) 2001-12-14 2001-12-14 터보 코드 인코더 및 그의 부호율 감소 방법

Publications (2)

Publication Number Publication Date
KR20030049178A KR20030049178A (ko) 2003-06-25
KR100445899B1 true KR100445899B1 (ko) 2004-08-25

Family

ID=19717044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0079318A KR100445899B1 (ko) 2001-12-14 2001-12-14 터보 코드 인코더 및 그의 부호율 감소 방법

Country Status (2)

Country Link
US (1) US20030115532A1 (ko)
KR (1) KR100445899B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548315B1 (ko) * 2002-10-28 2006-02-02 엘지전자 주식회사 터보코드를 이용한 에러보정 방법
JP4539107B2 (ja) * 2004-02-12 2010-09-08 富士通株式会社 送信装置、ビット配置方法
US7949062B2 (en) * 2004-12-11 2011-05-24 Electronics And Telecommunications Research Institute Encoding system using a non-binary turbo code and an encoding method thereof
CN101083512B (zh) * 2006-06-02 2011-09-21 中兴通讯股份有限公司 一种双二进制咬尾Turbo码编码方法和装置
KR101210343B1 (ko) 2006-09-08 2012-12-10 한국과학기술원 데이터 중계 방법 및 데이터 중계 시스템
US7853858B2 (en) * 2006-12-28 2010-12-14 Intel Corporation Efficient CTC encoders and methods
KR100873824B1 (ko) 2007-05-04 2008-12-15 삼성전자주식회사 오류 제어 코드 장치 및 그 방법
US20100166103A1 (en) * 2008-12-29 2010-07-01 Tom Harel Method and apparatus of transmiting encoded message
FR2953349B1 (fr) * 2009-11-27 2012-12-14 Commissariat Energie Atomique Procede de turbocodage distribue adaptatif pour reseau cooperatif
US20130322422A1 (en) * 2012-05-31 2013-12-05 Mediatek Inc. Telecommunications methods for implementing early termination of transmission
KR101382865B1 (ko) * 2012-11-20 2014-04-08 고려대학교 산학협력단 가변 부호율 블록 터보 부호의 하이브리드 복호기를 포함하는 데이터 송수신 장치 및 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6023783A (en) * 1996-05-15 2000-02-08 California Institute Of Technology Hybrid concatenated codes and iterative decoding
US6014411A (en) * 1998-10-29 2000-01-11 The Aerospace Corporation Repetitive turbo coding communication method
CA2268853C (en) * 1999-04-13 2011-08-02 Wen Tong Rate matching and channel interleaving for a communications system
IL141800A0 (en) * 1999-07-06 2002-03-10 Samsung Electronics Co Ltd Rate matching device and method for a data communication system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
3GPP2 C.S0002-A Version 5.0 (2001.07.13) *

Also Published As

Publication number Publication date
KR20030049178A (ko) 2003-06-25
US20030115532A1 (en) 2003-06-19

Similar Documents

Publication Publication Date Title
Barbulescu Iterative decoding of turbo codes and other concatenated codes
US6694478B1 (en) Low delay channel codes for correcting bursts of lost packets
EP0998072B1 (en) Forward error correction for ARQ protocol
US6769091B2 (en) Encoding method and apparatus using squished trellis codes
KR100560712B1 (ko) 정보데이터 다중화 전송시스템과 그 다중화장치 및 분리장치와,에러정정 부호화장치 및 복호장치
JP4194015B2 (ja) 通信システムおよび方法
EP1170870A1 (en) Turbo decoder
Collins et al. Determinate state convolutional codes
US7831884B2 (en) Method of correcting message errors using cyclic redundancy checks
US6167552A (en) Apparatus for convolutional self-doubly orthogonal encoding and decoding
WO1998032231A1 (en) Method and apparatus for transmitting and receiving concatenated code data
MXPA01009713A (es) Descodificador de map altamente paralelo.
EP0853848A1 (en) Confidence and frame signal quality detection in a soft decision convolutional decoder
JP2003528477A (ja) マップデコーダ用の区分されたデインターリーバメモリ
KR100445899B1 (ko) 터보 코드 인코더 및 그의 부호율 감소 방법
KR20010085425A (ko) 데이터 전송 방법, 데이터 전송 시스템, 송신기 및 수신기
EP1175013A1 (en) Method and apparatus for concatenated punctured encoding and decoding of a communications signal
CA2405668C (en) Scaled-feedback turbo decoder
US20020056065A1 (en) Turbo encoding and decoding method and apparatus
CN108712233B (zh) 一种基于两边类低密度奇偶校验码的物理层网络编码方法
US20060090120A1 (en) Puncturing/depuncturing using compressed differential puncturing pattern
CN109787641B (zh) staircase码的解码方法、装置及存储介质
US8196003B2 (en) Apparatus and method for network-coding
US7266755B2 (en) Method and device for building a variable length error-correcting code
KR100205610B1 (ko) 레일리 페이딩 채널에서의 프로덕트 부호 복호 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130729

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee