JP2003528477A - マップデコーダ用の区分されたデインターリーバメモリ - Google Patents
マップデコーダ用の区分されたデインターリーバメモリInfo
- Publication number
- JP2003528477A JP2003528477A JP2000565608A JP2000565608A JP2003528477A JP 2003528477 A JP2003528477 A JP 2003528477A JP 2000565608 A JP2000565608 A JP 2000565608A JP 2000565608 A JP2000565608 A JP 2000565608A JP 2003528477 A JP2003528477 A JP 2003528477A
- Authority
- JP
- Japan
- Prior art keywords
- block
- window
- symbol
- evaluation values
- symbol evaluation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2771—Internal interleaver for turbo codes
- H03M13/2775—Contention or collision free turbo code internal interleaver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3972—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using sliding window techniques or parallel windows
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】
本発明は、ターボ符号化、すなわち反復的な符号化技術にとくに適用される復号技術に対する新しい改善された技術である。本発明の１実施形態によると、復号システムは、シンボル評価値のブロックを記憶し、前記ブロックの３以上の異なった部分を実質的に同時に読出すチャンネルデインターリーバＲＡＭを備えている。３つの状態メトリックカルキュレータのセットは、３つの部分を実質的に同時に受取り、チャンネルデインターリーバブロックの前記３つの部分から状態メトリックカルキュレータの対応したセットを生成する。
Description
【０００１】
本発明はチャンネル符号化に関する。とくに、本発明は、最大事後（ＭＡＰ）
符号化を行う新しい改善された技術に関する。
符号化を行う新しい改善された技術に関する。
【０００２】
“ターボ符号化”は、順方向エラー補正（ＦＥＣ）の分野の重要な発達を表し
ている。ターボ符号化の多数の変形が存在するが、反復的な復号と組合せられた
インターリーブステップによって分けられる多数の符号化ステップがもっとも使
用されている。この組合せは、通信システムの雑音許容性に関して以前には利用
できなかった性能を実現する。すなわち、ターボ符号化によりＥb ／Ｎ0 レベル
での通信が可能となり、このような通信は従来はその当時の利用可能な順方向エ
ラー補正技術を使用したのでは許容できないものであった。
ている。ターボ符号化の多数の変形が存在するが、反復的な復号と組合せられた
インターリーブステップによって分けられる多数の符号化ステップがもっとも使
用されている。この組合せは、通信システムの雑音許容性に関して以前には利用
できなかった性能を実現する。すなわち、ターボ符号化によりＥb ／Ｎ0 レベル
での通信が可能となり、このような通信は従来はその当時の利用可能な順方向エ
ラー補正技術を使用したのでは許容できないものであった。
【０００３】
多数のシステムは順方向エラー補正を使用し、したがってターボ符号化を使
用することは有効である。たとえば、衛星の制限されたダウンリンク送信電力の
ために低いＥb ／Ｎ0 レベルで動作することのできる受信機システムが必要な場
合に、ターボ符号によって無線衛星リンクの性能が改善されることができる。無
線衛星リンクにおいてターボ符号を使用することにより、デジタルビデオ放送（
ＤＶＢ）システムのディッシュアンテナのサイズが減少されることが可能であり
、あるいはさらに多量のデータが所定の周波数帯域幅内で送信されることが可能
になる。
用することは有効である。たとえば、衛星の制限されたダウンリンク送信電力の
ために低いＥb ／Ｎ0 レベルで動作することのできる受信機システムが必要な場
合に、ターボ符号によって無線衛星リンクの性能が改善されることができる。無
線衛星リンクにおいてターボ符号を使用することにより、デジタルビデオ放送（
ＤＶＢ）システムのディッシュアンテナのサイズが減少されることが可能であり
、あるいはさらに多量のデータが所定の周波数帯域幅内で送信されることが可能
になる。
【０００４】
デジタルセルラーおよびＰＣＳ電話システムのようなデジタル無線通信シス
テムもまた、順方向エラー補正を使用する。たとえば、ＩＳ−９５無線インター
フェース標準およびＩＳ−９５Ｂの派生物が、システムの容量を増加させるよう
に符号化利得を提供するために畳込み符号化を使用するデジタル無線通信システ
ムを規定する。実質的にＩＳ−９５標準の使用にしたがってＲＦ信号を処理する
システムおよび方法は、本出願人にその権利が譲渡され、ここにおいて参考文献
（'459特許明細書）とされている米国特許第 5,103,459号明細書（“System and
Method for Generating Signal Waveforms in a CDMA Cellular Telephone Sys
tem ”）に記載されている。
テムもまた、順方向エラー補正を使用する。たとえば、ＩＳ−９５無線インター
フェース標準およびＩＳ−９５Ｂの派生物が、システムの容量を増加させるよう
に符号化利得を提供するために畳込み符号化を使用するデジタル無線通信システ
ムを規定する。実質的にＩＳ−９５標準の使用にしたがってＲＦ信号を処理する
システムおよび方法は、本出願人にその権利が譲渡され、ここにおいて参考文献
（'459特許明細書）とされている米国特許第 5,103,459号明細書（“System and
Method for Generating Signal Waveforms in a CDMA Cellular Telephone Sys
tem ”）に記載されている。
【０００５】
ＩＳ−９５のようなデジタル無線通信システムは主として移動通信用であるた
め、電力使用を最小にする小型で軽量な装置を有していることが重要である。こ
のために、一般に必要な処理の大部分あるいは全てを行う半導体集積回路（“チ
ップ”）の発達が要求される。畳込み符号化は比較的複雑であるが、畳込み符号
化および復号を行うために必要な回路は、他の必要な回路と共に単一のチップ上
に形成されることができる。
め、電力使用を最小にする小型で軽量な装置を有していることが重要である。こ
のために、一般に必要な処理の大部分あるいは全てを行う半導体集積回路（“チ
ップ”）の発達が要求される。畳込み符号化は比較的複雑であるが、畳込み符号
化および復号を行うために必要な回路は、他の必要な回路と共に単一のチップ上
に形成されることができる。
【０００６】
ターボ符号化（とくに、復号動作）は、畳込み符号化（および復号）より著
しく複雑である。それにもかかわらず、移動デジタル通信システムおよび衛星通
信システムを含むデジタル無線通信システムにおいてはターボ符号化が含まれて
いることが非常に望ましい。したがって、本発明は、復号動作が行われることの
できる速度を増加して、種々のシステムにおけるターボ符号化の使用を容易にす
ることを目的としている。
しく複雑である。それにもかかわらず、移動デジタル通信システムおよび衛星通
信システムを含むデジタル無線通信システムにおいてはターボ符号化が含まれて
いることが非常に望ましい。したがって、本発明は、復号動作が行われることの
できる速度を増加して、種々のシステムにおけるターボ符号化の使用を容易にす
ることを目的としている。
【０００７】
本発明は、ターボ符号化、すなわち反復的な符号化技術にとくに適用される復
号技術に対する新しい改善された技術である。本発明の１実施形態によると、復
号システムは、シンボル評価値のブロックを記憶し、前記ブロックの３以上の異
なった部分を実質的に同時に読出すチャンネルデインターリーバＲＡＭを備えて
いる。３つの状態メトリックカルキュレータのセットは、３つの部分を実質的に
同時に受取り、チャンネルデインターリーバブロックの前記３つの部分から状態
メトリックカルキュレータの対応したセットを生成する。
号技術に対する新しい改善された技術である。本発明の１実施形態によると、復
号システムは、シンボル評価値のブロックを記憶し、前記ブロックの３以上の異
なった部分を実質的に同時に読出すチャンネルデインターリーバＲＡＭを備えて
いる。３つの状態メトリックカルキュレータのセットは、３つの部分を実質的に
同時に受取り、チャンネルデインターリーバブロックの前記３つの部分から状態
メトリックカルキュレータの対応したセットを生成する。
【０００８】
本発明の特徴、目的および利点は、以下の詳細な説明および添付図面からさら
に明らかになるであろう。なお、図面において同じ参照符号が同じものを一貫し
て対応的に示している。 本発明は、ターボ符号化を行う新しい改善された技術である。例示的な実施形
態はデジタルセルラー電話システムに関連して説明されている。この文脈内にお
ける使用は有効であるが、本発明の異なった実施形態は、異なった環境、構成、
または衛星通信システムおよびデジタルケーブルおよび電話システムのような有
線通信システムを含むデジタルデータ送信システムにおいて実施されることもで
きる。
に明らかになるであろう。なお、図面において同じ参照符号が同じものを一貫し
て対応的に示している。 本発明は、ターボ符号化を行う新しい改善された技術である。例示的な実施形
態はデジタルセルラー電話システムに関連して説明されている。この文脈内にお
ける使用は有効であるが、本発明の異なった実施形態は、異なった環境、構成、
または衛星通信システムおよびデジタルケーブルおよび電話システムのような有
線通信システムを含むデジタルデータ送信システムにおいて実施されることもで
きる。
【０００９】
一般に、ここに記載されている種々のシステムは、ソフトウェア制御プロセ
ッサ、集積回路またはディスクリートな論理装置を使用して形成されてもよいが
、しかしながら、集積回路において実施されることが好ましい。この出願におい
て引用される可能性のあるデータ、命令、コマンド、情報、信号、シンボルおよ
びチップは、電圧、電流、電磁波、磁界または粒子、光学フィールドまたは粒子
、あるいはその組合せによって有効に表されている。さらに、各ブロック図で示
されているブロックはハードウェアまたは方法ステップのいずれかを表している
。
ッサ、集積回路またはディスクリートな論理装置を使用して形成されてもよいが
、しかしながら、集積回路において実施されることが好ましい。この出願におい
て引用される可能性のあるデータ、命令、コマンド、情報、信号、シンボルおよ
びチップは、電圧、電流、電磁波、磁界または粒子、光学フィールドまたは粒子
、あるいはその組合せによって有効に表されている。さらに、各ブロック図で示
されているブロックはハードウェアまたは方法ステップのいずれかを表している
。
【００１０】
図１のＡは、本発明の１実施形態にしたがって構成されたセルラー電話シス
テムの非常に簡単化された図である。電話呼またはその他通信を処理するために
、加入者ユニット10はＲＦ信号を介して基地局12とインターフェースする。基地
局12は、基地局コントローラ（ＢＳＣ）14を介して公衆交換網とインターフェー
スする。
テムの非常に簡単化された図である。電話呼またはその他通信を処理するために
、加入者ユニット10はＲＦ信号を介して基地局12とインターフェースする。基地
局12は、基地局コントローラ（ＢＳＣ）14を介して公衆交換網とインターフェー
スする。
【００１１】
図１のＢは、本発明の別の実施形態にしたがって構成された衛星通信システ
ムの非常に簡単化された図である。アップリンク局40は、ビデオプログラムのよ
うな情報を含むＲＦ信号を衛星42に送信する。衛星42はこのＲＦ信号を中継して
地球に送り返し、地球上において受信機44が受信ＲＦ信号をデジタルデータに変
換する。
ムの非常に簡単化された図である。アップリンク局40は、ビデオプログラムのよ
うな情報を含むＲＦ信号を衛星42に送信する。衛星42はこのＲＦ信号を中継して
地球に送り返し、地球上において受信機44が受信ＲＦ信号をデジタルデータに変
換する。
【００１２】
図２は、本発明の１実施形態の使用にしたがって構成された例示的な送信シ
ステムのブロック図である。送信システムは、加入者ユニット10、基地局12、ま
たはアップリンク局40、ならびに送信のためにデジタル信号を発生するその他任
意のシステム内において使用されることができる。本発明の種々の実施形態の使
用によって種々の他の送信処理方式が実施可能であり、利点が得られるので、示
されている送信処理は本発明の可能な１実施形態を表しているに過ぎない。
ステムのブロック図である。送信システムは、加入者ユニット10、基地局12、ま
たはアップリンク局40、ならびに送信のためにデジタル信号を発生するその他任
意のシステム内において使用されることができる。本発明の種々の実施形態の使
用によって種々の他の送信処理方式が実施可能であり、利点が得られるので、示
されている送信処理は本発明の可能な１実施形態を表しているに過ぎない。
【００１３】
データ70は、所定の各予め定められた量の受信されたデータに対するＣＲＣ
チェックサムデータを発生するＣＲＣ発生器72に供給される。結果的に得られた
データブロックはターボコーダ76に供給され、このターボコーダ76はチャンネル
インターリーバ78に供給されるコードシンボルを発生する。コードシンボルは、
典型的に元のデータ（システマチックシンボル）および１以上のパリティシンボ
ルの再送信を含んでいる。
チェックサムデータを発生するＣＲＣ発生器72に供給される。結果的に得られた
データブロックはターボコーダ76に供給され、このターボコーダ76はチャンネル
インターリーバ78に供給されるコードシンボルを発生する。コードシンボルは、
典型的に元のデータ（システマチックシンボル）および１以上のパリティシンボ
ルの再送信を含んでいる。
【００１４】
各システマチックシンボルに対して送信されるパリティシンボルの数は、符
号化速度に依存する。 の符号化速度に対して、あらゆるシステマチックシンボ
ルに対して１つのパリティシンボルが送信され、合計２つのシンボルが受信され
た各データビット（ＣＲＣを含む）に対して発生される。速度１／３ターボコー
ダに対して、２つのパリティシンボルが各システマチックシンボルに対して発生
され、合計３つのシンボルが受信された各データビットに対して発生される。
号化速度に依存する。 の符号化速度に対して、あらゆるシステマチックシンボ
ルに対して１つのパリティシンボルが送信され、合計２つのシンボルが受信され
た各データビット（ＣＲＣを含む）に対して発生される。速度１／３ターボコー
ダに対して、２つのパリティシンボルが各システマチックシンボルに対して発生
され、合計３つのシンボルが受信された各データビットに対して発生される。
【００１５】
ターボコーダ76からのコードシンボルは、チャンネルインターリーバ78に供
給される。チャンネルインターリーバ78は、シンボルが受信されたときにブロッ
ク上でそのシンボルのインターリーブを行い、マッパ80によって受取られるイン
ターリーブされたシンボルを出力する。典型的にチャンネルインターリーバ78は
ブロックまたはビットリバーサルインターリーブを行ない、実質的にはその他全
てのタイプのインターリーバがチャンネルインターリーバとして使用されること
ができる。
給される。チャンネルインターリーバ78は、シンボルが受信されたときにブロッ
ク上でそのシンボルのインターリーブを行い、マッパ80によって受取られるイン
ターリーブされたシンボルを出力する。典型的にチャンネルインターリーバ78は
ブロックまたはビットリバーサルインターリーブを行ない、実質的にはその他全
てのタイプのインターリーバがチャンネルインターリーバとして使用されること
ができる。
【００１６】
マッパ80はインターリーブされたコードシンボルを採取して予め定められた
マッピング方式に基づいてあるビット幅のシンボルワードを発生する。その後、
シンボルワードは変調器82に供給され、この変調器82は受信されたシンボルワー
ドに基づいて変調された波形を発生する。その他種々の変調方式が使用されても
よいが、一般的な変調技術にはＱＰＳＫ，８−ＰＳＫおよび１６ＱＡＭが含まれ
る。その後、変調された波形は、ＲＦ周波数での送信のために上方変換される。
マッピング方式に基づいてあるビット幅のシンボルワードを発生する。その後、
シンボルワードは変調器82に供給され、この変調器82は受信されたシンボルワー
ドに基づいて変調された波形を発生する。その他種々の変調方式が使用されても
よいが、一般的な変調技術にはＱＰＳＫ，８−ＰＳＫおよび１６ＱＡＭが含まれ
る。その後、変調された波形は、ＲＦ周波数での送信のために上方変換される。
【００１７】
図３のＡは、本発明の第１の実施形態として構成されたターボコーダのブロ
ック図である。本発明のこの第１の実施形態において、ターボコーダは並列連結
ターボコーダとして構成されている。ターボコーダ76のバージョン内において、
構成コーダ90およびコードインターリーバ92が、上述のように入力データおよび
ＣＲＣチェックサムビットを出力するＣＲＣ発生器72からデータを受取る。
ック図である。本発明のこの第１の実施形態において、ターボコーダは並列連結
ターボコーダとして構成されている。ターボコーダ76のバージョン内において、
構成コーダ90およびコードインターリーバ92が、上述のように入力データおよび
ＣＲＣチェックサムビットを出力するＣＲＣ発生器72からデータを受取る。
【００１８】
よく知られているように、コードインターリーバ92は、最良の性能のために
高度にランダム化されたインターリーバでなければならない。コードインターリ
ーバとして最小の複雑さにより優れた性能を提供するインターリーバは、本出願
に権利が譲渡され、ここにおいて参考文献とされている本出願人の別出願の米国
特許出願第09/172,069号明細書（“Coding System Having State Machine Based
Interleaver”）に記載されている。構成コーダ90は、システマチックシンボル
94（典型的に、元の入力ビットのコピー）およびパリティシンボル96を出力する
。構成コーダ98はコードインターリーバ92のインターリーブされた出力を受取り
、付加的なパリティシンボル99を出力する。テールビットも付加されてよいが、
それらはとくに本発明に関係ないので説明は省略する。
高度にランダム化されたインターリーバでなければならない。コードインターリ
ーバとして最小の複雑さにより優れた性能を提供するインターリーバは、本出願
に権利が譲渡され、ここにおいて参考文献とされている本出願人の別出願の米国
特許出願第09/172,069号明細書（“Coding System Having State Machine Based
Interleaver”）に記載されている。構成コーダ90は、システマチックシンボル
94（典型的に、元の入力ビットのコピー）およびパリティシンボル96を出力する
。構成コーダ98はコードインターリーバ92のインターリーブされた出力を受取り
、付加的なパリティシンボル99を出力する。テールビットも付加されてよいが、
それらはとくに本発明に関係ないので説明は省略する。
【００１９】
構成コーダ90および98の出力は、１／３の合計符号化速度Ｒに対して出力デ
ータ流に多重化される。増加した順方向エラー補正のために符号化速度を減少さ
せるために、付加的な構成コードおよびコードインターリーバ対が付加されても
よい。その代り、符号化速度を増加させるために、パリティシンボル96および99
のあるものがパンクチャされてもよい（送信されない）。たとえば符号化速度は
１つおきのパリティシンボル96および99ごとにパンクチャするか、あるいはパリ
ティシンボル96を全く送信しないことによって に増加されることができる。
ータ流に多重化される。増加した順方向エラー補正のために符号化速度を減少さ
せるために、付加的な構成コードおよびコードインターリーバ対が付加されても
よい。その代り、符号化速度を増加させるために、パリティシンボル96および99
のあるものがパンクチャされてもよい（送信されない）。たとえば符号化速度は
１つおきのパリティシンボル96および99ごとにパンクチャするか、あるいはパリ
ティシンボル96を全く送信しないことによって に増加されることができる。
【００２０】
構成コーダ90および98は、ブロックコーダまたは畳込みコーダを含む種々の
タイプのコーダであってもよい。畳込みコーダとして、構成コーダ90および98は
一般に複雑さを軽減するために４のような小さい制約長を有し、再帰的システマ
チック畳込み（ＲＳＣ）エンコーダである。低い制約長は、受信システムにおけ
る対応したデコーダの複雑さを軽減する。
タイプのコーダであってもよい。畳込みコーダとして、構成コーダ90および98は
一般に複雑さを軽減するために４のような小さい制約長を有し、再帰的システマ
チック畳込み（ＲＳＣ）エンコーダである。低い制約長は、受信システムにおけ
る対応したデコーダの複雑さを軽減する。
【００２１】
一般に、構成符号化速度Ｒ＝ に対して受信された各ビットに対して１つの
システマチックシンボルおよび１つのパリティシンボルを２個のコーダが出力す
る。しかしながら、構成コーダ98からのシステマチックビットは使用されないた
め、図１のＡのターボコーダに対する合計符号化速度はＲ＝１／３である。上述
したように、符号化速度を減少させ、それによって高いエラー補正を行なうため
に、また付加的なインターリーバおよびコーダ対が並列に追加されてもよいし、
あるいは符号化速度を増加するためにパンクチャリングが行われることができる
。
システマチックシンボルおよび１つのパリティシンボルを２個のコーダが出力す
る。しかしながら、構成コーダ98からのシステマチックビットは使用されないた
め、図１のＡのターボコーダに対する合計符号化速度はＲ＝１／３である。上述
したように、符号化速度を減少させ、それによって高いエラー補正を行なうため
に、また付加的なインターリーバおよびコーダ対が並列に追加されてもよいし、
あるいは符号化速度を増加するためにパンクチャリングが行われることができる
。
【００２２】
図３のＢは、本発明の別の実施形態による直列連結ターボコーダとして構成
されたターボコーダ76を示している。図３のＢのターボコーダ内において、ＣＲ
Ｃ発生器72からのデータは構成コーダ110 によって受信され、結果的に得られた
コードシンボルはコードインターリーバ112 に供給される。結果的に得られたイ
ンターリーブされたパリティシンボルは構成コーダ114 に供給され、この構成コ
ーダ114 が付加的な符号化を行って、パリティシンボル115 を発生する。一般に
、構成コーダ110 （外部コーダ）はブロックエンコーダまたは畳込みエンコーダ
を含む種々のタイプのエンコーダであってよいが、構成コーダ114 （内部コーダ
）は再帰的コーダであることが好ましく、典型的に再帰的システマチックエンコ
ーダである。
されたターボコーダ76を示している。図３のＢのターボコーダ内において、ＣＲ
Ｃ発生器72からのデータは構成コーダ110 によって受信され、結果的に得られた
コードシンボルはコードインターリーバ112 に供給される。結果的に得られたイ
ンターリーブされたパリティシンボルは構成コーダ114 に供給され、この構成コ
ーダ114 が付加的な符号化を行って、パリティシンボル115 を発生する。一般に
、構成コーダ110 （外部コーダ）はブロックエンコーダまたは畳込みエンコーダ
を含む種々のタイプのエンコーダであってよいが、構成コーダ114 （内部コーダ
）は再帰的コーダであることが好ましく、典型的に再帰的システマチックエンコ
ーダである。
【００２３】
再帰的システマチック畳込み（ＲＳＣ）エンコーダとして、構成コーダ110
および114 は、符号化速度Ｒ＜１でシンボルを発生する。すなわち、所定数の入
力ビットＮに対して、Ｍ個の出力シンボルが発生され、ここでＭ＞Ｎである。図
３のＢの直列連結ターボコーダに対する合計符号化速度は、構成コーダ114 の符
号化速度で乗算された構成コーダ110 の符号化速度である。付加的なインターリ
ーバおよびコーダ対はまた符号化速度を減少させ、それによって付加的なエラー
保護を行なうために直列に追加されてもよい。
および114 は、符号化速度Ｒ＜１でシンボルを発生する。すなわち、所定数の入
力ビットＮに対して、Ｍ個の出力シンボルが発生され、ここでＭ＞Ｎである。図
３のＢの直列連結ターボコーダに対する合計符号化速度は、構成コーダ114 の符
号化速度で乗算された構成コーダ110 の符号化速度である。付加的なインターリ
ーバおよびコーダ対はまた符号化速度を減少させ、それによって付加的なエラー
保護を行なうために直列に追加されてもよい。
【００２４】
図４は、本発明の１実施形態にしたがって構成された受信システムのブロッ
ク図である。アンテナ150 は、受信されたＲＦ信号をＲＦユニット152 に供給す
る。ＲＦユニット152 は、ＲＦ信号の下方変換、濾波およびデジタル化を行う。
マッパ154 はデジタル化されたデータを受信し、ソフト決定データをチャンネル
デインターリーバ156 に供給する。ターボでコーダ158 は、チャンネルデインタ
ーリーバ156 からのソフト決定データを復号し、その結果得られたハード決定デ
ータを受信システムにおけるプロセッサまたは制御装置に供給し、これはＣＲＣ
チェックサムデータを使用してデータの正確さをチェックすることができる。
ク図である。アンテナ150 は、受信されたＲＦ信号をＲＦユニット152 に供給す
る。ＲＦユニット152 は、ＲＦ信号の下方変換、濾波およびデジタル化を行う。
マッパ154 はデジタル化されたデータを受信し、ソフト決定データをチャンネル
デインターリーバ156 に供給する。ターボでコーダ158 は、チャンネルデインタ
ーリーバ156 からのソフト決定データを復号し、その結果得られたハード決定デ
ータを受信システムにおけるプロセッサまたは制御装置に供給し、これはＣＲＣ
チェックサムデータを使用してデータの正確さをチェックすることができる。
【００２５】
図５は、本発明の１実施形態にしたがって構成されたターボデコーダ158 お
よびチャンネルデインターリーバの一部分のブロック図である。示されているよ
うに、図３のＡに示されているターボコーダからのデータを復号するようにター
ボデコーダ158 が構成されている。
よびチャンネルデインターリーバの一部分のブロック図である。示されているよ
うに、図３のＡに示されているターボコーダからのデータを復号するようにター
ボデコーダ158 が構成されている。
【００２６】
説明されている実施形態において、チャンネルデインターリーバ部分340 は
、デインターリーバメモリバンク342.0 −342.2 を含んでいる。デインターリー
バメモリバンク342.0 −342.2 は一緒に全体的なデインターリーバメモリを形成
する。デインターリーバメモリバンク340 は本発明の１実施形態では二重バッフ
ァされ、第１のバッファ350 および第２のバッファ352 を含んでいる。正常な動
作中、一方のバッファが書込みに利用され、他方のバッファが読出しに利用され
る。また二重バッファにより、チャンネルデインターリーバメモリはＡＰＰメモ
リと共にターボデインターリーバメモリとして使用されることが可能となる。
、デインターリーバメモリバンク342.0 −342.2 を含んでいる。デインターリー
バメモリバンク342.0 −342.2 は一緒に全体的なデインターリーバメモリを形成
する。デインターリーバメモリバンク340 は本発明の１実施形態では二重バッフ
ァされ、第１のバッファ350 および第２のバッファ352 を含んでいる。正常な動
作中、一方のバッファが書込みに利用され、他方のバッファが読出しに利用され
る。また二重バッファにより、チャンネルデインターリーバメモリはＡＰＰメモ
リと共にターボデインターリーバメモリとして使用されることが可能となる。
【００２７】
デインターリーブされるべきシンボル評価値はマルチプレクサ390 を介して
受信され、各デインターリーバメモリ342 （の一方のバッファ）に書込まれる。
データが書込まれているとき、シンボル評価値を受信しているバッファを入力ア
ドレス発生器344 が制御する。
受信され、各デインターリーバメモリ342 （の一方のバッファ）に書込まれる。
データが書込まれているとき、シンボル評価値を受信しているバッファを入力ア
ドレス発生器344 が制御する。
【００２８】
本発明の好ましい実施形態において、シンボル評価値は任意の特定の時間に
１つのデインターリーバメモリ340 だけに書込まれる。各デインターリーバメモ
リ340 は、インターリーバブロックにおけるシンボル評価値の合計数の一部分を
受取る。すなわち、デインターリーバメモリ340.0 はチャンネルインターリーバ
ブロックにおけるシンボル評価値の第１の部分を受取り、デインターリーバメモ
リ340.1 はチャンネルインターリーバブロックにおけるシンボル評価値の第２の
部分を受取り、デインターリーバメモリ340.2 はチャンネルインターリーバブロ
ックにおけるシンボル評価値の第３の部分を受取る。
１つのデインターリーバメモリ340 だけに書込まれる。各デインターリーバメモ
リ340 は、インターリーバブロックにおけるシンボル評価値の合計数の一部分を
受取る。すなわち、デインターリーバメモリ340.0 はチャンネルインターリーバ
ブロックにおけるシンボル評価値の第１の部分を受取り、デインターリーバメモ
リ340.1 はチャンネルインターリーバブロックにおけるシンボル評価値の第２の
部分を受取り、デインターリーバメモリ340.2 はチャンネルインターリーバブロ
ックにおけるシンボル評価値の第３の部分を受取る。
【００２９】
本発明の１実施形態において、１つのデインターリーバメモリ340 は、チャ
ンネルインターリーバブロックにおけるシンボル評価値の３つの“ウインドウ”
ごとにその第１のものを受取る。ウインドウは、以下説明する復号プロセスに関
連付けられたシンボル評価値の予め定められた数（Ｌ）である。別のデインター
リーバメモリ340 はシンボル評価値の３つの“ウインドウ”ごとにその第２のも
のを受取り、第３のデインターリーバメモリはシンボル評価値の３つの“ウイン
ドウ”ごとにその第３のものを受取る。認められるように、シンボル評価値のウ
インドウＬは、インターリーバブロックの寸法より小さい。マルチプレクサ390
はシンボル評価値を特定のデインターリーバメモリ340 に導く。
ンネルインターリーバブロックにおけるシンボル評価値の３つの“ウインドウ”
ごとにその第１のものを受取る。ウインドウは、以下説明する復号プロセスに関
連付けられたシンボル評価値の予め定められた数（Ｌ）である。別のデインター
リーバメモリ340 はシンボル評価値の３つの“ウインドウ”ごとにその第２のも
のを受取り、第３のデインターリーバメモリはシンボル評価値の３つの“ウイン
ドウ”ごとにその第３のものを受取る。認められるように、シンボル評価値のウ
インドウＬは、インターリーバブロックの寸法より小さい。マルチプレクサ390
はシンボル評価値を特定のデインターリーバメモリ340 に導く。
【００３０】
１つの処理例において、最初にシンボル評価値の第１のウインドウ（１Ｌ）
がデインターリーバメモリ342.0 に書込まれる。シンボル評価値の第２のウイン
ドウ（２Ｌ）がデインターリーバメモリ342.1 に書込まれ、シンボル評価値の第
３のウインドウ（３Ｌ）がデインターリーバメモリ342.2 に書込まれる。シンボ
ル評価値の毎回の３ＮＬ（ここでＮは整数）ウインドウがデインターリーバメモ
リ340.0 に書込まれ、シンボル評価値の毎回の３ＮＬ＋１ウインドウがデインタ
ーリーバメモリ340.1 に書込まれ、シンボル評価値の毎回の３ＮＬ＋２ウインド
ウがデインターリーバメモリ340.2 に書込まれように、シンボル評価値の後続す
るウインドウの全てに対する書込みがこのパターンで繰り返される。表Ｉには、
各デインターリーバメモリ340 に記憶されたシンボル評価値のリスト（０からＮ
までの数）が示されている。
がデインターリーバメモリ342.0 に書込まれる。シンボル評価値の第２のウイン
ドウ（２Ｌ）がデインターリーバメモリ342.1 に書込まれ、シンボル評価値の第
３のウインドウ（３Ｌ）がデインターリーバメモリ342.2 に書込まれる。シンボ
ル評価値の毎回の３ＮＬ（ここでＮは整数）ウインドウがデインターリーバメモ
リ340.0 に書込まれ、シンボル評価値の毎回の３ＮＬ＋１ウインドウがデインタ
ーリーバメモリ340.1 に書込まれ、シンボル評価値の毎回の３ＮＬ＋２ウインド
ウがデインターリーバメモリ340.2 に書込まれように、シンボル評価値の後続す
るウインドウの全てに対する書込みがこのパターンで繰り返される。表Ｉには、
各デインターリーバメモリ340 に記憶されたシンボル評価値のリスト（０からＮ
までの数）が示されている。
【００３１】
表 Ｉ
【表１】
【００３２】
現在のインターリーバブロックに対するシンボル評価値がデインターリーバメ
モリ340 に書込まれるが、前に受信された評価値のブロックが、上述された二重
バッファ方式を使用してデインターリーバメモリ340 から部分和回路360.0 −36
0.2 に読出される。書込みプロセスとは対照的に、読出し中、３個のデインター
リーバメモリはアドレス発生器346.0 −346.2 の制御の下に実質的に同時に読出
されることが好ましい。
モリ340 に書込まれるが、前に受信された評価値のブロックが、上述された二重
バッファ方式を使用してデインターリーバメモリ340 から部分和回路360.0 −36
0.2 に読出される。書込みプロセスとは対照的に、読出し中、３個のデインター
リーバメモリはアドレス発生器346.0 −346.2 の制御の下に実質的に同時に読出
されることが好ましい。
【００３３】
部分和回路360.0 −360.2 は、シンボル評価値（ソフト決定データとしても
知られている）を各デインターリーバメモリから受取ると共に、マルチプレクサ
バンク384 を介してＡＰＰメモリ382 からアプリオリ（ＡＰＰ）データを受取る
。ターボおよびターボ状符号化技術においてよく知られているように、ＡＰＰ値
は前の復号反復に基づいて送信されたデータの評価値である。第１の復号反復中
、ＡＰＰ値は知られていない中間状態に設定される。以下、ＡＰＰ値についてさ
らに詳細に説明する。
知られている）を各デインターリーバメモリから受取ると共に、マルチプレクサ
バンク384 を介してＡＰＰメモリ382 からアプリオリ（ＡＰＰ）データを受取る
。ターボおよびターボ状符号化技術においてよく知られているように、ＡＰＰ値
は前の復号反復に基づいて送信されたデータの評価値である。第１の復号反復中
、ＡＰＰ値は知られていない中間状態に設定される。以下、ＡＰＰ値についてさ
らに詳細に説明する。
【００３４】
チャンネルデインターリーバメモリからのシンボル評価値は、システマチッ
クシンボルの評価値と、チャンネルインターリーバブロックに関連した各データ
ビットに対する２つのパリティシンボルの評価値とを含んでいる。部分和回路36
0.0 −360.2 はシステマチックシンボルにＡＰＰ値を加算して、“精製されたシ
ステマチック評価値”を生成する。
クシンボルの評価値と、チャンネルインターリーバブロックに関連した各データ
ビットに対する２つのパリティシンボルの評価値とを含んでいる。部分和回路36
0.0 −360.2 はシステマチックシンボルにＡＰＰ値を加算して、“精製されたシ
ステマチック評価値”を生成する。
【００３５】
部分和回路360 からの精製されたシステマチック評価値はパリティシンボル
評価値と共にマルチプレクサ362 に供給される。いくつかの符号化速度に対して
、パンクチャシンボルが中間値と置換される。マルチプレクサ362 は、各デイン
ターリーバメモリ342 からのシンボル評価値のウインドウを各状態メトリックカ
ルキュレータ（たとえば、順方向状態メトリックカルキュレータ（ＦＳＭＣ）36
4 ならびに逆方向状態メトリックカルキュレータ（ＲＳＭＣ）366 および368 ）
に供給する。すなわち、各デインターリーバメモリからのシンボル評価値は、部
分和回路360 により３回読出され、評価値の各セットが各メトリックカルキュレ
ータに１回づつ供給されるように、ＦＳＭＣ364 、ＲＳＭＣ366 またはＲＳＭＣ
367 の１つに順次供給される。このようにして、各ウインドウに対して順方向状
態メトリックおよび逆方向状態メトリックのセットが発生される。順方向状態メ
トリックおよび逆方向状態メトリックは、送信された予め符号化された情報のソ
フト決定評価値を生成するために使用される。
評価値と共にマルチプレクサ362 に供給される。いくつかの符号化速度に対して
、パンクチャシンボルが中間値と置換される。マルチプレクサ362 は、各デイン
ターリーバメモリ342 からのシンボル評価値のウインドウを各状態メトリックカ
ルキュレータ（たとえば、順方向状態メトリックカルキュレータ（ＦＳＭＣ）36
4 ならびに逆方向状態メトリックカルキュレータ（ＲＳＭＣ）366 および368 ）
に供給する。すなわち、各デインターリーバメモリからのシンボル評価値は、部
分和回路360 により３回読出され、評価値の各セットが各メトリックカルキュレ
ータに１回づつ供給されるように、ＦＳＭＣ364 、ＲＳＭＣ366 またはＲＳＭＣ
367 の１つに順次供給される。このようにして、各ウインドウに対して順方向状
態メトリックおよび逆方向状態メトリックのセットが発生される。順方向状態メ
トリックおよび逆方向状態メトリックは、送信された予め符号化された情報のソ
フト決定評価値を生成するために使用される。
【００３６】
表IIには、シンボル評価値のさらに詳細な処理例が示されている。とくに、
各読出しサイクル中に各状態メトリックカルキュレータ（ＳＭＣ）に供給される
デインターリーバメモリ342 が、そのデインターリーバメモリに含まれているＬ
個のサンプルのセットと共にリストとして示されている。
各読出しサイクル中に各状態メトリックカルキュレータ（ＳＭＣ）に供給される
デインターリーバメモリ342 が、そのデインターリーバメモリに含まれているＬ
個のサンプルのセットと共にリストとして示されている。
【００３７】
表 II
【表２】
【００３８】
表IIで示されているように、本発明の記載された実施形態では、スライディン
グウインドウアーキテクチャはソフト−入力−ソフト−出力（ＳＩＳＯ）対数−
最大値Ａ経験的（ログ−ＭＡＰ）復号を実行することに使用される。スライディ
ングウインドウＭＡＰ復号を実行するシステムおよび方法は、米国特許第08/743
,688号明細書（題名“Soft Decision Output Decoder for Decoding Convolutio
nally Encoded Codewords ”）に記載されている。
グウインドウアーキテクチャはソフト−入力−ソフト−出力（ＳＩＳＯ）対数−
最大値Ａ経験的（ログ−ＭＡＰ）復号を実行することに使用される。スライディ
ングウインドウＭＡＰ復号を実行するシステムおよび方法は、米国特許第08/743
,688号明細書（題名“Soft Decision Output Decoder for Decoding Convolutio
nally Encoded Codewords ”）に記載されている。
【００３９】
この特許明細書では、ＭＡＰ復号は前述したようにシンボル評価値のウイン
ドウで実行される。本発明の前述の実施形態ではＬビットの大きさであり、Ｌは
ウインドウ中の送信されたデータビット数である。精製されたシステマチックシ
ンボル評価値と２つのパリティシンボル評価値は復号される各データビットに対
して発生される。本発明の１実施形態では、６ビットが２つのパリティシンボル
評価値に使用され、７ビットが精製されたシステマチックシンボル評価値に使用
される（前述したようにこれは受信システマチックシンボル評価値とＡＰＰ値の
和である）。
ドウで実行される。本発明の前述の実施形態ではＬビットの大きさであり、Ｌは
ウインドウ中の送信されたデータビット数である。精製されたシステマチックシ
ンボル評価値と２つのパリティシンボル評価値は復号される各データビットに対
して発生される。本発明の１実施形態では、６ビットが２つのパリティシンボル
評価値に使用され、７ビットが精製されたシステマチックシンボル評価値に使用
される（前述したようにこれは受信システマチックシンボル評価値とＡＰＰ値の
和である）。
【００４０】
ウインドウは、先に参照した特許明細書に記載されているＭＡＰ処理にした
がって、順方向で一度、逆方向で一度処理される。さらに、大部分のウインドウ
は他の逆方向状態のメトリック処理のために初期状態を発生するように逆方向で
さらに追加された時間に処理される。表IIでは、初期パスはイタリック体のテキ
ストにより示されている。
がって、順方向で一度、逆方向で一度処理される。さらに、大部分のウインドウ
は他の逆方向状態のメトリック処理のために初期状態を発生するように逆方向で
さらに追加された時間に処理される。表IIでは、初期パスはイタリック体のテキ
ストにより示されている。
【００４１】
前述の実施形態では、評価値の各セットは３回処理され、それ故、評価値が
記憶されるデインターリーバメモリ342 は３回アクセスされる。特に前述したよ
うに、シンボル評価値のインターリーバブロック全体を３つの異なるデインター
リーバメモリ342 へ分けることによって、高い並列スライディングウインドウＭ
ＡＰ復号がＲＡＭコンテンションなしに実行されることが可能である。
記憶されるデインターリーバメモリ342 は３回アクセスされる。特に前述したよ
うに、シンボル評価値のインターリーバブロック全体を３つの異なるデインター
リーバメモリ342 へ分けることによって、高い並列スライディングウインドウＭ
ＡＰ復号がＲＡＭコンテンションなしに実行されることが可能である。
【００４２】
表IIはデータの６つのウインドウで実行される結合を示していることにも留
意しなければならない。すなわち、例示的なチャンネルインターリーバブロック
サイズは６Ｌであり、チャンネルデインターリーバメモリは６Ｌ×ｑである。６
Ｌのチャンネルインターリーバブロックサイズは単なる例示であり、典型的なチ
ャンネルブロックサイズは６Ｌよりも大きい。
意しなければならない。すなわち、例示的なチャンネルインターリーバブロック
サイズは６Ｌであり、チャンネルデインターリーバメモリは６Ｌ×ｑである。６
Ｌのチャンネルインターリーバブロックサイズは単なる例示であり、典型的なチ
ャンネルブロックサイズは６Ｌよりも大きい。
【００４３】
さらに図５を参照すると、第１の読取りサイクル中に、ＭＡＰデコーダ392
内で、ＦＳＭＣ 364は（部分和回路360.0 とマルチプレクサ362 により）デイン
ターリーバメモリ342.0 から評価値を受信する。ＦＳＭＣ 364はウインドウＬに
わたって順方向状態メトリック値を計算する。順方向状態メトリック値はメトリ
ックバッファ370 に記憶される。さらに表Ｉに示されているように、ＲＳＭＣ 3
66はシンボル評価値の別のウインドウＬで第１の処理サイクル中に逆方向状態メ
トリック値を計算する。本発明の１実施形態では、各状態メトリックカルキュレ
ータはそれに固有の分岐メトリックカルキュレータを含んでいることに注意すべ
きである。本発明の他の実施形態では、１つの時間共有分岐メトリックカルキュ
レータが１組の状態メトリックスにより使用されてもよい。
内で、ＦＳＭＣ 364は（部分和回路360.0 とマルチプレクサ362 により）デイン
ターリーバメモリ342.0 から評価値を受信する。ＦＳＭＣ 364はウインドウＬに
わたって順方向状態メトリック値を計算する。順方向状態メトリック値はメトリ
ックバッファ370 に記憶される。さらに表Ｉに示されているように、ＲＳＭＣ 3
66はシンボル評価値の別のウインドウＬで第１の処理サイクル中に逆方向状態メ
トリック値を計算する。本発明の１実施形態では、各状態メトリックカルキュレ
ータはそれに固有の分岐メトリックカルキュレータを含んでいることに注意すべ
きである。本発明の他の実施形態では、１つの時間共有分岐メトリックカルキュ
レータが１組の状態メトリックスにより使用されてもよい。
【００４４】
ＭＡＰデコーダは、乗算動作数を減少するために評価値の対数で動作する対
数−ＭＡＰデコーダであることが好ましい。状態メトリックと分岐メトリックカ
ルキュレータを含む対数−ＭＡＰデコーダの１つの構造が参考文献（S.S. Pietr
obon、“Implementation and Performance of a Turbo/MAP Decoder ”、Intern
ational Journal of Satellite Communications に提出、1988年、１巻、23−4b
頁）に記載されている。
数−ＭＡＰデコーダであることが好ましい。状態メトリックと分岐メトリックカ
ルキュレータを含む対数−ＭＡＰデコーダの１つの構造が参考文献（S.S. Pietr
obon、“Implementation and Performance of a Turbo/MAP Decoder ”、Intern
ational Journal of Satellite Communications に提出、1988年、１巻、23−4b
頁）に記載されている。
【００４５】
次の処置サイクル中に、ＲＳＭＣ 368は、ＲＳＭＣ 366が先の処理サイクル
で実行した（トレーニング状態メトリックス）逆方向状態メトリック値を計算す
る。ＲＳＭＣ 366はウインドウＬにおいて逆方向状態メトリック計算を実行し、
既に順方向状態メトリックスは第１の処理サイクル中に計算され、メトリックバ
ッファ370 に記憶されている。逆方向状態メトリックスが計算されるとき、これ
らはマルチプレクサ372 によって対数尤度比（ＬＬＲ）カルキュレータ374 へ転
送される。ＬＬＲカルキュレータ374 はマルチプレクサ372 から受信された逆方
向状態メトリックスと、メトリックバッファ370 に記憶されている順方向状態メ
トリックスの対数尤度計算を実行する。ＬＬＲ374 からの結果的なデータ評価値
はＡＰＰメモリ382.0 −382.2 に転送される。
で実行した（トレーニング状態メトリックス）逆方向状態メトリック値を計算す
る。ＲＳＭＣ 366はウインドウＬにおいて逆方向状態メトリック計算を実行し、
既に順方向状態メトリックスは第１の処理サイクル中に計算され、メトリックバ
ッファ370 に記憶されている。逆方向状態メトリックスが計算されるとき、これ
らはマルチプレクサ372 によって対数尤度比（ＬＬＲ）カルキュレータ374 へ転
送される。ＬＬＲカルキュレータ374 はマルチプレクサ372 から受信された逆方
向状態メトリックスと、メトリックバッファ370 に記憶されている順方向状態メ
トリックスの対数尤度計算を実行する。ＬＬＲ374 からの結果的なデータ評価値
はＡＰＰメモリ382.0 −382.2 に転送される。
【００４６】
スライディングメトリック計算プロセスの使用によって、必要な処理の実行
に使用されるメモリの量は減少される。特に、順方向状態メトリックスの１つの
ウインドウＬだけが所定の時間にメトリックバッファ276 内に記憶される必要が
ある。これは法外に多量のメモリを必要とするチャンネルインターリーバブロッ
ク全体のメトリックスの記憶と対照的である。
に使用されるメモリの量は減少される。特に、順方向状態メトリックスの１つの
ウインドウＬだけが所定の時間にメトリックバッファ276 内に記憶される必要が
ある。これは法外に多量のメモリを必要とするチャンネルインターリーバブロッ
ク全体のメトリックスの記憶と対照的である。
【００４７】
さらに、３つのメトリックカルキュレータの使用は、復号が実行されること
ができる速度を著しく増加させる。初期化および復号機能が並列に行われること
ができるので、速度は増加される。
ができる速度を著しく増加させる。初期化および復号機能が並列に行われること
ができるので、速度は増加される。
【００４８】
ＬＬＲ 374からのデータ評価値は入力アドレス発生器386 の制御下でＡＰＰ
メモリ382 へ書込まれる。各ＡＰＰメモリ382 は処理されているインターリーバ
ブロックに対して発生される全てのデータ評価値の一部を受信する。
メモリ382 へ書込まれる。各ＡＰＰメモリ382 は処理されているインターリーバ
ブロックに対して発生される全てのデータ評価値の一部を受信する。
【００４９】
一度、データ評価値が書込まれると、別の反復が実行され、ここではオリジ
ナルのシンボル評価値は、先の復号中に発生されたデータ評価値（ＡＰＰ値とし
ても知られている）を使用して再度処理される。ＡＰＰ値は、出力アドレス発生
器380.0 −380.2 の制御下で同時的な方法によりＡＰＰメモリ382 から読出され
る。Ｍｕｘバンク384 はＡＰＰメモリ382 を部分和回路360 へ結合し、それによ
って対応するシンボル評価値とデータ評価値は部分的に合計される。一度、十分
な復号反復数が実行されると、結果的に得られたデータ評価値はハード決定を生
成するために使用される。
ナルのシンボル評価値は、先の復号中に発生されたデータ評価値（ＡＰＰ値とし
ても知られている）を使用して再度処理される。ＡＰＰ値は、出力アドレス発生
器380.0 −380.2 の制御下で同時的な方法によりＡＰＰメモリ382 から読出され
る。Ｍｕｘバンク384 はＡＰＰメモリ382 を部分和回路360 へ結合し、それによ
って対応するシンボル評価値とデータ評価値は部分的に合計される。一度、十分
な復号反復数が実行されると、結果的に得られたデータ評価値はハード決定を生
成するために使用される。
【００５０】
図６は本発明の１実施形態における復号反復動作中に実行されるステップを
示したフローチャートである。このフローチャートでは、デインターリーバメモ
リ342.0 −342.2 はそれぞれＭＥＭ［０］−ＭＥＭ［２］と呼ばれている。さら
にＲＳＭＣ 366はＲＳＭＣ 0と呼ばれ、ＲＳＭＣ 368はＲＳＭＣ 1と呼ばれる。
インデックス値ｊは各ステップでアクセスされる特定のデインターリーバメモリ
（ＭＥＭ）を示すために使用されるが、値ｊの使用は本発明の実行に必要ではな
い。
示したフローチャートである。このフローチャートでは、デインターリーバメモ
リ342.0 −342.2 はそれぞれＭＥＭ［０］−ＭＥＭ［２］と呼ばれている。さら
にＲＳＭＣ 366はＲＳＭＣ 0と呼ばれ、ＲＳＭＣ 368はＲＳＭＣ 1と呼ばれる。
インデックス値ｊは各ステップでアクセスされる特定のデインターリーバメモリ
（ＭＥＭ）を示すために使用されるが、値ｊの使用は本発明の実行に必要ではな
い。
【００５１】
復号はステップ400 で開始し、ステップ402 でインデックス値ｊはゼロ（０
）に設定される、またステップ402 では、順方向状態メトリックカルキュレータ
364 （ＦＳＭＣ）はＭＥＭ［０］からのシンボル評価値を処理し、ＲＳＭＣ 0は
ＭＥＭ［１］からのシンボル評価値を処理する。
）に設定される、またステップ402 では、順方向状態メトリックカルキュレータ
364 （ＦＳＭＣ）はＭＥＭ［０］からのシンボル評価値を処理し、ＲＳＭＣ 0は
ＭＥＭ［１］からのシンボル評価値を処理する。
【００５２】
ステップ404 において、インデックスｊはインクリメントされ、ステップ408
において、（ｊ２）がインターリーバブロック中の（シンボル評価値（ＭＡＸ
ＷＩＮＤＯＷ ＩＮＤＥＸ）の）値よりも小さいか否かが決定される。小さい
ならば、ステップ410 において、ＦＳＭＣはＭＥＭ［ｊ ｍｏｄ ３］からのシ
ンボル評価値を処理し、ＲＳＭＣ 0はＭＥＭ［（ｊ−１）ｍｏｄ ３］からのシ
ンボル評価値を処理し、ＲＳＭＣ 1はＭＥＭ［（ｊ＋１）ｍｏｄ ３］からのシ
ンボル評価値を処理する。一度ステップ410 が実行されると、ｊはステップ412
でインクリメントされ、ステップ413 において、ｊｃがＭＡＸ ＷＩＮＤＯＷ ＩＮＤＥＸよりも小さいか否かが決定され、ステップ414 が実行される。
において、（ｊ２）がインターリーバブロック中の（シンボル評価値（ＭＡＸ
ＷＩＮＤＯＷ ＩＮＤＥＸ）の）値よりも小さいか否かが決定される。小さい
ならば、ステップ410 において、ＦＳＭＣはＭＥＭ［ｊ ｍｏｄ ３］からのシ
ンボル評価値を処理し、ＲＳＭＣ 0はＭＥＭ［（ｊ−１）ｍｏｄ ３］からのシ
ンボル評価値を処理し、ＲＳＭＣ 1はＭＥＭ［（ｊ＋１）ｍｏｄ ３］からのシ
ンボル評価値を処理する。一度ステップ410 が実行されると、ｊはステップ412
でインクリメントされ、ステップ413 において、ｊｃがＭＡＸ ＷＩＮＤＯＷ ＩＮＤＥＸよりも小さいか否かが決定され、ステップ414 が実行される。
【００５３】
ステップ414 において、ＦＳＭＣはＭＥＭ［ｊ ｍｏｄ ３］からのシンボ
ル評価値を処理し、ＲＳＭＣ 0はＭＥＭ［（ｊ＋１）ｍｏｄ ３］からのシンボ
ル評価値を処理し、ＲＳＭＣ 1はＭＥＭ［（ｊ−１）ｍｏｄ ３］からのシンボ
ル評価値を処理する。一度ステップ414 が実行されると、プロセスはステップ40
4 へ戻る。
ル評価値を処理し、ＲＳＭＣ 0はＭＥＭ［（ｊ＋１）ｍｏｄ ３］からのシンボ
ル評価値を処理し、ＲＳＭＣ 1はＭＥＭ［（ｊ−１）ｍｏｄ ３］からのシンボ
ル評価値を処理する。一度ステップ414 が実行されると、プロセスはステップ40
4 へ戻る。
【００５４】
ステップ408 またはステップ413 において、ｊ＋２がＭＡＸ ＷＩＮＤＯＷ
ＩＮＤＥＸよりも小さくないことが決定されると、ステップ416 が実行される
。ステップ416 において、ＦＳＭＣはＭＥＭ［ｊ ｍｏｄ ３］からのシンボル
評価値を処理し、ＲＳＭＣ 0はＭＥＭ［（ｊ−１）ｍｏｄ ３］からのシンボル
評価値を処理する。ステップ418 において、ｊがインクリメントされる。ステッ
プ420 において、ＲＳＭＣ 1はＭＥＭ［（ｊ−１）ｍｏｄ ３］からのシンボル
評価値を処理する。反復の処理はその後ステップ423 で終了される。
ＩＮＤＥＸよりも小さくないことが決定されると、ステップ416 が実行される
。ステップ416 において、ＦＳＭＣはＭＥＭ［ｊ ｍｏｄ ３］からのシンボル
評価値を処理し、ＲＳＭＣ 0はＭＥＭ［（ｊ−１）ｍｏｄ ３］からのシンボル
評価値を処理する。ステップ418 において、ｊがインクリメントされる。ステッ
プ420 において、ＲＳＭＣ 1はＭＥＭ［（ｊ−１）ｍｏｄ ３］からのシンボル
評価値を処理する。反復の処理はその後ステップ423 で終了される。
【００５５】
以上、ターボ符号化を実行する優秀な改良された技術について説明した。前
述の説明は当業者が本発明を行うまたは使用することを可能にするために行った
。これらの実施形態に対する種々の変形は当業者に容易に明白であり、ここで限
定されている一般原理は本発明の権限を使用せずに他の実施形態に応用されても
よい。したがって、本発明はここで示した実施形態に限定されず、ここで説明し
た原理および優れた特性と一致した最も広い技術的範囲にしたがうことを意図し
ている。
述の説明は当業者が本発明を行うまたは使用することを可能にするために行った
。これらの実施形態に対する種々の変形は当業者に容易に明白であり、ここで限
定されている一般原理は本発明の権限を使用せずに他の実施形態に応用されても
よい。したがって、本発明はここで示した実施形態に限定されず、ここで説明し
た原理および優れた特性と一致した最も広い技術的範囲にしたがうことを意図し
ている。
【図１】
無線通信システムのブロック図。
【図２】
送信システムのブロック図。
【図３】
ターボコーダの概略図。
【図４】
受信処理システムのブロック図。
【図５】
デコーダおよびチャンネルデインターリーバの一部分のブロック図。
【図６】
例示的な復号ステップのセットを示しているフローチャート。
【手続補正書】
【提出日】平成１４年１２月１７日（２００２．１２．１７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
この特許明細書では、ＭＡＰ復号は前述したようにシンボル評価値のウインド
ウで実行される。本発明の前述の実施形態ではウインドウの大きさはＬビットで
あり、Ｌはウインドウ中の送信されたデータビット数である。精製されたシステ
マチックシンボル評価値と２つのパリティシンボル評価値は復号される各データ
ビットに対して発生される。本発明の１実施形態では、６ビットが２つのパリテ
ィシンボル評価値に使用され、７ビットが精製されたシステマチックシンボル評
価値に使用される（前述したようにこれは受信システマチックシンボル評価値と
ＡＰＰ値の和である）。
ウで実行される。本発明の前述の実施形態ではウインドウの大きさはＬビットで
あり、Ｌはウインドウ中の送信されたデータビット数である。精製されたシステ
マチックシンボル評価値と２つのパリティシンボル評価値は復号される各データ
ビットに対して発生される。本発明の１実施形態では、６ビットが２つのパリテ
ィシンボル評価値に使用され、７ビットが精製されたシステマチックシンボル評
価値に使用される（前述したようにこれは受信システマチックシンボル評価値と
ＡＰＰ値の和である）。
─────────────────────────────────────────────────────
フロントページの続き
(81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ，
ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ
Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ
，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ，
ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ
Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＵＧ，ＺＷ)，Ｅ
Ａ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ
，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ
，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，
ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，Ｇ
Ｅ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ
，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，
ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，Ｍ
Ｎ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ
，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，
ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，Ｚ
Ｗ
Claims (8)
- 【請求項１】 （ａ）シンボル評価値のブロックを記憶し、前記ブロックの
３以上の異なった部分を実質的に同時に読出すチャンネルデインターリーバＲＡ
Ｍと、 （ｂ）各状態メトリックカルキュレータが状態メトリック計算のセットを生成
する３つの状態メトリックカルキュレータのセットと、 （ｃ）前記３つの状態メトリックカルキュレータのセットを前記ブロックの前
記３以上の異なった部分に結合するマルチプレクサバンクとを含んでいる復号シ
ステム。 - 【請求項２】 前記チャンネルデインターリーバＲＡＭは、 前記シンボル評価値のブロックの第１の部分を記憶し、前記シンボル評価値の
ブロックの前記第１の部分を読出す第１のデインターリーバｒａｍと、 前記シンボル評価値のブロックの第２の部分を記憶し、前記シンボル評価値の
ブロックの前記第２の部分を読出す第２のデインターリーバｒａｍと、 前記シンボル評価値のブロックの第３の部分を記憶し、前記シンボル評価値の
ブロックの前記第３の部分を読出す第３のデインターリーバｒａｍとから構成さ
れている請求項１記載のシステム。 - 【請求項３】 前記状態メトリックカルキュレータは前記シンボル評価値の
ウインドウを処理し、前記第１の部分は前記ブロックの３つのウインドウからな
る組の第１のウインドウを含み、 前記第２の部分は前記ブロックの３つのウインドウからなる組の第２のウイン
ドウを含み、 前記第３の部分は前記ブロックの３つのウインドウからなる組の第３のウイン
ドウを含んでいる請求項２記載のシステム。 - 【請求項４】 シンボル評価値のブロックを記憶し、前記ブロックの３以上
の異なった部分を実質的に同時に読出すチャンネルデインターリーバＲＡＭと、 各状態メトリックカルキュレータが状態メトリック計算のセットを生成する３
つの状態メトリックカルキュレータのセットと、 前記３つの状態メトリックカルキュレータのセットを前記ブロックの前記３以
上の異なった部分に結合するマルチプレクサバンクと、 アプリオリ値を記憶し、前記アプリオリ値の３以上の異なった部分を実質的に
同時に読出すａｐｐメモリとを含んでいるターボ復号を行うシステム。 - 【請求項５】 前記チャンネルデインターリーバＲＡＭは、 前記シンボル評価値のブロックの第１の部分を記憶し、前記シンボル評価値の
ブロックの前記第１の部分を読出す第１のデインターリーバｒａｍと、 前記シンボル評価値のブロックの第２の部分を記憶し、前記シンボル評価値の
ブロックの前記第２の部分を読出す第２のデインターリーバｒａｍと、 前記シンボル評価値のブロックの第３の部分を記憶し、前記シンボル評価値の
ブロックの前記第３の部分を読出す第３のデインターリーバｒａｍとから構成さ
れている請求項１記載のシステム。 - 【請求項６】 前記状態メトリックカルキュレータは前記シンボル評価値の
ウインドウを処理し、前記第１の部分は前記ブロックの３つのウインドウからな
る組の第１のウインドウを含み、 前記第２の部分は前記ブロックの３つのウインドウからなる組の第２のウイン
ドウを含み、 前記第３の部分は前記ブロックの３つのウインドウからなる組の第３のウイン
ドウを含んでいる請求項４記載のシステム。 - 【請求項７】 （ａ）チャンネル評価値ブロックの３以上の異なった部分を
３以上の異なった時期に実質的に同時に読出し、 （ｂ）異なった各読出し中に異なった各部分に対する状態メトリックを生成し
、 （ｃ）前記状態メトリックの第１のセットを記憶し、 （ｄ）前記評価値の第１のセットおよび状態メトリックの第２のセットを使用
してシンボル評価値を計算し、それにおいて前記第２のセットの状態メトリック
は第３のセットの状態メトリックを使用して計算された初期値を使用して計算し
ているターボ復号を行う方法。 - 【請求項８】 前記３以上の異なった部分からの第１の部分が前記ブロック
の３つのウインドウからなる組の第１のウインドウを含み、 前記３以上の異なった部分からの第２の部分が前記ブロックの３つのウインド
ウからなる組の第２のウインドウを含み、 前記３以上の異なった部分からの第３の部分が前記ブロックの３つのウインド
ウからなる組の第３のウインドウを含んでいる請求項７記載の方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US9648998P | 1998-08-14 | 1998-08-14 | |
| US60/096,489 | 1998-08-14 | ||
| US09/259,665 US6381728B1 (en) | 1998-08-14 | 1999-02-26 | Partitioned interleaver memory for map decoder |
| US09/259,665 | 1999-02-26 | ||
| PCT/US1999/018551 WO2000010255A1 (en) | 1998-08-14 | 1999-08-13 | Partitioned deinterleaver memory for map decoder |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003528477A true JP2003528477A (ja) | 2003-09-24 |
| JP2003528477A5 JP2003528477A5 (ja) | 2006-09-28 |
| JP4298170B2 JP4298170B2 (ja) | 2009-07-15 |
Family
ID=26791750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000565608A Expired - Fee Related JP4298170B2 (ja) | 1998-08-14 | 1999-08-13 | マップデコーダ用の区分されたデインターリーバメモリ |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US6381728B1 (ja) |
| EP (1) | EP1108289A1 (ja) |
| JP (1) | JP4298170B2 (ja) |
| KR (2) | KR100671075B1 (ja) |
| CN (1) | CN1168221C (ja) |
| AU (1) | AU759044B2 (ja) |
| BR (1) | BR9912989A (ja) |
| CA (1) | CA2340364A1 (ja) |
| ID (1) | ID29610A (ja) |
| WO (1) | WO2000010255A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007525912A (ja) * | 2004-02-27 | 2007-09-06 | クゥアルコム・インコーポレイテッド | 効率的なマルチシンボルデインターリーバ |
| JP2010508790A (ja) * | 2006-11-01 | 2010-03-18 | クゥアルコム・インコーポレイテッド | 高データレートのためのターボインターリーバ |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000060750A1 (en) * | 1999-04-02 | 2000-10-12 | Samsung Electronics Co., Ltd. | Interleaving / deinterleaving apparatus and method for a communication system |
| JP3246484B2 (ja) * | 1999-07-07 | 2002-01-15 | 日本電気株式会社 | ターボデコーダ |
| US6628723B1 (en) | 1999-10-15 | 2003-09-30 | Cisco Technology | Coding rate reduction for turbo codes |
| US7302621B2 (en) * | 2000-01-03 | 2007-11-27 | Icoding Technology, Inc. | High spread highly randomized generatable interleavers |
| US6775800B2 (en) * | 2000-01-03 | 2004-08-10 | Icoding Technology, Inc. | System and method for high speed processing of turbo codes |
| US6789218B1 (en) * | 2000-01-03 | 2004-09-07 | Icoding Technology, Inc. | High spread highly randomized generatable interleavers |
| US6516437B1 (en) * | 2000-03-07 | 2003-02-04 | General Electric Company | Turbo decoder control for use with a programmable interleaver, variable block length, and multiple code rates |
| US6829313B1 (en) * | 2000-07-17 | 2004-12-07 | Motorola, Inc. | Sliding window turbo decoder |
| US6748566B1 (en) * | 2000-07-21 | 2004-06-08 | Lucent Technologies Inc. | Ensuring proper acceptance of data at a receiver in wireless multiple access communications systems |
| US6760390B1 (en) * | 2000-10-25 | 2004-07-06 | Motorola, Inc. | Log-map metric calculation using the avg* kernel |
| US7093179B2 (en) * | 2001-03-22 | 2006-08-15 | University Of Florida | Method and coding means for error-correction utilizing concatenated parity and turbo codes |
| US6392572B1 (en) * | 2001-05-11 | 2002-05-21 | Qualcomm Incorporated | Buffer architecture for a turbo decoder |
| US6763493B2 (en) * | 2001-09-21 | 2004-07-13 | The Directv Group, Inc. | Method and system for performing decoding using a reduced-memory implementation |
| JP3888135B2 (ja) * | 2001-11-15 | 2007-02-28 | 日本電気株式会社 | 誤り訂正符号復号装置 |
| KR100436434B1 (ko) * | 2001-11-19 | 2004-06-16 | 한국전자통신연구원 | 상태 메트릭을 갖는 터보 복호기 및 그를 이용한 계산 방법 |
| KR100447175B1 (ko) * | 2001-12-03 | 2004-09-04 | 엘지전자 주식회사 | 터보 디코딩 방법 및 이를 위한 장치 |
| KR100651434B1 (ko) * | 2002-10-05 | 2006-11-28 | 삼성전자주식회사 | 패킷 데이터 통신 시스템 수신기에서의 간섭신호 제거장치 및 방법 |
| KR100532325B1 (ko) * | 2002-11-23 | 2005-11-29 | 삼성전자주식회사 | 터보 복호기의 입력 제어 방법 및 장치 |
| US7440392B2 (en) * | 2003-02-19 | 2008-10-21 | Advanced Micro Devices, Inc. | Wireless receiver deinterleaver having partitioned memory |
| US6944558B2 (en) | 2003-10-14 | 2005-09-13 | Agilent Technologies, Inc. | Methods and apparatus for optimizing the masking of waveforms to reduce the number of waveforms in a list of waveforms |
| US7010453B2 (en) * | 2003-10-14 | 2006-03-07 | Agilent Technologies, Inc. | Methods and apparatus for optimizing lists of waveforms |
| KR100520934B1 (ko) * | 2003-12-30 | 2005-10-17 | 삼성전자주식회사 | 디인터리버 메모리의 크기가 절감된 디지털 방송 수신기의디인터리빙장치 및 그의 디인터리빙방법 |
| KR100744367B1 (ko) * | 2004-05-24 | 2007-07-30 | 삼성전자주식회사 | 가변 윈도우가 적용된 터보 복호화 장치 및 방법 |
| US7831890B2 (en) | 2004-10-12 | 2010-11-09 | Aware, Inc. | Resource sharing in a telecommunications environment |
| KR100736606B1 (ko) * | 2005-03-23 | 2007-07-09 | 엘지전자 주식회사 | 비트 역인터리버용 메모리 및 그 제어방법 |
| US20090022079A1 (en) * | 2005-05-04 | 2009-01-22 | Fei Frank Zhou | Method and apparatus for providing enhanced channel interleaving |
| WO2007014043A2 (en) * | 2005-07-21 | 2007-02-01 | Wionics Research | Deinterleaver and dual-viterbi decoder architecture |
| US7409606B2 (en) * | 2005-08-31 | 2008-08-05 | Motorola, Inc. | Method and system for interleaving in a parallel turbo decoder |
| FR2890804B1 (fr) * | 2005-09-12 | 2008-04-04 | St Microelectronics Sa | Traitement de blocs dans un dispositif de decodage par blocs |
| US7810015B2 (en) * | 2005-11-28 | 2010-10-05 | Stmicroelectronics Sa | Decoding with a concatenated error correcting code |
| KR100651035B1 (ko) * | 2005-12-01 | 2006-11-30 | 한국전자통신연구원 | 차세대 무선 랜 시스템의 블록 디인터리버 장치 및 그 방법 |
| US8139612B2 (en) * | 2006-04-04 | 2012-03-20 | Qualcomm Incorporated | Methods and apparatus for dynamic packet mapping |
| US8213548B2 (en) * | 2006-04-04 | 2012-07-03 | Qualcomm Incorporated | Methods and apparatus for dynamic packet reordering |
| JP2009533973A (ja) | 2006-04-12 | 2009-09-17 | アウェア， インコーポレイテッド | パケット再送信ならびにメモリの共有 |
| US7783936B1 (en) | 2006-09-28 | 2010-08-24 | L-3 Communications, Corp. | Memory arbitration technique for turbo decoding |
| US20130170842A1 (en) * | 2012-01-04 | 2013-07-04 | Toshiaki Koike-Akino | Method and System for Equalization and Decoding Received Signals Based on High-Order Statistics in Optical Communication Networks |
| KR102478169B1 (ko) * | 2020-04-03 | 2022-12-16 | 한국전자통신연구원 | 디인터리빙 방법 및 이를 수행하는 디인터리빙 시스템 |
| CN112233613B (zh) * | 2020-10-29 | 2021-08-06 | 中国航发南方工业有限公司 | 显示板组件、燃气涡轮发电机组的显示及操作装置 |
| CN112289257B (zh) * | 2020-10-29 | 2021-08-06 | 中国航发南方工业有限公司 | 燃气涡轮发电机组的显示及操作装置 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1030925B (it) * | 1974-12-19 | 1979-04-10 | Sits Soc It Telecom Siemens | Unita di controllo della segnalazione |
| US4059825A (en) * | 1976-10-12 | 1977-11-22 | Greene Edward P | Burst/slip correction decoder and method |
| CA1203019A (en) * | 1982-01-19 | 1986-04-08 | Tetsu Watanabe | Apparatus for recording and reproducing a digital signal |
| US4539684A (en) * | 1983-01-07 | 1985-09-03 | Motorola, Inc. | Automatic frame synchronization recovery utilizing a sequential decoder |
| US4907233A (en) * | 1988-05-18 | 1990-03-06 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | VLSI single-chip (255,223) Reed-Solomon encoder with interleaver |
| US5014276A (en) * | 1989-02-06 | 1991-05-07 | Scientific Atlanta, Inc. | Convolutional encoder and sequential decoder with parallel architecture and block coding properties |
| US5208816A (en) * | 1989-08-18 | 1993-05-04 | At&T Bell Laboratories | Generalized viterbi decoding algorithms |
| US5103459B1 (en) | 1990-06-25 | 1999-07-06 | Qualcomm Inc | System and method for generating signal waveforms in a cdma cellular telephone system |
| US5263051A (en) * | 1991-07-05 | 1993-11-16 | Codex Corporation | Device and method of interleaving for a trellis precoding system |
| US5588112A (en) * | 1992-12-30 | 1996-12-24 | Digital Equipment Corporation | DMA controller for memory scrubbing |
| US5537444A (en) * | 1993-01-14 | 1996-07-16 | At&T Corp. | Extended list output and soft symbol output viterbi algorithms |
| US5530707A (en) * | 1994-03-09 | 1996-06-25 | At&T Corp. | Area-efficient decoders for rate-k/n convolutional codes and other high rate trellis codes |
| US5659781A (en) * | 1994-06-29 | 1997-08-19 | Larson; Noble G. | Bidirectional systolic ring network |
| US5825807A (en) * | 1995-11-06 | 1998-10-20 | Kumar; Derek D. | System and method for multiplexing a spread spectrum communication system |
| US5862190A (en) * | 1995-12-29 | 1999-01-19 | Motorola, Inc. | Method and apparatus for decoding an encoded signal |
| US6023783A (en) * | 1996-05-15 | 2000-02-08 | California Institute Of Technology | Hybrid concatenated codes and iterative decoding |
| US5933462A (en) * | 1996-11-06 | 1999-08-03 | Qualcomm Incorporated | Soft decision output decoder for decoding convolutionally encoded codewords |
| EP0856949B1 (en) | 1997-01-31 | 2005-03-30 | Alcatel | Interleaving and de-interleaving method for digital data, interleaving and de-interleaving devices, and communication system |
| US6141384A (en) * | 1997-02-14 | 2000-10-31 | Philips Electronics North America Corporation | Decoder for trellis encoded interleaved data stream and HDTV receiver including such a decoder |
-
1999
- 1999-02-26 US US09/259,665 patent/US6381728B1/en not_active Expired - Lifetime
- 1999-08-13 CA CA002340364A patent/CA2340364A1/en not_active Abandoned
- 1999-08-13 ID IDW20010595A patent/ID29610A/id unknown
- 1999-08-13 EP EP99941158A patent/EP1108289A1/en not_active Withdrawn
- 1999-08-13 KR KR1020017001932A patent/KR100671075B1/ko not_active IP Right Cessation
- 1999-08-13 WO PCT/US1999/018551 patent/WO2000010255A1/en not_active Application Discontinuation
- 1999-08-13 KR KR1020017001926A patent/KR20010072498A/ko not_active Application Discontinuation
- 1999-08-13 JP JP2000565608A patent/JP4298170B2/ja not_active Expired - Fee Related
- 1999-08-13 AU AU54867/99A patent/AU759044B2/en not_active Ceased
- 1999-08-13 CN CNB998121576A patent/CN1168221C/zh not_active Expired - Fee Related
- 1999-08-13 BR BR9912989-2A patent/BR9912989A/pt not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007525912A (ja) * | 2004-02-27 | 2007-09-06 | クゥアルコム・インコーポレイテッド | 効率的なマルチシンボルデインターリーバ |
| JP2010508790A (ja) * | 2006-11-01 | 2010-03-18 | クゥアルコム・インコーポレイテッド | 高データレートのためのターボインターリーバ |
| US8583983B2 (en) | 2006-11-01 | 2013-11-12 | Qualcomm Incorporated | Turbo interleaver for high data rates |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2340364A1 (en) | 2000-02-24 |
| US6381728B1 (en) | 2002-04-30 |
| EP1108289A1 (en) | 2001-06-20 |
| CN1168221C (zh) | 2004-09-22 |
| JP4298170B2 (ja) | 2009-07-15 |
| BR9912989A (pt) | 2003-01-07 |
| CN1344438A (zh) | 2002-04-10 |
| WO2000010255A1 (en) | 2000-02-24 |
| KR20010072501A (ko) | 2001-07-31 |
| KR100671075B1 (ko) | 2007-01-17 |
| AU5486799A (en) | 2000-03-06 |
| ID29610A (id) | 2001-09-06 |
| KR20010072498A (ko) | 2001-07-31 |
| AU759044B2 (en) | 2003-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4298170B2 (ja) | マップデコーダ用の区分されたデインターリーバメモリ | |
| US6754290B1 (en) | Highly parallel map decoder | |
| US6434203B1 (en) | Memory architecture for map decoder | |
| JP5129216B2 (ja) | マップ・デコーダのためのメモリ・アーキテクチャ | |
| US6859906B2 (en) | System and method employing a modular decoder for decoding turbo and turbo-like codes in a communications network | |
| JP2004533140A (ja) | 空間効率のよいターボデコーダ | |
| JP3674851B2 (ja) | スケーリングフィードバックターボ復号器 | |
| MXPA01001656A (en) | Partitioned deinterleaver memory for map decoder | |
| MXPA01001657A (en) | Memory architecture for map decoder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060809 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060809 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090415 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |