JP2010508790A - 高データレートのためのターボインターリーバ - Google Patents

Abstract

高い復号スループットをサポートするための技術が説明される。送信機はターボ符号器で複数のデータビットの符号ブロックを符号化してもよい。受信機は複数のソフト入力ソフト出力（ＳＩＳＯ）復号器を有するターボ復号器で符号ブロックに関する復号を実行してもよい。符号ブロックサイズがしきい値サイズより大きい場合、コンテンションフリーターボインターリーバが使用されてもよい。符号ブロックサイズがしきい値サイズ以下である場合、通常のターボインターリーバが使用されてもよい。複数のＳＩＳＯ復号器からの情報が、インターリーブまたはデインターリーブ後にメモリーアクセスコンテンションに遭遇せずに各書込みサイクルでの複数の格納部と平行して書かれうるように、コンテンションフリーターボインターリーバは符号ブロック内の複数のデータビットを再順序付けする。通常のターボインターリーバはコンテンションフリーメモリーアクセスを考慮せずに任意の方法で符号ブロック内の複数のデータビットを再順序付けすることができる。

Description

本開示は、一般的に、通信、特に符号化および復号技術に関する。

本出願は、２００６年１１月１日に提出され、譲受人にこれについて割り当てられ、言及することによってここに組み込まれる、“A METHOD AND APPARATUS FOR CONTENTION FREE TURBO INTERLEAVER”とタイトルがつけられた米国仮出願第６０／８６３，９６２への優先権を主張する。

無線通信システムは、音声、映像、パケットデータ、メッセージング、ブロードキャストなどのような様々な通信コンテンツを提供するために広く展開されている。これらの無線システムは、複数の利用可能なシステムリソースの共有することにより、複数ユーザをサポートすることができる多元接続システムでもよい。かかる多元接続システムの例は、符号分割多元接続（ＣＤＭＡ）システム、時分割多元接続（ＴＤＭＡ）システム、周波数分割多元接続（ＦＤＭＡ）システム、直交のＦＤＭＡ（ＯＦＤＭＡ）システム、およびシングルキャリアＦＤＭＡ（ＳＣ−ＦＤＭＡ）システムを含んでいる。

より新規の無線通信システムは、高いデータスループットを達成するために、広い帯域幅および／または多重入力多重出力（ＭＩＭＯ）動作をサポートしてもよい。広い帯域幅および／またはＭＩＭＯ性能を有するユーザ機器（ＵＥ）は、非常に高いピークデータレートをサポートする必要があってもよい。例えば、４×４のＭＩＭＯ構成での２０ＭＨｚのシステムでのＵＥに関するピークデータレートは、２００＋メガビット／秒（Ｍｂｐｓ）と同じくらい高いかもしれない。通常ＵＥでの受信機処理のボトルネックである、ＵＥの復号キャパシティは、かかる高いピークデータレートをサポートするために、適宜設計されるべきである。

効率的に高い復号スループットをサポートするための技術はここで説明される。送信機（例えば基地局）は、複数の構成要素である符号器を有するターボ符号器および符号インターリーバで、複数のデータビットの符号ブロックを符号化してもよい。受信機（例えばＵＥ）は、少なくとも１つのソフト入力ソフト出力（ＳＩＳＯ）復号器、少なくとも１つの符号インターリーバ、および少なくとも１つの符号デインターリーバを有するターボ復号器で、符号ブロックのための復号を実行してもよい。受信機は、高い復号スループットを達成するために、符号ブロックの異なる複数のセグメント上で並列に動作する複数のＳＩＳＯ復号器を使用してもよい。複数のＳＩＳＯ復号器は、複数の符号インターリーバ、複数の符号デインターリーバ、および複数の格納部と共に動作してもよい。

符号ブロック内のデータビットは、ターボインターリーバに基づいて、インターリーブされて（つまり、再び順序づけられるか、または混ぜ合わされて）もよい。ターボインターリーバは、符号ブロック内のデータビットをどのようにリオーダーしなければならないか指定する写像または関数である。ターボ符号器内の符号インターリーバは、ターボインターリーバに基づいて動作する。同様に、ターボ復号器内の単一の符号インターリーバまたは複数の符号インターリーバは、ターボインターリーバに基づいて動作し、ターボ復号器内の単一の符号デインターリーバまたは複数の符号デインターリーバは、ターボインターリーバのインバースに基づいて動作する。

ある態様では、符号ブロックサイズがしきい値サイズより大きい場合、「コンテンションフリー」ターボインターリーバは使用されてもよく、符号ブロックサイズがしきい値サイズ以下である場合、「通常の」ターボインターリーバが使用されてもよい。複数のＳＩＳＯ復号器からの情報が、インターリーブまたはデインターリーブ後に、複数の格納部のメモリーアクセスコンテンションに遭遇せずに、各書込みサイクルでのこれらの格納部と平行して書かれうるように、コンテンションフリーターボインターリーバは符号ブロック内の複数のデータビットを再順序付けする写像または関数である。通常のターボインターリーバは、ターボ復号器でのコンテンションフリーメモリーアクセスを考慮せずに任意の方法で、符号ブロック内のデータビットを再順序付けすることができる写像または関数である。大きな符号ブロックサイズは、高い復号スループットを要求する大きなデータペイロードに使用されてもよい。一方、小さな符号ブロックサイズが小さなデータペイロードに使用されてもよい。複数のＳＩＳＯ復号器は、大きな符号ブロックサイズ（例えばしきい値サイズより大きなもの）に使用されてもよく、コンテンションフリーターボインターリーバの使用から利益を得てもよい。

符号ブロックサイズがしきい値サイズより大きい場合、送信機は、複数の構成要素の符号器およびコンテンションフリーターボインターリーバに基づいて、符号ブロックのためのターボ符号化を実行してもよい。送信機は、符号ブロックサイズがしきい値サイズ以下である場合に、複数の構成要素の符号器および通常のターボインターリーバに基づいて、符号ブロックのためのターボ符号化を実行してもよい。

受信機は、符号ブロックサイズがしきい値サイズより大きい場合に、複数のＳＩＳＯ復号器およびコンテンションフリーターボインターリーバに基づいて、符号ブロックのためのターボ復号を実行してもよい。受信機は、符号ブロックサイズがしきい値サイズ以下である場合に、少なくとも１つのＳＩＳＯ復号器および通常のターボインターリーバに基づいて、符号ブロックのためのターボ復号を実行してもよい。

この開示の様々な態様および特徴は、さらに詳細に以下に説明される。

図１は、基地局とＵＥのブロック図を示す。 図２は、送信（ＴＸ）データプロセッサのブロック図を示す。 図３は、ターボ符号器のブロック図を示す。 図４は、受信（ＲＸ）データプロセッサのブロック図を示す。 図５は、ターボ復号器のブロック図を示す。 図６は、１つのＳＩＳＯ復号器とターボ復号器のブロック図を示す。 図７は、複数のＳＩＳＯ復号器を有するターボ復号器のブロック図を示す。 図８は、符号ブロックサイズ対データペイロードのプロットを示す。 図９は、ディザされた互いに素（dithered relative prime：ＤＲＰ）のインターリーバの動作を示す。 図１０は、構造化可能なターボ復号器のブロック図を示す。 図１１は、処理データのためのプロセスの略図を示す。 図１２は、処理データのための装置の略図を示す。

ここで説明された技術は、ＣＤＭＡ、ＴＤＭＡ、ＦＤＭＡ、ＯＦＤＭＡ、ＳＣ−ＦＤＭＡおよび他のシステムのような様々な無線通信システムに使用されてもよい。「システム」および「ネットワーク」という用語はしばしば交換可能に用いられる。ＣＤＭＡシステムは、Universal Terrestrial Radio Access（ＵＴＲＡ）、ｃｄｍａ２０００などのような無線通信技術を実装してもよい。ＵＴＲＡは広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ）および低チップレート（ＬＣＲ）を含んでいる。ｃｄｍａ２０００はＩＳ−２０００、ＩＳ−９５およびＩＳ−８５６規格を対象にする。ＴＤＭＡシステムは、Global System for Mobile Communications（ＧＳＭ）のような無線通信技術を実装してもよい。ＯＦＤＭＡシステムは、Evolved UTRA（Ｅ−ＵＴＲＡ）、Ultra Mobile Broadband（ＵＭＢ）、ＩＥＥＥ ８０２．１１（Ｗｉ−Ｆｉ）、ＩＥＥＥ ８０２．１６（ＷｉＭＡＸ）、ＩＥＥＥ ８０２．２０、フラッシュＯＦＤＭなどのような無線通信技術を実装してもよい。ＵＴＲＡ、Ｅ−ＵＴＲＡおよびＧＳＭはUniversal Mobile Telecommunication System（ＵＭＴＳ）の一部である。３ＧＰＰロングタームエボリューション（ＬＴＥ）は、アップリンク上のＳＣ−ＦＤＭＡおよびダウンリンク上のＯＦＤＭＡを使用するＥ−ＵＴＲＡを使用するＵＭＴＳのこれから登場する発表である。ＵＴＲＡ、Ｅ−ＵＴＲＡ、ＧＳＭ、ＵＭＴＳおよびＬＴＥは、“3rd Generation Partnership Project”（３ＧＰＰ）という名の組織からの文書において説明される。ｃｄｍａ２０００とＵＭＢは、“3rd Generation Partnership Project 2”（３ＧＰＰ２）という名の組織からの文書において説明される。技術も、規格、ＨｉｐｅｒｌａｎなどのＩＥＥＥ８０２．１１ファミリー内の任意の無線通信技術を実装してもよい無線ローカルエリアネットワーク（ＷＬＡＮ）に使用されてもよい。これらの様々な無線通信技術および規格は当該技術分野において知られている。明瞭さについては、技術のある態様はＬＴＥのために下記に述べられ、ＬＴＥ用語は以下の説明のうちの一部において用いられる。

技術は基地局にもＵＥにも使用されてもよい。ＵＥも、移動局、端末、アクセス端末、加入者ユニット、局などと呼ばれてもよい。ＵＥは、携帯電話、携帯情報端末（ＰＤＡ）、無線通信装置、無線モデム、ハンドヘルド装置、ラップトップコンピュータ、コードレスホンなどでもよい。ＵＥはダウンリンクとアップリンク上の送信によって１以上の基地局に通信してもよい。基地局も、ノードＢ、発展したノードＢ（ｅＮＢ）、アクセスポイントなどと呼ばれてもよい。

技術は、単一入力単一出力、単一入力多重出力、多重入力単一出力、および／または多重入力多重出力（ＭＩＭＯ）送信に使用されてもよい。単一入力は１本の送信アンテナを指し、多重入力はデータ伝送のために複数の送信アンテナを指す。単一出力は１つの受信アンテナを指し、多重出力はデータ受信のために複数の受信アンテナを指す。

図１は、無線通信システム１００内の基地局１１０およびＵＥ １５０の設計のブロック図を示す。基地局１１０は、データ送受信に使用されてもよい複数の（Ｔ）アンテナ１３４ａから１３４ｔを装備している。ＵＥ １５０は、データ送受信に使用されてもよい複数の（Ｒ）アンテナ１５２ａから１５２ｒを装備している。アンテナはそれぞれ、物理的なアンテナまたはアンテナアレイかもしれない。

基地局１１０では、送信（ＴＸ）データプロセッサ１２０は、データソース１１２からトラフィックデータを受信し、輸送フォーマットに基づいてトラフィックデータを処理（例えば、フォーマット、符号化、インターリーブ、およびシンボルマップ）し、複数のデータシンボルを提供してもよい。ここで用いられるように、データシンボルはデータに関してシンボルであり、パイロットシンボルはパイロットに関するシンボルであり、シンボルは典型的に複素数値である。データシンボルおよびパイロットシンボルは、ＰＳＫまたはＱＡＭのような変調方式からの変調シンボルでもよい。パイロットは、送信機と受信機の両方に事前に知られているデータである。輸送フォーマットは、符号ブロックサイズ、変調および符号化方式などを示してもよい。輸送フォーマットも、レート、パケットフォーマットなどと呼ばれてもよい。

ＴＸ ＭＩＭＯプロセッサ１３０は、パイロットシンボルでデータシンボルを多重化し、ダイレクトＭＩＭＯマッピング、プリコーディング／ビームフォーミングなどを実行してもよい。シンボルは、ダイレクトＭＩＭＯマッピングに関して１本のアンテナから、または、プリコーディング／ビームフォーミングに関して複数のアンテナから送られてもよい。プロセッサ１３０は、Ｔ送信機（ＴＭＴＲ）１３２ａから１３２ｔにＴ出力シンボルストリームを提供してもよい。送信機１３２はそれぞれ、出力チップストリームを得るために、送信機の出力シンボルストリーム（例えばＯＦＤＭ、ＳＣ−ＦＤＭ、ＣＤＭＡなどのための）を処理してもよい。送信機１３２はそれぞれ、その出力チップストリームを調整（例えば、アナログへの変換、フィルター、増幅、およびアップコンバート）し、ダウンリンク信号を生成してもよい。送信機１３２ａから１３２ｔからのＴダウンリンク信号はそれぞれ、Ｔアンテナ１３４ａから１３４ｔ送信されてもよい。

ＵＥ １５０では、Ｒアンテナ１５２ａから１５２ｒはダウンリンク信号を受信してもよく、各アンテナ１５２は、それぞれの受信機（ＲＣＶＲ）１５４に受信信号を提供してもよい。受信機１５４はそれぞれ、サンプルを得るために受信機の受信信号を処理（例えば、フィルター、増幅、ダウンコンバート、およびディジタル化）し、受信シンボルを得るためにサンプル（例えばＯＦＤＭ、ＳＣ−ＦＤＭ、ＣＤＭＡなどのための）をさらに処理してもよい。受信機１５４ａから１５４ｒは、ＭＩＭＯ検出器１６０に受信データシンボルを提供し、チャネルプロセッサー１９４に受信パイロットシンボルを提供してもよい。チャネルプロセッサー１９４は、受信パイロットシンボルに基づいて、ダウンリンクチャネル応答を推定し、ＭＩＭＯ検出器１６０にチャネル推定を提供してもよい。ＭＩＭＯ検出器１６０はチャネル推定と共に受信データシンボル上でＭＩＭＯ検出を実行し、データシンボル推定を提供してもよい。受信（ＲＸ）データプロセッサ１７０は、さらにデータシンボル推定を処理（例えばシンボルデマップ、デインターリーブ、および復号）し、データシンク１７２に復号データを提供する。一般に、ＭＩＭＯ検出器１６０およびＲＸデータプロセッサ１７０による処理は、基地局１１０でのＴＸ ＭＩＭＯプロセッサ１３０およびＴＸデータプロセッサ１２０による処理に関して相補的である。

ＵＥ １５０はチャネル条件を評価し、基地局１１０へフィードバック情報を送ってもよい。フィードバック情報は、並列に送るデータストリーム数またはレイヤ数、チャネル品質指標（ＣＱＩ）および／または他の情報を示すＭＩＭＯランクを具備してもよい。データソース１８０からのフィードバック情報およびトラフィックデータは、ＴＸデータプロセッサ１８２によって処理され、パイロットシンボルに多重化され、ＴＸ ＭＩＭＯプロセッサ１８４によって処理され、さらに、アンテナ１５２ａから１５２ｒを介して送信されてもよいＲアップリンク信号を生成するために送信機１５４ａから１５４ｒによって処理されてもよい。

基地局１１０では、アップリンク信号はＴアンテナ１３４ａから１３４ｔによって受信され、受信機１３２ａから１３２ｔによって処理され、ＭＩＭＯ検出器１３６によって検出され、さらに、ＵＥ １５０によって送られたトラフィックデータおよびフィードバック情報を復元するためにＲＸデータプロセッサ１３８によって処理されてもよい。コントローラ／プロセッサ１４０は、フィードバック情報に基づいて、ＵＥ １５０へのデータ伝送を制御してもよい。チャネルプロセッサー１４４は、受信パイロットシンボルに基づいて、アップリンクチャネル応答を推定してもよく、ＭＩＭＯ処理または検出に使用されてもよいチャネル推定を提供する。

コントローラ／プロセッサ１４０および１９０はそれぞれ、基地局１１０およびＵＥ １５０で動作を導いてもよい。メモリ１４２および１９２は、基地局１１０およびＵＥ １５０のためにデータとプログラムコードをそれぞれ格納してもよい。

図２は、図１においてＴＸデータプロセッサ１８２に使用されてもよいＴＸデータプロセッサ１２０の構造のブロック図を示す。ＴＸデータプロセッサ１２０内では、分割部２１０は、送信データを受信し、選択された符号ブロックサイズの符号ブロックへデータを分割してもよい。符号ブロックも、データブロック、輸送ブロック、パケットなどと呼ばれてもよい。符号ブロックはそれぞれ、別々に符号化され復号されてもよい。周期冗長検査（ＣＲＣ）生成器２２０は、各符号ブロックに関してＣＲＣ値を生成し、符号ブロックにＣＲＣ値を添付してもよい。符号ブロックが正確にまたは誤って復号されるかどうかを決定するために、ＣＲＣ値は受信機によって使用されてもよい。ターボ符号器２３０は、選択された符号化率に基づいて各符号ブロックを符号化し、符号化されたブロックを提供してもよい。レートマッチング＆チャネルインターリーバ２４０は、符号化されたブロックに関するターボ符号器２３０から複数のコードビットのサブセットを選び、選択されたコードビットをインターリーブし、インターリーブされたブロックを提供してもよい。レートマッチングインターリーブは、コードビットに関して、時刻、周波数、および／または空間ダイバーシチを提供してもよい。シンボルマッパー２５０は、選択された変調方式に基づいて、複数のデータシンボルにインターリーブされた複数のビットをマッピングしてもよい。選択された符号ブロックサイズ、符号化率、および変調方式は、チャネル条件、ＵＥ性能、システムリソースの有効性などに基づいて選択されてもよい輸送フォーマットに基づいて、決定されてもよい。

図３は、図２においてターボ符号器２３０の構造のブロック図を示す。ターボ符号器２３０は、並列の連結した畳み込み符号（ＰＣＣＣ）を実装し、２つの構成符号器３１０ａおよび３１０ｂ、符号インターリーバ３２０、およびパンクチャ＆多重（Ｍｕｘ）部３３０を含んでいる。ターボ符号器２３０はＮデータビットの符号ブロックを符号化し、Ｓコードビットの対応する符号化されたブロックを提供する。ここで、ＮとＳが任意の適切な値でもよい。

ターボ符号器２３０内では、符号インターリーバ３２０は、コンテンションフリーターボインターリーバまたは下記に述べられるような通常のターボインターリーバでもよい選択されたターボインターリーバに基づいて、符号ブロックにおいて（ｘとして表示された）データビットをインターリーブまたは再順序付けしてもよい。構成符号器３１０ａは、第１の構成符号に基づいてデータビットを符号化し、第１の（ｙとして表示された）パリティビットを提供してもよい。同様に、構成符号器３１０ｂは、別の構成符号に基づいた、符号インターリーバ３２０からのインターリーブされたデータビットを符号化し、第２の（ｚとして表示された）パリティビットを提供してもよい。構成符号器３１０ａおよび３１０ｂは、畳み込み符号でもよい２つの再帰的なシステマティックな構成符号を実装してもよい。部３３０は、構成符号器３１０ａおよび３１０ｂから複数のデータビットと複数のパリティビットを受信し、望ましいビット数を得るために、選択された符号化率に基づいて十分なビット数をパンクチャまたは削除してもよい。部３３０は、未削除の複数のデータビットおよび複数のパリティビットを多重化し、符号化されたブロックのために符号化されたビットを提供してもよい。符号化されたビットは、第１の複数のパリティビットを後に続け、次に、第２の複数のパリティビットを後に続ける、（システマティックなビットと呼ばれる）データビットを含んでもよい。

図４は、図１においてＲＸデータプロセッサ１３８に使用されてもよいＲＸデータプロセッサ１７０の構造のブロック図を示す。ＲＸデータプロセッサ１７０内では、対数尤度比（ＬＬＲ）計算部４１０はＭＩＭＯ検出器１６０からデータシンボル推定を受信し、各データシンボル推定に関するコードビットのＬＬＲを計算してもよい。データシンボルは、信号のコンステレーションにおいて複素数値にＢのコードビットをマッピングすることにより得られてもよい。ＢのＬＬＲは、対応するデータシンボル推定に基づいてデータシンボルのＢのコードビットのために計算されてもよい。各コードビットに関するＬＬＲは、そのコードビットに関するデータシンボル推定を与えられたゼロ（「０」）または１（「１」）であるコードビットの尤度を示してもよい。チャネルデインターリーバデレートマッチング部４２０は、図２の部２４０によるインターリーブおよびレートマッチングに相補的な方法で、インターリーブ部４１０からのＬＬＲ上でデインターリーブして、デレートマッチングを行なってもよく、そして複数の入力ＬＬＲを提供してもよい。ターボ復号器４３０は、チャネルデインターリーバ４２０からの複数の入力ＬＬＲの各ブロックを復号し、復号されたブロックを提供してもよい。ＣＲＣチェッカー４４０は、各復号されたブロックをチェックし、ブロックに関する復号ステータスを提供してもよい。アセンブラ４５０は復号された複数のブロックを組み立てて、復号データを提供してもよい。

図５は、図４においてターボ復号器４３０に使用されてもよいターボ復号器４３０ａの構造のブロック図を示す。ターボ復号器４３０ａの内では、デマルチプレクサ（Ｄｅｍｕｘ）５１０は、符号ブロックに関する複数の入力ＬＬＲを受信し、複数のデータビットｘに関する複数のＬＬＲ Ｘ、第１の複数のパリティビットｙに関する複数のＬＬＲ Ｙ、および第２の複数のパリティビットｚに関する複数のＬＬＲ Ｚへ、複数の入力ＬＬＲを逆多重化してもよい。ＳＩＳＯ復号器５２０ａは、デマルチプレクサ５１０からの複数のデータビットＬＬＲ Ｘおよび第１の複数のパリティビットＬＬＲ Ｙと、符号デインターリーバ５４０からのデインターリーブされた複数のデータビットＬＬＲ Ｘ_２と、を受信してもよい。ＳＩＳＯ復号器５２０ａは、第１の構成符号に基づいて複数のデータビットに関する新規のＬＬＲ Ｘ_１を導き出してもよい。符号インターリーバ５３０は、（図３において符号インターリーバ３２０に用いられる）選択されたターボインターリーバに基づいて、複数のデータビットＬＬＲ Ｘ_１をインターリーブし、インターリーブされた複数のデータビット

を提供してもよい。ＳＩＳＯ復号器５２０ｂは、デマルチプレクサ５１０からの複数のデータビットＬＬＲ Ｘおよび２番目の複数のパリティビットＬＬＲ Ｚと、符号インターリーバ５３０からインターリーブされた複数のデータビット

と、を受信してもよい。ＳＩＳＯ復号器５２０ｂは、第２の構成符号に基づいて、データビットに関する新規の複数の

を導いてもよい。符号デインターリーバ５４０は、選択されたターボインターリーバのインバースに基づいて、データビット

をデインターリーブして、デインターリーブされたデータビットＬＬＲ Ｘ_２を提供してもよい。

ＳＩＳＯ復号器５２０ａおよび５２０ｂは、ＢＣＪＲ最大事後（ＭＡＰ）アルゴリズムまたはより低い複雑性の派生物を実装してもよいＭＡＰ復号器でもよい。ＳＩＳＯ復号器５２０ａおよび５２０ｂは、ソフト出力ビタビ（ＳＯＶ）のアルゴリズム、または当該技術分野において知られているいくらかの他の復号アルゴリズムを実装してもよい。

ＳＩＳＯ復号器５２０ａおよび５２０ｂによる復号は、反復複数回（例えば６、８、１０あるいはそれより多くの回数）かもしれない。復号結果は、各反復後に、より信頼してもよい。復号の繰り返しがすべて完了した後、検出器５６０は、ＳＩＳＯ復号器５２０ａから複数の最終データビットＬＬＲを受信し、各ＬＬＲに硬判定（hard decision）を行い、複数の復号されたビットを提供してもよい。

ＳＩＳＯ復号器５２０ａおよび５２０ｂは、他のＳＩＳＯ復号器に入力として提供されている、１つのＳＩＳＯ復号器からの外部の情報と共に連続して作動されてもよい。２つのＳＩＳＯ復号器の連続動作のために、１つの物理的なＳＩＳＯ復号器はＳＩＳＯ復号器５２０ａおよび５２０ｂの両方を実装するために使用されてもよい。

図６は、図５内のターボ復号器４３０ａの１つの構造であるターボ復号器４３０ｂのブロック図を示す。ターボ復号器４３０ｂの内では、デマルチプレクサ６１０は、符号ブロックに関する複数の入力ＬＬＲを受信し、第１の構成符号に関して複数のＬＬＲ Ｕへ、第２の構成符号に関して複数のＬＬＲ Ｖへ、複数の入力ＬＬＲを逆多重化する。複数のＬＬＲ Ｕは、複数のデータビットＬＬＲ Ｘおよび第１のパリティビットＬＬＲ Ｙを含んでもよい。複数のＬＬＲ Ｖは、複数のデータビットＬＬＲ Ｘおよび複数の第２のパリティビットＬＬＲ Ｚを含んでもよい。

第１の構成符号については、ＳＩＳＯ復号器６２０は、デマルチプレクサ６１０から複数のＬＬＲ Ｕを受信し、格納部６５０から複数のＬＬＲ Ｘ_２を受信し、新規の複数のＬＬＲ Ｘ_１を導き出してもよい。符号インターリーバ６３０は、選択されたターボインターリーバに基づいて複数のＬＬＲ Ｘ_１をインターリーブし、格納部６５０にインターリーブされた複数の

を提供してもよい。第２の構成符号については、ＳＩＳＯ復号器６２０はデマルチプレクサ６１０から複数のＬＬＲ Ｖを受信し、格納部６５０から複数の

を受信し、新規の複数の

を導き出してもよい。符号デインターリーバ６４０は、選択されたターボインターリーバのインバースに基づいて、複数の

をデインターリーブしてもよく、格納部６５０にデインターリーブされた複数のＬＬＲ Ｘ_２を提供してもよい。記憶装置６５０は、（ｉ）インターリーブされた順でＳＩＳＯ復号器６２０からの複数のＬＬＲ Ｘ_１を格納することにより、符号インターリーバ６３０を実装してもよいし、（ｉｉ）デインターリーブされた順でＳＩＳＯ復号器６２０からの複数の

を格納することにより、符号デインターリーバ６４０を実装してもよい。符号インターリーブおよびデインターリーブは、格納部６５０のための適切なアドレスを生成することにより達成されてもよい。復号の繰り返しがすべて完了した後、検出器６６０は、複数の最終データビットＬＬＲを受信して、復号されたビットを提供してもよい。

ＵＥ １５０は広い帯域幅および／またはＭＩＭＯ性能を持っていてもよく、非常に高いピークデータレート（例えば２００＋Ｍｂｐｓ）をサポートする必要があってもよい。ＵＥ １５０の復号性能はボトルネックかもしれない。並列した複数のＳＩＳＯ復号器を有する高容量ターボ復号器は高いピークデータレートをサポートするために使用されてもよい。

ターボ符号器は、Ｎデータビットの符号ブロックを符号化し、Ｓコードビットの符号化されたブロックを生成してもよい。ここで、Ｓは符号化率ＲまたはＲ＝Ｎ／Ｓに依存している。並列した複数のＳＩＳＯ復号器を有するターボ復号器は、符号ブロックのＮデータビットに関するＮ遷移の全体の格子を、Ｍセグメントへ分割してもよい。セグメントはそれぞれ、Ｍ＝Ｎ／Ｋになるように、Ｋ遷移の１つの格子窓に及んでもよい。セグメントはそれぞれ、分離したＳＩＳＯ復号器によって処理されてもよい。ＭのＳＩＳＯ復号器は、Ｍセグメントのための復号を並列に実行してもよい。

図７は、図４においてターボ復号器４３０に使用されてもよいターボ復号器４３０ｃの構造のブロック図を示す。ターボ復号器４３０ｃはデマルチプレクサ７１０と、Ｍの並列したセグメント復号器７１２ａから７１２ｍと、を含んでいる。セグメント復号器７１２はそれぞれ、ＳＩＳＯ復号器７２０、符号インターリーバ７３０、符号デインターリーバ７４０、および格納部７５０を含んでいる。

ターボ復号器４３０ｃ内で、デマルチプレクサ７１０は、セグメントｍ（ｍ∈｛１、…、Ｍ｝）ごとに複数のＬＬＲ ＵｍおよびＶｍへ、符号ブロックに関する複数の入力ＬＬＲを受信し逆多重化してもよい。複数のＬＬＲ Ｕｍは、セグメントｍに関する第１の構成符号に、複数のデータビットＬＬＲ Ｘｍおよび複数の第１のパリティビットＬＬＲ Ｙｍを含んでもよい。複数のＬＬＲ Ｖｍは、セグメントｍに関する第２の構成符号に、複数のデータビットＬＬＲ Ｘｍおよび複数の第２のパリティビットＬＬＲ Ｚｍを含んでもよい。デマルチプレクサ７１０は１つのセグメント復号器７１２に各入力ＬＬＲを提供してもよい。

セグメントｍに関するセグメント復号器７１２内では、ＳＩＳＯ復号器７２０は、所定の時期の第１または第２の構成符号のための復号を実行してもよい。第１の構成符号については、ＳＩＳＯ復号器７２０は、デマルチプレクサ７１０から複数のＬＬＲ Ｕｍを受信し、格納部７５０から複数のＬＬＲ Ｘ_ｍ２を受信し、新規の複数のＬＬＲ Ｘ_ｍ１を導き出してもよい。符号インターリーバ７３０は複数のＬＬＲ Ｘ_ｍ１をインターリーブし、格納部７５０にインターリーブされた複数の

を提供してもよい。第２の構成符号については、ＳＩＳＯ復号器６２０は、デマルチプレクサ７１０から複数のＬＬＲ Ｖｍを受信し、格納部７５０から複数の

を受信し、新規の複数の

を導き出してもよい。符号デインターリーバ７４０は、複数の

をデインターリーブしてもよく、格納部７５０にデインターリーブされた複数のＬＬＲ Ｘ_ｍ２を提供してもよい。記憶装置７５０は符号インターリーバ７３０および符号デインターリーバ７４０の両方を実装してもよい。

第１の構成符号の復号については、複数の入力ＬＬＲ（あるいは入力ＡＰＰ）は自然な順になっている。セグメントｍについては、複数の入力ＬＬＲは、符号ブロック内のデータビットＫｍ、Ｋｍ＋１、…、Ｋ（ｍ＋１）−１に対応する。第２の構成符号の復号については、複数の入力ＬＬＲは自然な順になっていない。セグメントｍについては、複数の入力ＬＬＲは符号ブロック内のデータビットπ（Ｋｍ）、π（Ｋｍ＋１）、…、π（Ｋ（ｍ＋１）−１）に対応する。ここで、π（ｘ）は、位置ｘでのデータビットを位置π（ｘ）へマッピングする選択されたターボインターリーバのためのマッピング関数を示す。

符号インターリーバ７３０ａから７３０ｍは、選択されたターボインターリーバに基づいて動作してもよい。符号デインターリーバ７４０ａから７４０ｍは、選択されたターボインターリーバのインバースに基づいて動作してもよい。第１の構成符号については、格納部７５０ａから７５０ｍは、ＳＩＳＯ復号器７２０ａから７２０ｍに複数の入力ＬＬＲをそれぞれ提供し、符号インターリーバ７３０ａから７２０ｍの複数の出力をそれぞれ格納してもよい。第２の構成符号については、格納部７５０ａから７５０ｍは、ＳＩＳＯ復号器７２０ａから７２０ｍに複数の入力ＬＬＲをそれぞれ提供し、符号デインターリーバ７４０ａから７４０ｍの複数の出力をそれぞれ格納してもよい。復号の繰り返しがすべて完了した後、検出器７６０は、格納部（７５０ａから７５０ｍ）から複数の最終データビットＬＬＲを受信し、複数の復号されたビットを提供してもよい。

図５から７において示されるように、ターボ復号の重要な特徴は、２つの構成符号の復号間の「外部の」情報の交換である。第１の構成符号の復号からの複数の出力ＬＬＲは、第２の構成符号の復号に関する複数の入力ＬＬＲとして提供され、逆の場合も同様である。１つの構成符号の復号からの複数の出力ＬＬＲは、別の構成符号の復号に関する複数の入力ＬＬＲとは異なる順になっている。従って、格納部において格納される前に適切に、複数の出力ＬＬＲはインターリーブされるかまたはデインターリーブされる。

格納部７５０はそれぞれ、１つのセグメントに関する１つのＳＩＳＯ復号器７２０のために複数のＬＬＲを格納してもよい。格納部７５０はそれぞれ、第１の構成符号に関して自然な順で複数のＬＬＲを格納し、次に、第２の構成符号に関してインターリーブされた順で複数のＬＬＲを格納し、次に、第１の構成符号などに関して自然な順で複数のＬＬＲを格納してもよい。

ＳＩＳＯ復号器７２０はそれぞれ、インターリーブ、またはデインターリーブされ、次に、Ｍの格納部７５０ａから７５０ｍに提供されてもよい複数の出力ＬＬＲを提供する。出力ＬＬＲはそれぞれ、インターリーブまたはデインターリーブした後に、Ｍの格納部７５０のうちの任意の１つに提供されてもよい。

ＭのＳＩＳＯ復号器７２０ａから７２０ｍは、インターリーブまたはデインターリーブされ、次にＭの格納部７５０ａから７５０ｍに提供されてもよい複数の出力ＬＬＲを継続的に提供してもよい。複数のＳＩＳＯ復号器からの複数の出力ＬＬＲが、インターリーブまたはデインターリーブの結果としてある書込みサイクル内の同じ格納部にマッピングされる場合、記憶競合が生じて、ストール時間が記憶競合を解決するために挿入されてもよい。ストール時間は、ターボ復号器の容量を減らしてもよい。

コンテンションフリーターボインターリーバは複数のＳＩＳＯ復号器での並列復号中に記憶競合を避けるために使用されてもよい。コンテンションフリーターボインターリーバは、インターリーブまたはデインターリーブ後に、メモリーアクセスコンテンションに遭遇することなく各書込みサイクルでの複数の格納部に平行して、複数のＳＩＳＯ復号器からの情報を書くことができるように、符号ブロック内のデータビットを再順序付けする。コンテンションフリーターボインターリーバは数学的に以下のように定義されてもよい：０≦ｍ，ｎ＜Ｍ、ｍ≠ｎ、かつ、０≦ｋ＜Ｋに関して、

ここで、

は、ｘ以下の最大の整数を提供するフロア演算子を示し、π（ｘ）は符号インターリーブ関数を示し、π^−１（ｘ）は符号デインターリーブ関数を示す。

方程式（１）は、２つの任意のセグメントｍおよびｎでのｋ番目のデータビットが異なるセグメントにインターリーブされるべきであることを示す。この条件は、書込みサイクルごとにＭのＳＩＳＯ復号器（７２０ａから７２０ｍ）からのＭの出力ＬＬＲが、インターリーブ後に、Ｍの異なる格納部７５０ａから７５０ｍにマッピングされることを保証する。ここで、マッピングは符号インターリーブ関数π（ｘ）に依存している。

方程式（２）は、２つの任意のセグメントｍおよびｎでのｋ番目のデータビットが、異なるセグメントにデインターリーブされるべきであることを示す。この条件は、書込みサイクルごとに、ＭのＳＩＳＯ復号器（７２０ａから７２０ｍ）からのＭの出力ＬＬＲが、デインターリーブ後に、Ｍの異なる格納部７５０ａから７５０ｍにマッピングされることを保証する。ここで、マッピングは符号デインターリーブ関数π^−１（ｘ）に依存している。

方程式（１）および（２）での条件は、下記に述べられるように、様々なインターリーバ設計に基づいて達成されてもよい。コンテンションフリーターボインターリーバはＮ、ＭおよびＫの特定値のために定義されてもよい。その後、コンテンションフリーターボインターリーバは、Ｎ、ＭおよびＫのこれらの特定値に関してコンテンションフリーメモリーアクセスを提供し、Ｎ、ＭおよびＫの他の値に関してコンテンションフリーメモリーアクセスを提供してもよいし、提供しなくてもよい。

システムは、送信するべきデータペイロード、符号化効率などの期待範囲のような様々な要因に基づいて選択されてもよい１セットの符号ブロックサイズをサポートしてもよい。適切な符号ブロックサイズは、送信するべきデータ量に基づいて使用に選ばれてもよい。

図８は、１つの設計に従って符号ブロックサイズ対データペイロードのプロットを示す。この設計では、最大の符号ブロックサイズは８１９２である。８１９２以下のデータペイロードについては、１つの符号ブロックは全データペイロードに使用されてもよい。８１９３から１６３８４までに及ぶデータペイロードについては、２つの符号ブロックが使用されてもよく、データペイロードは２つの符号ブロック間で平等に分割されてもよい。一般に、８１９２Ｎ_Ｂ＋１から８１９２（Ｎ_Ｂ＋１）に及ぶデータペイロードについては、Ｎ_Ｂ＋１符号ブロックは用いられ、データペイロードはＮ_Ｂ＋１符号ブロック中で平等に分割されてもよい。図８において示されるように、一旦データペイロードが十分に大きければ、符号ブロックサイズは４０９６以上である。

（例えば図７において示されるように）並列した複数のＳＩＳＯ復号器を有する高容量ターボ復号器は、広い帯域幅および／またはＭＩＭＯで送信されてもよい大きなデータペイロードに使用されてもよい。複数の小さなデータペイロードについては、（例えば図６において示されたように）単一のＳＩＳＯ復号器を有するターボ復号器は十分かもしれない。このように、コンテンションフリーターボインターリーブは、大きなデータペイロード（例えばある大きなおよびそれを越えたペイロードサイズ）だけに必要かもしれない。

ある態様では、ターボインターリーブは以下のように実行されてもよい：
・しきい値サイズ以下である小さな符号ブロックサイズに関して、通常のターボインターリーバを使用する。

・しきい値サイズより大きい大きな符号ブロックサイズに関して、コンテンションフリーターボインターリーバを使用する。

図８において示される設計については、しきい値サイズは４０９６に等しくてもよい。一般に、しきい値サイズは、復号スループット要件を満たすために高容量ターボ復号器が必要である点に基づいて、選択されてもよい。

通常のターボインターリーバは、しきい値サイズまで小さな符号ブロックサイズに使用されてもよい。ある設計では、通常のターボインターリーバは、３ＧＰＰリリース６で定義され、２００６年１２月に"Multiplexing and channel coding (FDD)"とタイトルをつけられた、公に利用可能である３ＧＰＰ ＴＳ ２５．２１２において説明されたターボインターリーバでもよい。３ＧＰＰリリース６ターボインターリーバは、５１１４までの符号ブロックサイズに適応することができ、十分に定義され、確認される。他のターボインターリーバも通常のターボインターリーバに使用されてもよい。

方程式（１）および（２）において示されるように、コンテンションフリーターボインターリーバの設計は、符号ブロックサイズＮ、セグメント数ＭおよびセグメントサイズＫに依存する。Ｎと、ＭおよびＫの対応する組合せとの間に１対１写像があってもよい。大きな符号ブロックサイズＮごとに、適切なターボインターリーバ関数π（ｘ）は、よい復号性能を達成するために、その符号ブロックサイズＮ（あるＭおよびＫで）に関して定義されてもよい。ターボインターリーバ関数π（ｘ）での復号性能は、コンピュータシミュレーション、実験室測定、実地試験などを介して、および恐らくその符号ブロックサイズＮを使用する各データペイロードに関して確認されてもよい。（例えば異なるパラメータ値での）異なるターボインターリーバ設計は評価されてもよい。復号性能は、よい（または最上の）復号性能を提供することができるターボインターリーバ設計を見つけるために、各ターボインターリーバ設計に関して確認されてもよい。ターボインターリーバ設計工程は、特に大きな符号ブロックサイズのために、このように複雑で退屈かもしれない。すべての符号ブロックサイズの代わりに大きな符号ブロックサイズだけにコンテンションフリーターボインターリーバを使用することによって、ターボインターリーバ設計の複雑性は、実装複雑性と同様に大幅に減らされてもよい。

別の態様において、大きな符号ブロックサイズの制限されたセットは、全ての可能なサイズの代わりにコンテンションフリーターボインターリーバでサポートされてもよい。１つの設計では、サポートされた大きな符号ブロックサイズは、次のように表現されてもよい：ｉ＝１，２，…に関して、
Ｎ_ｉ＝Ｎ_ｔｈ＋Ｌ・ｉ Ｅｑ（３）
ここで、Ｎ_ｔｈはしきい値サイズであり、Ｌは、連続する大きな符号ブロックサイズ間のインクリメントまたはステップサイズであり、Ｎ_ｉはｉ番目に大きな符号ブロックサイズである。

方程式（３）において示される設計では、サポートされた大きな符号ブロックサイズは、Ｌによって線形的に増加する。大きな符号ビットサイズＮ_ｉごとに、Ｌ−１までパディングビット（padding bits）が使用されてもよいし、パディングオーバーヘッド（padding overhead）が（Ｌ−１）／Ｎ_ｉまででもよい。Ｌは、ターボインターリーバ複雑性とパディングオーバーヘッドとの間でのトレードオフに基づいて、選択されてもよい。Ｌのより小さな値は、ターボインターリーバ複雑性を増加させてもよいが、パディングオーバーヘッドを減少させてもよいより多くのサポートされた大きな符号ブロックサイズに対応する。その逆はＬのより大きな値にとって真である。

ある設計では、サポートされた大きな符号ブロックサイズは、次のように表現されてもよい：ｉ＝１、２、…、１２８に関して、
Ｎ_ｉ＝４０９６＋３２・ｉ Ｅｑ（４）
方程式（４）での設計は、Ｌ＝３２のインクリメントにおいて、４１２８から８１９２までに及ぶ１２８の異なる大きな符号ブロックサイズをサポートする。１２８のコンテンションフリーターボインターリーバが１２８の異なる大きな符号ブロックサイズに関して定義されてもよい。各大きな符号ブロックサイズに関してパディングオーバーヘッドは１パーセント未満である。

別の設計では、サポートされた大きな符号ブロックサイズは、次のように表現されてもよい：ｉ＝１、２、…、６４に関して、
Ｎ_ｉ＝４０９６＋６４・ｉ Ｅｑ（５）
方程式（５）での設計は、Ｌ＝６４のインクリメントにおいて、４１６０から８１９２までに及ぶ６４の異なる大きな符号ブロックサイズをサポートする。６４のコンテンションフリーターボインターリーバが６４の異なる大きな符号ブロックサイズに関して定義されてもよい。各大きな符号ブロックサイズに関してパディングオーバーヘッドは約１．５パーセント以下である。

他の値も、サポートされた大きな符号ブロックサイズの数およびパディングオーバーヘッドを決定するｎ番目およびＬに関して使用されてもよい。

別の設計では、サポートされた大きな符号ブロックサイズは、次のように表現されてもよい：ｉ＝１、２、３、…、に関して、
Ｎ_ｉ＝Ｎ_ｉ−１＋Ｌ_ｉ Ｅｑ（６）
ここで、ｎ番目のＮ_０＝Ｎ_ｔｈおよびＬ_ｉはｉ番目の大きな符号ブロックサイズに関するインクリメントである。方程式（６）において示される設計では、サポートされた大きな符号ブロックサイズは、異なる量Ｌｉによって増加する場合がある。例えば、Ｌｉは、ターボインターリーバ複雑性を減らす間に、大きな符号ブロックサイズごとに目標パディングオーバーヘッドを達成するために選ばれてもよい。

一般に、大きな符号ブロックサイズのいかなる数もサポートされてもよい。コンテンションフリーターボインターリーバは様々な設計に基づいて大きな符号ブロックサイズごとに定義されてもよい。

ある設計では、コンテンションフリーターボインターリーバは、ディザされた互いに素（ＤＲＰ）のインターリーバに実装されてもよい。ＤＲＰインターリーバは、（ｓ＋Ｐ・ｎ） ｍｏｄ Ｎの位置へ位置ｎでのデータビットをマッピングするリラティブプライム（ＲＰ：relative prime）インターリーバを使用する。ここで、ＰとＮとは互いに素であり、ｓは開始インデックスであり、“ｍｏｄ Ｎ”はＮを法とする動作を示す。ＤＲＰインターリーバは、ＲＰインターリーバに先立っておよびその後に、ディザリングをさらに適用する。

図９は、ＤＲＰインターリーバの動作を示す。サイズＮの符号ブロックは、サイズＫＲの複数のセクションへ分割される。ここで、ＮはＫＲの整数倍数である。各セクション内のＫＲビットは、第１／読み取りディザ関数Ｉ_ａ（ｎ）に基づいてインターリーブされる。その後、第１のディザリングの後のＮビットは、Ｉ_ｂ（ｎ）＝（ｓ＋Ｐ・ｎ） ｍｏｄ Ｎとして与えられてもよいＲＰインターリーバに基づいて、インターリーブされる。ＲＰインターリーブ後のＮビットは、サイズＫＷの複数のセクションへ分割される。ここで、ＮはＫＷの整数倍数である。各セクション内のＫＷビットは、最終のインターリーブされたビットを得るために、第２／書き込みのディザ関数Ｉ_ｃ（ｎ）に基づいてインターリーブされる。ＤＲＰインターリーバは、公に利用可能である“High-Performance Low-Memory Interleaver Banks for Turbo-Codes”, Proc. 54th IEEE Vehicular Tech., Oct. 2001, pages 2394-2398とタイトルをつけられた論文でのS. Crozier and P. Guinandによって詳細に説明される。

ＤＲＰインターリーバ関数π_ｄｒｐ（ｎ）は、２つのディザ関数Ｉ_ａ（ｎ）およびＩ_ｃ（ｎ）と、ＲＰインターリーバ関数Ｉ_ｂ（ｎ）とに基づいて、以下のように定義されてもよい：ｎ＝０、…、Ｎ−１に関して、
π_ｄｒｐ（ｎ）＝Ｉ_ｃ（Ｉ_ｂ（Ｉ_ａ）） Ｅｑ（７）
ＤＲＰインターリーバ関数は次の特性を有する：
π_ｄｒｐ（（ｎ＋Ｑ） ｍｏｄ Ｎ）＝（π_ｄｒｐ（ｎ）＋Ｑ・Ｐ ｍｏｄ Ｎ） Ｅｑ（８）
π_ｄｒｐ（（ｎ＋１） ｍｏｄ Ｎ）＝（π_ｄｒｐ（ｎ）＋Ｄ（ｎ ｍｏｄ Ｑ） ｍｏｄ Ｎ Ｅｑ（９）
ここで、Ｄ（ｎ）はＱの周期を持つ全体的なディザ関数であり、ＱがＫＲとＫＷの最小公倍数である。ＤＲＰインターリーバが、Ｋ＝Ｑで方程式（１）および（２）でのコンテンションフリーインターリーバ判定基準を満たすことを示すことができる。

別の設計では、コンテンションフリーターボインターリーバは、ほぼ通常置換（ＡＲＰ）インターリーバに実装されてもよい。ＡＲＰのインターリーバはＲＰインターリーバを使用するが、各位置で小さな偏差を加える。ＡＲＰインターリーバ関数π_ａｒｐ（ｎ）は以下のように定義されてもよい：ｎ＝０，…，Ｎ−１に関して、
π_ａｒｐ（ｎ）＝（Ｐ・ｎ＋Ｐ・Ａ（ｎ）＋Ｂ（ｎ）） ｍｏｄ Ｎ Ｅｑ（１０）
ここで、Ａ（ｎ）およびＢ（ｎ）が、Ｎの分割のもとであるＣの周期を持つ関数である。

ＰおよびＮ／Ｋと比較して、Ａ（ｎ）およびＢ（ｎ）の値は小さいかもしれない。Ｐ・Ａ（ｎ）＋Ｂ（ｎ）の項はＲＰインターリーバに摂動を加える。ＡＲＰのインターリーバは、公に利用可能である“Designing Good Permutations for Turbo Codes: Towards a Single Model,” IEEE Int. Conf. on Comm., Vol. 1, 20-24 June 2004, pages 341-345とタイトルをつけられた論文でのC. Berrou et al.によって詳細に説明される。Ａ（ｎ）およびＢ（ｎ）の注意深い選択で、Ｂｅｒｒｏｕの論文は、もしＮがｐ倍数ならば、ＡＲＰインターリーバが、Ｍ＝Ｃおよび恐らくＭ＝ｐ・Ｃで方程式（１）および（２）でのコンテンションフリーインターリーバ判定基準を満たすことができることを示している。

また別の設計では、コンテンションフリーターボインターリーバは２次置換多項式（ＱＰＰ）インターリーバに実装されてもよい。ＱＰＰインターリーバ関数π_ｑｐｐ（ｎ）は以下のように定義されてもよい：ｎ＝０，…，Ｎ−１に関して、
π_ｑｐｐ（ｎ）＝（ａ・ｎ＋ｂ・ｎ^２） ｍｏｄ Ｎ Ｅｑ（１１）
ここで、ａおよびｂ、２次多項式に関して２つの定数である。複数の特定値は、大きな符号ブロックサイズごとに、ＱＰＰインターリーバに関するａおよびｂに選ばれてもよい。

２次多項式がＮに関する置換多項式である場合、ＱＰＰインターリーバがＮを分割する任意のＫに関してコンテンションフリーであることを示すことができる。

ＱＰＰインターリーバは、公に利用可能である“Interleavers for Turbo Codes Using Permutation Polynomials Over Integer Rings,” IEEE Transaction of Information Theory, Vol. 51, Issue 1, page 101-119, 2005とタイトルをつけられた論文内のJin SunおよびOscar Y. Takeshitaによって詳細に説明される。ＫがＮの分割のもとである限り、ＱＰＰインターリーバは方程式（１）および（２）のコンテンションフリーインターリーバ判定基準を満たすことができることが示される。

図１０は、図４においてターボ復号器４３０に使用されてもよいターボ復号器４３０ｄの構造のブロック図を示す。ターボ復号器４３０ｄの内では、制御部１０６０は選択された符号ブロックサイズを受信し、符号ブロックサイズがしきい値サイズより大きいかどうかを決定してもよい。符号ブロックサイズが、しきい値サイズよりも大きくない場合、部１０６０は通常のターボインターリーバ１０３０ａを選択してもよく、そうでない場合には、部１０６０はコンテンションフリーターボインターリーバ１０３０ｂを選択してもよい。部１０６０は、符号ブロックサイズに基づいて様々な制御を生成してもよい。

スイッチ１０１０は、符号ブロックに関して複数の入力ＬＬＲを受信し、符号ブロックサイズがしきい値サイズよりも大きくない場合ＳＩＳＯ復号器１０２０ａに複数の入力ＬＬＲを提供し、そうでない場合には複数のＳＩＳＯ復号器１０２０ｂに複数の入力ＬＬＲを提供してもよい。ＳＩＳＯ復号器１０２０ａは、図６でのＳＩＳＯ復号器６２０を具備してもよい。通常のターボインターリーバ１０３０ａは、図６でのインターリーバ６３０、デインターリーバ６４０および格納部６５０を具備してもよい。図６に関して以上説明されるように、ＳＩＳＯ復号器１０２０ａおよび通常のターボインターリーバ１０３０ａは動作してもよい。部１０６０は、符号ブロックサイズに基づいて動作してもよいＳＩＳＯ復号器１０２０ａおよび通常のターボインターリーバ１０３０ａに、選択された符号ブロックサイズおよび／または制御信号を提供してもよい。

複数のＳＩＳＯ復号器１０２０ｂは、図７でのデマルチプレクサ７１０およびＳＩＳＯ復号器７２０ａから７２０ｍを具備してもよい。コンテンションフリーターボインターリーバ１０３０ｂは、図７符号インターリーバ７３０ａから７３０ｍ、符号デインターリーバ７４０ａから７４０ｍ、および格納部７５０ａを具備してもよい。図７のために以上説明されるように、複数のＳＩＳＯ復号器１０２０ｂおよびコンテンションフリーターボインターリーバ１０３０ｂは作動してもよい。部１０６０は、符号ブロックサイズに関するセグメントサイズＫに基づいて複数の入力ＬＬＲを逆多重化し復号してもよい複数のＳＩＳＯ復号器１０２０ｂに符号ブロックサイズを提供してもよい。部１０６０は、さらに、復号に使用するために適正なコンテンションフリーターボインターリーバ関数を選択してもよいコンテンションフリーターボインターリーバ１０３０ｂに符号ブロックサイズを提供してもよい。

復号繰り返しがすべて完了した後、セレクタ１０４０はターボインターリーバ１０３０ａまたは１０３０ｂから複数の最終データビットＬＬＲを受信してもよい。セレクタ１０４０は、符号ブロックサイズがしきい値サイズよりも大きくない場合、ターボインターリーバ１０３０ａからの複数の最終データビットＬＬＲを提供してもよし、そうでない場合には、ターボインターリーバ１０３０ｂからの複数の最終データビットＬＬＲを提供してもよい。検出器１０５０は、セレクタ１０４０から複数の最終データビットＬＬＲを受信し、復号されたビットを提供してもよい。

図１１は、処理データのためのプロセス１１００の略図を示す。プロセス１１００は、送信機または受信機によって（例えばＵＥ、基地局または他のいくらかのエンティティによって）実行されてもよい。複数の符号ブロックサイズの中から選択された符号ブロックサイズは決定されてもよい（ブロック１１１２）。符号ブロックサイズは、例えば図８において示されたように、送信されているデータペイロードのサイズに基づいて、選択されてもよい。符号ブロックサイズがしきい値サイズより大きい場合、コンテンションフリーターボインターリーバが使用されてもよい（ブロック１１１４）。符号ブロックサイズがしきい値サイズ以下である場合、通常のターボインターリーバが使用されてもよい（ブロック１１１６）。複数の符号ブロックサイズは、しきい値サイズより大きい複数のより大きな符号ブロックサイズを具備してもよい。より大きな符号ブロックサイズはそれぞれ、それぞれのコンテンションフリーターボインターリーバに関連していてもよい。複数のより大きな符号ブロックサイズは、線形的に所定のステップ幅によって増加してもよい。複数の符号ブロックサイズは、さらに、しきい値サイズ以下の複数のより小さな符号ブロックサイズを具備してもよい。通常のターボインターリーバは、より小さな符号ブロックサイズのすべてのために使用されてもよい。

ターボ符号化または復号は、符号ブロックサイズがしきい値サイズより大きい場合、コンテンションフリーターボインターリーバに基づいて実行されてもよい（ブロック１１１８）。ターボ符号化または復号は、符号ブロックサイズがしきい値サイズ以下である場合、通常のターボインターリーバに基づいて実行されてもよい（ブロック１１２０）。

送信機（例えば基地局）に関して、ターボ符号化は、符号ブロックサイズがしきい値サイズより大きい場合に、複数の構成符号器およびコンテンションフリーターボインターリーバに基づいて符号ブロックのために実行されてもよい。ターボ符号化は、符号ブロックサイズがしきい値サイズ以下である場合に、複数の構成符号器および通常のターボインターリーバに基づいて符号ブロックのために実行されてもよい。

受信機（例えばＵＥ）に関して、符号ブロックサイズがしきい値サイズより大きい場合、ターボ復号は、複数のＳＩＳＯ復号器およびコンテンションフリーターボインターリーバに基づいて符号ブロックのために実行されてもよい。複数の格納部は、複数のＳＩＳＯ復号器からの情報を格納するために使用されてもよい。複数のＳＩＳＯ復号器からの情報は、コンテンションフリーターボインターリーバに基づいてインターリーブまたはデインターリーブした後に、各書込みサイクル内で複数の格納部と並行して書かれてもよい。コンテンションフリーターボインターリーバは、ＤＲＰインターリーバ、ＡＲＰインターリーバ、ＱＰＰインターリーバ、または、複数の格納部のコンテンションフリーアクセスをサポートすることができる他のいくらかの型のインターリーバに基づいてもよい。符号ブロックサイズがしきい値サイズ以下である場合、ターボ復号は、少なくとも１つのＳＩＳＯ復号器および通常のターボインターリーバに基づいて符号ブロックのために実行されてもよい。

図１２は、処理データのための装置１２００の略図を示す。装置１２００は、複数の符号ブロックサイズの中から選択された符号ブロックサイズを決定する手段（モジュール１２１２）と、符号ブロックサイズがしきい値サイズより大きい場合、コンテンションフリーターボインターリーバを使用する手段（モジュール１２１４）と、符号ブロックサイズがしきい値サイズ以下である場合、通常のターボインターリーバを使用する手段（モジュール１２１６）と、符号ブロックサイズがしきい値サイズより大きい場合、コンテンションフリーターボインターリーバに基づいて、ターボ符号化または復号を実行する手段（モジュール１２１８）と、符号ブロックサイズがしきい値サイズ以下である場合、通常のターボインターリーバに基づいて、ターボ符号化または復号を実行する手段（モジュール１２２０）と、を含んでいる。

図１２内のモジュールは、プロセッサ、電子装置、ハードウェアデバイス、電子コンポーネント、論理回路、メモリなどあるいは任意のそれらの組み合わせを具備してもよい。

当業者は、情報と信号が様々な異なる技術および技法のうちのどれでも使用して表わされてもよいと理解するだろう。例えば、上記の詳細な説明の全体にわたって参照をつけられてもよい、データ、命令、コマンド、情報、信号、ビット、シンボルおよびチップは、電圧、電流、電磁波、磁気的な場または粒子、光学の場または粒子、または任意のそれらの組み合わせによって表わされてもよい。

技術のあるものは、この開示に関連してここでは説明された、様々な実例となる論理ブロック、モジュール、回路、およびアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェアまたは両方の組み合わせとして、実装されてもよいことをさらに認識するだろう。明白にハードウェアとソフトウェアのこの互換性を示すために、様々な実例となるコンポーネント、ブロック、モジュール、回路およびステップは、それらの機能性によって一般的に上記に説明された。ハードウェアまたはソフトウェアとしてかかる機能性が実装されるかどうかは、全体のシステムに課された特定の応用と設計制約に依存する。熟練した専門家は各特定の応用に関して方法を変える際に説明された機能性を実装してもよいが、かかる実装決定は本開示の範囲からの出発を引き起こすとは解釈されるべきでない。

この開示に関連してここでは説明された、様々な実例となる論理ブロック、モジュール、および回路は、汎用プロセッサ、ディジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブルロジックデバイス、離散ゲートまたはトランジスタロジック、離散ハードウェアコンポーネント、またはここに説明された機能を実行することを目指した任意のそれらの組み合わせに実装されてもよいし、これらで実行されてもよい。汎用プロセッサは、マイクロプロセッサでもよいし、しかし、その代わりに、プロセッサは任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械でもよい。プロセッサも、計算装置の組合せ（例えばＤＳＰとマイクロプロセッサの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連結した１以上のマイクロプロセッサ、または任意の他のかかる構成）として実装されてもよい。

この開示に関連してここでは説明された方法またはアルゴリズムのステップは、ハードウェア、プロセッサによって実行されるソフトウェアモジュール、またはこれら２つの組合せで直接具体化されてもよい。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、取外し可能ディスク、ＣＤ−ＲＯＭ、または当該技術分野において知られている記憶媒体の他の形式において存在してもよい。典型的な記憶媒体は、プロセッサが記憶媒体から情報を読むことができ、記憶媒体へ情報を書くことができるようなプロセッサに結合している。代替案では、記憶媒体はプロセッサに一体化してもよい。プロセッサと記憶媒体はＡＳＩＣにおいて存在してもよい。ＡＳＩＣはユーザ端末において存在してもよい。代替案では、プロセッサと記憶媒体はユーザ端末において個別部品として存在してもよい。

１以上の典型的な設計では、説明された関数は、ハードウェア、ソフトウェア、ファームウェア、または任意のそれらの組み合わせにおいて実装されてもよい。ソフトウェアに実装する場合、関数は、コンピュータ読取可能な媒体上での１以上の命令または符号として格納されてもよいし送信されてもよい。コンピュータ読取可能な媒体は、ある場所から別の場所へコンピュータプログラムの転送を容易にするあらゆる媒体を含む、コンピュータ記憶装置媒体、および、通信媒体の両方を含んでいる。記憶媒体は、多目的または専用計算機によってアクセスすることができる任意の利用可能な媒体かもしれない。一例として、限定せずに、かかるコンピュータ読取可能な媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ、または他の光学ディスク記憶装置、磁気ディスク記憶装置または他の磁気記憶装置、または、データ構造または命令の形態で所望のプログラムコード手段を運ぶか格納するために使用することができ、かつ、汎用または専用計算機、または汎用または専用プロセッサによってアクセスすることができる任意の他の媒体を具備することができる、さらに、いかなる接続も適切にコンピュータ読取可能な媒体と称される。例えば、同軸ケーブル、光ファイバーケーブル、ツイストペア、ディジタル加入者線（ＤＳＬ）、または赤外線、無線通信およびマイクロ波のような無線技術を使用して、ソフトウェアがウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線通信およびマイクロ波のような無線技術は、媒体の定義において含まれている。ディスク（ｄｉｓｋ）とディスク（ｄｉｓｃ）は、ここで使用されているように、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、ディジタル・バーサタイル・ディスク（ＤＶＤ）、フロッピー（登録商標）ディスクおよびブルーレイディスクを含んでいる。ここで、ディスク（ｄｉｓｃ）がレーザーでデータを光学的に再生するが、ディスク（ｄｉｓｋ）は通常磁気的にデータを再生する。上記のものの組み合わせもコンピュータ読取可能な媒体の範囲内で含まれているべきである。

この開示の以前の詳細な説明は、いかなる当業者もこの開示を作り上げるか使用することを可能にするために提供される。この開示への様々な変更は当業者に即座に明白になり、ここでは定義された総括的な原理は、この開示の精神または範囲から外れずに、他の変形に適用されてもよい。このように、この開示は、複数の例に限定されることを意図されず、ここで説明された設計は、しかし、ここで開示された新規な特徴と原理とに一致する最も広い範囲を与えられることになっている。

Claims (34)

1. 複数の符号ブロックサイズの中から選択された符号ブロックサイズを決定し、かつ、該符号ブロックサイズがしきい値サイズより大きい場合に、コンテンションフリーターボインターリーバを使用するように構成された少なくとも１つのプロセッサと；
   前記少なくとも１つのプロセッサに接続されたメモリと、を具備する、データを処理するための装置。
2. 前記少なくとも１つのプロセッサは、前記符号ブロックサイズが前記しきい値サイズより大きい場合に、複数のソフト入力ソフト出力（ＳＩＳＯ）復号器および前記コンテンションフリーターボインターリーバに基づいて符号ブロックに関する復号を実行するように構成される請求項１の装置。
3. 前記メモリは、前記複数のＳＩＳＯ復号器から情報を格納する複数の格納部を実装するように構成される請求項２の装置。
4. 前記少なくとも１つのプロセッサは、前記コンテンションフリーターボインターリーバに基づいてインターリーブしたかデインターリーブした後、書き込みサイクルごとに並列に前記複数の格納部に、前記複数のＳＩＳＯ復号器から前記情報を書き込むように構成される請求項３の装置。
5. 前記複数の符号ブロックサイズは、前記しきい値サイズより大きな複数の符号ブロックサイズを具備し、前記複数の符号ブロックサイズのそれぞれは、それぞれのコンテンションフリーターボインターリーバに関連付けられている請求項１の装置。
6. 前記複数の符号ブロックサイズは、所定のステップサイズで線形的に増加する請求項５の装置。
7. 前記複数の符号ブロックサイズは、
   Ｎ_ｉ＝Ｎ_ｔｈ＋Ｌ・ｉ
   として与えられ、Ｎ_ｔｈは最小サイズであり、Ｌは連続する複数の符号ブロックサイズ間のステップサイズであり、Ｎ_ｉは前記複数の符号ブロックサイズ中でｉ番目の符号ブロックサイズである請求項５の装置。
8. 前記複数の符号ブロックサイズは
   Ｎ_ｉ＝Ｎ_ｉ−１＋Ｌ_ｉ
   として与えられ、Ｌ_ｉはｉ番目の符号ブロックサイズに関するインクリメントであり、Ｎ_ｉは前記複数の符号ブロックサイズ中で前記ｉ番目の符号ブロックサイズである請求項５の装置。
9. 前記少なくとも１つのプロセッサは、前記符号ブロックサイズが前記しきい値サイズ以下である場合に、通常のターボインターリーバを使用するように構成されることを特徴とする請求項１の装置。
10. 前記少なくとも１つのプロセッサは、前記符号ブロックサイズが前記しきい値サイズ以下である場合に、少なくとも１つのソフト入力ソフト出力（ＳＩＳＯ）復号器および前記通常のターボインターリーバに基づいて符号ブロックに関する復号を実行するように構成される請求項９の装置。
11. 前記複数の符号ブロックサイズは、前記しきい値サイズ以下の複数の符号ブロックサイズを具備し、前記通常のターボインターリーバは前記複数の符号ブロックサイズに用いられる請求項９の装置。
12. 前記少なくとも１つのプロセッサは、データペイロードサイズに基づいて前記符号ブロックサイズを選択するように構成される請求項１の装置。
13. 前記少なくとも１つのプロセッサは、前記符号ブロックサイズが前記しきい値サイズより大きい場合に、複数の構成符号器およびコンテンションフリーターボインターリーバに基づいて符号ブロックに関する符号化を実行するように構成される請求項１の装置。
14. 前記少なくとも１つのプロセッサは、前記符号ブロックサイズが前記しきい値サイズ以下である場合に、複数の構成符号器および前記通常のターボインターリーバに基づいて符号ブロックに関する符号化を実行するように構成される請求項９の装置。
15. 前記コンテンションフリーターボインターリーバは、ディザされた互いに素（ＤＲＰ）のインターリーバ、ほぼ通常の置換（ＡＲＰ）のインターリーバ、および２次の置換多項式（ＱＰＰ）インターリーバのうちの１つに基づくことを特徴とする請求項１の装置。
16. 複数の符号ブロックサイズの中から選択された符号ブロックサイズを決定し；
    前記符号ブロックサイズがしきい値サイズより大きい場合に、コンテンションフリーターボインターリーバを使用する、データを処理する方法。
17. 前記符号ブロックサイズが前記しきい値サイズより大きい場合に、複数のソフト入力ソフト出力（ＳＩＳＯ）復号器および前記コンテンションフリーターボインターリーバに基づいて符号ブロックに関する復号を実行する請求項１６の方法。
18. 前記コンテンションフリーターボインターリーバに基づいてインターリーブまたはデインターリーブした後に、書き込みサイクルごとに並列に複数の格納部に、複数のＳＩＳＯ復号器から情報を書き込むことをさらに具備する請求項１７の方法。
19. 前記符号ブロックサイズが前記しきい値サイズ以下である場合に、通常のターボインターリーバを選択することさらに具備する請求項１６の方法。
20. 前記符号ブロックサイズが前記しきい値サイズ以下である場合に、少なくとも１つのソフト入力ソフト出力（ＳＩＳＯ）復号器および前記通常のターボインターリーバに基づいて符号ブロックに関する復号を行なうことさらに具備する請求項１９の方法。
21. 前記符号ブロックサイズが前記しきい値サイズより大きい場合に、複数の構成符号器および前記コンテンションフリーターボインターリーバに基づいて符号ブロックに関する符号化を実行することをさらに具備する請求項１６の方法。
22. 前記符号ブロックサイズがしきい値サイズ以下である場合に、複数の構成符号器および前記通常のターボインターリーバに基づいて符号ブロックに関する符号化を実行することを具備する請求項１９の方法。
23. 複数の符号ブロックサイズの中から選択された符号ブロックサイズを決定する手段と；
    前記符号ブロックサイズがしきい値サイズより大きい場合に、コンテンションフリーターボインターリーバを使用する手段と、を具備する、データを処理するための装置。
24. 前記符号ブロックサイズが前記しきい値サイズより大きい場合に、複数のソフト入力ソフト出力（ＳＩＳＯ）復号器および前記コンテンションフリーターボインターリーバに基づいて符号ブロックに関する復号を行なう手段をさらに具備する請求項２３の装置。
25. 前記コンテンションフリーターボインターリーバに基づいてインターリーブまたはデインターリーブした後に、書き込みサイクルごとに並列に複数の格納部に、複数のＳＩＳＯ復号器から情報を書き込む手段をさらに具備する請求項２４の装置。
26. 前記符号ブロックサイズが前記しきい値サイズ以下である場合に、通常のターボインターリーバを選択する手段をさらに具備する請求項２３の装置。
27. 前記符号ブロックサイズが前記しきい値サイズ以下である場合に、少なくとも１つのソフト入力ソフト出力（ＳＩＳＯ）復号器および前記通常のターボインターリーバに基づいて符号ブロックに関する復号を行なう手段をさらに具備する請求項２６の装置。
28. 前記符号ブロックサイズが前記しきい値サイズより大きい場合に、複数の構成符号器および前記コンテンションフリーターボインターリーバに基づいて符号ブロックに関する符号化を実行する手段をさらに具備する請求項２３の装置。
29. 前記符号ブロックサイズがしきい値サイズ以下である場合に、複数の構成符号器および前記通常のターボインターリーバに基づいて符号ブロックに関する符号化を実行する手段をさらに具備する請求項２６の装置。
30. 機械によって実行された時、機械に以下のものを含む動作を実行させる命令を具備する機械読取可能な媒体であって、
    複数の符号ブロックサイズの中から選択された符号ブロックサイズを決定し；
    前記符号ブロックサイズがしきい値サイズより大きい場合に、コンテンションフリーターボインターリーバを使用する機械読取可能な媒体。
31. 前記機械によって実行された時、機械にさらに次のものを含む動作を実行させる機械読取可能な媒体であって、
    前記符号ブロックサイズが前記しきい値サイズより大きい場合に、複数のソフト入力ソフト出力（ＳＩＳＯ）復号器および前記コンテンションフリーターボインターリーバに基づいて符号ブロックに関する復号を実行する請求項３０の機械読取可能な媒体。
32. 前記機械によって実行された時、機械にさらに次のものを含む動作を実行させる機械読取可能な媒体であって、
    前記コンテンションフリーターボインターリーバに基づいてインターリーブしたかデインターリーブした後、書き込みサイクルごとに並列に複数の格納部に、前記複数のＳＩＳＯ復号器から情報を書き込む請求項３１の機械読取可能な媒体。
33. 複数の符号ブロックサイズの中から選択された符号ブロックサイズを決定し、前記符号ブロックサイズがしきい値サイズより大きい場合にコンテンションフリーターボインターリーバを使用して、前記符号ブロックサイズが前記しきい値サイズ以下である場合に通常のターボインターリーバを使用するように構成された少なくとも１つのプロセッサと；
    少なくとも１つのプロセッサに接続されたメモリと、を具備する、データを処理するための装置。
34. 前記少なくとも１つのプロセッサは、前記符号ブロックサイズが前記しきい値サイズより大きい場合に複数のソフト入力ソフト出力（ＳＩＳＯ）復号器および前記コンテンションフリーターボインターリーバに基づいて符号ブロックに関する復号を実行し、前記符号ブロックサイズが前記しきい値サイズ以下である場合に少なくとも１つのＳＩＳＯ復号器および前記通常のターボインターリーバに基づいて前記符号ブロックに関する復号を実行するように構成されることを特徴とする請求項３３の装置。

Images