RU2009120617A - Турбоперемежитель для высоких скоростей передачи данных - Google Patents

Турбоперемежитель для высоких скоростей передачи данных Download PDF

Info

Publication number
RU2009120617A
RU2009120617A RU2009120617/09A RU2009120617A RU2009120617A RU 2009120617 A RU2009120617 A RU 2009120617A RU 2009120617/09 A RU2009120617/09 A RU 2009120617/09A RU 2009120617 A RU2009120617 A RU 2009120617A RU 2009120617 A RU2009120617 A RU 2009120617A
Authority
RU
Russia
Prior art keywords
code block
size
interleaver
conflict
turbo interleaver
Prior art date
Application number
RU2009120617/09A
Other languages
English (en)
Other versions
RU2435298C2 (ru
Inventor
Юнбинь ВЭЙ (US)
Юнбинь ВЭЙ
Цзин СУНЬ (US)
Цзин Сунь
Дурга Прасад МАЛЛАДИ (US)
Дурга Прасад МАЛЛАДИ
Original Assignee
Квэлкомм Инкорпорейтед (US)
Квэлкомм Инкорпорейтед
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Квэлкомм Инкорпорейтед (US), Квэлкомм Инкорпорейтед filed Critical Квэлкомм Инкорпорейтед (US)
Publication of RU2009120617A publication Critical patent/RU2009120617A/ru
Application granted granted Critical
Publication of RU2435298C2 publication Critical patent/RU2435298C2/ru

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2771—Internal interleaver for turbo codes
    • H03M13/2775—Contention or collision free turbo code internal interleaver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/296—Particular turbo code structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

1. Устройство обработки данных, содержащее ! по меньшей мере, один процессор, выполненный с возможностью определения размера кодового блока, выбранного из множества размеров кодовых блоков, и использования бесконфликтного турбоперемежителя, если размер кодового блока больше, чем пороговый размер, и ! память, соединенную, по меньшей мере, с одним процессором. ! 2. Устройство по п.1, в котором, по меньшей мере, один процессор выполнен с возможностью выполнения декодирования для кодового блока на основе множества декодеров с программным входом и программным выходом (SISO) и бесконфликтного турбоперемежителя, если размер кодового блока больше, чем пороговый размер. ! 3. Устройство по п.2, в котором память выполнена с возможностью осуществления множества модулей памяти, чтобы запоминать информацию из множества SISO-декодеров. ! 4. Устройство по п.3, в котором, по меньшей мере, один процессор выполнен с возможностью записи информации из множества SISO-декодеров после перемежения или обратного перемежения на основе бесконфликтного турбоперемежителя во множество модулей памяти параллельно в каждом цикле записи. ! 5. Устройство по п.1, в котором множество размеров кодовых блоков содержит множество размеров кодовых блоков больших, чем пороговый размер, и в котором каждый из множества размеров кодовых блоков ассоциативно связан с соответственным бесконфликтным турбоперемежителем. ! 6. Устройство по п.5, в котором множество размеров кодовых блоков линейно увеличиваются на предварительно определенный размер шага. ! 7. Устройство по п.5, в котором множество размеров кодовых блоков задано, как ! Ni = Nth + L·i, ! где Nth - минимальный размер, L

Claims (34)

1. Устройство обработки данных, содержащее
по меньшей мере, один процессор, выполненный с возможностью определения размера кодового блока, выбранного из множества размеров кодовых блоков, и использования бесконфликтного турбоперемежителя, если размер кодового блока больше, чем пороговый размер, и
память, соединенную, по меньшей мере, с одним процессором.
2. Устройство по п.1, в котором, по меньшей мере, один процессор выполнен с возможностью выполнения декодирования для кодового блока на основе множества декодеров с программным входом и программным выходом (SISO) и бесконфликтного турбоперемежителя, если размер кодового блока больше, чем пороговый размер.
3. Устройство по п.2, в котором память выполнена с возможностью осуществления множества модулей памяти, чтобы запоминать информацию из множества SISO-декодеров.
4. Устройство по п.3, в котором, по меньшей мере, один процессор выполнен с возможностью записи информации из множества SISO-декодеров после перемежения или обратного перемежения на основе бесконфликтного турбоперемежителя во множество модулей памяти параллельно в каждом цикле записи.
5. Устройство по п.1, в котором множество размеров кодовых блоков содержит множество размеров кодовых блоков больших, чем пороговый размер, и в котором каждый из множества размеров кодовых блоков ассоциативно связан с соответственным бесконфликтным турбоперемежителем.
6. Устройство по п.5, в котором множество размеров кодовых блоков линейно увеличиваются на предварительно определенный размер шага.
7. Устройство по п.5, в котором множество размеров кодовых блоков задано, как
Ni = Nth + L·i,
где Nth - минимальный размер, L - размер шага между последовательными размерами кодовых блоков, и Ni - i-й размер кодового блока из множества размеров кодовых блоков.
8. Устройство по п.5, в котором множество размеров кодовых блоков задано, как
Ni = Ni-1 + Li,
где Li - приращение для i-го размера кодового блока, и Ni - i-й размер кодового блока из множества размеров кодовых блоков.
9. Устройство по п.1, в котором, по меньшей мере, один процессор выполнен с возможностью использования обычного турбоперемежителя, если размер кодового блока равен или меньше, чем пороговый размер.
10. Устройство по п.9, в котором, по меньшей мере, один процессор выполнен с возможностью выполнения декодирования для кодового блока на основе, по меньшей мере, одного декодера с программным входом и программным выходом (SISO) и обычного турбоперемежителя, если размер кодового блока равен или меньше, чем пороговый размер.
11. Устройство по п.9, в котором множество размеров кодовых блоков содержит множество размеров кодовых блоков, равных или меньших, чем пороговый размер, и в котором обычный турбоперемежитель используют для множества размеров кодовых блоков.
12. Устройство по п.1, в котором, по меньшей мере, один процессор выполнен с возможностью выбора размера кодового блока на основании размера полезной нагрузки данных.
13. Устройство по п.1, в котором, по меньшей мере, один процессор выполнен с возможностью выполнения кодирования для кодового блока на основе множества составляющих кодеров и бесконфликтного турбоперемежителя, если размер кодового блока больше, чем пороговый размер.
14. Устройство по п.9, в котором, по меньшей мере, один процессор выполнен с возможностью выполнения кодирования для кодового блока на основе множества составляющих кодеров и обычного турбоперемежителя, если размер кодового блока равен или меньше, чем пороговый размер.
15. Устройство по п.1, в котором бесконфликтный турбоперемежитель основан на одном из: перемежителя относительно простого числа со смешиванием (DRP), перемжителя с почти регулярным возмущением (ARP) и перемежителя с квадратурным полиномом возмущения (QPP).
16. Способ обработки данных, содержащий этапы, на которых
определяют размер кодового блока, выбранный из множества размеров кодовых блоков, и
используют бесконфликтный турбоперемежитель, если размер кодового блока больше, чем пороговый размер.
17. Способ по п.16, дополнительно содержащий этап, на котором
выполняют декодирование для кодового блока на основе множества декодеров с программным входом и программным выходом (SISO) и бесконфликтного турбоперемежителя, если размер кодового блока больше, чем пороговый размер.
18. Способ по п.17, дополнительно содержащий этап, на котором
записывают информацию из множества SISO-декодеров после перемежения или обратного перемежения на основе бесконфликтного турбоперемежителя во множество модулей памяти параллельно в каждом цикле записи.
19. Способ по п.16, дополнительно содержащий этап, на котором
выбирают обычный турбоперемежитель, если размер кодового блока равен или меньше, чем пороговый размер.
20. Способ по п.19, дополнительно содержащий этап, на котором
выполняют декодирование для кодового блока на основе, по меньшей мере, одного декодера с программным входом и программным выходом (SISO) и обычного турбоперемежителя, если размер кодового блока равен или меньше, чем пороговый размер.
21. Способ по п.16, дополнительно содержащий этап, на котором
выполняют кодирование для кодового блока на основе множества составляющих кодеров и бесконфликтного турбоперемежителя, если размер кодового блока больше, чем пороговый размер.
22. Способ по п.19, дополнительно содержащий этап, на котором
выполняют кодирование для кодового блока на основе множества составляющих кодеров и обычного турбоперемежителя, если размер кодового блока равен или меньше, чем пороговый размер.
23. Устройство обработки данных, содержащее
средство определения размера кодового блока, выбранного из множества размеров кодовых блоков, и
средство использования бесконфликтного турбоперемежителя, если размер кодового блока больше, чем пороговый размер.
24. Устройство по п.23, дополнительно содержащее
средство выполнения декодирования для кодового блока на основе множества декодеров с программным входом и программным выходом (SISO) и бесконфликтного турбоперемежителя, если размер кодового блока больше, чем пороговый размер.
25. Устройство по п.24, дополнительно содержащее
средство записи информации из множества SISO-декодеров после перемежения или обратного перемежения на основе бесконфликтного турбоперемежителя во множество модулей памяти параллельно в каждом цикле записи.
26. Устройство по п.23, дополнительно содержащее
средство выбора обычного турбоперемежителя, если размер кодового блока равен или меньше, чем пороговый размер.
27. Устройство по п.26, дополнительно содержащее
средство выполнения декодирования для кодового блока на основе, по меньшей мере, одного декодера с программным входом и программным выходом (SISO) и обычного турбоперемежителя, если размер кодового блока равен или меньше, чем пороговый размер.
28. Устройство по п.23, дополнительно содержащее
средство выполнения кодирования для кодового блока на основе множества составляющих кодеров и бесконфликтного турбоперемежителя, если размер кодового блока больше, чем пороговый размер.
29. Устройство по п.26, дополнительно содержащее
средство выполнения кодирования для кодового блока на основе множества составляющих кодеров и обычного турбоперемежителя, если размер кодового блока равен или меньше, чем пороговый размер.
30. Машиночитаемый носитель, содержащий инструкции, которые при выполнении посредством машины побуждают машину выполнять операции, включающие в себя
определение размера кодового блока, выбранного из множества размеров кодовых блоков, и
использование бесконфликтного турбоперемежителя, если размер кодового блока больше, чем пороговый размер.
31. Машиночитаемый носитель по п.30, который при выполнении посредством машины побуждает машину выполнять операции, дополнительно включающие в себя
выполнение декодирования для кодового блока на основе множества декодеров с программным входом и программным выходом (SISO) и бесконфликтного турбоперемежителя, если размер кодового блока больше, чем пороговый размер.
32. Машиночитаемый носитель по п.31, который при выполнении посредством машины побуждает машину выполнять операции, дополнительно включающие в себя
запись информации из множества SISO-декодеров после перемежения или обратного перемежения на основе бесконфликтного турбоперемежителя во множество модулей памяти параллельно в каждом цикле записи.
33. Устройство обработки данных, содержащее,
по меньшей мере, один процессор, выполненный с возможностью определения размера кодового блока, выбранного из множества размеров кодовых блоков, использования бесконфликтного турбоперемежителя, если размер кодового блока больше, чем пороговый размер, и использования обычного турбоперемежителя, если размер кодового блока равен или меньше, чем пороговый размер, и
память, соединенную, по меньшей мере, с одним процессором.
34. Устройство по п.33, в котором, по меньшей мере, один процессор выполнен с возможностью выполнения декодирования для кодового блока на основе множества декодеров с программным входом и программным выходом (SISO) и бесконфликтного турбоперемежителя, если размер кодового блока больше, чем пороговый размер, и выполнения декодирования для кодового блока на основе, по меньшей мере, одного SISO-декодера и обычного турбоперемежителя, если размер кодового блока равен или меньше, чем пороговый размер.
RU2009120617/09A 2006-11-01 2007-11-01 Турбо-перемежитель для высоких скоростей передачи данных RU2435298C2 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US86396206P 2006-11-01 2006-11-01
US60/863,962 2006-11-01

Publications (2)

Publication Number Publication Date
RU2009120617A true RU2009120617A (ru) 2010-12-10
RU2435298C2 RU2435298C2 (ru) 2011-11-27

Family

ID=39365230

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2009120617/09A RU2435298C2 (ru) 2006-11-01 2007-11-01 Турбо-перемежитель для высоких скоростей передачи данных

Country Status (10)

Country Link
US (1) US8583983B2 (ru)
EP (1) EP2089974A2 (ru)
JP (1) JP2010508790A (ru)
KR (1) KR101121284B1 (ru)
CN (1) CN101529726A (ru)
BR (1) BRPI0717898A2 (ru)
CA (1) CA2665647A1 (ru)
RU (1) RU2435298C2 (ru)
TW (1) TWI363540B (ru)
WO (1) WO2008057906A2 (ru)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7949926B2 (en) * 2006-11-30 2011-05-24 Motorola Mobility, Inc. Method and apparatus for encoding and decoding data
WO2008066349A1 (en) 2006-12-01 2008-06-05 Electronics And Telecommunications Research Institute Method and apparatus for transmitting/receiving multiple codewords in sc-fdma system
US8009758B2 (en) * 2007-06-20 2011-08-30 Samsung Electronics Co., Ltd Apparatus and method for channel-interleaving and channel-deinterleaving data in a wireless communication system
US7986741B2 (en) * 2007-09-28 2011-07-26 Samsung Electronics Co., Ltd. Method and apparatus of improved circular buffer rate matching for turbo-coded MIMO-OFDM wireless systems
US8140932B2 (en) * 2007-11-26 2012-03-20 Motorola Mobility, Inc. Data interleaving circuit and method for vectorized turbo decoder
WO2009096658A1 (en) 2008-01-31 2009-08-06 Lg Electronics Inc. Method for determining transport block size and signal transmission method using the same
KR101447651B1 (ko) 2008-07-07 2014-10-13 삼성전자주식회사 이동통신 시스템의 유효 비트 연산 장치 및 방법
WO2010104338A2 (en) * 2009-03-11 2010-09-16 Samsung Electronics Co., Ltd. Method and apparatus for allocating backhaul transmission resource in wireless communication system based on relay
US8538450B2 (en) * 2009-07-16 2013-09-17 Qualcomm Incorporated User equipment and base station behavior in response to an overload indicator
TWI381653B (zh) * 2009-09-11 2013-01-01 Ind Tech Res Inst 二階重排多項式交織器位址產生裝置與方法
TWI467977B (zh) * 2009-11-13 2015-01-01 Panasonic Ip Corp America Encoding method, decoding method, encoder and decoder
US8811452B2 (en) * 2009-12-08 2014-08-19 Samsung Electronics Co., Ltd. Method and apparatus for parallel processing turbo decoder
CN102792597A (zh) * 2010-03-08 2012-11-21 日本电气株式会社 纠错码解码装置、纠错码解码方法以及纠错码解码程序
US8719658B2 (en) 2010-09-09 2014-05-06 Qualcomm Incorporated Accessing memory during parallel turbo decoding
JP2012099989A (ja) * 2010-11-01 2012-05-24 Fujitsu Ltd 無線通信装置および復号処理方法
CN102006251B (zh) * 2010-11-23 2013-06-05 山东大学 一种MIMO无线通信接收机的Turbo增强方法
CN102006250B (zh) * 2010-11-23 2013-06-05 山东大学 一种MIMO-SCFDE无线通信接收机的Turbo增强方法
CN102082628B (zh) * 2010-11-23 2013-04-24 山东大学 一种MIMO无线通信接收机的带排序Turbo增强方法
US8621160B2 (en) * 2010-12-17 2013-12-31 Futurewei Technologies, Inc. System and method for contention-free memory access
US20130324138A1 (en) * 2012-05-31 2013-12-05 Mediatek Inc. Method and apparatus for performing channel coding type control
JP2014011627A (ja) * 2012-06-29 2014-01-20 Mitsubishi Electric Corp 内部インタリーブを有する誤り訂正復号装置
US20140122977A1 (en) * 2012-11-01 2014-05-01 Peter Alexander CARIDES Variable control for a forward error correction capability
US9867931B2 (en) 2013-10-02 2018-01-16 Cook Medical Technologies Llc Therapeutic agents for delivery using a catheter and pressure source
RU2013125784A (ru) * 2013-06-04 2014-12-10 ЭлЭсАй Корпорейшн Устройство для обработки сигналов, переносящих кодированные с модуляцией биты четности
FR3037746B1 (fr) * 2015-06-19 2020-10-02 Inst Mines Telecom Procede de construction d'un entrelaceur pour turbo-encodeur
EP3151432B1 (en) * 2015-10-01 2018-08-01 Mitsubishi Electric R&D Centre Europe B.V. Method and a device for demodulating received symbols using a turbo-demodulation scheme comprising an iterative mimo decoder and wherein an iterative channel decoder is used in the turbo-demodulation scheme
GB2559616A (en) * 2017-02-13 2018-08-15 Accelercomm Ltd Detection circuit, receiver, communications device and method of detecting
WO2018175711A1 (en) * 2017-03-24 2018-09-27 Intel Corporation Code block segmentation and dynamic crc size adaptation for nr
CN107508604A (zh) * 2017-07-13 2017-12-22 中国电子科技集团公司第七研究所 一种Turbo码并行RP交织方法及并行RP交织器
JP6847796B2 (ja) * 2017-09-20 2021-03-24 キオクシア株式会社 メモリシステム
US10103843B1 (en) * 2017-12-08 2018-10-16 Qualcomm Incorporated On the fly interleaving/rate matching and deinterleaving/de-rate matching for 5G NR
KR20230058724A (ko) * 2020-09-07 2023-05-03 후아웨이 테크놀러지 컴퍼니 리미티드 통신 방법 및 장치
WO2023167453A1 (ko) * 2022-03-04 2023-09-07 삼성전자 주식회사 무선 통신 시스템에서 복호 장치 및 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1005726B1 (en) * 1998-03-31 2003-10-15 Samsung Electronics Co., Ltd. TURBO ENCODING/DECODING DEVICE AND METHOD FOR PROCESSING FRAME DATA ACCORDING TO QoS
US6381728B1 (en) * 1998-08-14 2002-04-30 Qualcomm Incorporated Partitioned interleaver memory for map decoder
JP3453122B2 (ja) * 1998-08-17 2003-10-06 ヒューズ・エレクトロニクス・コーポレーション 最適性能に近いターボコードインターリーバ
US6304991B1 (en) 1998-12-04 2001-10-16 Qualcomm Incorporated Turbo code interleaver using linear congruential sequence
US6678843B2 (en) * 1999-02-18 2004-01-13 Interuniversitair Microelektronics Centrum (Imec) Method and apparatus for interleaving, deinterleaving and combined interleaving-deinterleaving
US6453442B1 (en) * 1999-08-20 2002-09-17 At&T Corp. Two stage S—Random interleaver
US6785859B2 (en) * 2000-08-04 2004-08-31 Texas Instruments Incorporated Interleaver for variable block size
US6813742B2 (en) * 2001-01-02 2004-11-02 Icomm Technologies, Inc. High speed turbo codes decoder for 3G using pipelined SISO log-map decoders architecture
US6392572B1 (en) * 2001-05-11 2002-05-21 Qualcomm Incorporated Buffer architecture for a turbo decoder
BR0306671A (pt) * 2002-10-29 2004-12-07 Samsung Electronics Co Ltd Método e aparelho para desentrelaçar um fluxo de dados entrelaçado em um sistema de comunicação
EP1667329A1 (en) * 2004-12-01 2006-06-07 Istituto Superiore Mario Boella per le Technologie dell Informazione e delle Telecommunicazioni Methods for the generation of S-random interleavers for turbo-decoders with a parallel structure
EP1850486A4 (en) 2005-02-03 2008-05-07 Matsushita Electric Ind Co Ltd PARALLEL NECKLACE, PARALLEL BOXER AND NESTING METHOD
US7437650B2 (en) * 2005-04-12 2008-10-14 Agere Systems Inc. Pre-emptive interleaver address generator for turbo decoders
EP2927758B1 (en) * 2005-10-28 2018-02-28 Mojix, Inc. Detecting a data sequence from a sequence of symbols
US7925956B2 (en) * 2006-10-03 2011-04-12 Motorola Mobility, Inc. Method and apparatus for encoding and decoding data

Also Published As

Publication number Publication date
WO2008057906A3 (en) 2009-01-15
TW200833039A (en) 2008-08-01
KR101121284B1 (ko) 2012-06-20
KR20090086237A (ko) 2009-08-11
CA2665647A1 (en) 2008-05-15
US20100077265A1 (en) 2010-03-25
JP2010508790A (ja) 2010-03-18
US8583983B2 (en) 2013-11-12
CN101529726A (zh) 2009-09-09
BRPI0717898A2 (pt) 2013-11-05
WO2008057906A2 (en) 2008-05-15
TWI363540B (en) 2012-05-01
EP2089974A2 (en) 2009-08-19
RU2435298C2 (ru) 2011-11-27

Similar Documents

Publication Publication Date Title
RU2009120617A (ru) Турбоперемежитель для высоких скоростей передачи данных
WO2012015360A2 (en) Accessing memory for data decoding
EA201070627A1 (ru) Устройство обработки данных и способ обработки данных
US8638244B2 (en) Encoding module, apparatus and method for determining a position of a data bit within an interleaved data stream
RU2015132106A (ru) Устройство обработки данных и способ обработки данных
US8438448B2 (en) Decoding method and device for low density generator matrix codes
US9100042B2 (en) High throughput decoding of variable length data symbols
CN103986557B (zh) 低路径延迟的LTE Turbo码并行分块译码方法
CN101707510B (zh) 一种高速Turbo译码方法和装置
EP2034613A4 (en) TURBO-CODIER AND HARQ PROCESSING METHOD APPLIED TO THE TURBO-CODIER
CN103888224B (zh) 一种用于LTE系统Turbo码内交织的并行实现方法及装置
CN102201818B (zh) 一种Turbo译码结果的输出方法及装置
CN102118217B (zh) 一种速率匹配的并行处理方法及装置
US8627022B2 (en) Contention free parallel access system and a method for contention free parallel access to a group of memory banks
US9467252B2 (en) Turbo decoders with extrinsic addressing and associated methods
CN1787386A (zh) 一种维特比译码器路径度量存储的方法
JP2005072843A (ja) 携帯電話機、インターリーブパラメータ演算装置、方法及びプログラム
CN103916141A (zh) Turbo码译码方法及装置
CN103546167B (zh) 译码装置以及对解析数据进行译码的方法
CN102571107A (zh) LTE系统中高速并行Turbo码的解码系统及方法
CN109728826B (zh) 一种数据交织与解交织方法和装置
CN104202060B (zh) 一种turbo码码字起点的快速盲识别方法
CN116318552B (zh) Turbo码的交织或解交织方法及其器件、通信芯片和装置
CN1653700A (zh) 用于涡轮解码器的存储器
CN110190934B (zh) 一种数据打孔的方法及设备

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20151102