JP2019057812A - メモリシステム - Google Patents
メモリシステム Download PDFInfo
- Publication number
- JP2019057812A JP2019057812A JP2017180716A JP2017180716A JP2019057812A JP 2019057812 A JP2019057812 A JP 2019057812A JP 2017180716 A JP2017180716 A JP 2017180716A JP 2017180716 A JP2017180716 A JP 2017180716A JP 2019057812 A JP2019057812 A JP 2019057812A
- Authority
- JP
- Japan
- Prior art keywords
- component code
- value
- soft decision
- decoded word
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2909—Product codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7207—Details relating to flash memory management management of metadata or control data
Abstract
Description
図5は、第1の実施形態に係るメモリシステムの概略構成例を示すブロック図である。図5に示すように、メモリシステム1は、メモリコントローラ10と不揮発性メモリ20とを備える。メモリシステム1は、ホスト30と接続可能であり、図5ではホスト30と接続された状態が示されている。ホスト30は、例えば、パーソナルコンピュータ、携帯端末などの電子機器であってよい。
つぎに、第2の実施形態に係るメモリシステムについて、図面を参照して詳細に説明する。本実施形態における符号化/復号部を含むメモリシステムの構成は、第1の実施形態において図5〜図7、図9を用いて例示したメモリシステム1と同様であってよいため、ここでは重複する説明を省略する。また、本実施形態に係る近似的ターボ復号器の処理フローも第1の実施形態において図8を用いて説明した処理フローと同様であってよいため、ここでは重複する説明を省略する。ただし、本実施形態では、次元1軟判定入力値計算部111及び次元2軟判定入力値計算部121の動作フローが、第1の実施形態において図10を用いて例示した動作フローとは異なる。
つぎに、第3の実施形態に係るメモリシステムについて説明する。第1の実施形態において図10を用いて例示した次元1軟判定入力値計算部111/次元2軟判定入力値計算部121の動作フローと、第2の実施形態において図11を用いて例示した次元1軟判定入力値計算部111/次元2軟判定入力値計算部121の動作フローとは、特定の条件で選択的に切り替えて使い分けることが可能である。例えば、次元1又は次元2のMAP復号語の事後確率が予め定めておいた閾値より高い場合には、図11に示した動作フローを用いて次元1軟判定入力値又は次元2軟判定入力値を求め、それ以外の場合には、図10に示した動作フローを用いて次元1軟判定入力値又は次元2軟判定入力値を求めるというように、MAP復号語の事後確率に基づいて実行する動作フローを切り替えるように構成することも可能である。
Claims (12)
- 符号を構成するシンボルのうち少なくとも1つのシンボルが少なくとも第1の成分符号と前記第1の成分符号とは異なる第2の成分符号とによって保護されている多次元の誤り訂正符号を記録する不揮発性メモリと、
不揮発性メモリに記録された前記多次元の誤り訂正符号を軟判定値の読出し情報として読み出すメモリインタフェースと、
前記読出し情報を保持する読出し情報メモリと、
前記読出し情報の成分符号ごとの復号語と、各復号語に関する信頼度情報とを保持する中間値メモリと、
少なくとも前記中間値メモリに保持されている前記第2の成分符号に関する復号語及び信頼度情報と前記読出し情報メモリに保持されている前記第2の成分符号に関する読出し情報とに基づいて前記第1の成分符号の軟判定入力値を計算する第1軟判定入力値計算部と、
前記第1の成分符号の軟判定入力値を前記第1の成分符号について復号することで前記第1の成分符号に関する復号語及び信頼度情報を計算し、計算した前記第1の成分符号に関する前記復号語及び前記信頼度情報で前記中間値メモリ内の前記第1の成分符号に関する前記復号語及び前記信頼度情報を更新する第1軟判定復号器と、
少なくとも前記中間値メモリに保持されている前記第1の成分符号に関する前記復号語及び前記信頼度情報と前記読出し情報メモリに保持されている前記第1の成分符号に関する読出し情報とに基づいて前記第2の成分符号の軟判定入力値を計算する第2軟判定入力値計算部と、
前記第2の成分符号の軟判定入力値を前記第2の成分符号について復号することで前記第2の成分符号に関する復号語及び信頼度情報を計算し、計算した前記第2の成分符号に関する前記復号語及び前記信頼度情報で前記中間メモリ内の前記第2の成分符号に関する前記復号語及び前記信頼度情報を更新する第2軟判定復号器と、
を備え、
前記読出し情報、前記復号語及び前記信頼度情報から計算された出力復号語が正しい出力復号語であると判断された場合、前記出力復号語を出力するメモリシステム。 - 前記第1の成分符号の軟判定入力値は、少なくとも前記第2の成分符号の外部値の近似値及び前記読出し情報を加算した結果であり、
前記第2の成分符号の軟判定入力値は、少なくとも前記第1の成分符号の外部値の近似値及び前記読出し情報を加算した結果である
請求項1に記載のメモリシステム。 - 前記第1軟判定入力値計算部は、
前記中間値メモリに保持されている前記第2の成分符号に関する前記復号語及び前記信頼度情報から前記第2の成分符号の復号結果に基づく対数事後確率比を計算し、
前記第2の成分符号の復号結果に基づく対数事後確率比から前記読出し情報を引くことで、前記第2の成分符号の外部値の近似値を計算し、
少なくとも前記第2の成分符号の外部値の近似値と前記読出し情報とを加算することで、前記第1の成分符号の軟判定入力値を計算する
請求項1に記載のメモリシステム。 - 前記第2軟判定入力値計算部は、
前記中間値メモリに保持されている前記第1の成分符号に関する復号語及び前記信頼度情報から前記第1の成分符号の復号結果に基づく対数事後確率比を計算し、
前記第1の成分符号の復号結果に基づく対数事後確率比から前記読出し情報を引くことで、前記第1の成分符号の外部値の近似値を計算し、
少なくとも前記第1の成分符号の外部値の近似値と前記読出し情報とを加算することで、前記第2の成分符号の軟判定入力値を計算する
請求項1に記載のメモリシステム。 - 前記第1軟判定入力値計算部は、
前記第1の成分符号の復号語と、前記第1の成分符号の前記復号語の信頼度情報とから、前記第1の成分符号の復号結果に基づく対数事後確率比を計算し、
前記第2の成分符号の復号語と、前記第2の成分符号の前記復号語の信頼度情報とから、前記第2の成分符号の復号結果に基づく対数事後確率比を計算し、
前記第2の成分符号の復号結果に基づく対数事後確率比から前記第1の成分符号の復号結果に基づく対数事後確率比を引くことで、前記第2の成分符号の外部値の近似値を計算し、少なくとも前記第2の成分符号の外部値の近似値と前記読出し情報とを加算することで、前記第1の成分符号の軟判定入力値を計算する
請求項1に記載のメモリシステム。 - 前記第2軟判定入力値計算部は、
前記第2の成分符号の復号語と、前記第2の成分符号の前記復号語の前記信頼度情報とから、前記第2の成分符号の復号結果に基づく対数事後確率比を計算し、
前記第1の成分符号の復号語と、前記第1の成分符号の前記復号語の前記信頼度情報とから、前記第1の成分符号の復号結果に基づく対数事後確率比を計算し、
前記第1の成分符号の復号結果に基づく対数事後確率比から前記第2の成分符号の復号結果に基づく対数事後確率比を引くことで、前記第1の成分符号の外部値の近似値を計算し、少なくとも前記第1の成分符号の外部値の近似値と前記読出し情報とを加算することで、前記第2の成分符号の軟判定入力値を計算する
請求項1に記載のメモリシステム。 - 前記第1軟判定入力値計算部は、前記第1の成分符号の前記復号語の前記信頼度情報に基づいて、
前記中間値メモリに保持されている前記第2の成分符号に関する復号語及び前記信頼度情報から前記第2の成分符号の復号結果に基づく対数事後確率比を計算し、前記第2の成分符号の復号結果に基づく対数事後確率比から前記読出し情報を引くことで、前記第2の成分符号の外部値の近似値を計算し、少なくとも前記第2の成分符号の外部値の近似値と前記読出し情報とを加算することで、前記第1の成分符号の軟判定入力値を計算する第1処理と、
前記第1の成分符号の復号語と、前記第1の成分符号の前記復号語の前記信頼度情報とから、前記第1の成分符号の復号結果に基づく対数事後確率比を計算し、前記第2の成分符号の復号語と、前記第2の成分符号の前記復号語の前記信頼度情報とから、前記第2の成分符号の復号結果に基づく対数事後確率比を計算し、前記第2の成分符号の復号結果に基づく対数事後確率比から前記第1の成分符号の復号結果に基づく対数事後確率比を引くことで、前記第2の成分符号の外部値の近似値を計算し、少なくとも前記第2の成分符号の外部値の近似値と前記読出し情報とを加算することで、前記第1の成分符号の軟判定入力値を計算する第2処理と、
を切り替えて実行する
請求項1に記載のメモリシステム。 - 前記第2軟判定入力値計算部は、前記第2の成分符号の前記復号語の前記信頼度情報に基づいて、
前記中間値メモリに保持されている前記第1の成分符号に関する復号語及び前記信頼度情報から前記第1の成分符号の復号結果に基づく対数事後確率比を計算し、前記第1の成分符号の復号結果に基づく対数事後確率比から前記読出し情報を引くことで、前記第1の成分符号の外部値の近似値を計算し、少なくとも前記第1の成分符号の外部値の近似値と前記読出し情報とを加算することで、前記第2の成分符号の軟判定入力値を計算する第3処理と、
前記第2の成分符号の復号語と、前記第2の成分符号の前記復号語の前記信頼度情報とから、前記第2の成分符号の復号結果に基づく対数事後確率比を計算し、前記第1の成分符号の復号語と、前記第1の成分符号の前記復号語の前記信頼度情報とから、前記第1の成分符号の復号結果に基づく対数事後確率比を計算し、前記第1の成分符号の復号結果に基づく対数事後確率比から前記第2の成分符号の復号結果に基づく対数事後確率比を引くことで、前記第1次元の外部値の近似値を計算し、少なくとも前記第1の成分符号の外部値の近似値と前記読出情報とを加算することで、前記第2の成分符号の軟判定入力値を計算する第4処理と、
を切り替えて実行する
請求項1に記載のメモリシステム。 - 前記第1軟判定復号器及び前記第2軟判定復号器の少なくとも一方は、Chase復号によって前記復号語を計算する請求項1に記載のメモリシステム。
- 前記第1軟判定復号器及び前記第2軟判定復号器の少なくとも一方は、Ordered Statistics復号によって前記復号語を計算する請求項1に記載のメモリシステム。
- 前記復号語の信頼度情報は、前記復号語と軟判定入力値との間の距離を含む請求項1に記載のメモリシステム。
- 前記復号語の信頼度情報は、前記復号語が正しい復号語である確率を示す値を含む請求項1に記載のメモリシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017180716A JP6847796B2 (ja) | 2017-09-20 | 2017-09-20 | メモリシステム |
US15/914,151 US10776019B2 (en) | 2017-09-20 | 2018-03-07 | Memory system and method of controlling nonvolatile memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017180716A JP6847796B2 (ja) | 2017-09-20 | 2017-09-20 | メモリシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019057812A true JP2019057812A (ja) | 2019-04-11 |
JP6847796B2 JP6847796B2 (ja) | 2021-03-24 |
Family
ID=65719272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017180716A Active JP6847796B2 (ja) | 2017-09-20 | 2017-09-20 | メモリシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US10776019B2 (ja) |
JP (1) | JP6847796B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020046871A (ja) * | 2018-09-18 | 2020-03-26 | キオクシア株式会社 | メモリシステム |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021044750A (ja) * | 2019-09-12 | 2021-03-18 | キオクシア株式会社 | メモリシステム |
JP2022124682A (ja) | 2021-02-16 | 2022-08-26 | キオクシア株式会社 | メモリシステム |
JP2023040796A (ja) | 2021-09-10 | 2023-03-23 | キオクシア株式会社 | メモリシステム |
JP2023137091A (ja) | 2022-03-17 | 2023-09-29 | キオクシア株式会社 | メモリシステムおよびメモリ制御方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020016943A1 (en) * | 2000-07-06 | 2002-02-07 | Hunt Andrew William | Code structure, encoder, encoding method, and associated decoder and decoding method and iteratively decodable code structure, encoder, encoding method, and associated iterative decoder and iterative decoding method |
WO2003103152A2 (en) * | 2002-05-31 | 2003-12-11 | Koninklijke Philips Electronics N.V. | Soft decoding of linear block codes |
JP2007515913A (ja) * | 2003-12-22 | 2007-06-14 | フラリオン テクノロジーズ,インコーポレーテッド | メッセージ通過デコーダにおいてエラーフロアを低下させる方法及び装置 |
JP2010508790A (ja) * | 2006-11-01 | 2010-03-18 | クゥアルコム・インコーポレイテッド | 高データレートのためのターボインターリーバ |
JP2011180911A (ja) * | 2010-03-02 | 2011-09-15 | Toshiba Corp | 不揮発性半導体記憶システム |
US20160182087A1 (en) * | 2014-12-18 | 2016-06-23 | Apple Inc. | Gldpc soft decoding with hard decision inputs |
US20160266972A1 (en) * | 2015-03-10 | 2016-09-15 | Kabushiki Kaisha Toshiba | Memory controller, storage device and decoding method |
US20170257122A1 (en) * | 2016-03-02 | 2017-09-07 | Kabushiki Kaisha Toshiba | Memory controller and decoding method |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10296698B4 (de) * | 2001-04-24 | 2007-07-12 | Intel Corporation, Santa Clara | Verfahren und Vorrichtung zum Kodieren und Dekodieren von Daten mit unterschiedlichen Modulationsschemata und Kodierungen und einem ARQ-Protokoll |
US7373585B2 (en) | 2005-01-14 | 2008-05-13 | Mitsubishi Electric Research Laboratories, Inc. | Combined-replica group-shuffled iterative decoding for error-correcting codes |
JP5540969B2 (ja) | 2009-09-11 | 2014-07-02 | ソニー株式会社 | 不揮発性メモリ装置、メモリコントローラ、およびメモリシステム |
JP2013080450A (ja) | 2011-09-22 | 2013-05-02 | Toshiba Corp | メモリ装置 |
CN105052066B (zh) * | 2013-03-21 | 2018-12-25 | 马维尔国际贸易有限公司 | 用于多阶段软输入解码的系统和方法 |
US9509342B2 (en) * | 2014-06-02 | 2016-11-29 | Sandisk Technologies Llc | Error correcting code decoder |
-
2017
- 2017-09-20 JP JP2017180716A patent/JP6847796B2/ja active Active
-
2018
- 2018-03-07 US US15/914,151 patent/US10776019B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020016943A1 (en) * | 2000-07-06 | 2002-02-07 | Hunt Andrew William | Code structure, encoder, encoding method, and associated decoder and decoding method and iteratively decodable code structure, encoder, encoding method, and associated iterative decoder and iterative decoding method |
WO2003103152A2 (en) * | 2002-05-31 | 2003-12-11 | Koninklijke Philips Electronics N.V. | Soft decoding of linear block codes |
JP2005528840A (ja) * | 2002-05-31 | 2005-09-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 線形ブロック符号の軟復号化 |
JP2007515913A (ja) * | 2003-12-22 | 2007-06-14 | フラリオン テクノロジーズ,インコーポレーテッド | メッセージ通過デコーダにおいてエラーフロアを低下させる方法及び装置 |
JP2010508790A (ja) * | 2006-11-01 | 2010-03-18 | クゥアルコム・インコーポレイテッド | 高データレートのためのターボインターリーバ |
JP2011180911A (ja) * | 2010-03-02 | 2011-09-15 | Toshiba Corp | 不揮発性半導体記憶システム |
US20160182087A1 (en) * | 2014-12-18 | 2016-06-23 | Apple Inc. | Gldpc soft decoding with hard decision inputs |
US20160266972A1 (en) * | 2015-03-10 | 2016-09-15 | Kabushiki Kaisha Toshiba | Memory controller, storage device and decoding method |
US20170257122A1 (en) * | 2016-03-02 | 2017-09-07 | Kabushiki Kaisha Toshiba | Memory controller and decoding method |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020046871A (ja) * | 2018-09-18 | 2020-03-26 | キオクシア株式会社 | メモリシステム |
US10778258B2 (en) | 2018-09-18 | 2020-09-15 | Toshiba Memory Corporation | Memory system and decoding method |
Also Published As
Publication number | Publication date |
---|---|
US10776019B2 (en) | 2020-09-15 |
JP6847796B2 (ja) | 2021-03-24 |
US20190087107A1 (en) | 2019-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6847796B2 (ja) | メモリシステム | |
US9543983B2 (en) | Decoding method, memory storage device and memory control circuit unit | |
US8464137B2 (en) | Probabilistic multi-tier error correction in not-and (NAND) flash memory | |
US10333558B2 (en) | Decoding device and decoding method | |
KR102275717B1 (ko) | 플래시 메모리 시스템 및 그의 동작 방법 | |
US10795761B2 (en) | Memory system and method of controlling non-volatile memory | |
US10574272B2 (en) | Memory system | |
JP6730215B2 (ja) | メモリコントローラ、メモリシステムおよび制御方法 | |
JP2019125910A (ja) | メモリシステム | |
US11025281B2 (en) | Memory system | |
US10778258B2 (en) | Memory system and decoding method | |
US11455209B2 (en) | Memory system | |
JP7237674B2 (ja) | メモリシステム | |
US11150813B2 (en) | Memory system | |
US11664822B2 (en) | Multidimensional encoding and decoding in memory system | |
US10951238B1 (en) | Memory system and method for controlling non-volatile memory | |
KR102513782B1 (ko) | 컨트롤러 및 그것의 동작 방법 | |
US11567830B2 (en) | Memory system | |
US11886738B2 (en) | Memory system and memory control method | |
US10673465B2 (en) | Memory controller, memory system, and control method | |
KR102530269B1 (ko) | Ldpc 디코더, 반도체 메모리 시스템 및 그것의 동작 방법 | |
KR20190132877A (ko) | 컨트롤러 및 그것의 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180905 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210303 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6847796 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |