CN1168221C - Map译码器的分割型去交织器存储器 - Google Patents

Map译码器的分割型去交织器存储器 Download PDF

Info

Publication number
CN1168221C
CN1168221C CNB998121576A CN99812157A CN1168221C CN 1168221 C CN1168221 C CN 1168221C CN B998121576 A CNB998121576 A CN B998121576A CN 99812157 A CN99812157 A CN 99812157A CN 1168221 C CN1168221 C CN 1168221C
Authority
CN
China
Prior art keywords
estimated value
group code
value
windows
symbol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB998121576A
Other languages
English (en)
Other versions
CN1344438A (zh
Inventor
康英育
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN1344438A publication Critical patent/CN1344438A/zh
Application granted granted Critical
Publication of CN1168221C publication Critical patent/CN1168221C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2771—Internal interleaver for turbo codes
    • H03M13/2775—Contention or collision free turbo code internal interleaver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3972—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using sliding window techniques or parallel windows

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

一种特别适用于涡轮或累接编码技术的改进的新颖译码技术。根据一实施例，译码系统包括的信道去交织器RAM，以基本上同步的方式存储一组符号估算值并读出所述组的至少三个不同部分；3个成组的状态计量计算器以基本上同步的方式接收所述三个部分，并根据信道去交织器组的所述三个部分产生相应的状态计量计算值。

Description

MAP译码器的分割型去交织器存储器
发明背景
I.发明领域
本发明涉及信道编码。具体地说，本发明涉及一种作最大经验(MAP)译码的改进的新技术。
II.相关技术的说明
“涡轮编码”代表正向误差校正(FEC)领域的一个重要进展。涡轮编码有许多变型，但是大多数使用由结合累接译码的交织步骤分开的多个编码步骤。相对于通信系统的噪声容限，这一组合提供了以前所没有的性能，即涡轮编码允许以Eb/No电平进行通信，这是以前应用当时的正向校错技术所无法接受的电平。
许多系统都应用了正向校错，并因此而得益于涡轮编码的应用。例如，涡轮码可以提高无线卫星链路的性能，这时卫星有限的下行线路发射功率要求接收机系统能工作于低的Eb/No电平。在无线卫星链路中应用涡轮码可以减小数字视频广播(DVB)系统的抛物面天线的尺寸，或者允许在规定的频率带宽内发射更多的数据。
数字蜂窝网等数字无线通信系统和PCS电话系统也应用正向校错。例如，IS-95无线电接口标准及其派生的标准，如IS-95B，都规定应用旋转编码的数字无线通信系统提供编码增益来增加系统的容量。一种基本上按照应用IS-95标准处理RF信号的系统与方法，已在题为“在CDMA蜂窝网电话系统中产生信号波形的系统与方法”的美国专利5,103,459中作了描述，该专利已转让给本发明的代理人，在此引作参照(′459专利)。
因为像IS-95那样的数字无线通信系统主要用于移动通信，因此拥有将功率使用减至最小并且体小量轻的装置很重要。一般要求开发一种半导体集成电路(芯片)，以执行大多数或全部必要的处理。尽管旋转编码较为复杂，但是仍能在单块芯片上形成执行旋转编码与译码必需的电路和任何其它必需的电路。
涡轮编码(特别是译码操作)比旋转编码(和译码)更复杂得多，然而非常希望将涡轮编码包含在数字无线通信系统里，其中包括移动数字通信系统与卫星通信系统。因此，本发明旨在提高能执行某些译码操作的速率，在各种系统中促进涡轮编码的应用。
发明概述
本发明是译码技术的一种改进的新技术，特别适用于涡轮或累接编码技术。根据本发明一实施例，译码系统包括的信道去交织器RAM以基本上同步的方式存储一组符号估算值并读出所述组的至少三个不同部分。3个成组状态计量计算器以基本上同步的方式接收这一部分，并根据所述三部分认道去交织器组产生相应组的状态计量计算值。
附图简述
通过下面结合附图所作的详细说明，将会更加明白本发明的特征、目的和优点，其中用相同的字符表示相应的物件，其中：
图1A与1B是无线通信系统的框图；
图2是发射系统的框图；
图3A与3B是涡轮编码器图；
图4是接收处理系统的框图；
图5是译码器与一部分信道去交织器的框图；
图6是表示一示例性译码步骤的流程图。
较佳实施例的详细描述
本发明是执行涡轮编码的一种改进的新技术。在叙述数字蜂窝网电话系统中描述示例性实施例。虽然在文中的应用是有利的，但是本发明不同的实施例可以结合在不同的环境、结构或数字数据传输系统中，包括卫星通信系统和有线通信系统，如数字电报与电话系统。
这里描述的各种系统一般可用软件控制的处理器、集成电路或分立逻辑电路形成，但最好用集成电路构成。本申请可能参照的数据、指令、命令、信息、信号、符号和芯片，用电压、电流、电磁波、磁场或粒子、光场或粒子或其组合来代表较为有利。此外，各框图的块可以代表硬件或方法步骤。
图1A是按本发明一实施例构成的蜂窝网电话系统的简化图。为实现电话呼叫或其它通信，用户单元10经RF信号与基站12接口。基站12经基站控制器(BSC)14与公共交换电话网接口。
图1B是按本发明另一实施例构成的卫星通信系统的简化图。上行线路站40向卫星42发射包含电视节目等信息的RF信号，卫星42将RF信号转发回地面，由接收机44将接收的RF信号转换成数字数据。
图2是利用本发明一实施例构成的示例性发射系统的框图。该发射系统可应用于用户单元10、基站12或上行线路站40以及为传输产生数字信号的任何其它系统。图示的反射处理仅代表本发明一可行的实施例，可以配用众多的其它发射处理方案，并从应用本发明的各种实施例中得益。
数据70供给CRC发生器72，后者对规定的每个预定量的接收数据产生CRC校验和数据；得到的数据组供给涡轮编码器76，而后者产生的码符供给信道交织器78。码符通常包括再传输的原始数据(有序符号)和一个或多个奇偶符。
对每个有序符发射的奇偶符的数量取决于编码速率。对于1/2的编码速率，每隔一个有序符发射一个奇偶符，对收到的每个数据位(包括CRC)共产生两个符号。对于1/3速率的涡轮编码器，则对每个有序符产生两个奇偶符，对收到的每个数据位共产生三个符号。
涡轮编码器76的码符供给信道交织器78，后者对收到的符号组执行交织，对输出被映射程序80接收的交织符。传递交织器78通常作组或位变换交织，差不多所有其它类型的交织器都可用作信道交织器。
映射程序根据预定的映射方法取得交织的码符并产生一定位宽度的符号字，然后将符号字供给调制器82，由后者根据收到的该符号字产生调制的波形。调制技术一般包括QPSK、8-PSK和16QAM，当然也可应用各种其它调制方法。再将调制的波形作上变频而以RF频率传输。
图3A是按照本发明第一实施例配置的涡轮编码器的框图。在本发明第一实施例中，该涡轮编码器配置成平行级联的涡轮编码器。在涡轮编码器76的型式中，成员编码器90与码交织器92接收来自CRC发生器72的数据，而发生器72如上述那样输出该输入数据与CRC校验和位。
众所周知，为实现最佳性能，码交织器92应当是一种高度随机化的交织器。在题为“带基于状态机的交织器的编码系统”的1998年9月22日提交的共同待批美国专利申请09/158,459中已描述了一种交织器，作为码交织器，它具有优良的性能和最小的复杂性。该申请正转让给本申请的代理人，在此引作参照。成员编码器90输出有序符94(一般为原始输入位的复制)和奇偶符96。根据编码器98接收经码交织器92交织的输出，并输出附加的奇偶符99。还可加上尾位，但这里未加，因为它们与本发明无关。
成员编码器90与98的输出复合成总编码速率R为1/3的输出数据流。为增强正向校错，可增设附加的构成码与码交织器对，以降低编码速率。或者，可以令某些奇偶符96与99无效(不发射)而提高编码速率。例如，使每隔一个其它奇偶符96与99无效，或干脆不发射奇偶符96，可将编码速率提高到1/2。
成员编码器(constituent encoder)90与98可以是各类包括组编码器或旋转编码器的编码器。作为旋转编码器，成员编码器90与98一般具有很小的约束长度(如4)以减少复杂性，而且是递归的有序旋转(RSC)编码器。较小的约束长度减少了接收系统相应译码器的复杂性。
通常，对于构成编码速率R＝1/2而言，两只编码器对收到的每一位都输出一个有序符与一个奇偶符。然而，图1A的涡轮编码器由于不用来自成员编码器98的有序位，所以总编码速率R＝1/3。如上所述，还可并联增设附加的交织器与编码器对来降低编码速率，从而提供更强的校错，或者作收缩(punctured)使其无效而提高编码速率。
图3B示出的涡轮编码器76作为本发明另一实施例的串级的涡轮编码器。在图3B涡轮编码器内，成员编码器110接收来自CRC发生器72的数据，把得出的码符加到码交织器112，得出的交织的奇偶符供给成员编码器114，后者作附加的编码而产生奇偶符115。一般而言，成员编码器110(外编码器)可以是各类编码器，包括块(block)编码器或旋转编码器，而成员编码器114(内编码器)最好是一种递归编码器，通常是递归有序编码器。
作为递归有序旋转(RSC)编码器，成员编码器110与114以＜1的编码速率R产生符号，即对于规定的输入位数N，产生M个输出符号，M＞N。图1B串级涡轮编码器的总编码速率为成员编码器110的编码速率乘以成员编码器114的编码速率。还可以串联方式增设附加的交织器与编码器对，来降低编码速率，从而提供附加的校错。
图4是按本发明一实施例配置的接收系统的框图。天线150将收到的RF信号供给RF单元152，后者对RF信号作下变频、滤波和数字化。映射程序154接收数字化数据并将软判定数据供给信道去交织器156。涡轮译码器158对来自信道去交织器156的软判定数据译码，将得出的硬判定数据供给接收系统的处理器或控制单元，后者用CRC校验和数据检查该数据的精度。
图5是涡轮译码器158与一部分信道去交织器按本发明一实施例配置时的框图。如图所示，涡轮译码器158配置成对来自图3A的涡轮编码器的数据作译码。
在所述的实施例中，信道去交织器部分340包括去交织器存储库342.0-342.2，它们一起形成整个去交织器存储器。在本发明一实施例中，去交织器存储库340为双重缓冲，包括第一缓冲器350与第二缓冲器352。正常操作时，一只缓冲器写入，另一只读出。而且，双重缓冲还允许信道交织器存储器与先验存储器一起用作涡轮去交织器存储器。
通过复用器390接收要去交织的符号估算值并将其写入各去交织器存储器342的一只缓冲器里。数据写入后，输入地址发生器344控制接收符号估算值的缓冲器。
在本发明一较佳实施例中，符号估算值在任何特定时刻只写入一只去交织器存储器342。各去交织存储器342接收交织器块中符号估算值总数的一部分，即去交织器存储器342.0接收信道交织器块中第一部分符号估算值，去交织器存储器342.1接收信道交织器块中第二部分符号估算值，去交织器存储器342.2接收信道交织器块中第三部分符号估算值。
在本发明一实施例中，一个去交织器存储器342接收信道交织器块中每隔两个窗口的第一窗口(3中第1个)的符号估算值。一个窗口正好是与下述译码处理相关的预定的符号估算值数(L)。另一去交织器存储器342接收每隔两个窗口的第二窗口(3中第2个)的符号估算值，而第三去交织器存储器接收每隔两个窗口的第三窗口(3中第3个)的符号估算值。显然，符号估算值窗口L小于交织器块的尺寸。复用器390将符号估算值导入特定的去交织器存储器342。
在一示例处理中，首先将每一窗口(1L)的符号估算值写入去交织器存储器342.0)，第二窗口(2L)的符号估算值写入去交织器存储器342.1，第三窗口(3L)的符号估算值写入去交织器存储器342.2。对所有后续窗口的符号估算值重复这一方式。使每个3NL(N为整数)窗口的符号估算值写入去交织器存储器342.0，每个3NL+1窗口的符号估算值写入去交织器存储器342.1，每个3NL+1窗口的符号估算值写入去交织器存储器342.2。表I列出了储存在各去交织器存储器342中的一系列符号估算值(从0～N)。
    存储器0     存储器1     存储器2
    0-L-1     L-2L-1     2L-3L-1
    3L-4L-1     4L-5L-1     5L-6L-1
    …   …     …
    3NL-(3N+1)L-1   3(N+1)L-3(N+2)L-1     3(N+2)L-3NL-1
                        表1
在将当前交织器块的符号估算值写入去交织器存储器342的同时，用上述的双重缓冲方法将先接收的块的估算值从去交织器存储器342读出给部分和电路360.0-360.2。与写处理相反，在读期间，在地址发生器346.0-346.2控制下，最好以基本上同步的方法读出三个去交织器存储器。
部分和电路360.0-360.2经复用器库384接收来自各去交织器存储器的符号估算值(也称为软判定数据)及来自先验存储器382的先验(APP)数据。如本领域中众所周知的，对先验值的涡轮与涡轮类编码是基本先前译码累接发射的数据的估算值。在第一译码累接时，将APP值置成未知的中间态。下面详细讨论APP值。
来自信道去交织器存储器的符号估算值，包括有序符的估算值及每个与信道交织器块相关的数据位的两个奇偶符的估算值。部分和电路360.0-360.2将APP值加到有序符而产生“精制的有序估算值”。
将精制的有序估算值与奇偶符估算值一起从每个部分和电路360加到复用器362。对于某些码速率，用中间值代替收缩符。复用器362将各窗口的符号估算值从各去交织器存储器342加到各状态计量计算器(如正态计量计算器(FSMC)364和逆态计量计算器366与368)。即，对来自各去交织器存储器的符号估算值读三次，并用部分和电路360依次加到FSMC364、RSM366或RSMC367之一，使每组估算值对各计量计算器加一次。这样，对每个窗口产生一组正态与逆态计量。正态与逆态计量用来对发射的预编码信息产生软判定估算值。
表II更详细列出了符号估算值的示例性处理。具体地说，在每次读循环中(用复用器362)，去交织器存储器342将表列内容与包含在该去交织器存储器里的L采样组一起加到各状态计量计算器(SMC)。
循环SMC -1  2  3  4  5  6  7
FSMC 去交错器存储器0；0-＞L-1 去交错器存储器1；L-＞2L-1 去交错器存储器2；2L-＞3L-1 去交错器存储器0；3L-＞4L-1 去交错器存储器1；4L-＞5L-1 去交错器存储器2；5L-＞6L-1
RSMC0 去交错器存储器1；2L-1＞L 去交错器存储器0；L-1-＞0 去交错器存储器0；4L-1-＞3L 去交错器存储器2；3L-1-＞2L 去交错器存储器2；6L-1-＞5L 去交错器存储器1；5L-1-＞4L
RSMC1 去交错器存储器2；3L-1-＞2L 去交错器存储器1；2L-1-＞L 去交错器存储器1；5L-1-＞4L 去交错器存储器0；4L-1-＞3L 去交错器存储器2；6L-1-＞5L
LLR L-1-＞0 2L-1-＞L 3L-1-＞2L 4L-1-＞3L 5L-1-＞4L 6L-1-＞5L
                                表2
如表II所示，在描述的本发明实施例中，用一种滑动窗口结构来执行软输入软输出(SISO)对数最大后验(log-AMp)译码。在题为“用于对旋转编码的码字译码的软判定输出译码器”的共同待批美国专利申请08/743,688中，已描述过一种作这种滑动窗口MAP译码的系统与方法，该申请已转让给本发明转让人，在此引作参照。
在该专利申请中，如上述那样在符号估算值窗口上作MAP译码。在描述的本发明实施例中，窗口尺寸为L位，L是窗口中发射的数据位数。对准备译码的每个数据位，都产生精制的有序符估算值和两个奇偶符估算值。在本发明一实施例中，6位用于两个奇偶符估算值，7位用于精制的有序符估算值(如上所述，它是接收有序符估算值与APP值之和)。
根据上述参照的专利申请所描述的MAP处理，沿正向和逆向各处理一次窗口。另外，大多数窗口按逆向处理某一附加时间，为其它逆态计量处理产生的初始态。表II中，用斜体字文本指定初始通过。
在描述的实施例中，每组估算值处理三次，因而存储有估算值的去交织器存储器342被访问三次。将整个交织器块的符号估算值分到三个不同的去交织器存储器342中，具体如上所述，可实现高度平行滑动窗口的MAP译码而无须争用RAM。
要指出，表II示出对6个窗口数据实施的耦合，这样，示例的信道交织器块的尺寸为6L，信道去交织器存储器为6L×q。6L的信道交织器块尺寸是举例，一般的信道块尺寸大于6L。
仍参照图5，在第一读循环期间，在MAP译码器392内，FSMC364从去交织器存储器342.0接收估算值(利用部分和电路360.0和复用器362)。FSMC364在窗口L内计算正态计量值，该值存入计量缓冲器370。另外，如表I所示，在第一处理循环期间，RSMC366在符号估算值的另一窗口L上计算逆态计量值。应该指出，在本发明一实施例中，各状态计量计算器都含有其自己的分支计量计算器。在本发明其它实施例中，成组的状态计量可以使用单个时分分支计量计算器。
MAP译码器最好是一种对数MAP译码器，它根据估算值的对数工作而不是减少乘法运算次数。在S.S.Pietrobon提交给“国际卫星通信杂志”(1998年1-2月，Vol.1，PP23-46)的参照论文“涡轮/MAP译码器的构成与性能”中，描述了包含状态计量与分支计量计算器的对数MAP译码器的一种构成方法。
在下一次处理循环中，如RSMC366在上一次处理循环中做的那样(训练状态计量)，RSMC368计算逆态计量值。RSMC366在窗口L上作逆态计量计算，而该窗口L在第一处理循环中已经计算了正态计量并将计量值存入计量缓冲器370。算出逆态计量后，它们经复用器372传到对数相似率(LLR)计算器374，后者对从复用器372接收的逆态计量和存入计量缓冲器370的正态计量作对数相似性计算。从LLR374得出的数据估算值传递给APP存储器382.0-382.2。
利用滑动计量计算处理，可减少执行必要处理使用的存储器容量。具体而言，在任何规定的时刻，只要将一个窗口L的正态计量存储在计量缓冲器370内，这与存储整个信道交织器块的计量值而要求过大存储器容量的情况相反。
另外，应用三个计量计算器大大提高了译码速率，因为初始化与译码功能可同时实现。
在输入地址发生器386控制下，将来自LLR374的数据估算值写入APP存储器382。每个APP存储器382接收对被处理的交织器块产生的所有数据估算值的一部分。
数据估算值一旦写入后，作另一种累接，此时再用在上一次译码期间产生的数据估算值(也称为APP值)处理原始符号估算值。在输出地址发生器380.0-380.2控制下，以基本上同步的方式从APP存储器382中读出APP值。复用器库384将APP存储器382耦合至部分和电路360，使相应的符号估算值与数据估算值部分相加。一旦完成了足够次数的译码累接，就用得到的数据估算值产生硬判定。
图6是一流程图，表明按本发明一实施例在译码累接期间执行的步骤，在该流程图中，将去交织器存储器342.0-340.2分别标为MEM[0]-MEM[2]。另外，将RSMC366标为RSMC0，RSMC368标为RSMC1，指数值j用来指定用一步骤被访问的特定去交织器存储器(MEM)，但在实施本发明时不一定要用值j。
译码在步骤400开始，在步骤402将指数值j置零(0)。同时在步骤402，正态计量计算器364(FSMC)处理来自MEM[0]的符号估算值，而RSMC0处理来自MEM[1]的符号估算值。
在步骤404，指数j增数，在步骤408，确定(j+2)是否小于交织器块中的符号估算值(MAX_WINDOW_INDEX)。其是小于，则在步骤410，FSMC处理来自MEM〔j模3〕的符号估算值，RSMC0处理来自MEM[(j-1)模3]的符号估算值，而RSMC1处理来自〔(j+1)模3〕的符号估算值。步骤410一旦完成，j在步骤412增数，并在步骤413确定(j+2)是否小于MAX_WINDOW_INDEX，且执行步骤414。
在步骤414，FSMC处理来自MEM[j模3]的符号估算值，RSMC0处理来自MEM[(j+1)模3]的符号估算值，RSMC1处理来自MEM[(j-1)模3]的符号估算值。步骤414一旦完成，处理返回步骤404。
若在步骤408或413确定j+2不小于MAX_WINDOW_INDEX，就执行步骤416。在步骤416，FSMC处理来自MEM[j模3]的符号估算值，RSMC0处理来自MEM[(j-1)模3]的符号估算值。在步骤418，j增数。在步骤420，RSMC1处理来自MEM[(j-1)模3]的符号估算值。于是，累接处理在步骤424终止。
这样，描述了一种涡轮编码改进的新技术。前述说明使本领域的任何技术人员能应用本发明，他们显然明白对这些实施例的修改，不靠创造能力就能将这里限定的一般原理应用于其它实施例。因此，本发明并不限于这些实施例，而是以最广泛的范围与这里揭示的原理与新的特征相一致。

Claims (8)

1.一种译码系统，其特征在于，它包括：
a)信道去交织器存储器，用于以基本上同步的方式存储一组符号估算值和读出所述一组符号估算中的至少三个不同部分；
b)3个成组的状态计量计算器，各状态计量计算器用于产生一组状态计量计算值；
c)复用器库，用于将所述3个成组的状态计量计算器耦合至从所述信道去交织器存储器读出的所述一组符号估算值中的至少三个不同部分。
2.如权利要求1所述的系统，其特征在于，所述信道去交织器存储器包括：
第一去交织器存储器，用于存储所述一组符号估算值的第一部分并读出所述一组符号估算值的所述第一部分；
第二去交织器存储器，用于存储所述一组符号估算值的第二部分并读出所述一组符号估算值的所述第二部分；
第三去交织器存储器，用于存储所述一组符号估算值的第三部分并读出所述一组符号估算值的所述第三部分。
3.如权利要求2所述的系统，其特征在于，所述一组符号估算值分为多个窗并且所述状态计量计算器处理所述多个窗的符号估算值，而
所述第一部分包括每三个窗中第一窗的所述符号估算值；
所述第二部分包括每三个窗中第二窗的所述符号估算值；
所述第三部分包括每三个窗中第三窗的所述符号估算值。
4.一种涡轮(turbo)译码系统，其特征在于，它包括：
信道去交织器存储器，用于以基本上同步的方式存储一组符号估算值和读出所述一组符号估算值中的至少三个不同部分；
3个成组的状态计量计算器，各状态计量计算器用于产生一组状态计量计算值；
先验存储器，用于以基本上同步的方式存储先验值并读出所述先验值的至少三个不同部分。
复用器库，用于将所述3个成组的状态计量计算器耦合至从所述信道去交织器存储器读出的所述一组符号估算值中的至少三个不同部分，以及耦合至从所述先验存储器读出的所述先验值的至少三个不同部分；
5.如权利要求4所述的系统，其特征在于，所述信道去交织器存储器包括：
第一去交织器存储器，用于存储所述一组符号估算值的第一部分并读出所述一组符号估算值的所述第一部分；
第二去交织器存储器，用于存储所述一组符号估算值的第二部分并读出所述一组符号估算值的所述第二部分；
第三去交织器存储器，用于存储所述一组符号估算值的第三部分并读出所述一组符号估算值的所述第三部分。
6.如权利要求4所述的系统，其特征在于，所述一组符号估算值分为多个窗并且所述状态计量计算器处理所述多个窗的符号估算值，而
所述第一部分包括每三个窗中第一窗的所述符号估算值；
所述第二部分包括每三个窗中第二窗的所述符号估算值；
所述第三部分包括每三个窗中第三窗的所述符号估算值。
7.一种涡轮译码方法，其特征在于，它包括：
a)以基本上同步的方式在至少三个不同的时刻读出信道估算组的至少三个不同部分；
b)在每次不同的读出期间对各不同部分产生状态计量值；
c)存储第一组所述状态计量值；
d)用所述第一组估算值和第二组状态计量值计算符号估算值，其中用利用第三组状态计量值算出的初始值计算所述第二组状态计量值。
8.如权利要求7所述的方法，其特征在于，所述一组符号估算值分为多个窗，而
所述至少三个不同部分的第一部分包括每三个窗中第一窗的所述符号估算值；
所述至少三个不同部分的第二部分包括每三个窗中第二窗的所述符号估算值；
所述至少三个不同部分的第三部分包括每三个窗中第三窗的所述符号估算值。
CNB998121576A 1998-08-14 1999-08-13 Map译码器的分割型去交织器存储器 Expired - Fee Related CN1168221C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US9648998P 1998-08-14 1998-08-14
US60/096,489 1998-08-14
US09/259,665 1999-02-26
US09/259,665 US6381728B1 (en) 1998-08-14 1999-02-26 Partitioned interleaver memory for map decoder

Publications (2)

Publication Number Publication Date
CN1344438A CN1344438A (zh) 2002-04-10
CN1168221C true CN1168221C (zh) 2004-09-22

Family

ID=26791750

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998121576A Expired - Fee Related CN1168221C (zh) 1998-08-14 1999-08-13 Map译码器的分割型去交织器存储器

Country Status (10)

Country Link
US (1) US6381728B1 (zh)
EP (1) EP1108289A1 (zh)
JP (1) JP4298170B2 (zh)
KR (2) KR100671075B1 (zh)
CN (1) CN1168221C (zh)
AU (1) AU759044B2 (zh)
BR (1) BR9912989A (zh)
CA (1) CA2340364A1 (zh)
ID (1) ID29610A (zh)
WO (1) WO2000010255A1 (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2333032C (en) * 1999-04-02 2005-11-29 Samsung Electronics Co., Ltd. Interleaving / deinterleaving apparatus and method for a communication system
JP3246484B2 (ja) * 1999-07-07 2002-01-15 日本電気株式会社 ターボデコーダ
US6628723B1 (en) 1999-10-15 2003-09-30 Cisco Technology Coding rate reduction for turbo codes
US6789218B1 (en) * 2000-01-03 2004-09-07 Icoding Technology, Inc. High spread highly randomized generatable interleavers
US6775800B2 (en) * 2000-01-03 2004-08-10 Icoding Technology, Inc. System and method for high speed processing of turbo codes
US7302621B2 (en) * 2000-01-03 2007-11-27 Icoding Technology, Inc. High spread highly randomized generatable interleavers
US6516437B1 (en) * 2000-03-07 2003-02-04 General Electric Company Turbo decoder control for use with a programmable interleaver, variable block length, and multiple code rates
US6829313B1 (en) * 2000-07-17 2004-12-07 Motorola, Inc. Sliding window turbo decoder
US6748566B1 (en) * 2000-07-21 2004-06-08 Lucent Technologies Inc. Ensuring proper acceptance of data at a receiver in wireless multiple access communications systems
US6760390B1 (en) * 2000-10-25 2004-07-06 Motorola, Inc. Log-map metric calculation using the avg* kernel
WO2002078196A1 (en) * 2001-03-22 2002-10-03 University Of Florida Method and coding means for error-correction utilizing concatenated parity and turbo codes
US6392572B1 (en) * 2001-05-11 2002-05-21 Qualcomm Incorporated Buffer architecture for a turbo decoder
US6763493B2 (en) * 2001-09-21 2004-07-13 The Directv Group, Inc. Method and system for performing decoding using a reduced-memory implementation
JP3888135B2 (ja) * 2001-11-15 2007-02-28 日本電気株式会社 誤り訂正符号復号装置
KR100436434B1 (ko) * 2001-11-19 2004-06-16 한국전자통신연구원 상태 메트릭을 갖는 터보 복호기 및 그를 이용한 계산 방법
KR100447175B1 (ko) * 2001-12-03 2004-09-04 엘지전자 주식회사 터보 디코딩 방법 및 이를 위한 장치
KR100651434B1 (ko) * 2002-10-05 2006-11-28 삼성전자주식회사 패킷 데이터 통신 시스템 수신기에서의 간섭신호 제거장치 및 방법
KR100532325B1 (ko) * 2002-11-23 2005-11-29 삼성전자주식회사 터보 복호기의 입력 제어 방법 및 장치
US7440392B2 (en) * 2003-02-19 2008-10-21 Advanced Micro Devices, Inc. Wireless receiver deinterleaver having partitioned memory
US7010453B2 (en) * 2003-10-14 2006-03-07 Agilent Technologies, Inc. Methods and apparatus for optimizing lists of waveforms
US6944558B2 (en) 2003-10-14 2005-09-13 Agilent Technologies, Inc. Methods and apparatus for optimizing the masking of waveforms to reduce the number of waveforms in a list of waveforms
KR100520934B1 (ko) * 2003-12-30 2005-10-17 삼성전자주식회사 디인터리버 메모리의 크기가 절감된 디지털 방송 수신기의디인터리빙장치 및 그의 디인터리빙방법
US7702968B2 (en) * 2004-02-27 2010-04-20 Qualcomm Incorporated Efficient multi-symbol deinterleaver
KR100744367B1 (ko) * 2004-05-24 2007-07-30 삼성전자주식회사 가변 윈도우가 적용된 터보 복호화 장치 및 방법
EP3340511B1 (en) 2004-10-12 2022-11-30 TQ Delta, LLC Resource sharing in a telecommunications enviroment
KR100736606B1 (ko) * 2005-03-23 2007-07-09 엘지전자 주식회사 비트 역인터리버용 메모리 및 그 제어방법
US20090022079A1 (en) * 2005-05-04 2009-01-22 Fei Frank Zhou Method and apparatus for providing enhanced channel interleaving
US7779338B2 (en) * 2005-07-21 2010-08-17 Realtek Semiconductor Corp. Deinterleaver and dual-viterbi decoder architecture
US7409606B2 (en) * 2005-08-31 2008-08-05 Motorola, Inc. Method and system for interleaving in a parallel turbo decoder
FR2890804B1 (fr) * 2005-09-12 2008-04-04 St Microelectronics Sa Traitement de blocs dans un dispositif de decodage par blocs
US7810015B2 (en) * 2005-11-28 2010-10-05 Stmicroelectronics Sa Decoding with a concatenated error correcting code
KR100651035B1 (ko) * 2005-12-01 2006-11-30 한국전자통신연구원 차세대 무선 랜 시스템의 블록 디인터리버 장치 및 그 방법
US8139612B2 (en) * 2006-04-04 2012-03-20 Qualcomm Incorporated Methods and apparatus for dynamic packet mapping
US8213548B2 (en) * 2006-04-04 2012-07-03 Qualcomm Incorporated Methods and apparatus for dynamic packet reordering
EP2005674B1 (en) 2006-04-12 2016-09-28 TQ Delta, LLC Packet retransmission and memory sharing
US7783936B1 (en) 2006-09-28 2010-08-24 L-3 Communications, Corp. Memory arbitration technique for turbo decoding
JP2010508790A (ja) * 2006-11-01 2010-03-18 クゥアルコム・インコーポレイテッド 高データレートのためのターボインターリーバ
US20130170842A1 (en) * 2012-01-04 2013-07-04 Toshiaki Koike-Akino Method and System for Equalization and Decoding Received Signals Based on High-Order Statistics in Optical Communication Networks
KR102478169B1 (ko) * 2020-04-03 2022-12-16 한국전자통신연구원 디인터리빙 방법 및 이를 수행하는 디인터리빙 시스템
CN112233613B (zh) * 2020-10-29 2021-08-06 中国航发南方工业有限公司 显示板组件、燃气涡轮发电机组的显示及操作装置
CN112289257B (zh) * 2020-10-29 2021-08-06 中国航发南方工业有限公司 燃气涡轮发电机组的显示及操作装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1030925B (it) * 1974-12-19 1979-04-10 Sits Soc It Telecom Siemens Unita di controllo della segnalazione
US4059825A (en) * 1976-10-12 1977-11-22 Greene Edward P Burst/slip correction decoder and method
CA1203019A (en) * 1982-01-19 1986-04-08 Tetsu Watanabe Apparatus for recording and reproducing a digital signal
US4539684A (en) * 1983-01-07 1985-09-03 Motorola, Inc. Automatic frame synchronization recovery utilizing a sequential decoder
US4907233A (en) * 1988-05-18 1990-03-06 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration VLSI single-chip (255,223) Reed-Solomon encoder with interleaver
US5014276A (en) * 1989-02-06 1991-05-07 Scientific Atlanta, Inc. Convolutional encoder and sequential decoder with parallel architecture and block coding properties
US5208816A (en) * 1989-08-18 1993-05-04 At&T Bell Laboratories Generalized viterbi decoding algorithms
US5103459B1 (en) 1990-06-25 1999-07-06 Qualcomm Inc System and method for generating signal waveforms in a cdma cellular telephone system
US5263051A (en) * 1991-07-05 1993-11-16 Codex Corporation Device and method of interleaving for a trellis precoding system
US5588112A (en) * 1992-12-30 1996-12-24 Digital Equipment Corporation DMA controller for memory scrubbing
US5537444A (en) * 1993-01-14 1996-07-16 At&T Corp. Extended list output and soft symbol output viterbi algorithms
US5530707A (en) * 1994-03-09 1996-06-25 At&T Corp. Area-efficient decoders for rate-k/n convolutional codes and other high rate trellis codes
US5659781A (en) * 1994-06-29 1997-08-19 Larson; Noble G. Bidirectional systolic ring network
US5825807A (en) * 1995-11-06 1998-10-20 Kumar; Derek D. System and method for multiplexing a spread spectrum communication system
US5862190A (en) 1995-12-29 1999-01-19 Motorola, Inc. Method and apparatus for decoding an encoded signal
US6023783A (en) * 1996-05-15 2000-02-08 California Institute Of Technology Hybrid concatenated codes and iterative decoding
US5933462A (en) * 1996-11-06 1999-08-03 Qualcomm Incorporated Soft decision output decoder for decoding convolutionally encoded codewords
ATE292336T1 (de) 1997-01-31 2005-04-15 Cit Alcatel Verfahren und geräte zur schachtelung/entschachtelung von digitalen daten und kommunikationssystem
US6141384A (en) * 1997-02-14 2000-10-31 Philips Electronics North America Corporation Decoder for trellis encoded interleaved data stream and HDTV receiver including such a decoder

Also Published As

Publication number Publication date
JP4298170B2 (ja) 2009-07-15
CN1344438A (zh) 2002-04-10
JP2003528477A (ja) 2003-09-24
CA2340364A1 (en) 2000-02-24
KR20010072498A (ko) 2001-07-31
KR20010072501A (ko) 2001-07-31
BR9912989A (pt) 2003-01-07
KR100671075B1 (ko) 2007-01-17
EP1108289A1 (en) 2001-06-20
WO2000010255A1 (en) 2000-02-24
AU759044B2 (en) 2003-04-03
US6381728B1 (en) 2002-04-30
ID29610A (id) 2001-09-06
AU5486799A (en) 2000-03-06

Similar Documents

Publication Publication Date Title
CN1168221C (zh) Map译码器的分割型去交织器存储器
CN1178399C (zh) 高度并行最大后验概率(map)解码器
CN1155160C (zh) 发送和接收链接码数据的方法和装置
US6434203B1 (en) Memory architecture for map decoder
EP2323265B1 (en) Efficient multi-symbol deinterleaver
CN1366739A (zh) 被快速(Turbo)编码了的代码序列的译码方法及译码装置
CN1211931C (zh) 用于最大后验概率解码器的存储器体系结构
CN102792597A (zh) 纠错码解码装置、纠错码解码方法以及纠错码解码程序
CN1302624C (zh) 基于格子的信道编码所用的解码器
CN1254121C (zh) 特博码的解码方法
CN1140148C (zh) 在移动通信系统中执行特博解码的方法
CN1357181A (zh) 快速最大后验概率译码的方法和系统
CN1145266C (zh) 特博码解码方法及其解码器
CN101777925B (zh) 一种数据处理装置及其方法
CN1310434C (zh) 特博码阵列解码器
US8095845B1 (en) System and method for assigning code blocks to constituent decoder units in a turbo decoding system having parallel decoding units
MXPA01001657A (en) Memory architecture for map decoder
MXPA01001656A (en) Partitioned deinterleaver memory for map decoder

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: Holy land, California, Egypt

Patentee after: Qualcomm Inc.

Address before: Holy land, California, Egypt

Patentee before: Qualcomm Inc.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040922

Termination date: 20120813