CN114095040B - 基于Hadamard-CTC级联的编码器及编码方法 - Google Patents

Abstract

本发明提供一种基于Hadamard‑CTC级联的编码器及编码方法，该编码器包括：交织单元和Hadamard编码单元，交织单元的输出端和Hadamard编码单元的第一输入端之间连接有校验编码单元，且交织单元的输出端还与Hadamard编码单元的第二输入端相连；交织单元用于对输入的原始信息比特进行交织，输出交织信息比特；校验编码单元用于对交织信息比特进行分组校验和双二进制编码，输出校验位比特；Hadamard编码单元用于将交织信息比特联合校验位比特进行Hadamard编码，输出Hadamard编码符号。从而能够增强编码约束，得到高增益的低码率码，可以很好地被用于跳频通信抗干扰技术中。

Description

基于Hadamard-CTC级联的编码器及编码方法

技术领域

本发明涉及通信技术领域，尤其涉及一种基于Hadamard-CTC级联的编码器及编码方法。

背景技术

战术自组网是未来战争的重要通信保障手段，具有机动灵活、简易部署、集群智能的特点，但也必需克服高动态、大衰落和强干扰带来的不良影响。随着接入装备数以及通信速率需求的不断增长，频带内的干扰信号和多径效应所带来的码间串扰，会严重影响通信质量，而传统的时分多址接入以及频分多址接入等方式在抗干扰和抵抗衰落方面效果不显著。

跳频技术用伪随机码序列进行频移键控，使载波频率不断跳变而扩展频谱，可以有效抵御出现的某些频率的干扰。但当某些频点干扰过大时，接收端仍旧无法解调出正确符号，通信质量下降。而低码率编码可以实现将待传输信息比特编码为多个符号，这些符号分别被调制到不同频点，在接收端经过处理恢复比特信息。

目前实现低码率编码的一种有效方法为Hadamard码与Turbo码的级联编码结构，然而，这种编码结构编码约束较弱，难以获得高增益的低码率码。

发明内容

针对现有技术存在的问题，本发明提供一种基于Hadamard-CTC级联的编码器及编码方法。

第一方面，本发明提供一种基于Hadamard-CTC级联的编码器，包括：

交织单元和Hadamard编码单元，所述交织单元的输出端和所述Hadamard编码单元的第一输入端之间连接有校验编码单元，且所述交织单元的输出端还与所述Hadamard编码单元的第二输入端相连；

所述交织单元用于对输入的原始信息比特进行交织，输出交织信息比特；

所述校验编码单元用于对所述交织信息比特进行分组校验和双二进制编码，输出校验位比特；

所述Hadamard编码单元用于将所述交织信息比特联合所述校验位比特进行Hadamard编码，输出Hadamard编码符号。

可选地，所述校验编码单元包括奇偶校验单元和双二进制卷积编码单元；

其中，所述奇偶校验单元的输出端连接所述双二进制卷积编码单元的输入端，所述奇偶校验单元的输入端与所述交织单元的输出端相连，所述双二进制卷积编码单元的输出端与所述Hadamard编码单元的第一输入端相连；

所述奇偶校验单元用于对所述交织信息比特进行分组奇偶校验，输出两路校验比特；

所述双二进制卷积编码单元用于对所述两路校验比特进行双二进制卷积编码，输出校验位比特。

可选地，所述对所述交织信息比特进行分组奇偶校验，输出两路校验比特，包括：

对所述交织信息比特分别进行奇数位奇偶校验和偶数位奇偶校验，输出奇数位校验比特和偶数位校验比特。

可选地，所述对所述两路校验比特进行双二进制卷积编码，输出校验位比特，包括：

对所述两路校验比特进行双二进制咬尾卷积预编码，得到所述双二进制卷积编码单元的循环状态；

根据所述循环状态进行双二进制咬尾卷积编码，输出双二进制咬尾卷积编码校验位比特。

可选地，所述交织信息比特的长度与Hadamard编码阶数满足如下关系：

R=L/k，且G ^R +I可逆；

其中，所述交织信息比特的长度为L，所述Hadamard编码阶数为k，所述两路校验比特的长度均为R，G为所述双二进制卷积编码单元对应的卷积码生成矩阵，I为与G大小相同的单位矩阵。

可选地，所述对输入的原始信息比特进行交织，输出交织信息比特，包括：

对输入的原始信息比特进行伪随机交织，输出交织信息比特。

可选地，所述编码器还包括并转串单元；

所述并转串单元的输入端分别与多个所述Hadamard编码单元的输出端相连，用于对输入的原始信息比特和多个所述Hadamard编码单元输出的Hadamard编码符号进行并行拼接和并行转串行处理，输出Hadamard-CTC级联编码符号。

第二方面，本发明还提供一种基于Hadamard-CTC级联的编码方法，包括：

将原始信息比特输入交织单元；

所述交织单元对所述原始信息比特进行交织，输出交织信息比特至校验编码单元和Hadamard编码单元；

所述校验编码单元对所述交织信息比特进行分组校验和双二进制编码，输出校验位比特至所述Hadamard编码单元；

所述Hadamard编码单元将所述交织信息比特联合所述校验位比特进行Hadamard编码，输出Hadamard编码符号。

可选地，所述校验编码单元包括奇偶校验单元和双二进制卷积编码单元；

所述校验编码单元对所述交织信息比特进行分组校验和双二进制编码，输出校验位比特至所述Hadamard编码单元，包括：

所述奇偶校验单元对所述交织信息比特进行分组奇偶校验，输出两路校验比特至所述双二进制卷积编码单元；

所述双二进制卷积编码单元对所述两路校验比特进行双二进制卷积编码，输出校验位比特至所述Hadamard编码单元。

可选地，所述对所述交织信息比特进行分组奇偶校验，输出两路校验比特，包括：

对所述交织信息比特分别进行奇数位奇偶校验和偶数位奇偶校验，输出奇数位校验比特和偶数位校验比特。

可选地，所述对所述两路校验比特进行双二进制卷积编码，输出校验位比特，包括：

对所述两路校验比特进行双二进制咬尾卷积预编码，得到所述双二进制卷积编码单元的循环状态；

根据所述循环状态进行双二进制咬尾卷积编码，输出双二进制咬尾卷积编码校验位比特。

可选地，所述交织信息比特的长度与Hadamard编码阶数满足如下关系：

R=L/k，且G ^R +I可逆；

其中，所述交织信息比特的长度为L，所述Hadamard编码阶数为k，所述两路校验比特的长度均为R，G为所述双二进制卷积编码单元对应的卷积码生成矩阵，I为与G大小相同的单位矩阵。

可选地，所述对所述原始信息比特进行交织，输出交织信息比特至校验编码单元和Hadamard编码单元，包括：

对所述原始信息比特进行伪随机交织，输出交织信息比特至校验编码单元和Hadamard编码单元。

可选地，所述方法还包括：

将所述原始信息比特和多个所述Hadamard编码单元输出的Hadamard编码符号并行输入并转串单元；

所述并转串单元对并行输入的所述原始信息比特和多个所述Hadamard编码单元输出的Hadamard编码符号进行并行拼接和并行转串行处理，输出Hadamard-CTC级联编码符号。

本发明提供的基于Hadamard-CTC级联的编码器及编码方法，通过在交织单元的输出端和Hadamard编码单元的第一输入端之间连接校验编码单元，该校验编码单元可用于对交织信息比特进行分组校验和双二进制编码，从而能够增强编码约束，提高编码增益，进而校验编码单元输出的校验位比特和经过交织后的信息比特结合进行Hadamard编码，能够得到高增益的低码率码，可以很好地被用于跳频通信抗干扰技术中。

附图说明

为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明提供的基于Hadamard-CTC级联的编码器的结构示意图；

图2是本发明提供的基于Hadamard-CTC级联的编码方法的流程示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明提供的基于Hadamard-CTC级联的编码器的结构示意图，如图1所示，该编码器包括：

交织单元100和Hadamard编码单元110，交织单元100的输出端和Hadamard编码单元110的第一输入端之间连接有校验编码单元120，且交织单元100的输出端还与Hadamard编码单元110的第二输入端相连；

交织单元100用于对输入的原始信息比特进行交织，输出交织信息比特；

具体地，交织单元100也可以理解为交织器，在此不具体限定交织单元的类型，只要能够实现相应功能即可。例如，交织单元100可以是伪随机交织单元。

一种可能的实现方式中，交织单元100对输入的原始信息比特进行交织，输出交织信息比特，可以包括：对输入的原始信息比特进行伪随机交织，输出交织信息比特。

例如，交织单元100可以使用国际空间数据系统咨询委员会(ConsultativeCommittee for Space Data Systems，CCSDS)标准中的伪随机交织表生成方法将原始信息比特u伪随机打散，得到交织信息比特，如下式所示：

d _n =u(pi _n )；

其中，n为交织单元100序号且1≤n≤m（m表示交织单元100的个数，m为大于或等于2的整数），pi _n 为第n个交织单元100的交织表，d _n 为第n个交织单元100输出的交织信息比特。

校验编码单元120用于对交织信息比特进行分组校验和双二进制编码，输出校验位比特；

具体地，为了增强编码约束，提高编码增益，本发明实施例中，在交织单元100的输出端和Hadamard编码单元110的第一输入端之间连接有校验编码单元120，该校验编码单元120可用于对交织信息比特进行分组校验和双二进制编码。分组校验可以理解为对交织信息比特进行分组，然后分别对分组后的交织信息比特进行校验，得到多个校验结果。双二进制编码可以理解为对两路二进制信息比特进行编码。

一种可能的实现方式中，校验编码单元120可以包括奇偶校验单元121和双二进制卷积编码单元122；

其中，奇偶校验单元121的输出端连接双二进制卷积编码单元122的输入端，奇偶校验单元121的输入端与交织单元100的输出端相连，双二进制卷积编码单元122的输出端与Hadamard编码单元110的第一输入端相连；

奇偶校验单元121用于对交织信息比特进行分组奇偶校验，输出两路校验比特；

双二进制卷积编码单元122用于对两路校验比特进行双二进制卷积编码，输出校验位比特。

上述进行分组奇偶校验可以理解为将交织信息比特分为两组，分别对每一组进行奇偶校验，得到两组奇偶校验结果，从而输出两路校验比特。可以理解，奇偶校验单元121包括至少两个输出端，相应地，双二进制卷积编码单元122包括至少两个与奇偶校验单元121的输出端一一对应连接的输入端。

可选地，上述对交织信息比特进行分组奇偶校验，输出两路校验比特，可以包括：对交织信息比特分别进行奇数位奇偶校验和偶数位奇偶校验，输出奇数位校验比特和偶数位校验比特。

具体来说，奇偶校验单元121可以如下式所示对输入的交织信息比特分别进行奇数位奇偶校验和偶数位奇偶校验，得到奇数位和偶数位校验比特：

O _n (i)=d _n (j)mod2(i*k+1 ≤ j ≤ k*(i+1)，j是奇数)；

E _n (i)=d _n (j)mod2(i*k+1 ≤ j ≤ k*(i+1)，j是偶数)；

其中，j (1 ≤ j ≤ L)为d _n 的序号，mod表示求模运算，O _n 为奇数位校验比特，E _n 为偶数位校验比特，i(0 ≤ i ≤ R-1)为O _n 、E _n 的序号，L为交织信息比特的长度，也即原始信息比特的长度，R即为O _n 、E _n 的长度，k可以理解为Hadamard编码阶数，R=L/k。

举例来说，假设交织信息比特为110010100101，对应L=12，若k=4，则R=3。i=0，则O _n (0)为交织信息比特前4位1100中的奇数位（即第1位和第3位）对应的奇偶校验结果mod(1+0，2)=1，E _n (0)为交织信息比特前4位1100中的偶数位（即第2位和第4位）对应的奇偶校验结果mod(1+0，2)=1。同理可得O _n (1)为0，O _n (2)为0，E _n (1)为0，E _n (2)为0，那么就可以得到奇数位校验比特O _n 为【1；0；0】，偶数位奇偶校验比特E _n 为【1；0；0】。

一种可能的实现方式中，上述进行双二进制卷积编码可以采用卷积Turbo码（Convolutional Turbo Code，CTC）中的双二进制卷积编码技术实现，即双二进制卷积Turbo编码。例如，上述对两路校验比特进行双二进制卷积编码，输出校验位比特，可以包括：

对两路校验比特进行双二进制咬尾卷积预编码，得到双二进制卷积编码单元122的循环状态；

根据循环状态进行双二进制咬尾卷积编码，输出双二进制咬尾卷积编码校验位比特。

具体来说，双二进制卷积编码自带咬尾特性，可以有效提高编码效率。其具体编码过程分为两个步骤：预编码和实际编码。

本实施例中，可以对奇数位、偶数位校验比特O _n 、E _n 先进行预编码，得到咬尾卷积编码的初始状态S _R ^C ，也即循环状态。其过程主要为：预编码以零状态作为初始状态，将奇数位、偶数位校验比特O _n 、E _n 经过R步预编码得到终止状态，将该终止状态作为咬尾卷积编码的初始状态。

然后，对奇数位、偶数位校验比特序列O _n 、E _n 进行双二进制咬尾卷积编码，得到双二进制咬尾卷积编码校验位比特Q _n ，如下式所示：

Q _n =F{O _n , E _n , S _R ^C , G}；

其中，F{·}为咬尾编码函数，G为双二进制卷积编码单元122对应的卷积码生成矩阵。

对于双二进制咬尾卷积编码，其循环状态仅当G ^R +I可逆时存在，因此，本实施例中，交织信息比特的长度与Hadamard编码阶数需要满足如下关系：

R=L/k，且G ^R +I可逆；

其中，交织信息比特的长度为L，Hadamard编码阶数为k，两路校验比特的长度均为R，G为双二进制卷积编码单元122对应的卷积码生成矩阵，I为与G大小相同的单位矩阵。

Hadamard编码单元110用于将交织信息比特联合校验位比特进行Hadamard编码，输出Hadamard编码符号。

具体地，快速傅里叶变换（Fast Fourier Transform，FFT）使计算机计算离散傅里叶变换（Discrete Fourier Transform，DFT）所需要的乘法次数大为减少，将DFT的运算量减少了几个数量级。Hadamard码作为一种特殊的编码，在进行置信度计算时就可以通过类似FFT的方法大幅减少计算量。

本发明实施例中，Hadamard编码单元110的两个输入端分别与交织单元100的输出端和校验编码单元120的输出端相连，可将输入的交织信息比特联合校验位比特进行Hadamard编码，得到Hadamard编码符号，如下式所示：

H _n =Hadamard{d _n , Q _n }；

其中，Hadamard{·}为Hadamard编码函数，H _n 为Hadamard编码符号，d _n 为交织信息比特，Q _n 为校验位比特。

本发明提供的基于Hadamard-CTC级联的编码器，通过在交织单元的输出端和Hadamard编码单元的第一输入端之间连接校验编码单元，该校验编码单元可用于对交织信息比特进行分组校验和双二进制编码，从而能够增强编码约束，提高编码增益，进而校验编码单元输出的校验位比特和经过交织后的信息比特结合进行Hadamard编码，能够得到高增益的低码率码，可以很好地被用于跳频通信抗干扰技术中。

可选地，该编码器还包括并转串单元130；

并转串单元130的输入端分别与多个Hadamard编码单元110的输出端相连，用于对输入的原始信息比特和多个Hadamard编码单元110输出的Hadamard编码符号进行并行拼接和并行转串行处理，输出Hadamard-CTC级联编码符号。

具体地，本发明实施例中，编码器还包括并转串单元130（即并行转串行单元），该并转串单元130的输入端分别与多个Hadamard编码单元110的输出端相连，且该并转串单元130的一个输入端还用于输入原始信息比特，原始信息比特和多个Hadamard编码单元110输出的Hadamard编码符号并行输入该并转串单元130，该并转串单元130首先对输入的原始信息比特和多个Hadamard编码符号进行并行拼接，得到并行拼接后的符号P，如下式所示：

P=[d, H ₁ , …, H _n]；

其中，d是将原始信息比特u分组后得到的矩阵，即对原始信息比特u进行分组，得 到R×k形式的矩阵，例如，假设原始信息比特u为1100，k=2，R=2，则

。若n=1，

，则

。

然后，将拼接后的并行符号P转成串行，便可以得到流式Hadamard-CTC级联编码符号，如下式所示：

Out((i-1)*(R+1)*k+j)=P(i, j)；

其中，Out为Hadamard-CTC级联编码符号。例如，若

，

则Out=1 1 1 0 0 0 0 1。

本发明提供的基于Hadamard-CTC级联的编码器，通过将原始信息比特进行交织分组，再进行奇数位奇偶校验、偶数位奇偶校验，双二进制卷积编码，最后将卷积编码输出的校验位比特和经过交织后的信息码结合进行Hadamard编码，并将得到的Hadamard编码符号与原始信息比特并行拼接，进行并转串操作，最后输出强约束低码率流式Hadamard-CTC级联编码符号。相比目前的Hadamard-Turbo低码率编码，加入强约束进一步提高了编码增益，引入类FFT的蝶形运算，降低了低码率编码的译码复杂度，且咬尾的结构可以有效提高短帧编码效率。

图2为本发明提供的基于Hadamard-CTC级联的编码方法的流程示意图，如图2所示，该方法包括如下步骤：

步骤200、将原始信息比特输入交织单元；

步骤201、交织单元对原始信息比特进行交织，输出交织信息比特至校验编码单元和Hadamard编码单元；

步骤202、校验编码单元对交织信息比特进行分组校验和双二进制编码，输出校验位比特至Hadamard编码单元；

步骤203、Hadamard编码单元将交织信息比特联合校验位比特进行Hadamard编码，输出Hadamard编码符号。

可选地，校验编码单元包括奇偶校验单元和双二进制卷积编码单元；

校验编码单元对交织信息比特进行分组校验和双二进制编码，输出校验位比特至Hadamard编码单元，包括：

奇偶校验单元对交织信息比特进行分组奇偶校验，输出两路校验比特至双二进制卷积编码单元；

双二进制卷积编码单元对两路校验比特进行双二进制卷积编码，输出校验位比特至Hadamard编码单元。

可选地，对交织信息比特进行分组奇偶校验，输出两路校验比特，包括：

对交织信息比特分别进行奇数位奇偶校验和偶数位奇偶校验，输出奇数位校验比特和偶数位校验比特。

可选地，对两路校验比特进行双二进制卷积编码，输出校验位比特，包括：

对两路校验比特进行双二进制咬尾卷积预编码，得到双二进制卷积编码单元的循环状态；

根据循环状态进行双二进制咬尾卷积编码，输出双二进制咬尾卷积编码校验位比特。

可选地，交织信息比特的长度与Hadamard编码阶数满足如下关系：

R=L/k，且G ^R +I可逆；

其中，交织信息比特的长度为L，Hadamard编码阶数为k，两路校验比特的长度均为R，G为双二进制卷积编码单元对应的卷积码生成矩阵，I为与G大小相同的单位矩阵。

可选地，对原始信息比特进行交织，输出交织信息比特至校验编码单元和Hadamard编码单元，包括：

对原始信息比特进行伪随机交织，输出交织信息比特至校验编码单元和Hadamard编码单元。

可选地，该方法还包括：

将原始信息比特和多个Hadamard编码单元输出的Hadamard编码符号并行输入并转串单元；

并转串单元对并行输入的原始信息比特和多个Hadamard编码单元输出的Hadamard编码符号进行并行拼接和并行转串行处理，输出Hadamard-CTC级联编码符号。

具体地，本发明实施例提供的基于Hadamard-CTC级联的编码方法可以基于上述编码器实现，在进行编码的过程中，系统可以首先将原始信息比特输入交织单元中，由交织单元对原始信息比特进行交织，输出交织信息比特至校验编码单元和Hadamard编码单元；然后，校验编码单元对交织信息比特进行分组校验和双二进制编码，输出校验位比特至Hadamard编码单元；随后，Hadamard编码单元将输入的交织信息比特联合校验位比特进行Hadamard编码，输出Hadamard编码符号。

在此基础上，系统还可以将原始信息比特和多个Hadamard编码单元输出的Hadamard编码符号并行输入并转串单元，由并转串单元对并行输入的原始信息比特和多个Hadamard编码单元输出的Hadamard编码符号进行并行拼接和并行转串行处理，最终输出Hadamard-CTC级联编码符号。

本发明提供的基于Hadamard-CTC级联的编码方法，通过将原始信息比特进行交织分组，再进行奇数位奇偶校验、偶数位奇偶校验，双二进制卷积编码，最后将卷积编码输出的校验位比特和经过交织后的信息码结合进行Hadamard编码，并将得到的Hadamard编码符号与原始信息比特并行拼接，进行并转串操作，最后输出强约束低码率流式Hadamard-CTC级联编码符号。相比目前的Hadamard-Turbo低码率编码，加入强约束进一步提高了编码增益，引入类FFT的蝶形运算，降低了低码率编码的译码复杂度，且咬尾的结构可以有效提高短帧编码效率。

本发明各实施例提供的方法和装置是基于同一发明构思的，由于方法和装置解决问题的原理相似，因此装置和方法的实施可以相互参见，重复之处不再赘述。

以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行各个实施例或者实施例的某些部分所述的方法。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (12)

1.一种基于Hadamard-CTC级联的编码器，其特征在于，包括：

交织单元和Hadamard编码单元，所述交织单元的输出端和所述Hadamard编码单元的第一输入端之间连接有校验编码单元，且所述交织单元的输出端还与所述Hadamard编码单元的第二输入端相连；

所述交织单元用于对输入的原始信息比特进行交织，输出交织信息比特；

所述校验编码单元用于对所述交织信息比特进行分组校验和双二进制编码，输出校验位比特；

所述Hadamard编码单元用于将所述交织信息比特联合所述校验位比特进行Hadamard编码，输出Hadamard编码符号；

所述校验编码单元包括奇偶校验单元和双二进制卷积编码单元；

其中，所述奇偶校验单元的输出端连接所述双二进制卷积编码单元的输入端，所述奇偶校验单元的输入端与所述交织单元的输出端相连，所述双二进制卷积编码单元的输出端与所述Hadamard编码单元的第一输入端相连；

所述奇偶校验单元用于对所述交织信息比特进行分组奇偶校验，输出两路校验比特；

所述双二进制卷积编码单元用于对所述两路校验比特进行双二进制卷积编码，输出校验位比特。

2.根据权利要求1所述的基于Hadamard-CTC级联的编码器，其特征在于，所述对所述交织信息比特进行分组奇偶校验，输出两路校验比特，包括：

对所述交织信息比特分别进行奇数位奇偶校验和偶数位奇偶校验，输出奇数位校验比特和偶数位校验比特。

3.根据权利要求1或2所述的基于Hadamard-CTC级联的编码器，其特征在于，所述对所述两路校验比特进行双二进制卷积编码，输出校验位比特，包括：

对所述两路校验比特进行双二进制咬尾卷积预编码，得到所述双二进制卷积编码单元的循环状态；

根据所述循环状态进行双二进制咬尾卷积编码，输出双二进制咬尾卷积编码校验位比特。

4.根据权利要求3所述的基于Hadamard-CTC级联的编码器，其特征在于，所述交织信息比特的长度与Hadamard编码阶数满足如下关系：

R=L/k，且G ^R +I可逆；

其中，所述交织信息比特的长度为L，所述Hadamard编码阶数为k，所述两路校验比特的长度均为R，G为所述双二进制卷积编码单元对应的卷积码生成矩阵，I为与G大小相同的单位矩阵。

5.根据权利要求1所述的基于Hadamard-CTC级联的编码器，其特征在于，所述对输入的原始信息比特进行交织，输出交织信息比特，包括：

对输入的原始信息比特进行伪随机交织，输出交织信息比特。

6.根据权利要求1所述的基于Hadamard-CTC级联的编码器，其特征在于，所述编码器还包括并转串单元；

所述并转串单元的输入端分别与多个所述Hadamard编码单元的输出端相连，用于对输入的原始信息比特和多个所述Hadamard编码单元输出的Hadamard编码符号进行并行拼接和并行转串行处理，输出Hadamard-CTC级联编码符号。

7.一种基于Hadamard-CTC级联的编码方法，其特征在于，包括：

将原始信息比特输入交织单元；

所述交织单元对所述原始信息比特进行交织，输出交织信息比特至校验编码单元和Hadamard编码单元；

所述校验编码单元对所述交织信息比特进行分组校验和双二进制编码，输出校验位比特至所述Hadamard编码单元；

所述Hadamard编码单元将所述交织信息比特联合所述校验位比特进行Hadamard编码，输出Hadamard编码符号；

所述校验编码单元包括奇偶校验单元和双二进制卷积编码单元；

所述校验编码单元对所述交织信息比特进行分组校验和双二进制编码，输出校验位比特至所述Hadamard编码单元，包括：

所述奇偶校验单元对所述交织信息比特进行分组奇偶校验，输出两路校验比特至所述双二进制卷积编码单元；

所述双二进制卷积编码单元对所述两路校验比特进行双二进制卷积编码，输出校验位比特至所述Hadamard编码单元。

8.根据权利要求7所述的基于Hadamard-CTC级联的编码方法，其特征在于，所述对所述交织信息比特进行分组奇偶校验，输出两路校验比特，包括：

对所述交织信息比特分别进行奇数位奇偶校验和偶数位奇偶校验，输出奇数位校验比特和偶数位校验比特。

9.根据权利要求7或8所述的基于Hadamard-CTC级联的编码方法，其特征在于，所述对所述两路校验比特进行双二进制卷积编码，输出校验位比特，包括：

对所述两路校验比特进行双二进制咬尾卷积预编码，得到所述双二进制卷积编码单元的循环状态；

根据所述循环状态进行双二进制咬尾卷积编码，输出双二进制咬尾卷积编码校验位比特。

10.根据权利要求9所述的基于Hadamard-CTC级联的编码方法，其特征在于，所述交织信息比特的长度与Hadamard编码阶数满足如下关系：

R=L/k，且G ^R +I可逆；

其中，所述交织信息比特的长度为L，所述Hadamard编码阶数为k，所述两路校验比特的长度均为R，G为所述双二进制卷积编码单元对应的卷积码生成矩阵，I为与G大小相同的单位矩阵。

11.根据权利要求7所述的基于Hadamard-CTC级联的编码方法，其特征在于，所述对所述原始信息比特进行交织，输出交织信息比特至校验编码单元和Hadamard编码单元，包括：

对所述原始信息比特进行伪随机交织，输出交织信息比特至校验编码单元和Hadamard编码单元。

12.根据权利要求7所述的基于Hadamard-CTC级联的编码方法，其特征在于，所述方法还包括：

将所述原始信息比特和多个所述Hadamard编码单元输出的Hadamard编码符号并行输入并转串单元；

所述并转串单元对并行输入的所述原始信息比特和多个所述Hadamard编码单元输出的Hadamard编码符号进行并行拼接和并行转串行处理，输出Hadamard-CTC级联编码符号。

Images