CN116032422A - 一种数据传输方法和装置 - Google Patents

一种数据传输方法和装置 Download PDF

Info

Publication number
CN116032422A
CN116032422A CN202211516321.8A CN202211516321A CN116032422A CN 116032422 A CN116032422 A CN 116032422A CN 202211516321 A CN202211516321 A CN 202211516321A CN 116032422 A CN116032422 A CN 116032422A
Authority
CN
China
Prior art keywords
data stream
data
code
fec
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211516321.8A
Other languages
English (en)
Inventor
何向
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202211516321.8A priority Critical patent/CN116032422A/zh
Publication of CN116032422A publication Critical patent/CN116032422A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0065—Serial concatenated codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本申请实施例公开了一种数据传输方法，包括：第一芯片接收第二芯片器件发送的第一数据流；所述第一数据流为采用第一前向纠错FEC码型编码的数据流；所述第一芯片器件对所述第一数据流再进行至少一次编码，得到第二数据流；其中，所述第二数据流为至少采用所述第一FEC码型和第二FEC码型编码的级联FEC码流。可见，FEC码型的转换过程得以简化，FEC码型转换时所要耗费的时延及设备功耗都得以减小，从而数据传输效率得以提高。此外，本申请实施例还公开了一种数据传输装置。

Description

一种数据传输方法和装置
本申请是申请号为201980095737.7，申请日为2019年05月15日，发明名称为“一种数据传输方法和装置”的中国专利申请的分案申请。
技术领域
本申请涉及通信技术领域，特别是涉及一种数据传输方法和装置。
背景技术
前向纠错(英文：forward error correction，简称：FEC)码可以为传输中的数据提供纠错保护，从而能够提高信道中的数据传输速率及传输距离。在使用FEC码的数据传输过程中，发送设备可以采用特定的FEC码型对原始数据进行编码之后再将编码后的数据发送给接收设备，接收设备则可以采用同样的FEC码型对接收到的数据进行解码，从而得到原始数据。
在有些场景下，数据在传输过程中可能需要转换FEC码型。例如，为了适应高速率和/或远距离的数据传输当原有数据传输接口采用的原有FEC码型无法满足数据传输的要求时，需要对FEC码型进行转换，使得原有的FEC码型被替换为一种更高增益的FEC码型。但是，FEC码型的转换过程往往会增大数据传输过程的时延以及数据传输设备的功耗，从而影响到数据传输效率。
发明内容
基于此，本申请实施例提供了一种数据传输方法和装置，以简化数据传输时FEC码型的转换过程，从而减小FEC码型转换时所要耗费的时延及设备功耗，提高数据传输效率。
第一方面，本申请实施例提供了一种数据传输方法，包括：第一芯片接收第二芯片发送的第一数据流；所述第一数据流为采用第一前向纠错FEC码型编码的数据流；所述第一芯片对所述第一数据流再进行至少一次编码，得到第二数据流；其中，所述第二数据流为至少采用所述第一FEC码型和第二FEC码型编码的级联FEC码流；所述第一芯片向第三芯片发送所述第二数据流。可见，对于第二芯片向第一芯片发送的采用第一FEC码型编码的第一数据流，第一芯片可以不必先采用第一FEC码型对第一数据流进行解码再将原始数据重新编码成更高增益的FEC码型，而是可以在第一数据流的基础上至少采用第二FEC码型再进行至少一次编码，从而就可以得到至少由第一FEC码型和第二FEC码型级联成的第二数据流，以实现更高的增益。因此，FEC码型的转换过程得以简化，FEC码型转换时所要耗费的时延及设备功耗都得以减小，从而数据传输效率得以提高。
结合第一方面的任何一种实现方式，在第一方面的第一种可能的实现方式中，所述第一FEC码型具体为：RS码、BCH码、Staircase码、LDPC码、Turbo码或TPC。可见，第一芯片可以支持在多种不同的第一FEC码型的基础上编码得到级联FEC码。
结合第一方面的任何一种实现方式，在第一方面的第二种可能的实现方式中，所述第二FEC码型具体为：BCH码、RS码、Staircase码、LDPC码、Turbo码或TPC。可见，第一芯片可以支持按照多种不同的第二FEC码型在第一FEC码型的基础上编码得到级联FEC码。
结合第一方面的任何一种实现方式，在第一方面的第三种可能的实现方式中，所述第一芯片对所述第一数据流再进行至少一次编码，形成第二数据流，包括：所述第一芯片将所述第一数据流分发成n条第三数据流；其中，所述第一数据流中同一个码字块的数据被分发到不同的所述第三数据流中；所述第一芯片分别对所述多条第三数据流再进行至少一次编码，形成所述第二数据流。可见，第一数据流中同一个码字块中的数据可以被编码到第二数据流中多个不同的码字块中，从而使得级联FEC码具有更强的纠错能力。
结合第一方面的第三种实现方式，在第一方面的第四种可能的实现方式中，从所述第一数据流中识别出来的k个码字块被分发到n条第三数据流中，每一条所述第三数据流中属于所述k个码字块的数据被编码成所述第二数据流中的一个码字块；其中，所述第一数据流中k个码字块所包含的全部数据量与所述第二数据流中n个码字块所包含的有效载荷数据量相等。可见，由于n个第二码字块中的有效载荷即是k个码字块中的全部数据，因此，这n个第二码字块就可以直接按照第二FEC码型和第一FEC码型解码成原始数据，这样便于在同一个芯片上进行第一FEC码型和第二FEC码型的解码操作。
结合第一方面的第三种实现方式，在第一方面的第五种可能的实现方式中，所述第一数据流中的数据按照FEC符号块进行分发，所述第一数据流中同一个FEC符号块的数据被编码在所述第二数据流中的同一个码字块中。可见，第一芯片可以以符号块为粒度对第一数据流进行分发处理。
结合第一方面的第三种实现方式，在第一方面的第六种可能的实现方式中，所述第一数据流中的数据按照比特流进行分发，所述第三数据流中的数据按照比特流进行编码。可见，第一芯片可以以比特为粒度对第一数据流进行分发处理。
结合第一方面的任何一种实现方式，在第一方面的第七种可能的实现方式中，所述第一芯片和所述第二芯片位于第一数据传输设备内，所述第三芯片位于第二数据传输设备内，所述第一芯片为电芯片，所述第二芯片为采用以太网接口的器件，所述第三芯片为电芯片。可见，第一数据传输设备可以通过电芯片将采用以太网接口的器件输出的第一FEC码型的第一数据流编码成至少由第一FEC码型和第二FEC码型级联成的第二数据流再发送给第二数据传输设备，从而实现第一数据传输设备与第二数据传输设备之间通过级联FEC码来进行数据传输。
结合第一方面的任何一种可能的实现方式，在第一方面的第八种可能的实现方式中，所述第一数据流在所述第二芯片与所述第一芯片之间通过具有干扰的物理链路进行传输。可见，对于在具有干扰的物理链路中传输时产生了误码的第一数据流，第一芯片可以在不对第一数据流进行解码纠错的情况下直接对第一数据流再进行至少一次编码形成级联的第二数据流。
第二方面，本申请实施例提供了一种数据传输方法，包括：第一芯片接收第二芯片发送的第二数据流；所述第二数据流为至少采用第一FEC码型和第二FEC码型编码的级联FEC码流；所述第一芯片对所述第二数据流进行至少一次解码，形成第一数据流；所述第一数据流为采用所述第一FEC码型编码的数据流；所述第一芯片向第三芯片发送所述第一数据流。可见，对于第二芯片向第一芯片发送的至少由第一FEC码型和第二FEC码型级联而成的第二数据流，第一芯片可以采用除第一FEC码型之外的其他FEC码型对第二数据流进行解码，形成采用第一FEC码型编码的第一数据流并向第三芯片发送，而不必将第二数据流解码成原始数据之后再重新编码成第一FEC码型的数据流向第三芯片发送。因此，FEC码型的转换过程得以简化，FEC码型转换时所要耗费的时延及设备功耗都得以减小，从而数据传输效率得以提高。
结合第二方面的任何一种可能的实现方式，在第二方面的第一种可能的实现方式中，所述第一FEC码型具体为：RS码、BCH码、Staircase码、LDPC码、Turbo码或TPC。
结合第二方面的任何一种可能的实现方式，在第二方面的第二种可能的实现方式中，所述第二FEC码型具体为：BCH码、RS码、Staircase码、LDPC码、Turbo码或TPC。可见，第一芯片可以支持对多种不同的第二FEC码型进行解码。
结合第二方面的任何一种可能的实现方式，在第二方面的第三种可能的实现方式中，所述第一数据流用于被所述第三芯片按照所述第一FEC码型进行解码。可见，第一芯片可以支持级联FEC码解码后输出多种不同的第一FEC码型。
结合第二方面的任何一种可能的实现方式，在第二方面的第四种可能的实现方式中，所述第二芯片位于第一数据传输设备内，所述第一芯片和所述第三芯片位于第二数据传输设备内，所述第一芯片为电芯片，所述第二芯片为芯片，所述第三芯片为采用以太网接口的器件。可见，对于第一数据传输设备向第二数据传输设备发送的至少由第一FEC码型和第二FEC码型级联而成的第二数据流，第一数据传输设备可以通过电芯片利用第二FEC码型将第二数据流解码成第一FEC码型的第一数据流再发送给采用以太网接口的器件，从而实现第一数据传输设备与第二数据传输设备之间通过级联FEC码来进行数据传输。
结合第二方面的任何一种可能的实现方式，在第二方面的第五种可能的实现方式中，所述第一数据流在所述第一芯片与所述第三芯片之间通过物理介质进行传输。可见，第一芯片可以在不将第二数据流解码成原始数据的情况下采用除第一FEC码型之外的其他FEC码型将第二数据流解码成采用第一FEC码型编码的第一数据流，从而使得第一数据流通过具有干扰的物理介质中传输给第三芯片再由第三芯片对第一数据流进行解码得到原始数据。所述物理介质例如可以是光纤，光波导，电路，空气等。
第三方面，本申请实施例提供了一种应用于第一芯片的数据传输装置，包括接收器、编码器和发送器。其中：接收器，用于接收第二芯片发送的第一数据流；所述第一数据流为采用第一前向纠错FEC码型编码的数据流；编码器，用于对所述第一数据流再进行至少一次编码，得到第二数据流；其中，所述第二数据流为至少采用所述第一FEC码型和第二FEC码型编码的级联FEC码流；发送器，用于向第三芯片发送所述第二数据流。
结合第三方面的任何一种实现方式，在第三方面的第一种可能的实现方式中，所述第一FEC码型具体为：RS码、BCH码、Staircase码、LDPC码、Turbo码或TPC。
结合第三方面的任何一种实现方式，在第三方面的第二种可能的实现方式中，所述第二FEC码型具体为：BCH码、RS码、Staircase码、LDPC码、Turbo码或TPC。
结合第三方面的任何一种实现方式，在第三方面的第三种可能的实现方式中，所述编码器，具体用于：将所述第一数据流分发成n条第三数据流；其中，所述第一数据流中同一个码字块的数据被分发到不同的所述第三数据流中；分别对所述多条第三数据流再进行至少一次编码，形成所述第二数据流。
结合第三方面的第三种实现方式，在第三方面的第四种可能的实现方式中，从所述第一数据流中识别出来的k个码字块被分发到n条第三数据流中，每一条所述第三数据流中属于所述k个码字块的数据被编码成所述第二数据流中的一个码字块；
其中，所述第一数据流中k个码字块所包含的全部数据量与所述第二数据流中n个码字块所包含的有效载荷数据量相等。
结合第三方面的第三种实现方式，在第三方面的第五种可能的实现方式中，所述第一数据流中的数据按照FEC符号块进行分发，所述第一数据流中同一个FEC符号块的数据被编码在所述第二数据流中的同一个码字块中。
结合第三方面的第三种实现方式，在第三方面的第六种可能的实现方式中，所述第一数据流中的数据按照比特流进行分发，所述第三数据流中的数据按照比特流进行编码。
结合第三方面的任何一种实现方式，在第三方面的第七种可能的实现方式中，所述第一芯片和所述第二芯片位于第一数据传输设备内，所述第三芯片位于第二数据传输设备内，所述第一芯片为电芯片，所述第二芯片为采用以太网接口的器件，所述第三芯片为电芯片。
结合第三方面的任何一种可能的实现方式，在第三方面的第八种可能的实现方式中，所述第一数据流在所述第二芯片与所述第一芯片之间通过物理介质进行传输。可见，对于在具有干扰的物理介质中传输时产生了误码的第一数据流，第一芯片可以在不对第一数据流进行解码纠错的情况下直接对第一数据流再进行至少一次编码形成级联的第二数据流。
可以理解的是，第三方面提供的数据传输装置，对应于第一方面提供的数据传输方法，故第二方面提供的数据传输装置的各种可能的实现方式的技术效果，可以参照前述第一方面提供的数据传输方法的介绍。
第四方面，本申请实施例提供了一种应用于第一芯片的数据传输装置，包括接收器、解码器和发送器。其中：接收器，用于接收第二芯片发送的第二数据流；所述第二数据流为至少采用第一FEC码型和第二FEC码型编码的级联FEC码流；解码器，用于对所述第二数据流进行至少一次解码，形成第一数据流；所述第一数据流为采用所述第一FEC码型编码的数据流；发送器，用于向第三芯片发送所述第一数据流。
结合第四方面的任何一种可能的实现方式，在第四方面的第一种可能的实现方式中，所述第一FEC码型具体为：RS码、BCH码、Staircase码、LDPC码、Turbo码或TPC。
结合第四方面的任何一种可能的实现方式，在第四方面的第二种可能的实现方式中，所述第二FEC码型具体为：BCH码、RS码、Staircase码、LDPC码、Turbo码或TPC。
结合第四方面的任何一种可能的实现方式，在第四方面的第三种可能的实现方式中，所述第一数据流用于被所述第三芯片按照所述第一FEC码型进行解码。
结合第四方面的任何一种可能的实现方式，在第四方面的第四种可能的实现方式中，所述第二芯片位于第一数据传输设备内，所述第一芯片和所述第三芯片位于第二数据传输设备内，所述第一芯片为电芯片，所述第二芯片为芯片，所述第三芯片为采用以太网接口的器件。
结合第四方面的任何一种可能的实现方式，在第四方面的第五种可能的实现方式中，所述第一数据流在所述第一芯片与所述第三芯片之间通过物理介质进行传输。可见，第一芯片可以在不将第二数据流解码成原始数据的情况下采用除第一FEC码型之外的其他FEC码型将第二数据流解码成采用第一FEC码型编码的第一数据流，从而使得第一数据流通过具有干扰的物理介质中传输给第三芯片再由第三芯片对第一数据流进行解码得到原始数据。
可以理解的是，第四方面提供的数据传输装置，对应于第二方面提供的数据传输方法，故第四方面提供的数据传输装置的各种可能的实现方式的技术效果，可以参照前述第二方面提供的数据传输方法的介绍。
第五方面，本申请实施例还提供了一种通信方法，该通信方法包括：前述第一方面任意一种实现方式所述的数据传输方法，以及，前述第二方面任意一种实现方式所述的数据传输方法。
第六方面，本申请实施例还提供了一种通信系统，该通信系统包括：前述第三方面任意一种实现方式所述的数据传输装置，以及，前述第四方面任意一种实现方式所述的数据传输装置。
第七方面，本申请实施例还提供了一种网络设备，该网络设备包括前述第三方面任意一种实现方式所述的数据传输装置。
第八方面，本申请实施例还提供了一种网络设备，该网络设备包括前述第四方面任意一种实现方式所述的数据传输装置。
第九方面，本申请实施例还提供了一种计算机程序产品，当其在计算机上运行时，使得计算机执行前述第一方面中任意一种实现方式所述的数据传输方法或前述第二方面任意一种实现方式所述的数据传输方法。
第十方面，本申请实施例还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有指令，当其在计算机或处理器上运行时，使得该计算机或处理器执行前述第一方面中任意一种可能的实现方式中所述的数据传输方法或前述第二方面中任意一种可能的实现方式中所述的数据传输方法。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
图1为本申请实施例中一种应用场景示例的示意图；
图2为本申请实施例中一种数据传输方法的流程示意图；
图3为本申请实施例中一种数据分发方式示例的示意图；
图4为本申请实施例中一种数据分发方式示例的示意图；
图5为本申请实施例中一种数据分发方式示例的示意图；
图6为本申请实施例中一种数据分发方式示例的示意图；
图7为本申请实施例中一种示例性场景下的网络结构示意图；
图8为本申请实施例中一种数据传输方法的流程示意图；
图9为本申请实施例中一种数据传输方法的流程示意图；
图10为本申请实施例中一种编码方法的流程示意图；
图11为本申请实施例中一种数据传输方法的流程示意图；
图12为本申请实施例中一种数据传输方法的流程示意图；
图13为本申请实施例中一种数据传输方法的结构示意图；
图14为本申请实施例中一种数据传输方法的结构示意图。
具体实施方式
在使用FEC码的数据传输过程中，发送设备可以采用特定的FEC码型对原始数据进行编码之后再将编码得到的FEC码发送给接收设备，接收设备则可以按照同样的FEC码型对接收到的FEC码进行解码，从而得到原始数据。这样，即使传输信道引起了FEC码中某些位置出现误码，接收设备通过解码时根据FEC码中的校验位进行逆向计算，也可以得到误码前的原始数据，从而实现纠错功能。
在有些场景下，数据在传输过程中可能需要转换FEC码型。例如，作为一种增强型的FEC码型，级联FEC码采用一种或多种基础的FEC码型进行码型构造形成多级FEC编码，从而能够对传输数据提供更强的纠错保护。因此，设备间可以采用级联FEC码传输数据，以应对数据在进行高速率或远距离传输时被引入的噪声。但是，设备的原有数据传输接口所采用的原有FEC码型是标准规定的码型，如许多设备原有的以太网接口仅支持里德-所罗门(英文：Reed-Solomon，简称：RS)码。当设备应用于比标准规定的速率更高或者距离更远的数据传输场景时，标准规定的FEC码型往往无法满足要求。因此，该设备就需要将要传输的数据从原有FEC码型转换成增益更高的FEC码。通常，在转换FEC码型时，采用原FEC码型编码的数据需要被解码成原始数据，然后再采用新FEC码型对原始数据进行编码。但这样的转换过程不仅会给数据传输设备带来额外的功耗，而且也会增大数据传输过程的时延。
为了解决上述问题，在本申请实施例中，两个芯片之间传输数据时，由于级联FEC码是一种能够为高速率和/或远距离的数据传输提供高增益的FEC码型且级联FEC码是由多级FEC码型级联而成的，当接收到采用第一FEC码型编码的第一数据流时，芯片可以不必先对第一数据流进行第一FEC码型的解码再将原始数据重新编码成级联FEC码，而是可以在第一数据流的基础上至少采用第二FEC码型再进行至少一次编码，从而就可以得到至少由第一FEC码型和第二FEC码型级联成的第二数据流，以获得更高的增益。因此，FEC码型的转换过程得以简化，FEC码型转换需要耗费的时延及设备功耗都得以减小，从而数据传输效率得以提高。
举例说明，本申请实施例可以应用到如图1所示的场景中。数据传输设备101中设置有芯片103和芯片105，数据传输设备102中设置有芯片107和芯片109。假设芯片103和芯片109都是支持第一FEC码型，但数据传输设备101与数据传输设备102之间的信道106需要采用级联FEC码进行数据传输，则芯片103可以采用第一FEC码型对原始数据进行编码而形成第一数据流，并通过信道104将第一数据流发送给芯片105。芯片105在接收到第一数据流之后，可以至少采用第二FEC码型对第一数据流再进行至少一次编码，得到至少由第一FEC码型和第二FEC码型级联成的第二数据流，并通过信道106将第二数据流发送给芯片107。芯片107在接收到第二数据流之后，可以至少采用第二FEC码型对第二数据流进行至少一次解码，得到采用第一FEC码型编码的第一数据流，并通过信道108将第一数据流发送给芯片109。芯片109在接收到第一数据流之后，可以采用第一FEC码型对第一数据流进行解码，得到原始数据。其中，第一FEC码型可以是以太网接口支持的RS码等FEC码型，第二FEC码型可以是博斯-乔赫里-霍克文黑姆(英文：Bose-Chaudhuri-Hocquenghem，简称：BCH)码等码型。需要说明的是，信道104、信道106和信道108均可以是具有干扰的物理链路，数据流在信道104、信道106和信道108中传输时均会产生误码。也就是说，芯片103向芯片105发送的第一数据流在信道104中传输时会产生误码，芯片105向芯片107发送的第二数据流在信道106中传输时会再产生误码，芯片107向芯片109发送的第一数据流在信道108中传输时会再产生误码。
在本申请中，“物理介质”和“物理链路”经常交替使用，本领域技术人员可以理解，它们都指代相同的含义。
可以理解的是，上述场景仅是本申请实施例提供的一个场景示例，本申请实施例并不限于此场景。
下面结合附图，通过实施例来详细说明本申请实施例中一种数据传输方法和装置的具体实现方式。
图2为本申请实施例中一种数据传输方法200的流程示意图。该方法例如可以包括：
201、芯片1接收芯片2发送的第一数据流；所述第一数据流为采用第一前向纠错FEC码型编码的数据流。
具体实现时，芯片2可以采用第一FEC码型对原始数据进行编码，形成第一数据流并向芯片1发送。因此，芯片1接收到的第一数据流是已采用第一FEC码型编码的数据流，换言之，第一数据流是由第一FEC码型的码字块(英文：codeword)组成的码流。
其中，第一FEC码型可以是RS码、BCH码、阶梯(英文：Staircase)码、低密度奇偶校验(英文：low-density parity-check，简称：LDPC)码、涡轮(英文：Turbo)码、涡轮乘积码(英文：Turbo product code，简称：TPC)等码型。例如，在一种示例性的场景中，假设芯片2采用以太网接口与芯片1进行通信，则第一FEC码型可以是RS码。
可以理解的是，在第一FEC码型的码字块中包含有为原始数据提供的额外的校验码(英文：parity code)，该校验码用于对数据传输过程中产生的误码进行纠错。例如，第一FEC码型可以是系统FEC码(英文：systematic FEC)，也即，第一FEC码型的码字块可以包括原始数据和为该原始数据提供的校验码。
其中，第一FEC码型的码字块可以基于有限域进行处理。码字块可以划分成多个FEC符号(英文：symbol)块，针对码字块的处理可以是以FEC符号块为粒度。例如，在一种RS码中，一个5440比特的码字块中包括5140比特的原始数据和300比特的校验码。若采用伽罗华域(英文：Galois Field，简称：GF)(210)进行处理，每10比特数据形成一个FEC符号块，则一个码字块包括544个FEC符号块，即514个FEC符号块的原始数据和30个FEC符号块的校验码。又如，在另一种RS码中，一个5280比特的码字块中包括5140比特的原始数据和140比特的校验码。若采用GF(210)域进行处理，每10比特数据形成一个FEC符号块，则一个码字块包括528个FEC符号块，即514个FEC符号块的原始数据和14个FEC符号块的校验码。可以理解的是，对于连续发生的误码(英文：consecutive errors)或称突发误码(英文：bursterrors)，连续多比特的误码仅会体现为少量FEC符号块的误码，因此，采用FEC符号块为粒度对FEC码字块进行处理时FEC的纠错能力更强。
可以理解的是，芯片1和芯片2是两个不同的芯片，两者之间可以通过具有干扰的物理链路来传输数据，因此，芯片2向芯片1发送的第一数据流在该物理链路上传输时会受到干扰的影响而产生误码，可见，芯片1接收到的第一数据流是已经产生了误码的数据流。
202、所述芯片1对所述第一数据流再进行至少一次编码，得到第二数据流；其中，所述第二数据流为至少采用所述第一FEC码型和第二FEC码型编码的级联FEC码流。
具体实现时，对于采用第一FEC码型编码的第一数据流，芯片1可以不必采用第一FEC码型将第一数据流解码成原始数据，而是可以在第一数据流的基础上至少采用第二FEC码型再进行至少一次编码，从而形成至少由第一FEC码型和第二FEC码型级联而成的第二数据流。换言之，第二数据流可以是级联了第一FEC码型和第二FEC码型的级联FEC码流，即第二数据流是两级级联的FEC码流，或者，第二数据流也可以在第一FEC码型和第二FEC码型级联的基础上再级联一级或多级的级联FEC码流，即第二数据流是三级或三级以上级联的FEC码流。可以理解的是，若芯片2通过具有干扰的物理链路向芯片1发送的第一数据流，芯片1接收到的第一数据流是已经产生了误码的数据流，因此，芯片1是在不对已经产生了误码的第一数据流进行解码的情况下直接对已经产生了误码的第一数据流再进行至少一次编码，形成多级FEC级联的第二数据流。
其中，第二FEC码型可以是BCH码、RS码、Staircase码、LDPC码、Turbo码、TPC等码型。可以理解的是，第二FEC码型可以与第一FEC码型相同，或者，第二FEC码型可以与第一FEC码型不同。例如，第一FEC码型和第二FEC码型都可以是RS码，或者，第一FEC码型可以是RS码而第二FEC码型可以是BCH码。
需要说明的是，第二数据流是由最后一级编码所采用的FEC码型的码字块组成的码流。例如，若第二数据流是由第一FEC码型和第二FEC码型级联而成的数据流，第一级采用第一FEC码型编码，第二级采用第二FEC码型编码，则第二数据流是由第二FEC码型的码字块组成的码流。由于第二数据流是在第一数据流的基础上采用第二FEC码型编码得到的，在第二FEC码型的码字块中包含有为第一数据流提供的额外的校验码。若第二FEC码型为系统码，则第二FEC码型的码字块包括第一数据流中的数据和为该数据提供的校验码。
在一些实施方式中，为了使得纠错能力更强，第一数据流中同一个码字块中的数据可以被编码到第二数据流中多个不同的码字块中，这样即使第二数据流中的少部分码字块不能正确解码，也不会影响第一数据流中的码字块正确解码。具体实现时，芯片1可以通过分发的方式，将第一数据流分发到n个不同的通道上，形成n条第三数据流，从而使得第一数据流中同一个码字块的数据被分发到多条不同的第三数据流中，其中n表示大于1的自然数。然后，芯片1可以分别对n条通道上的第三数据流再进行至少一次编码，形成第二数据流。例如，在图3的示例中，第一FEC码字块为第一数据流中的一个码字块，该码字块中的数据被分发到n条通道上的第三数据流中，每条通道上的第三数据流分别被编码成第二FEC码字块，形成n条第二FEC码流，这n条第二FEC码型的码流组成了第二数据流。其中，第一FEC码字块表示采用第一FEC码型编码得到的码字块，第二FEC码字块表示采用第二FEC码型编码得到的码字块，第二FEC码流表示由第二FEC码字块组成的数据流。
可以理解的是，第一数据流可以是一条通道上的数据流，也可以是由多条通道上的数据流组成，也即，第一数据流可以是一条码流，也可以是由多条码流组成。
若第一数据流是一条通道上的数据流，则第一数据流被分发成第三数据流，相当于一条数据流被分发成多条数据流。例如，在图4所示的示例中，假设n是大于1的自然数，第一数据流是一条通道上的第一FEC码流，经过分发处理之后形成n条通道上的第三数据流，每条通道上的第三数据流分别被编码成一条第二FEC码流，这n条FEC码流组成了第二数据流。其中，第一FEC码流表示由第一FEC码字块组成的数据流，第一FEC码字块表示采用第一FEC码型编码得到的码字块，第二FEC码流表示由第二FEC码字块组成的数据流，第二FEC码字块表示采用第二FEC码型编码得到的码字块。
若第一数据流是由多条通道上的数据流组成，则从第一数据流到第三数据流的分发相当于从多条数据流到多条数据流的分发，这种分发可以通过交织(英文：interleave)技术和/或复用(英文：multiplex)技术等分发策略来实现。例如，在图5所示的示例中，假设k、m和n均为大于1的自然数，第一数据流是由k条通道上的第一FEC码流组成，经过交织器(英文：interleaver)之后可以形成m条通道上的第四数据流，再经过比特复用器(英文：bitmultiplexer)或符号复用器(英文：symbol multiplexer)等复用器之后可以形成n条通道上的第三数据流，每条通道上的第三数据流再分别被编码成一条第二FEC码流，这n条FEC码流组成了第二数据流。其中，第一FEC码流表示由第一FEC码字块组成的数据流，第一FEC码字块表示采用第一FEC码型编码得到的码字块，第二FEC码流表示由第二FEC码字块组成的数据流，第二FEC码字块表示采用第二FEC码型编码得到的码字块。
需要说明的是，多种分发方式可以用于将第一数据流分发成n条第三数据流。
作为一种示例，芯片1可以以比特为粒度对第一数据流进行分发处理，也即，第一数据流中的数据可以按照比特流被分发到n条第三数据流中。具体实现时，芯片1可以从第一数据流中获取一比特的数据，并根据分发策略从n条通道中为该数据选择一条通道，从而将该数据分发到该条通道上的第三数据流中。相应地，芯片1也可以以比特为粒度对第三数据流进行编码处理，也即，第三数据流中的数据可以按照比特流进行编码。
作为另一种示例，芯片1可以以FEC符号块为粒度对第一数据流进行分发处理，也即，第一数据流中的数据可以按照FEC符号流进行分发。具体实现时，芯片1可以从第一数据流中识别出一个FEC符号块，并根据分发策略从n条通道中为该FEC符号块选择一条通道，从而将该FEC符号块分发到该条通道上的第三数据流中。相应地，芯片1也可以以FEC符号块为粒度对第三数据流进行编码。具体实现时，芯片1可以从第三数据流中识别出一定数量的FEC符号块并编码到第二数据流中的同一个码字块中，因此，第一数据流中同一个FEC符号块的数据会被编码在第二数据流中的同一个码字块中。其中，FEC符号块可以通过对齐标记(英文：alignment marker，简称：AM)来进行识别。
作为又一种示例，芯片1可以以多个码字块为粒度对第一数据流进行分发处理。具体实现时，芯片1可以从第一数据流中识别出多个码字块，并按照分发策略将这多个码字块的数据分发到n条通道上的第三数据流中。其中，分发策略例如可以通过交织(英文：interleave)技术和/或多路复用(英文：multiplexer)技术来实现。此外，所述第一数据流可以是一条码流，即所述多个码字块可以是从一条码流中识别出的，或者，所述第一数据流可以是由多条码流组成，即所述k个码字块可以是从多条码流中识别出的，例如，所述第一数据流由k条码流组成，所述多个码字块可以是通过从每条码流中分别识别出一个码字块而得到的k个码字块。
为了便于第二数据流在同一芯片上解码成原始数据，芯片1可以将第一数据流中的k个码字块的全部数据作为第二数据流中的n个码字块的有效载荷，使得第一数据流中的k个码字块被编码成第二数据流中的n个码字块。具体实现时，芯片1可以从第一数据流中识别出k个码字块，并按照分发策略将这k个码字块的数据分发到n条通道上的第三数据流中。这k个码字块被分发到每条通道上的数据可以分别被编码成第二数据流中的一个码字块，从而在n条通道上编码得到第二数据流中的n个码字块。例如，在图6所示的示例中，假设k、m和n均为大于1的自然数，从第一数据流中识别出的k个第一FEC码字块被输入到交织器(英文：interleaver)中，交织器输出到m条通道上的数据再被输入到比特复用器(英文：bitmultiplexer)或符号复用器(英文：symbol multiplexer)等复用器中，复用器则输出n条通道上的数据，每条通道上的数据再分别被编码成一个第二FEC码字块，从而得到了第二数据流中的n个第二FEC码字块。其中，第一FEC码字块表示采用第一FEC码型编码得到的码字块，可以通过AM来从第一数据流中进行识别。第二FEC码字块表示采用第二FEC码型编码得到的码字块。
其中，为了使得第一数据流中的k个码字块能够被编码成第二数据流中的n个码字块，第一数据流的k个码字块的全部数据量需要与第二数据流的n个码字块的有效载荷数据量相等。例如，假设第一数据流为RS码流且第二数据流为BCH码流，第一数据流的RS码字块包括5140比特的有效载荷和300比特的校验码，第二数据流的BCH码字块包括340比特的有效载荷和20比特的校验码，可见，4个RS码字块的全部数据量是21760比特，64个BCH码字块的有效载荷数据量也是21760比特，因此，第一数据流的4个RS码字块可以被编码成第二数据流的64个BCH码字块。
203、所述芯片1向芯片3发送所述第二数据流。
芯片3在接收到第二数据流之后，可以对所述第二数据流进行解码。这样就实现了芯片1与芯片3之间采用级联FEC码来传输数据。
作为一种示例，芯片3可以对所述第二数据流中包括第一FEC码型和第二FEC码型在内的所有FEC码型进行解码，从而得到原始数据。作为另一种示例，芯片3可以对所述第二数据流中除第一FEC码型之外的其他FEC码型进行解码，得到第一数据流并向芯片4，芯片4再对第一数据流中的第一FEC码型进行解码，从而得到原始数据。可以理解的是，芯片1和芯片3是两个不同的芯片，两者之间可以通过具有干扰的物理链路来传输数据。同样的，芯片3和芯片4是两个不同的芯片，两者之间可以通过物理链路来传输数据。因此，芯片1向芯片3发送的第二数据流在物理链路上传输时，会受到所述物理链路的干扰而产生误码，芯片3是在没有将已经产生了误码的第二数据流解码纠错成原始数据的情况下将级联FEC的第二数据流解码成采用第一FEC码型编码的第一数据流并发送给芯片4，芯片3向芯片4发送的第一数据流在物理链路上传输时会再受到干扰的影响而产生误码，从而芯片4将第一数据解码纠错成原始数据，可见，芯片1接收到的第一数据流是已经产生了误码的数据流。
其中，对于第二数据流中级联FEC码，每一级FEC码型的解码可以通过识别该级FEC码型的码字块并对识别出的码字块进行逆向计算来实现。例如，若第二数据流是由第一FEC码型和第二FEC码型级联而成的，则对第二数据流进行解码时，可以通过AM或自同步技术等方式从第二数据流中识别出第二FEC码型的码字块，对第二FEC码型的码字块进行逆向计算，从而得到第一数据流，然后，可以通过第二FEC码型的码字块与第一FEC码型的码字块之间的固定映射关系或AM等方式从第一数据流中识别出第一FEC码型的码字块，对第一FEC码型的码字块进行逆向计算，从而得到原始数据。
在一种示例性的场景中，如图7所示，芯片1和芯片2可以是位于第一数据传输设备内的两个芯片，芯片3和芯片4可以是位于第二数据传输设备内的一个芯片。第一数据传输设备与第二数据传输设备之间需要采用级联FEC码来传输数据，但芯片2和芯片4仅支持第一FEC码型而不支持级联FEC码，因此，芯片1对芯片2输出的数据流再进行编码形成级联FEC码流并发送给芯片3，芯片将级联FEC码流解码成第一FEC码型的数据流再输出给芯片4，这样芯片1与芯片3之间就可以通过级联FEC码来传输数据，从而实现了第一数据传输设备与第二数据传输设备之间通过级联FEC码来传输数据。其中，芯片1可以是电芯片，例如可以是中继电芯片或光模块的电芯片，如数字信号处理(英文：Digital Signal Processing，简称：DSP)芯片。芯片2可以为采用以太网接口的芯片，如物理(英文：physical，简称：PHY)层芯片。芯片3可以是电芯片，例如可以是中继电芯片或光模块的电芯片，如DSP芯片。芯片4可以为采用以太网接口的芯片，如物理(英文：physical，简称：PHY)层芯片。
需要说明的是，本实施例提供的级联FEC码在仿真验证中达到了较好的纠错效果。假设在图7所示的示例性场景中进行仿真验证，在芯片2与芯片1之间的信道、芯片1与芯片3之间的信道以及芯片3与芯片4之间的信道中插入加性高斯白噪声(英文：Additive WhiteGaussian Noise，简称：AWGN)，从而形成仿真环境。在该仿真环境下：芯片2向芯片1发送第一FEC码型的数据流，芯片1将第一FEC码型的数据流转换成级联FEC码流再发送给芯片3，芯片3将级联FEC码流转换成第一FEC码型的数据流再发送给芯片4。此时，芯片4能够对接收到的第一FEC码型的数据流正确解码；芯片2向芯片1发送第一FEC码型的数据流，芯片1将第一FEC码型的数据流直接发送给芯片3，芯片3将第一FEC码型的数据流直接发送给芯片4，此时，芯片4无法对接收到的第一FEC码型的数据流正确解码。
在上述仿真环境中进行的仿真验证，结果表明：与芯片1先对第一FEC码型的码流进行解码再进行多级编码形成的级联FEC码流相比，芯片1在不对第一FEC码型的码流进行解码的情况下采用第二FEC码型对第一FEC码型的码流再进行一次编码而形成的级联FEC码流，不仅能够节省60至100ns的时延，而且也能够达到9dB以上的净编码增益(英文：netcoding gain，简称：NCG)。
在本实施例中，对于芯片2向芯片1发送的采用第一FEC码型编码的第一数据流，芯片1可以不必先采用第一FEC码型对第一数据流进行解码再将原始数据重新编码成级联FEC码，而是可以在第一数据流的基础上至少采用第二FEC码型再进行至少一次编码，从而就可以得到至少由第一FEC码型和第二FEC码型级联成的第二数据流。因此，FEC码型的转换过程得以简化，FEC码型转换时所要耗费的时延及设备功耗都得以减小，从而数据传输效率得以提高。
图8为本申请实施例中一种数据传输方法800的流程示意图。该方法例如可以包括：
801、芯片3接收芯片1发送的第二数据流；所述第二数据流为至少采用第一FEC码型和第二FEC码型编码的级联FEC码流；
802、所述芯片3对所述第二数据流进行至少一次解码，形成第一数据流；所述第一数据流为采用所述第一FEC码型编码的数据流；
803、所述芯片3向芯片4发送所述第一数据流。
芯片4在接收到第一数据流之后，可以按照第一FEC码型对第一数据流进行解码，从而得到原始数据。
其中，所述第一FEC码型可以是RS码、BCH码、阶梯码、LDPC码、Turbo码、TPC等码型，所述第二FEC码型可以是BCH码、RS码、Staircase码、LDPC码、Turbo码、TPC等码型。
在一个示例性的场景中，所述芯片1可以位于第一数据传输设备内，所述芯片3和所述芯片4可以位于第二数据传输设备内，所述芯片3和所述芯片1可以为电芯片。例如中继电芯片或光模块的电芯片，所述芯片4可以为采用以太网接口的芯片。
可以理解的是，本实施例对应于第二数据流的解码过程，而图2所示的实施例对应于第二数据流的编码过程，因此，本实施例相关的各种具体实施方式，如第一数据流、第二数据流、第一FEC码型、第二FEC码型、芯片1、芯片3、芯片4等的具体实施方式，均可以参见图2所示的实施例的介绍，即图8对应的实施例的方法为图2对应的实施例所介绍的编码的逆向解码的方案，本领域技术人员可以理解，本申请不再赘述。
在本实施例中，对于芯片1向芯片3发送的至少由第一FEC码型和第二FEC码型级联而成的第二数据流，芯片3可以采用除第一FEC码型之外的其他FEC码型对第二数据流进行解码，形成采用第一FEC码型编码的第一数据流并向芯片4发送，而不必将第二数据流解码成原始数据之后再重新编码成第一FEC码型的数据流向芯片4发送。因此，FEC码型的转换过程得以简化，FEC码型转换时所要耗费的时延及设备功耗都得以减小，从而数据传输效率得以提高。
下面通过一个具体场景示例，介绍本申请实施例提供的数据传输方法在具体场景中的应用示例。在该具体场景示例中，第一数据传输设备包括第一PHY层芯片和第一光模块，第一光模块上具有第一DSP芯片，第二数据传输设备包括第二PHY层芯片和第二光模块，第二光模块上具有第二DSP。第一数据传输设备与第二数据传输设备之间采用级联FEC码传输数据，而第一PHY层芯片和第二PHY层芯片支持RS码但不支持级联FEC码。在该具体场景下，如图9所示，第一数据传输设备与第二数据传输设备之间的数据传输方法900例如可以包括：
901、第一PHY芯片采用RS码对原始数据进行一次编码，形成RS码流。
902、第一PHY芯片向第一DSP发送RS码流。
903、第一DSP采用BCH码对RS码流再进行一次编码，形成BCH码流。
其中，该BCH码流实际上是由RS码与BCH码级联而成的级联FEC码流。
904、第一DSP向第二DSP发送BCH码流。
905、第二DSP采用BCH码对BCH码流进行一次解码，形成RS码流。
906、第二DSP向第二PHY芯片发送RS码流。
907、第二PHY芯片采用RS码对RS码流再进行一次解码，得到原始数据。
在本实施例中，第一DSP可以不必先采用RS码对RS码流进行解码再将原始数据重新编码成级联FEC码流，而是可以在RS码流的基础上采用BCH码再进行一次编码，形成RS码与BCH码级联而成的级联FEC码流，从而使得第一DSP与第二DSP之间可以采用级联FEC码流来传输数据，并且，第二DSP可以不必将级联FEC码流解码成原始数据之后再重新编码成RS码流，而是可以采用BCH码对级联FEC码流进行一次解码来形成RS码流，从而使得第二PHY芯片可以接收到RS码流。因此，FEC码型的转换过程得以简化，FEC码型转换时所要耗费的时延及设备功耗都得以减小，从而数据传输效率得以提高。
图10为本申请实施例中一种编码方法1000的流程示意图。该方法1000用于采用第二FEC码型对第一FEC码型的k个码字块进行编码，形成第二FEC码型的n个码字块。
具体地，该方法1000可以包括：
1001、从第一数据流中识别出k个第一码字块。
其中，第一数据流为采用第一FEC码型编码的数据流，因此，第一数据流中的第一码字块为第一FEC码型的码字块。第一码字块可以通过AM来从第一数据流中进行识别
1002、将所述k个第一码字块的数据分发到n条通道上。
其中，分发的策略可以通过交织(英文：interleave)技术和/或多路复用(英文：multiplexer)技术来实现。例如，k个第一FEC码字块可以被输入到交织器(英文：interleaver)中，交织器输出到m条通道上的数据再被输入到比特复用器(英文：bitmultiplexer)或符号复用器(英文：symbol multiplexer)等复用器中，复用器则输出n条通道上的数据。
1003、在每条通道上，采用第二FEC码型对从所述k个第一码字块中分到的数据进行编码，形成一个第二码字块，从而在n条通道上得到第二数据流中的n个第二码字块。
其中，在每条通道上，从所述k个第一码字块的数据是作为有效载荷被编码到一个第二码字块中的，也即，该第二码字块的有效载荷即是该条通道上从所述k个第一码字块中分到的数据。因此，n条通道上编码出的n个第二码字块的全部有效载荷即是k个第一码字块的全部数据，也就是说，k个第一码字块的全部数据量需要与n个第二码字块的有效载荷数据量相等。
在本实施例中，由于n个第二码字块中的有效载荷即是k个码字块中的全部数据，因此，这n个第二码字块就可以直接按照第二FEC码型和第一FEC码型解码成原始数据，这样便于在同一个芯片上进行第一FEC码型和第二FEC码型的解码操作。
图11为本申请实施例中一种数据传输方法1100的结构示意图。该方法1100包括：
1101、第一芯片接收第二芯片发送的第一数据流；所述第一数据流为采用第一前向纠错FEC码型编码的数据流；
1102、所述第一芯片对所述第一数据流再进行至少一次编码，得到第二数据流；其中，所述第二数据流为至少采用所述第一FEC码型和第二FEC码型编码的级联FEC码流。
在一些可能的实现方式中，所述第一FEC码型具体为：RS码、BCH码、Staircase码、LDPC码、Turbo码或涡轮乘积码TPC。
在一些可能的实现方式中，所述第二FEC码型具体为：BCH码、RS码、Staircase码、LDPC码、Turbo码或TPC。
在一些可能的实现方式中，所述第一芯片对所述第一数据流再进行至少一次编码，形成第二数据流，包括：
所述第一芯片将所述第一数据流分发成n条第三数据流；其中，所述第一数据流中同一个码字块的数据被分发到不同的所述第三数据流中；
所述第一芯片分别对所述多条第三数据流再进行至少一次编码，形成所述第二数据流。
在一些可能的实现方式中，从所述第一数据流中识别出来的k个码字块被分发到n条第三数据流中，每一条所述第三数据流中属于所述k个码字块的数据被编码成所述第二数据流中的一个码字块；
其中，所述第一数据流中k个码字块所包含的全部数据量与所述第二数据流中n个码字块所包含的有效载荷数据量相等。
在一些可能的实现方式中，所述第一数据流中的数据按照FEC符号块进行分发，所述第一数据流中同一个FEC符号块的数据被编码在所述第二数据流中的同一个码字块中。
在一些可能的实现方式中，所述第一数据流中的数据按照比特流进行分发，所述第三数据流中的数据按照比特流进行编码。
在一些可能的实现方式中，所述第一芯片和所述第二芯片位于同一数据传输设备内，所述第一芯片为电芯片，所述第二芯片为采用以太网接口的芯片。
可以理解的是，第一芯片即是数据传输方法200中提及的芯片1，第二芯片即是数据传输方法200中提及的芯片2，第三芯片即是数据传输方法中提及的芯片3，因此，本实施例中第一芯片、第二芯片、第三芯片执行操作的各种具体实施例方式，可以参见图2所示的数据传输方法200中对芯片1、芯片2、芯片3的介绍，本实施例不再赘述。
在本实施例中，对于芯片2向芯片1发送的采用第一FEC码型编码的第一数据流，芯片1可以不必先采用第一FEC码型对第一数据流进行解码再将原始数据重新编码成级联FEC码，而是可以在第一数据流的基础上至少采用第二FEC码型再进行至少一次编码，从而就可以得到至少由第一FEC码型和第二FEC码型级联成的第二数据流。因此，FEC码型的转换过程得以简化，FEC码型转换时所要耗费的时延及设备功耗都得以减小，从而数据传输效率得以提高。
图12为本申请实施例中一种数据传输方法1200的结构示意图。该方法1200包括：
1201、第一芯片接收第二芯片发送的第二数据流；所述第二数据流为至少采用第一FEC码型和第二FEC码型编码的级联FEC码流；
1202、所述第一芯片对所述第二数据流进行至少一次解码，形成第一数据流；所述第一数据流为采用所述第一FEC码型编码的数据流；
1203、所述第一芯片向第三芯片发送所述第一数据流。
在一些可能的实现方式中，所述第一FEC码型具体为：RS码、BCH码、Staircase码、LDPC码、Turbo码或TPC。
在一些可能的实现方式中，所述第二FEC码型具体为：BCH码、RS码、Staircase码、LDPC码、Turbo码或TPC。
在一些可能的实现方式中，所述第一数据流用于被所述第三芯片按照所述第一FEC码型进行解码。
在一些可能的实现方式中，所述第二芯片位于第一数据传输设备内，所述第一芯片和所述第三芯片位于第二数据传输设备内，所述第一芯片为电芯片，所述第二芯片为电芯片，所述第三芯片为采用以太网接口的芯片。
可以理解的是，第一芯片即是数据传输方法200中提及的芯片3，第二芯片即是数据传输方法200中提及的芯片1，第三芯片即是数据传输方法中提及的芯片4，因此，本实施例中第一芯片、第二芯片、第三芯片执行操作的各种具体实施例方式，可以参见图2所示的数据传输方法200中对芯片3、芯片1、芯片4的介绍，本实施例不再赘述。
在本实施例中，对于第二芯片向第一芯片发送的至少由第一FEC码型和第二FEC码型级联而成的第二数据流，第一芯片可以采用除第一FEC码型之外的其他FEC码型对第二数据流进行解码，形成采用第一FEC码型编码的第一数据流并向第三芯片发送，而不必将第二数据流解码成原始数据之后再重新编码成第一FEC码型的数据流向第三芯片发送。因此，FEC码型的转换过程得以简化，FEC码型转换时所要耗费的时延及设备功耗都得以减小，从而数据传输效率得以提高。
图13为本申请实施例中一种数据传输装置1300的结构示意图。该装置1300为第一芯片，包括：
接收器1301，用于接收第二芯片发送的第一数据流；所述第一数据流为采用第一前向纠错FEC码型编码的数据流；
编码器1302，用于对所述第一数据流再进行至少一次编码，得到第二数据流；其中，所述第二数据流为至少采用所述第一FEC码型和第二FEC码型编码的级联FEC码流。
在一些可能的实现方式中，所述第一FEC码型具体为：RS码、BCH码、Staircase码、LDPC码、Turbo码或TPC。
在一些可能的实现方式中，所述第二FEC码型具体为：BCH码、RS码、Staircase码、LDPC码、Turbo码或TPC。
在一些可能的实现方式中，所述编码器1302，具体用于：
将所述第一数据流分发成n条第三数据流；其中，所述第一数据流中同一个码字块的数据被分发到不同的所述第三数据流中；
分别对所述多条第三数据流再进行至少一次编码，形成所述第二数据流。
在一些可能的实现方式中，从所述第一数据流中识别出来的k个码字块被分发到n条第三数据流中，每一条所述第三数据流中属于所述k个码字块的数据被编码成所述第二数据流中的一个码字块；
其中，所述第一数据流中k个码字块所包含的全部数据量与所述第二数据流中n个码字块所包含的有效载荷数据量相等。
在一些可能的实现方式中，所述第一数据流中的数据按照FEC符号块进行分发，所述第一数据流中同一个FEC符号块的数据被编码在所述第二数据流中的同一个码字块中。
在一些可能的实现方式中，所述第一数据流中的数据按照比特流进行分发，所述第三数据流中的数据按照比特流进行编码。
在一些可能的实现方式中，所述第一芯片和所述第二芯片位于同一数据传输设备内，所述第一芯片为电芯片，所述第二芯片为采用以太网接口的器件。
可以理解的是，图11所示的装置1100即是图2所示的实施例中提及的芯片1，因此，本实施例中装置1100的各种具体实施例方式，可以参见图2所示的实施例对芯片1的介绍，本实施例不再赘述。
在本实施例中，对于第二芯片向第一芯片发送的采用第一FEC码型编码的第一数据流，第一芯片可以不必先采用第一FEC码型对第一数据流进行解码再将原始数据重新编码成级联FEC码，而是可以在第一数据流的基础上至少采用第二FEC码型再进行至少一次编码，从而就可以得到至少由第一FEC码型和第二FEC码型级联成的第二数据流。因此，FEC码型的转换过程得以简化，FEC码型转换时所要耗费的时延及设备功耗都得以减小，从而数据传输效率得以提高。
图14为本申请实施例中一种数据传输装置1400的结构示意图。该装置1400具体为第一芯片，包括：
接收器1401，用于接收第二芯片发送的第二数据流；所述第二数据流为至少采用第一FEC码型和第二FEC码型编码的级联FEC码流；
解码器1402，用于对所述第二数据流进行至少一次解码，形成第一数据流；所述第一数据流为采用所述第一FEC码型编码的数据流；
发送器1403，用于向第三芯片发送所述第一数据流。
在一些可能的实施方式中，所述第一FEC码型具体为：RS码、BCH码、Staircase码、LDPC码、Turbo码或TPC。
在一些可能的实施方式中，所述第二FEC码型具体为：BCH码、RS码、Staircase码、LDPC码、Turbo码或TPC。
在一些可能的实施方式中，所述第一数据流用于被所述第三芯片按照所述第一FEC码型进行解码。
在一些可能的实施方式中，所述第二芯片位于第一数据传输设备内，所述第一芯片和所述第三芯片位于第二数据传输设备内，所述第一芯片为电芯片，所述第二芯片为芯片，所述第三芯片为采用以太网接口的器件。
可以理解的是，图14所示的装置1400即是图2所示的实施例中提及的芯片3，因此，本实施例中装置1400的各种具体实施例方式，可以参见图2所示的实施例对芯片3的介绍，本实施例不再赘述。
在本实施例中，对于芯片1向芯片3发送的至少由第一FEC码型和第二FEC码型级联而成的第二数据流，芯片1可以采用除第一FEC码型之外的其他FEC码型对第二数据流进行解码，形成采用第一FEC码型编码的第一数据流并向芯片3发送，而不必将第二数据流解码成原始数据之后再重新编码成第一FEC码型的数据流向芯片3发送。因此，FEC码型的转换过程得以简化，FEC码型转换时所要耗费的时延及设备功耗都得以减小，从而数据传输效率得以提高。
此外，本申请实施例还提供了一种通信方法，该通信方法包括：前述数据传输方法1100以及前述数据传输方法1200。
此外，本申请实施例还提供了一种通信系统，该通信系统包括前述数据传输装置1300以及前述数据传输装置1400。
此外，本申请实施例还提供了一种网络设备，该网络设备包括前述数据传输装置1300或1400。
此外，本申请实施例还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行本申请实施例的方法实施例中所述的数据传输方法1100或1200。
此外，本申请实施例还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有指令，当其在计算机或处理器上运行时，使得该计算机或处理器执行如本申请实施例的方法实施例中所述的数据传输方法1100或1200。
本申请实施例中提到的“1”、“2”、“3”、“第一”、“第二”、“第三”等序数词用于对多个对象进行区分，不用于限定多个对象的顺序。
通过以上的实施方式的描述可知，本领域的技术人员可以清楚地了解到上述实施例方法中的全部或部分步骤可借助软件加通用硬件平台的方式来实现。基于这样的理解，本申请的技术方案可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如只读存储器(英文：read-only memory，ROM)/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者诸如路由器等网络通信设备)执行本申请各个实施例或者实施例的某些部分所述的方法。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的设备及系统实施例仅仅是示意性的，其中作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上所述仅是本申请示例性的实施方式，并非用于限定本申请的保护范围。

Claims (38)

1.一种数据传输方法，其特征在于，包括：
第一装置通过物理信道接收第二装置发送的第一数据流；所述第一数据流为采用第一前向纠错FEC码型编码的数据流；
所述第一装置在不对所述第一数据流进行解码的基础上，至少采用第二FEC码型对所述第一数据流再进行至少一次编码，得到第二数据流；其中，所述第二数据流为至少采用所述第一FEC码型和第二FEC码型编码的级联FEC码流。
2.根据权利要求1所述的方法，其特征在于，所述第一FEC码型具体为：里德-所罗门RS码、博斯-乔赫里-霍克文黑姆BCH码、阶梯Staircase码、低密度奇偶校验LDPC码、涡轮Turbo码或涡轮乘积码TPC。
3.根据权利要求1或2所述的方法，其特征在于，所述第二FEC码型具体为：BCH码、RS码、Staircase码、LDPC码、Turbo码或TPC。
4.根据权利要求1至3任意一项所述的方法，其特征在于，所述第一装置对所述第一数据流再进行至少一次编码，形成第二数据流，包括：
所述第一装置将所述第一数据流分发成n条第三数据流；其中，所述第一数据流中同一个码字块的数据被分发到不同的所述第三数据流中；
所述第一装置分别对所述多条第三数据流再进行至少一次编码，形成所述第二数据流。
5.根据权利要求4所述的方法，其特征在于，从所述第一数据流中识别出来的k个码字块被分发到n条第三数据流中，每一条所述第三数据流中属于所述k个码字块的数据被编码成所述第二数据流中的一个码字块；
其中，所述第一数据流中k个码字块所包含的全部数据量与所述第二数据流中n个码字块所包含的有效载荷数据量相等。
6.根据权利要求4所述的方法，其特征在于，所述第一数据流中的数据按照FEC符号块为粒度进行分发，所述第一数据流中同一个FEC符号块的数据被编码在所述第二数据流中的同一个码字块中。
7.根据权利要求4所述的方法，其特征在于，所述第一数据流中的数据以比特为粒度进行分发。
8.根据权利要求1至7任一项所述的方法，其特征在于，所述第一装置和所述第二装置位于同一数据传输设备内，所述第一装置为中继电芯片或光模块中的芯片。
9.根据权利要求1至7任一项所述的方法，其特征在于，所述第一装置为光模块。
10.根据权利要求1-8任一项所述的方法，其特征在于，所述第二装置为物理层PHY芯片。
11.一种数据传输方法，其特征在于，包括：
第一装置接收第二装置发送的第二数据流；所述第二数据流为至少采用第一FEC码型和第二FEC码型编码的级联FEC码流；
所述第一装置对所述第二数据流进行至少一次解码，形成第一数据流；所述第一数据流为采用所述第一FEC码型编码的数据流；
所述第一装置通过物理信道向第三装置发送所述第一数据流。
12.根据权利要求11所述的方法，其特征在于，所述第一FEC码型具体为：RS码、BCH码、Staircase码、LDPC码、Turbo码或TPC。
13.根据权利要求11或12任一项所述的方法，其特征在于，所述第二FEC码型具体为：BCH码、RS码、Staircase码、LDPC码、Turbo码或TPC。
14.根据权利要求11至13任一项所述的方法，其特征在于，所述第一数据流用于被所述第三装置按照所述第一FEC码型进行解码。
15.根据权利要求11至14任一项所述的方法，其特征在于，所述第二装置位于第一数据传输设备内，所述第一装置和所述第三装置位于第二数据传输设备内，所述第一装置为电芯片，所述第二装置为电芯片，所述第三装置为采用以太网接口的芯片。
16.根据权利要求11至15任一项所述的方法，其特征在于，所述第一装置或所述第二装置为中继电芯片或光模块中的电芯片。
17.根据权利要求11至16任一项所述的方法，其特征在于，所述第一装置或所述第二装置为光模块。
18.根据权利要求11至17任一项所述的方法，其特征在于，所述第三装置为物理层PHY芯片。
19.一种数据传输装置，其特征在于，所述装置为第一装置，包括：
接收器，用于通过物理信道接收第二装置发送的第一数据流；所述第一数据流为采用第一前向纠错FEC码型编码的数据流；
编码器，用于在不对所述第一数据流进行解码的基础上，至少采用第二FEC码型对所述第一数据流再进行至少一次编码，得到第二数据流；其中，所述第二数据流为至少采用所述第一FEC码型和第二FEC码型编码的级联FEC码流。
20.根据权利要求19所述的装置，其特征在于，所述第一FEC码型具体为：RS码、BCH码、Staircase码、LDPC码、Turbo码或TPC。
21.根据权利要求19或20所述的装置，其特征在于，所述第二FEC码型具体为：BCH码、RS码、Staircase码、LDPC码、Turbo码或TPC。
22.根据权利要求19至21任意一项所述的装置，其特征在于，所述编码器，具体用于：
将所述第一数据流分发成n条第三数据流；其中，所述第一数据流中同一个码字块的数据被分发到不同的所述第三数据流中；
分别对所述多条第三数据流再进行至少一次编码，形成所述第二数据流。
23.根据权利要求22所述的装置，其特征在于，从所述第一数据流中识别出来的k个码字块被分发到n条第三数据流中，每一条所述第三数据流中属于所述k个码字块的数据被编码成所述第二数据流中的一个码字块；
其中，所述第一数据流中k个码字块所包含的全部数据量与所述第二数据流中n个码字块所包含的有效载荷数据量相等。
24.根据权利要求22所述的装置，其特征在于，所述第一数据流中的数据按照FEC符号块为粒度进行分发，所述第一数据流中同一个FEC符号块的数据被编码在所述第二数据流中的同一个码字块中。
25.根据权利要求22所述的装置，其特征在于，所述第一数据流中的数据按照比特为粒度进行分发。
26.根据权利要求19至25所述的装置，其特征在于，所述第一装置和所述第二装置位于同一数据传输设备内，所述第一装置为电芯片，所述第二装置为采用以太网接口的芯片。
27.根据权利要求19至26任一项所述的装置，其特征在于，所述第一装置为中继电芯片或光模块中的电芯片。
28.根据权利要求19至26任一项所述的装置，其特征在于，所述第一装置为光模块。
29.根据权利要求19至28任一项所述的装置，其特征在于，所述第二装置为物理层PHY芯片。
30.一种数据传输装置，其特征在于，所述装置为第一装置，包括：
接收器，用于接收第二装置发送的第二数据流；所述第二数据流为至少采用第一FEC码型和第二FEC码型编码的级联FEC码流；
解码器，用于对所述第二数据流进行至少一次解码，形成第一数据流；所述第一数据流为采用所述第一FEC码型编码的数据流；
发送器，用于通过物理信道向第三装置发送所述第一数据流。
31.根据权利要求30所述的装置，其特征在于，所述第一FEC码型具体为：RS码、BCH码、Staircase码、LDPC码、Turbo码或TPC。
32.根据权利要求30至31所述的装置，其特征在于，所述第一数据流用于被所述第三装置按照所述第一FEC码型进行解码。
33.根据权利要求30至32所述的装置，其特征在于，所述第二装置位于第一数据传输设备内，所述第一装置和所述第三装置位于第二数据传输设备内，所述第一装置为电芯片，所述第二装置为电芯片，所述第三装置为采用以太网接口的芯片。
34.根据权利要求30至33任一项所述的方法，其特征在于，所述第一装置或所述第二装置为中继电芯片或光模块中的电芯片。
35.根据权利要求30至33任一项所述的方法，其特征在于，所述第一装置或所述第二装置为光模块。
36.根据权利要求30至33任一项所述的方法，其特征在于，所述第三装置为物理层PHY芯片。
37.一种网络设备，其特征在于，包括权利要求19-29任一项所述的数据传输装置。
38.一种网络设备，其特征在于，包括权利要求30-36任一项所述的数据传输装置。
CN202211516321.8A 2019-05-15 2019-05-15 一种数据传输方法和装置 Pending CN116032422A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211516321.8A CN116032422A (zh) 2019-05-15 2019-05-15 一种数据传输方法和装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/CN2019/087058 WO2020227976A1 (zh) 2019-05-15 2019-05-15 一种数据传输方法和装置
CN201980095737.7A CN113728569B (zh) 2019-05-15 2019-05-15 一种数据传输方法和装置
CN202211516321.8A CN116032422A (zh) 2019-05-15 2019-05-15 一种数据传输方法和装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201980095737.7A Division CN113728569B (zh) 2019-05-15 2019-05-15 一种数据传输方法和装置

Publications (1)

Publication Number Publication Date
CN116032422A true CN116032422A (zh) 2023-04-28

Family

ID=73289091

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201980095737.7A Active CN113728569B (zh) 2019-05-15 2019-05-15 一种数据传输方法和装置
CN202211516507.3A Pending CN115987450A (zh) 2019-05-15 2019-05-15 一种数据传输方法和装置
CN202211516321.8A Pending CN116032422A (zh) 2019-05-15 2019-05-15 一种数据传输方法和装置
CN201980096406.5A Pending CN113875177A (zh) 2019-05-15 2019-07-15 数据传输、编码、解码方法、装置、设备及存储介质

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201980095737.7A Active CN113728569B (zh) 2019-05-15 2019-05-15 一种数据传输方法和装置
CN202211516507.3A Pending CN115987450A (zh) 2019-05-15 2019-05-15 一种数据传输方法和装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201980096406.5A Pending CN113875177A (zh) 2019-05-15 2019-07-15 数据传输、编码、解码方法、装置、设备及存储介质

Country Status (7)

Country Link
US (2) US20220077875A1 (zh)
EP (2) EP3958485A4 (zh)
JP (2) JP2022533326A (zh)
CN (4) CN113728569B (zh)
BR (2) BR112021022883A2 (zh)
CA (2) CA3177569A1 (zh)
WO (2) WO2020227976A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11153211B2 (en) * 2017-12-09 2021-10-19 Intel Corporation Fast data center congestion response
CN112330948B (zh) * 2021-01-04 2021-04-27 杭州涂鸦信息技术有限公司 红外遥控码匹配方法、装置、计算机设备和可读存储介质
CN117749323A (zh) * 2021-01-25 2024-03-22 华为技术有限公司 数据传输的方法、装置、设备、系统及可读存储介质
CN115706622A (zh) * 2021-08-11 2023-02-17 华为技术有限公司 数据传输的方法、装置、设备、系统及可读存储介质
CN117713992A (zh) * 2022-09-15 2024-03-15 华为技术有限公司 一种数据处理方法以及数据处理装置
CN115499102B (zh) * 2022-09-16 2024-04-09 迈普通信技术股份有限公司 报文处理方法、装置、交换机及计算机可读存储介质
CN117938337A (zh) * 2022-10-24 2024-04-26 华为技术有限公司 一种数据处理方法和数据处理装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5699367A (en) * 1995-12-29 1997-12-16 Telefonaktiebolaget Lm Ericsson Concatenated error detection coding and packet numbering for hierarchical ARQ schemes
US5841378A (en) * 1996-10-25 1998-11-24 Motorola, Inc. System and apparatus for, and method of, interfacing a demodulator and a forward error correction decoder
WO2001095502A1 (en) * 2000-06-07 2001-12-13 Tycom (Us) Inc. Concatenated forward error correction decoder
KR20040033101A (ko) * 2002-10-11 2004-04-21 삼성전자주식회사 디지털방송 시스템의 전송장치 및 전송방법
CN100353352C (zh) * 2003-04-15 2007-12-05 华为技术有限公司 一种减少解编码过程中数据传输延时的方法及其装置
US7418644B2 (en) * 2004-03-01 2008-08-26 Hewlett-Packard Development Company, L.P. System for error correction coding and decoding
WO2005120062A1 (en) * 2004-05-13 2005-12-15 Samsung Electronics Co., Ltd. Digital broadcasting transmission/reception devices capable of improving a receiving performance an dsignal processing method thereof
US20070104225A1 (en) * 2005-11-10 2007-05-10 Mitsubishi Denki Kabushiki Kaisha Communication apparatus, transmitter, receiver, and error correction optical communication system
GB0715494D0 (en) * 2007-08-10 2007-09-19 Cell Ltd G Monitoring system and method
US8750788B2 (en) * 2009-04-03 2014-06-10 Lg Electronics Inc. Multiple data stream transmission method and apparatus in relay system
CN101667887A (zh) * 2009-09-02 2010-03-10 中兴通讯股份有限公司 编码方法及其装置、解码方法及其装置
CN102111233B (zh) * 2009-12-28 2014-03-26 华为软件技术有限公司 一种fec数据的处理方法及系统
JP5523120B2 (ja) * 2010-01-14 2014-06-18 三菱電機株式会社 誤り訂正符号化方法、誤り訂正復号方法、誤り訂正符号化装置、および、誤り訂正復号装置
JP5619280B2 (ja) * 2011-05-31 2014-11-05 三菱電機株式会社 誤り訂正符号化装置、誤り訂正復号装置、およびその方法
US9397786B2 (en) * 2012-02-20 2016-07-19 Tyco Electronics Subsea Communications Llc System and method including modified bit-interleaved coded modulation
CN102870361B (zh) * 2012-06-15 2016-12-21 华为技术有限公司 数据处理方法、装置及系统
US8775892B2 (en) * 2012-08-31 2014-07-08 Tyco Electronics Subsea Communications Llc System and method including modified bit-interleaved coded modulation with fractional secondary coding
US9191256B2 (en) * 2012-12-03 2015-11-17 Digital PowerRadio, LLC Systems and methods for advanced iterative decoding and channel estimation of concatenated coding systems
US9954644B2 (en) * 2013-01-04 2018-04-24 Huawei Technologies Co., Ltd. Ethernet data processing method, physical layer chip and Ethernet equipment
US9203435B2 (en) * 2013-05-08 2015-12-01 Broadcom Corporation Multiple size and rate FEC code combination with minimum shortening and maximum combined code rate
CN104426631B (zh) * 2013-09-06 2018-03-06 华为技术有限公司 对数据进行处理的方法及装置
US9450616B2 (en) * 2013-12-11 2016-09-20 Nec Corporation Adaptive coded-modulation for intelligent optical transport networks
US9647759B2 (en) * 2013-12-22 2017-05-09 IPLight Ltd. Efficient mapping of CPRI signals for sending over optical networks
JP5933862B2 (ja) * 2014-05-21 2016-06-15 三菱電機株式会社 通信システム
US9432124B2 (en) * 2014-09-16 2016-08-30 Mitsubishi Electric Research Laboratories, Inc. Inter-channel interference management for optical super-channels
US10630430B2 (en) * 2016-03-18 2020-04-21 Kyocera Corporation System and method for dual-coding for dual-hops channels
WO2018026426A1 (en) * 2016-08-01 2018-02-08 Kyocera Corporation Robust relay retransmissions with dual-coding
CN107786305A (zh) * 2016-08-29 2018-03-09 海思光电子有限公司 一种前向纠错后的误码补偿方法和编解码处理装置
JP6660898B2 (ja) * 2017-02-16 2020-03-11 日本電信電話株式会社 伝送装置、伝送方法およびプログラム
CN108667553B (zh) * 2017-03-29 2021-07-09 华为技术有限公司 编码方法、解码方法、装置和系统
US10998922B2 (en) * 2017-07-28 2021-05-04 Mitsubishi Electric Research Laboratories, Inc. Turbo product polar coding with hard decision cleaning
US10374752B2 (en) * 2017-08-31 2019-08-06 Inphi Corporation Methods and systems for data transmission
US10848270B2 (en) * 2018-11-29 2020-11-24 Ciena Corporation Concatenated forward error correction

Also Published As

Publication number Publication date
BR112021022737A2 (pt) 2022-02-15
US20220077958A1 (en) 2022-03-10
EP3965325A1 (en) 2022-03-09
CN115987450A (zh) 2023-04-18
EP3958485A4 (en) 2022-03-23
US20220077875A1 (en) 2022-03-10
BR112021022883A2 (pt) 2022-01-04
CN113728569B (zh) 2022-12-06
WO2020227976A1 (zh) 2020-11-19
JP2022533081A (ja) 2022-07-21
WO2020228126A1 (zh) 2020-11-19
CA3177569A1 (en) 2020-11-19
JP7424724B2 (ja) 2024-01-30
JP2022533326A (ja) 2022-07-22
CN113875177A (zh) 2021-12-31
EP3965325A4 (en) 2022-10-26
CN113728569A (zh) 2021-11-30
EP3958485A1 (en) 2022-02-23
CA3178909A1 (en) 2020-11-19

Similar Documents

Publication Publication Date Title
CN113728569B (zh) 一种数据传输方法和装置
US10320425B2 (en) Staircase forward error correction coding
CN1656693B (zh) 迭代硬输入前向纠错的方法
US8136020B2 (en) Forward error correction CODEC
WO2017194013A1 (zh) 纠错编码方法及装置
CN101888251B (zh) 纠错编码方法及其装置、纠错译码方法及其装置
WO2007055150A1 (ja) 通信装置、送信機、受信機および誤り訂正光通信システム
WO2004098067A1 (en) Forward error correction coding
WO2017121334A1 (zh) 一种数据处理的方法和装置
EP1589663A1 (en) System, apparatus and method for transmitting and receiving data coded by low density parity check code having variable coding rate
US7231575B2 (en) Apparatus for iterative hard-decision forward error correction decoding
CN113810062B (zh) 一种面向下一代以太网的gel编码方法及装置
CN100536349C (zh) 级联式信道编码的方法和设备
US11128320B2 (en) Encoding method, decoding method, encoding apparatus, and decoding apparatus
CN113225157A (zh) 用于无线局域网络的编码方法、相关发送装置及接收装置
RU2667370C1 (ru) Способ декодирования линейного каскадного кода
WO2022199529A1 (zh) 一种数据编码处理方法、装置、存储介质及电子装置
CN116261066A (zh) 一种数据传输方法及相关设备
CN115706622A (zh) 数据传输的方法、装置、设备、系统及可读存储介质
KR20220134199A (ko) 프레임 연집 오류 정정을 위한 부호기/복호기 및 부호화/복호화 방법
CN117240401A (zh) 编码传输方法、解码方法和通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination