CN117713992A

CN117713992A - 一种数据处理方法以及数据处理装置

Info

Publication number: CN117713992A
Application number: CN202211451013.1A
Authority: CN
Inventors: 杨小玲; 黄科超; 严增超; 马会肖
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2022-09-15
Filing date: 2022-11-19
Publication date: 2024-03-15
Also published as: WO2024055954A1

Abstract

本申请公开了一种数据处理方法以及数据处理装置，由于，能够将来自第一通道数据流集合的R/2条通道数据流与来自第二通道数据流集合的R/2条通道数据流进行通道置换处理得到R条第一数据流，以使得同一通道数据流中的数据被分散到不同的第一数据流。然后，将基于R条第一数据流获得的R条编码数据流通过信道交织入同一条第三数据流。因此，来自某一通道数据流的数据即使通过通道置换被分散到不同的第一数据流，也能够通过信道交织处理交织入同一条第三数据流，进而被传输到同一物理信道上。因此，不会对同一通道数据流带来传输延迟不一致的问题，可以避免收端处理模块对通道数据流进行对齐处理，有效降低收端处理模块的复杂度。

Description

一种数据处理方法以及数据处理装置

本申请要求于2022年09月15日提交中国国家知识产权局、申请号为202211124570.2、申请名称为“一种数据处理方法以及数据处理装置”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。

技术领域

本申请实施例涉及通信领域，尤其涉及一种数据处理方法以及数据处理装置。

背景技术

在5G、云计算、大数据和人工智能等持续推动下，光通信系统及光传输网(opticaltransport network，OTN)正朝着大容量和超高速方向发展。采用前向纠错编码(forwarderror correction，FEC)对传输的数据进行纠错，能够解决传输误码，从接收数据中恢复出发送端发送的原始数据。

当前提出有一种级联FEC的传输方案，发端设备和发端处理模块通过连接单元接口(attachment unit interface，AUI)连接。发端设备对待传输数据进行第一FEC编码，并将第一FEC编码后的数据发送至发端处理模块。发端处理模块先对第一FEC编码后的数据进行级联编码交织再进行第二FEC编码，并将第二FEC编码后的比特序列进行调制映射生成对应的调制符号序列，最后将生成的调制符号序列通过光传输网络传送到接收端。接收端对接收到的调制符号序列进行解调和解码后，可以得到发送端发送的信息。

由于，发端处理模块会收到多路数据流，要分别先对多路数据流先进行卷积交织，再对卷积交织后的每一路数据流进行第二FEC编码，得到多条第二FEC编码后的比特序列，再分别进行调制映射生成对应的多条调制符号序列。然而，当采用直检检测方案时，可能存在多条调制符号序列到达收端处理模块不同步的问题，进而增加了收端处理模块的处理复杂度。

发明内容

本申请提供了一种数据处理方法以及数据处理装置，用于降低收端处理模块的处理复杂度。

第一方面，本申请提供了一种数据处理方法，该数据处理方法应用于发端处理模块中。首先，发端处理模块对n条通道数据流中每R/2条来自第一通道数据流集合的通道数据流与每R/2条来自第二通道数据流集合的通道数据流进行通道置换处理得到R条第一数据流，总共得到n条第一数据流，n条通道数据流都经过第一前向纠错FEC编码，第一通道数据流集合中的数据与第二通道数据流集合中的数据来自不同的第一FEC码字，通道数据流中连续的a个符号来自a个不同的第一FEC码字，第一数据流中连续的2a个符号来自2a个不同的第一FEC码字，n为大于1的整数，a为大于1的整数，R为大于1的偶数且n能被R整除；然后，发端处理模块对n条第一数据流中的每条第一数据流进行卷积交织处理得到n条第二数据流，第二数据流中连续的b个符号来自b个不同的第一FEC码字，b为大于1的整数，b能被a整除；然后，发端处理模块对n条第二数据流中每条第二数据流进行第二FEC编码处理得到n条编码数据流，n条编码数据流包括S个编码数据流集合，每个编码数据流集合包括R条编码数据流，R条编码数据流的数据来自R条进行通道置换的通道数据流，R条进行通道置换的通道数据流包括R/2条来自第一通道数据流集合的通道数据流和R/2条来自第二通道数据流集合的通道数据流，S＝n/R；然后，发端处理模块将n条编码数据流中每q个编码数据流集合进行信道交织为1条第三数据流，总共得到m条第三数据流，其中，m＝S/q，q为大于0的整数，且，S能被q整除。

本实施例中，由于，n条通道数据流中第一通道数据流集合中的数据与第二通道数据流集合中的数据来自不同的第一FEC码字，对来自第一通道数据流集合的R/2条通道数据流与来自第二通道数据流集合的R/2条通道数据流进行通道置换处理，能够将第一通道数据流集合的R/2条通道数据流中每条通道数据流的部分数据与第二通道数据流集合的R/2条通道数据流中每条通道数据流的部分数据进行置换，得到R条第一数据流，以使得同一通道数据流中的数据被分散到不同的第一数据流。然后，再对前述每条第一数据流分别进行卷积交织处理和第二FEC编码处理，而获得R条编码数据流，在将前述R条编码数据流通过信道交织入同一条第三数据流。因此，通过通道置换而被分散到R条第一数据流中的数据，又通过信道交织处理交织入同一条第三数据流。也就是说，来自某一通道数据流的数据即使通过通道置换被分散到不同的第一数据流，也能够通过信道交织处理交织入同一条第三数据流，进而被传输到同一物理信道上，因此，不会对同一通道数据流带来传输延迟不一致的问题，进而可以避免收端处理模块对通道数据流进行对齐处理，有效降低收端处理模块的复杂度。

可选的，R＝2或4。发端处理模块对n条通道数据流进行通道置换处理可以采用如下任意一种实施方式：

在一种可能的实施方式中，R＝2，发端处理模块可以对n条通道数据流中每1条来自第一通道数据流集合的通道数据流与每1条来自第二通道数据流集合的通道数据流进行通道置换处理得到2条第一数据流，总共得到n条第一数据流。

示例性的，发端处理模块可以对通道数据流i与通道数据流i+(n/2)进行通道置换，得到2条第一数据流，其中，i为大于等于0且小于n/2的整数。其中，通道数据流i来自一个通道数据流集合(例如，第一通道数据流集合)，而通道数据流i+(n/2)来自另一个通道数据流集合(例如，第二通道数据流集合)。例如，n＝32，发端处理模块可以对通道数据流i与通道数据流i+16进行通道置换，得到2条第一数据流，其中，0≤i<16，即通道数据流0到通道数据流15分别与通道数据流16到通道数据流31进行通道置换得到各自对应的2条第一数据流，总共得到32条数据流。

在另一种可能的实施方式中，R＝4，发端处理模块可以对n条通道数据流中每2条来自第一通道数据流集合的通道数据流与每2条来自第二通道数据流集合的通道数据流进行通道置换处理得到4条第一数据流，总共得到n条第一数据流。

示例性的，发端处理模块可以对通道数据流i₀、通道数据流i₁、通道数据流i₂、通道数据流i₃进行通道置换，得到4条第一数据流。其中，通道数据流i₀、通道数据流i₁、通道数据流i₂、通道数据流i₃中的任意两条通道数据流来自第一通道数据流集合，而另外两条通道数据流来自第二通道数据流集合。例如，通道数据流i₀和通道数据流i₁来自第一通道数据流集合，通道数据流i₂和通道数据流i₃来自第二通道数据流集合。其中，n＝32，前述i₁＝i₀+8，前述i₂＝i₀+16，前述i₃＝i₀+24，其中，0≤i₀<7，且，i₀为整数。例如，发端处理模块可以对通道数据流0、通道数据流8、通道数据流16、通道数据流24进行通道置换，得到4条第一数据流。又例如，发端处理模块可以对通道数据流1、通道数据流9、通道数据流17、通道数据流25进行通道置换，得到4条第一数据流。又例如，发端处理模块可以对通道数据流2、通道数据流10、通道数据流18、通道数据流26进行通道置换，得到4条第一数据流。又例如，发端处理模块可以对通道数据流3、通道数据流11、通道数据流19、通道数据流27进行通道置换，得到4条第一数据流。又例如，发端处理模块可以对通道数据流4、通道数据流12、通道数据流20、通道数据流28进行通道置换，得到4条第一数据流。又例如，发端处理模块可以对通道数据流5、通道数据流13、通道数据流21、通道数据流29进行通道置换，得到4条第一数据流。又例如，发端处理模块可以对通道数据流6、通道数据流14、通道数据流22、通道数据流30进行通道置换，得到4条第一数据流。又例如，发端处理模块可以对通道数据流7、通道数据流15、通道数据流23、通道数据流31进行通道置换，得到4条第一数据流。

可选的，n＝32；R＝2或4；q＝1、2或4；S＝8或16；m＝4或8；q*R＝4或8。发端处理模块将n条编码数据流中每q个编码数据流集合进行信道交织为1条第三数据流，总共得到m条第三数据流，具体可以采用如下任意一种实施方式：

在一种可能的实施方式中，若n＝32，q*R＝4，m＝8，则发端处理模块可以将编码数据流i₀、编码数据流i₁、编码数据流i₀+(n/2)、编码数据流i₁+(n/2)共4条编码数据流进行信道交织为1条第三数据流，其中，0≤i₀≤15，0≤i₁≤15。

在一种示例中，若R＝2，则q＝2，即发端处理模块将32条编码数据流中每2个包含2条编码数据流的编码数据流集合进行信道交织为1条第三数据流，总共得到8条第三数据流。

在另一种示例中，若R＝4，则q＝1，即发端处理模块将32条编码数据流中每1个包含4条编码数据流的编码数据流集合进行信道交织为1条第三数据流，总共得到8条第三数据流。

在另一种可能的实施方式中，若n＝32，q*R＝8，m＝4，则发端处理模块可以将编码数据流i₀、编码数据流i₁、编码数据流i₂、编码数据流i₃、编码数据流i₀+(n/2)、编码数据流i₁+(n/2)、编码数据流i₂+(n/2)和编码数据流i₃+(n/2)进行信道交织为1条第三数据流；其中，0≤i₀≤15，0≤i₁≤15，0≤i₂≤15，0≤i₃≤15。可选的，i₁＝i₀+1，i₂＝i₀+2，i₃＝i₀+3，其中，i₀＝0、4、8或12；或者，i₁＝i₀+4，i₂＝i₀+8，i₃＝i₀+12；其中，i₀＝0、1、2或3。

在一种示例中，若R＝2，则q＝4，即发端处理模块将32条编码数据流中每4个包含2条编码数据流的编码数据流集合进行信道交织为1条第三数据流，总共得到4条第三数据流。

在另一种示例中，若R＝4，则q＝2，即发端处理模块将32条编码数据流中每2个包含4条编码数据流的编码数据流集合进行信道交织为1条第三数据流，总共得到4条第三数据流。

本申请中的该数据处理方法还可以对数据进行加扰处理，可以在不需要增加额外的冗余信息的情况下便于收端处理模块进行第二FEC码字的同步，有利于降低第二FEC码字误同步和误失锁的概率，提高同步的可靠性。具体可以采用如下任意一种实施方式进行加扰处理：

在一种可能的实施方式中，发端处理模块发端处理模块将n条编码数据流中每q个编码数据流集合进行信道交织为1条第三数据流，总共得到m条第三数据流之前，该方法还包括：发端处理模块采用长度为Q*N比特的伪随机二进制序列(pseudo random binarysequence，PRBS)对每条编码数据流中的Q个连续第二FEC码字进行加扰处理，得到加扰后的n条编码数据流，N为第二FEC码字长度，N为大于1的整数，Q为大于或等于1的整数。

示例性的，Q为大于等于8或小于等于16的整数。

本实施方式中，对第二FEC编码(即内码编码)后的编码数据流进行加扰处理，有利于降低第二FEC码字误锁定和误失锁的概率。

在另一种可能的实施方式中，发端处理模块将n条编码数据流中每q个编码数据流集合进行信道交织为1条第三数据流，总共得到m条第三数据流之后，该方法还包括：发端处理模块采用长度为R*q*Q*N比特的PRBS序列对每条第三数据流中连续的R*q*Q*N比特进行加扰处理，得到加扰后的m条第三数据流，第三数据流中连续的R*q*Q*N比特为R*q条编码数据流中各连续Q个第二FEC码字进行信道交织而生成的R*q*Q*N比特，N为大于1的整数，Q为大于或等于1的整数。

示例性的，Q为大于等于8或小于等于16的整数。

本实施方式中，对信道交织后的第三数据流进行加扰处理，有利于降低第二FEC码字误锁定和误失锁的概率。

在另一种可能的实施方式中，发端处理模块对n条第二数据流中每条第二数据流进行第二FEC编码处理得到n条编码数据流之前，该方法还包括：发端处理模块采用长度为Q*K比特的PRBS序列对每条第二数据流中的Q个连续第二FEC码字进行加扰处理，得到加扰后的n条第二数据流，K为连续第二FEC码字信息位的长度，K为大于1的整数，Q为大于或等于1的整数。

示例性的，Q为大于等于8或小于等于16的整数。

本实施方式中，对卷积交织后的第二数据流进行加扰处理，有利于降低第二FEC码字误锁定和误失锁的概率。

此外，在一种可能的实施方式中，发端处理模块对n条通道数据流中每R/2条来自第一通道数据流集合的通道数据流与每R/2条来自第二通道数据流集合的通道数据流进行通道置换处理得到R条第一数据流，总共得到n条第一数据流之前，该方法还包括：发端处理模块对n条通道数据流进行通道重排序，以使得所述n条通道数据流按照预设顺序排列。

在一种可能的实施方式中，发端处理模块对n条通道数据流进行通道重排序之前，该方法还包括：发端处理模块对n条通道数据流进行对齐处理，其中，该对齐处理是基于外码符号的对齐处理，或者，基于AM序列的对齐处理。其中，AM序列为通道数据流中携带的AM序列。

在一种可能的实施方式中，n条第一数据流中每条第一数据流每间隔L₁个比特包括一条AM_p序列，AM_p序列包括15个字节；其中，每条第一数据流中的AM_p序列的前8个字节与对应的通道数据流中的AM序列的前8个字节相同，每条第一数据流中的AM_p序列的后7个字节与对应的通道数据流中的AM序列的后7个字节不同，不同的第一数据流中的AM_p序列的后7个字节各不相同。

在一种可能的实施方式中，发端处理模块对n条第一数据流中的每条第一数据流进行卷积交织处理得到n条第二数据流，包括：发端处理模块将每条第一数据流中的每连续的T*L₁个符号以d个符号为单位轮询输入到卷积交织器的p个延迟线中，得到第二数据流，每连续的T*L₁个符号的前t个比特为AM_p序列，第二数据流每间隔L₂符号包含一条AM_o序列，AM_o序列为AM_p序列的前d个符号，L₂＝T*L₁，T*L₁能被d*p整除。

可选的，d＝4；t＝120。

在一种可能的实施方式中，发端处理模块对n条第二数据流中每条第二数据流进行第二FEC编码处理得到n条编码数据流，包括：发端处理模块对每条第二数据流中连续L₂符号进行第二FEC编码，得到c个第二FEC码字，连续L₂符号的前d个符号为AM_o序列，c为L₂/K，K为连续第二FEC码字信息位的长度，K为大于1的整数。

本实施方式中，在卷积交织处理过程中和第二FEC编码过程中与AM序列对齐，在不需要增加额外的冗余信息的情况下，可以使得编码数据流或者第三数据流周期性的出现已知序列，使得收端处理模块可以利用这个周期性的已知序列进行内码的同步。

在一种可能的实施方式中，发端处理模块在对齐处理和重排序处理之后，或者，在对齐处理和重排序处理之前，该方法还包括：发端处理模块，将n条通道数据流中每条通道数据流中的AM序列替换为AM^*序列，不同的通道数据流中的AM^*序列的前5个字节均相同。

本实施方式中，能够将AM序列替换为AM^*序列，可以使得收端处理模块采用足够长的已知序列进行内码的同步，降低内码误同步的概率和误失锁的概率。

第二方面，本申请还提供了一种数据处理装置，该数据处理装置位于发端处理模块中。该数据处理装置包括如下功能模块：

通道置换模块，用于对n条通道数据流中每R/2条来自第一通道数据流集合的通道数据流与每R/2条来自第二通道数据流集合的通道数据流进行通道置换处理得到R条第一数据流，总共得到n条第一数据流，n条通道数据流都经过第一前向纠错FEC编码，第一通道数据流集合中的数据与第二通道数据流集合中的数据来自不同的第一FEC码字，通道数据流中连续的a个符号来自a个不同的第一FEC码字，第一数据流中连续的2a个符号来自2a个不同的第一FEC码字，n为大于1的整数，a为大于1的整数，R为大于1的偶数且n能被R整除；

卷积交织模块，用于对n条第一数据流中的每条第一数据流进行卷积交织处理得到n条第二数据流，通道数据流中连续的b个符号来自b个不同的第一FEC码字，b为大于1的整数，b能被a整除；

FEC编码模块，对n条第二数据流中每条第二数据流进行第二FEC编码处理得到n条编码数据流，n条编码数据流包括S个编码数据流集合，每个编码数据流集合包括R条编码数据流，R条编码数据流的数据来自R条进行通道置换的通道数据流，R条进行通道置换的通道数据流包括R/2条来自第一通道数据流集合的通道数据流和R/2条来自第二通道数据流集合的通道数据流，S＝n/R；

信道交织模块，用于将n条编码数据流中每q个编码数据流集合进行信道交织为1条第三数据流，总共得到m条第三数据流，其中，m＝S/q，q为大于0的整数，且，S能被q整除。

在一种可能的实施方式中，当R＝2时，通道置换模块，具体用于对通道数据流i与通道数据流i+(n/2)进行通道置换，得到2条第一数据流，其中，i为大于等于0且小于n/2的整数。

在一种可能的实施方式中，当q＝4时，信道交织模块，具体用于将编码数据流i₀、编码数据流i₁、编码数据流i₂、编码数据流i₃、编码数据流i₀+(n/2)、编码数据流i₁+(n/2)、编码数据流i₂+(n/2)和编码数据流i₃+(n/2)进行信道交织为1条第三数据流；其中，0≤i₀≤15，0≤i₁≤15，0≤i₂≤15，0≤i₃≤15。

可选的，i₁＝i₀+1，i₂＝i₀+2，i₃＝i₀+3；其中，i₀＝0、4、8或12；或者，i₁＝i₀+4，i₂＝i₀+8，i₃＝i₀+12；其中，i₀＝0、1、2或3。

在一种可能的实施方式中，数据处理装置还包括第一加扰模块，第一加扰模块位于第二FEC编码模块与信道交织模块之间；第一加扰模块，用于采用长度为Q*N比特的伪随机二进制序列PRBS序列对每条编码数据流中的Q个连续第二FEC码字进行加扰处理，得到加扰后的n条编码数据流，N为第二FEC码字长度，N为大于1的整数，Q为大于或等于1的整数。

在一种可能的实施方式中，数据处理装置还包括第二加扰模块，第二加扰模块位于信道交织模块之后；第二加扰模块，用于采用长度为R*q*Q*N比特的PRBS序列对每条第三数据流中连续的R*q*Q*N比特进行加扰处理，得到加扰后的m条第三数据流，第三数据流中连续的R*q*Q*N比特为R*q条编码数据流中各连续Q个第二FEC码字进行信道交织而生成的R*q*Q*N比特，N为大于1的整数，Q为大于或等于1的整数。

在一种可能的实施方式中，数据处理装置还包括第三加扰模块，第三加扰模块位于卷积交织模块与第二FEC编码模块之间；第三加扰模块，用于采用长度为Q*K比特的PRBS序列对每条第二数据流中的Q个连续第二FEC码字进行加扰处理，得到加扰后的n条第二数据流，K为连续第二FEC码字信息位的长度，K为大于1的整数，Q为大于或等于1的整数。

在一种可能的实施方式中，信道交织模块之前，数据处理装置还包括：对齐处理模块，用于对n条通道数据流进行基于AM序列的对齐处理，AM序列为通道数据流中携带的AM序列。

在一种可能的实施方式中，卷积交织模块，具体用于将每条第一数据流中的每连续的T*L₁个符号以d个符号为单位轮询输入到卷积交织器的p个延迟线中，得到第二数据流，每连续的T*L₁个符号的前t个比特为AM_p序列，第二数据流每间隔L₂符号包含一条AM_o序列，AM_o序列为AM_p序列的前d个符号，L₂＝T*L₁，T*L₁能被d*p整除。

在一种可能的实施方式中，FEC编码模块，具体用于对每条第二数据流中连续L₂符号进行第二FEC编码，得到c个第二FEC码字，连续L₂符号的前d个符号为AM_o序列，c为L₂/K，K为连续第二FEC码字信息位的长度，K为大于1的整数。

在一种可能的实施方式中，数据处理装置还包括：AM序列处理模块，用于将n条通道数据流中每条通道数据流中的AM序列替换为AM^*序列，不同的通道数据流中的AM^*序列的前5个字节均相同。

在一种可能的实施方式中，Q为大于等于8或小于等于16的整数。

在一种可能的实施方式中，n＝32，R＝2或4，q＝1、2或4。

第三方面，本申请提供了一种数据处理方法，该数据处理方法应用于发端处理模块中。首先，发端处理模块获取f条第一数据流，f条第一数据流都经过第一前向纠错FEC编码，第一数据流中连续的a个数据单位来自a个不同的第一FEC码字，每条第一数据流中每间隔L₂个符号包含一个AM_p2序列，AM_p2序列的长度为Y个符号，f条第一数据流中的AM_p2序列的至少前X个符号相同，后(Y-X)个符号互不相同，f为大于1的整数，a为大于1的整数，L₂为大于1的整数，X为大于1且小于等于a的整数，Y为大于X的整数。然后，发端处理模块将f条第一数据流中的每条第一数据流中每连续X个符号作为一个卷积交织块进行卷积交织处理得到f条第二数据流，第二数据流每间隔L₃个符号包含一条AM_o2序列，AM_o2序列为AM_p2序列的前X个符号，L₃为大于1的整数，L₃能被L₂整除。然后，发端处理模块将f条第二数据流中每条第二数据流中每连续K个比特作为一个编码块进行第二FEC编码处理得到f条编码数据流，10倍L₃能被K整除，K为连续的第二FEC码字信息位的长度，K为大于1的整数。

本实施例中，发端处理模块能够在卷积交织处理过程中和AM_p2序列对齐，在内码编码处理过程中与AM_o2序列对齐，在不需要增加额外的冗余信息的情况下，可以使得第二数据流以及编码数据流周期性的出现已知序列，使得收端处理模块可以利用这个周期性的已知序列进行内码的同步，进而有利于降低收端的处理复杂度。

在一种可能的实施方式中，发端处理模块将f条第一数据流中的每条第一数据流中每连续X个符号作为一个卷积交织块进行卷积交织处理得到f条第二数据流，包括：发端处理模块将每条第一数据流中的每连续的T*L₂个符号以X个符号为单位轮询输入到卷积交织器的p个延迟线中，得到第二数据流，每连续的T*L₂个符号的前Y个符号为AM_p2序列，L₃＝T*L₂，T*L₂能被X*p整除。

在一种可能的实施方式中，发端处理模块将f条第二数据流中每条第二数据流中每连续K个比特作为一个编码块进行第二FEC编码处理得到f条编码数据流，包括：发端处理模块对每条第二数据流中连续L₃个符号进行第二FEC编码，得到c个第二FEC码字，连续L₃个符号的前X个符号为AM_o2序列，c个第二FEC码字中的第一个第二FEC码字包括AM_o2序列，c为(L₃*10)/K，c为大于1的整数。

在一种可能的实施方式中，每条第一数据流是基于g条PCS通道数据流进行复用处理而获得的数据流，AM_p2序列为g条PCS通道数据流的AM序列经过复用处理而获得的序列，AM_p2序列的长度Y为AM序列的长度的g倍。

在一种可能的实施方式中，发端处理模块获取f条第一数据流，包括：发端处理模块从连接单元接口AUI接收e条PMA通道数据流，并对每条PMA通道数据流中的AM_p2序列进行AM锁定得到f条第一数据流，e为AUI接口包含的物理通道的数量，f等于e，每条第一数据流是基于g条PCS通道数据流进行基于比特粒度的复用处理或基于符号粒度的复用处理而获得的数据流；其中，若每条所述第一数据流是基于所述g条PCS通道数据流进行基于比特粒度的复用处理，则所述a个数据单位为a个比特；若每条所述第一数据流是基于所述g条PCS通道数据流进行基于符号粒度的复用处理，则所述a个数据单位为a个符号。

在一种可能的实施方式中，发端处理模块获取f条第一数据流，包括：发端处理模块对从连接单元接口AUI接收的e条PMA通道数据流进行第一解复用处理，得到n条PCS通道数据流，e为AUI接口包含的物理通道的数量；然后，发端处理模块对n条PCS通道数据流进行AM锁定和AM对齐后再对n条PCS通道数据流中每g条PCS通道数据流进行第一复用处理，得到f条第一数据流，f等于n/g，f大于或等于e。

在一种可能的实施方式中，每条PMA通道数据流为基于n/e条PCS通道数据流进行基于比特粒度的复用处理而获得的数据流，第一解复用处理为基于比特粒度的解复用处理，第一复用处理为基于符号粒度的复用处理，所述a个数据单位为a个符号；或者，每条PMA通道数据流为基于n/e条PCS通道数据流进行基于符号粒度的复用处理而获得的数据流，第一解复用处理为基于符号粒度的解复用处理，第一复用处理为基于符号粒度的复用处理，所述a个数据单位为a个比特。

在一种可能的实施方式中，f＝4或8或16，X＝2或4，K＝120、136或160。

在一种可能的实施方式中，T＝2或3或7，p＝3或4或7。

在一种可能的实施方式中，g＝2或4或8。

第四方面，本申请提供了一种数据处理装置，该数据处理装置位于发端处理模块中。该数据处理装置包括如下功能模块：

接收处理模块，用于获取f条第一数据流，f条第一数据流都经过第一前向纠错FEC编码，第一数据流中连续的a个数据单位来自a个不同的第一FEC码字，每条第一数据流中每间隔L₂个符号包含一个AM_p2序列，AM_p2序列的长度为Y个符号，f条第一数据流中的AM_p2序列的至少前X个符号相同，后(Y-X)个符号互不相同，f为大于1的整数，a为大于1的整数，L₂为大于1的整数，X为大于1且小于等于a的整数，Y为大于X的整数。

卷积交织模块，用于将f条第一数据流中的每条第一数据流中每连续X个符号作为一个卷积交织块进行卷积交织处理得到f条第二数据流，第二数据流每间隔L₃个符号包含一条AM_o2序列，AM_o2序列为AM_p2序列的前X个符号，L₃为大于1的整数，L₃能被L₂整除。

FEC编码模块，用于将f条第二数据流中每条第二数据流中每连续K个比特作为一个编码块进行第二FEC编码处理得到f条编码数据流，10倍L₃能被K整除，K为连续的第二FEC码字信息位的长度，K为大于1的整数。

在一种可能的实施方式中，卷积交织模块，具体用于将每条第一数据流中的每连续的T*L₂个符号以X个符号为单位轮询输入到卷积交织器的p个延迟线中，得到第二数据流，每连续的T*L₂个符号的前Y个符号为AM_p2序列，L₃＝T*L₂，T*L₂能被X*p整除。

在一种可能的实施方式中，FEC编码模块，具体用于对每条第二数据流中连续L₃个符号进行第二FEC编码，得到c个第二FEC码字，连续L₃个符号的前X个符号为AM_o2序列，c个第二FEC码字中的第一个第二FEC码字包括AM_o2序列，c为(L₃*10)/K，c为大于1的整数。

在一种可能的实施方式中，接收处理模块，具体用于从连接单元接口AUI接收e条PMA通道数据流，并对每条PMA通道数据流中的AM_p2序列进行AM锁定得到f条第一数据流，e为AUI接口包含的物理通道的数量，f等于e，每条第一数据流是基于g条PCS通道数据流进行基于比特粒度的复用处理或基于符号粒度的复用处理而获得的数据流；其中，若每条所述第一数据流是基于所述g条PCS通道数据流进行基于比特粒度的复用处理，则所述a个数据单位为a个比特；若每条所述第一数据流是基于所述g条PCS通道数据流进行基于符号粒度的复用处理，则所述a个数据单位为a个符号。

在一种可能的实施方式中，接收处理模块，具体用于对从连接单元接口AUI接收的e条PMA通道数据流进行第一解复用处理，得到n条PCS通道数据流，e为AUI接口包含的物理通道的数量；以及，对n条PCS通道数据流进行AM锁定和AM对齐后再对n条PCS通道数据流中每g条PCS通道数据流进行第一复用处理，得到f条第一数据流，f等于n/g，f大于或等于e。

在一种可能的实施方式中，T＝2或3或7，p＝3或4或7。

在一种可能的实施方式中，g＝2或4或8。

第五方面，本申请提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，其中，计算机程序被硬件执行时能够实现上述第一方面或第三方面中任意一种方法的部分或全部步骤。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例。

图1为本申请实施例应用的一种通信系统示意图；

图2为图1所示通信系统中一种数据传输的过程示意图；

图3为本申请中数据处理方法的一个流程图；

图4为本申请中发端处理模块进行对齐处理和重排序处理的一个示例图；

图5为本申请中数据处理方法的处理流程的一个示例图；

图6为本申请中发端处理模块进行对齐处理的一个示例图；

图7A为本申请中发端处理模块进行通道置换处理的一个示例图；

图7B为本申请中发端处理模块进行通道置换处理的另一个示例图；

图7C为本申请中发端处理模块进行通道置换处理的另一个示例图；

图7D为本申请中发端处理模块进行通道置换处理的另一个示例图；

图8为本申请中对n条通道数据流分别进行卷积交织的一种结构示意图；

图9A为本申请中发端处理模块进行第二FEC编码处理的一个示例图；

图9B为本申请中发端处理模块进行第二FEC编码处理的另一个示例图；

图10A为本申请中发端处理模块进行信道交织处理的一个示例图；

图10B为本申请中发端处理模块进行信道交织处理的另一个示例图；

图10C为本申请中发端处理模块进行信道交织处理的另一个示例图；

图10D为本申请中发端处理模块进行信道交织处理的另一个示例图；

图10E为本申请中发端处理模块进行信道交织处理的另一个示例图；

图10F为本申请中发端处理模块进行信道交织处理的另一个示例图；

图10G为本申请中发端处理模块进行信道交织处理的另一个示例图；

图10H为本申请中发端处理模块进行信道交织处理的另一个示例图；

图11A为本申请中数据处理方法的另一个流程图；

图11B为本申请中数据处理方法的处理流程的另一个示例图；

图12A为本申请中发端处理模块进行加扰处理的一个示例图；

图12B为本申请中发端处理模块进行加扰处理的另一个示例图；

图13A为本申请中数据处理方法的另一个流程图；

图13B为本申请中数据处理方法的处理流程的另一个示例图；

图14A为本申请中数据处理方法的另一个流程图；

图14B为本申请中数据处理方法的处理流程的另一个示例图；

图15为本申请中数据处理方法的另一个流程图；

图16为本申请中通道数据流中的AM序列的一个示例图；

图17为本申请中发端处理模块基于AM序列进行对齐处理和重排序处理的一个示例图；

图18为本申请中发端处理模块基于AM序列进行通道置换处理的一个示例图；

图19为本申请中发端处理模块基于AM序列进行卷积交织处理的一个示例图；

图20为本申请中发端处理模块基于AM序列进行卷积交织处理的另一个示例图；

图21为本申请中发端处理模块基于AM序列进行第二FEC编码处理的一个示例图；

图22为本申请中发端处理模块基于AM序列进行信道交织处理的一个示例图；

图23为本申请中AM^*序列的一个示例图；

图24为本申请中AM^*序列的另一个示例图；

图25为本申请中数据处理装置的一个实施例示意图；

图26为本申请中数据处理装置的另一个实施例示意图；

图27为本申请中数据处理方法的另一个流程图；

图28为本申请中数据处理方法的流程的一个示例图；

图29A为本申请中获取第一数据流的实现方式的一个示例图；

图29B为本申请中获取第一数据流的实现方式的另一个示例图；

图30为本申请中第一数据流包含的第一FEC码字的图案的示例图；

图31为本申请中复用处理的一个示例图；

图32A为本申请中数据处理方法涉及的卷积交织器的一个示例图；

图32B为本申请中数据处理方法涉及的卷积交织器的另一个示例图；

图32C为本申请中数据处理方法涉及的卷积交织器的另一个示例图；

图33A为本申请中卷积交织块定界的一个示例图；

图33B为本申请中划分卷积交织块定界的另一个示例图；

图33C为本申请中划分卷积交织块定界的另一个示例图；

图34A为本申请中发端处理模块基于AM_P2序列对齐进行卷积交织处理的一个示例图；

图34B为本申请中发端处理模块基于AM_P2序列对齐进行卷积交织处理的另一个示例图；

图34C为本申请中发端处理模块基于AM_P2序列对齐进行卷积交织处理的另一个示例图；

图35A为本申请中发端处理模块基于AM_O2序列对齐进行第二FEC编码处理的另一个示例图；

图35B为本申请中发端处理模块基于AM_O2序列对齐进行第二FEC编码处理的另一个示例图；

图35C为本申请中发端处理模块基于AM_O2序列对齐进行第二FEC编码处理的另一个示例图；

图36为本申请中数据处理装置的另一个实施例示意图；

图37为本申请中数据处理装置的另一个实施例示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的术语在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

应理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

图1为本申请实施例应用的一种通信系统示意图。如图1所示，该通信系统包括发端设备01、发端处理模块02、信道传输媒介03、收端处理模块04和收端设备05。以该通信系统是数据中心网络为例，发端设备01和收端设备05可以为交换机或路由器等设备，且发端设备01也称为位于发端的客户侧芯片(host chip)，收端设备05也称为位于收端的客户侧芯片。客户侧芯片有时也称为客户侧设备(host device)。其中，发端设备01与发端处理模块02之间可以通过连接单元接口(attachment unit interface，AUI)连接，收端设备05与收端处理模块04之间可以通过AUI连接。发端处理模块02和收端处理模块04可以为光模块(optical module)、电模块、连接器(connector)或其他在数据发送过程中对数据进行处理的模块。例如，该处理模块可以为800G DR模块(800G DR module，一种800G的直检光模块)。此外，信道传输媒介03可以为光纤。该通信系统中的发端设备01、发端处理模块02、信道传输媒介03、收端处理模块04和收端设备05均可以支持双向传输，也可以支持单向传输，具体此处不做限定。

图2为图1所示通信系统中一种数据传输的过程示意图。如图2所示，从发端设备01向收端设备05传输数据的过程中，发端设备01用于对该数据进行外码编码，然后向发端处理模块02传输经过外码编码的数据。发端处理模块02用于对经过外码编码的数据进行内码编码，得到经过外码编码和内码编码的数据，并将经过外码编码和内码编码的数据传输至信道传输媒介03。信道传输媒介03用于将经过外码编码和内码编码的数据传输至收端处理模块04。收端处理模块04用于对经过外码编码和内码编码的数据进行内码译码，并向收端设备05传输经过内码译码的数据。收端设备05用于对经过内码译码的数据进行外码译码。

应理解，内码中的“内”和外码中的“外”只是基于对数据进行操作的执行主体相对于信道传输媒介03的距离的远近来区分的。对内码进行操作的执行主体较靠近信道传输媒介，对外码进行操作的执行主体较远离信道传输媒介。在本申请实施例中，由于数据从发端设备01发出后经过发端处理模块02传输至信道传输媒介03，然后从信道传输媒介03经过收端处理模块04传输至收端设备05。经发端设备01编码的数据相对于经发端处理模块02编码的数据离信道传输媒介03较远，经收端设备05译码的数据相对于经收端处理模块04译码的数据离信道传输媒介03较远。因此经发端设备01编码的数据称为经过外码编码的数据，经发端处理模块02编码的数据称为经过内码编码的数据，经收端设备05译码的数据称为经过外码译码的数据，经收端处理模块04译码的数据称为经过内码译码的数据。在一种可能的实施方式中，上述的内码编码和外码编码都是采用FEC编码的方式，从而形成一种级联FEC的传输方案。此时，经发端设备01编码的数据称为经过第一FEC编码的数据，经发端处理模块02编码的数据称为经过第二FEC编码的数据，经收端设备05译码的数据称为经过第一FEC译码的数据，经收端处理模块04译码的数据称为经过第二FEC译码的数据。例如，发端设备01可以采用里德-所罗门码(Reed-solomon codes，RS码)进行第一FEC编码(即外码编码)，发端处理模块02可以采用汉明(Hamming)码进行第二FEC编码(即内码编码)。又例如，发端设备01可以采用RS码进行第一FEC编码(即外码编码)，发端处理模块02可以采用博斯-查德胡里-霍昆格姆(Bose–Chaudhuri–Hocquenghem，BCH)码进行第二FEC编码(即内码编码)。

需要说明的是，以上内容是对本申请实施例提供的数据处理方法的应用场景的示例性说明，并不构成对于数据处理方法的应用场景的限定，本领域普通技术人员可知，随着业务需求的改变，其应用场景可以根据应用需求进行调整，本申请实施例对其不做一一列举。

对于上述采用级联FEC的传输方案，本申请设计一种包含“通道置换”和“与通道置换对应的信道交织”的数据处理方案，以实现整体级联FEC方案性能较好，降低收端处理复杂度。

下面结合图3对本申请提出的数据处理方法的主要流程进行介绍，在该方法中，发端处理模块主要执行如下步骤：

步骤301，对n条通道数据流中每R/2条来自第一通道数据流集合的通道数据流与每R/2条来自第二通道数据流集合的通道数据流进行通道置换处理得到R条第一数据流，总共得到n条第一数据流。

本实施例中，通道数据流可以是物理编码子层(physical coding sublayer，PCS)通道数据流。n条通道数据流都是经过第一FEC编码的数据流，也就是上文中介绍的经过外码编码的数据流，其中，n为大于1的整数。经过第一FEC编码的n条通道数据流可以包括多个第一FEC码字。前述n条通道数据流中的每条通道数据流中连续的a个符号来自a个不同的第一FEC码字，所述a为大于1的整数。示例性的，该第一FEC编码可以采用RS码(例如，KP4 RS(544，514)码，码长N＝544个符号，一个符号包含10个比特)，经过第一FEC编码后的n条通道数据流可以包括多个RS码字，每条通道数据流中连续的a个符号来自a个不同的RS码字，a为大于0的整数。例如，若a＝2，则每条通道数据流中连续的2个符号来自2个不同的第一FEC码字，即一条通道数据流中第0个符号与第1个符号来自两个不同的第一FEC码字，第1个符号与第2个符号来自两个不同的第一FEC码字，第2个符号与第3个符号来自两个不同的第一FEC码字，以此类推。需要说明的是，在实际应用中也可以采用其他的编码方式进行外码编码，本申请不限制。还需要说明的是，本申请中第一FEC码长取值是以符号为单位来统计的，其中，符号可以包括一个或多个比特。

为便于理解，以发端设备发送1×800GbE业务为例。如图4所示，n＝32且a＝2，第一FEC编码采用KP4 RS(544，514)码，码长N＝544个符号，一个符号包含10个比特。发端设备将待传输的800GbE业务数据进行KP4 RS(544，514)码第一FEC编码后将每2个RS码字交织分配到PCS通道数据流0～15或者PCS通道数据流16～31，从而使得PCS通道数据流0～15中每条数据流间隔68个符号总共16*68＝1088个符号，其包含了2个RS码码字。每条PCS通道数据流中相邻2个符号来自不同RS码码字，且相邻两条PCS通道数据流的同个位置的2个符号来自不同RS码码字。类似的，PCS通道数据流16～31中每条数据流间隔68个符号总共16*68＝1088个符号，其包含了2个RS码码字。每条PCS通道数据流中相邻2个符号来自不同RS码码字，且相邻两条PCS通道数据流的同个位置的2个符号来自不同RS码码字；且PCS通道数据流0～15包含的RS码字与PCS通道数据流16～31包含的RS码字不同，即PCS通道数据流0～15中的数据与PCS通道数据流16～31中的数据来自不同的RS码字。32条PCS通道数据流经发送设备的PMA层处理后通过连接单元接口800GAUI-8送入发端处理模块。

可选的，该n条通道数据流是经过标识锁定(alignment lock)、通道数据对齐以及通道重排序(lane reorder)等处理而获得的n条通道数据流。例如，如图5所示，发端处理模块的物理媒体附加(physical medium attachment，PMA)子层对来自发送设备的数据进行处理后，可以得到n条经过第一FEC编码(即外码编码)的通道数据流，然后进行标识锁定(alignment lock)和通道数据对齐处理得到对齐的n条通道数据流。然后，根据对齐标识(alignment marker)对n条通道的数据进行通道重排序(lane reorder)处理，使得n条通道的数据能够按照指定的顺序排列。

在一种可能的实施方式中，上述通道数据对齐处理可以是基于AM序列的对齐处理。例如，现有标准定义的通道纠偏处理(lane de-skew)，使得其输出的n条通道数据流的数据是完全对齐的。或者，上述通道数据对齐处理也可以是基于通道符号的对齐处理，使得其输出的n条通道数据流上的数据是基于外码符号对齐，具体可以是基于一个外码符号对齐，也可以是基于多个外码符号对齐。为便于理解，如图6所示，以两条通道数据流为例说明上述通道数据对齐处理的具体操作，假设外码是RS码且一个RS码符号长度为10比特。其中，图6中的场景(a)表明两条通道数据流存在偏差75个比特，AM0和AM1分别是通道数据流0和通道数据流1的对齐标识。图6中的场景(b)是采用现有标准定义的通道纠偏处理(lane de-skew)，使得其输出后的通道数据流0和通道数据流1不存在偏差。图6中的场景(c)是采用基于1个RS符号对齐处理，使得其输出后的通道数据流0的1个RS符号和通道数据流1的1个RS符号是对齐的，此时两个通道仍存在70比特的偏差。图6中的场景(d)是一种采用基于2个RS符号对齐处理，使得其输出后的通道数据流0的2个RS符号和通道数据流1的2个RS符号是对齐的，此时两个通道仍存在60比特的偏差。本实施例中，以“通道数据对齐处理”是基于通道符号的对齐处理为例进行介绍，在后文图15对应的实施例中，以“通道数据对齐处理”是基于AM序列的对齐处理为例进行介绍。

在一种可能的实施方式中，通道重排序处理是将n条通道数据流按照预设排序方式进行排序，示例性的，该排序方式可以是按照通道数据流0到通道数据流n-1的方式排序，使得通道数据流0到通道数据流(n/2)-1中的任意2条通道数据流的数据来自相同的第一FEC码字，通道数据流n/2到通道数据流n-1中的任意2条通道数据流的数据来自相同的第一FEC码字，并且，通道数据流0到通道数据流(n/2)-1中的任意1条通道数据流与通道数据流n/2到通道数据流n-1中的任意1条通道数据流中的数据来自不同的第一FEC码字。为便于介绍，将n条通道数据流中两部分来自不同第一FEC码字的通道数据流称为两个不同的通道数据流集合。例如，将通道数据流0到通道数据流(n/2)-1共n/2条通道数据流标记为第一通道数据流集合，将通道数据流n/2到通道数据流n-1共n/2条通道数据流标记为第二通道数据流集合。其中，第一通道数据流集合包括的n/2条通道数据流中任意2条通道数据流的数据来自相同的第一FEC码字，第二通道数据流集合包括的n/2条通道数据流中任意2条通道数据流的数据来自相同的第一FEC码字，并且，第一通道数据流集合中的数据中任意1条通道数据流中的数据与第二通道数据流集合中任意1条通道数据流的数据来自不同的第一FEC码字。需要说明的是，通道数据流集合仅仅是对多条通道数据流的一种描述方式，并不是作为数据结构对多条通道数据流进行限定。为便于理解，以n＝32为例，如图4所示，经过重排序处理后的32条通道数据流按照通道数据流0到通道数据流31进行排序，其中，通道数据流0～15被称为第一通道数据流集合，通道数据流0到通道数据流15中的任意2条通道数据流的数据来自相同的第一FEC码字，通道数据流16～31被称为第二通道数据流集合，通道数据流16到通道数据流31中的任意2条通道数据流的数据来自相同的第一FEC码字。第一通道数据流集合中任意一条通道数据流的数据与第二通道数据流集合中任意一条通道数据流的数据来自不同的第一FEC码字。在图4中，相同图案的方框表示同一第一FEC码字的符号，不同的图案的方框表示不同的第一FEC码字的符号。

本步骤中，发端处理模块从n条通道数据流中的第一通道数据流集合中取出R/2条，并且，从n条通道数据流中的第二通道数据流集合中取出R/2条，然后，发端处理模块将来自第一通道数据流集合的R/2条通道数据流与来自第一通道数据流集合的R/2条通道数据流进行通道置换处理，得到R条第一数据流。其中，R为大于1的偶数且n能被R整除。示例性的，R＝2或4。为便于介绍，称经过通道置换处理之后获得的R条第一数据流为一个第一数据流集合。需要说明的是，第一数据流集合仅仅是对多条第一数据流的一种描述方式，并不是作为数据结构对多条第一数据流进行限定。

需要说明的是，发端处理模块不仅是对R条通道数据流进行通道置换处理，而是以R条通道数据流为一组将n条通道数据流均进行通道置换处理，得到n条第一数据流。若n/R＝S，则前述通道置换处理可以理解为发端处理模块将n条通道数据流划分为S组通道数据流，其中，每组通道数据流包括R条来自不同通道数据流集合待进行通道置换处理的通道数据流，即每组通道数据流包括R/2条来自第一通道数据流集合的通道数据流以及R/2条来自第二通道数据流集合的通道数据流，R/2条来自第一通道数据流集合的通道数据流与R/2条来自第二通道数据流集合的通道数据流进行通道置换处理。对n条通道数据流中S组通道数据流进行通道置换处理后，得到S个第一数据流集合，其中每个第一数据流集合包含R条第一数据流，S个第一数据流集合总共有n条第一数据流。需要说明的是，不同组的通道数据流不重复执行通道置换处理，即若第一通道数据流集合中的某一条通道数据流#1被划分到第一组通道数据流中，用于与第二通道数据流集合中的另一条通道数据流#17进行通道置换处理，则该条通道数据流#1不会再次与其他通道数据流进行通道置换处理。例如，当n＝32，R＝2时，S＝16。本示例中，发端处理模块可以将第一道数据流集合中的1条通道数据流和第二通道数据流集合中的1条通道数据流进行通道置换得到1个第一数据流集合，总共得到16个第一数据流集合，其中每个第一数据流集合包含2条第一数据流。又例如，当n＝32，R＝4时，S＝8。本示例中，发端处理模块可以将第一道数据流集合中的2条通道数据流和第二通道数据流集合中的2条通道数据流进行通道置换得到1个第一数据流集合，总共得到8个第一数据流集合，其中每个第一数据流集合包含4条第一数据流。以此类推，此处不予赘述。

可选的，通道置换的具体处理过程可以是将R/2条来自第一通道数据流集合的通道数据流与R/2条来自第二通道数据流集合的通道数据流每隔Δ个符号置换Δ个符号，得到R条第一数据流，以使得每条第一数据流中每连续2Δ个符号中的前Δ个符号与后Δ个符号分别来自第一通道数据流集合和第二通道数据流集合。其中，所述Δ＝1或2。由于，每条通道数据流每连续a个符号来自a个不同的第一FEC码字，因此，进行通道置换处理后第一数据流每连续的2a个符号来自2a个不同的第一FEC码字，且每连续的2a个符号中的a个符号来自第一通道数据流集合，另外的a个符号来自第二通道数据流集合。以a＝2，第一FEC码字为RS码字为例。每条通道数据流中每连续2个RS符号来自2个不同的RS码字，通道置换处理后每条第一数据流中每连续的4个符号来自4个不同的RS码字，且每连续的4个RS符号中的2个RS符号来自第一通道数据流集合，另外的2个RS符号来自第二通道数据流集合。

在一种可能的实施方式中，R＝2，通道置换的具体处理过程可以是将第一通道数据流与第二通道数据流每隔Δ个符号置换Δ个符号得到2条第一数据流，以使得每条第一数据流中每连续2Δ个符号中的前Δ个符号与后Δ个符号分别来自第一通道数据流和第二通道数据流。其中，第一通道数据流为来自第一通道流数据集合中1条通道数据流，第二通道数据流为来自第二通道流数据集合中的1条通道数据流。其中，所述Δ＝1或2。也就是说，发端处理模块从通道数据流集合0(即通道数据流0到通道数据流(n/2)-1)中任取1条通道数据流i₀，从通道数据流集合1(即通道数据流n/2到通道数据流n-1)中任取1条通道数据流i₁，通道数据流i₀和通道数据流i₁每隔Δ个符号置换Δ个符号生成1个第一数据流集合，该第一数据流集合包含2条第一数据流，分别标识为第一数据流i₀和第一数据流i₁，使得第一数据流每连续的4个符号来自4个不同的码字。可选的，i₁＝i₀+(n/2)。其中，0≤i₀≤(n/2)-1，且，i₀为整数；n/2≤i₁<n，且，i₁为整数。

示例性的，当n＝32时，前述通道置换的具体处理过程可以表示为第一数据流i中的第j个符号来自通道数据流的第j个符号。其中，0≤i≤15，且，i为整数；j≥0，且，j为整数，/>表示向下取整运算，“％”表示求余运算。

为便于理解，以图7A为例，在图7A的示例(a)中，Δ＝2，即通道数据流i₀和通道数据流i₁每隔2个RS符号置换2个RS符号生成1个包含第一数据流i₀和第一数据流i₁的第一数据流集合。本示例中，通道数据流i₀和通道数据流i₁的前两个RS符号(即第一个RS符号和第二个RS符号)不变，即通道数据流i₀中标记为0和2的符号和通道数据流i₁中标记为1和3的符号不变，获得的第一数据流i₀的前两个RS符号分别为标记为0和2的符号，获得的第一数据流i₁的前两个RS符号分别为标记为1和3的符号；通道数据流i₀的第三个RS符号与通道数据流i₁的第三个RS符号互换，通道数据流i₀的第四个RS符号与通道数据流i₁的第四个RS符号互换，即通道数据流i₀中标记为4和6的符号分别与通道数据流i₁中标记为5和7的符号互换，获得的第一数据流i₀的第三和第四个RS符号分别为标记为5和7的符号，获得的第一数据流i₁的第三和第四个RS符号为标记为4和6的符号。经过通道置换处理后，基于通道数据流i₀的前4个RS符号(即“0、2、4、6”)和通道数据流i₁的前4个RS符号(即“1、3、5、7”)，获得的第一数据流i₀的前4个RS符号为“0、2、5、7”和第一数据流i₁的前4个RS符号为“1、3、4、6”。类似的，发端处理模块采用相同的方式基于通道数据流i₀的后4个RS符号(即“8、10、12、14”)和通道数据流i₁的后4个RS符号(即“9、11、13、15”)，获得的第一数据流i₀的后4个RS符号为“8、10、13、15”和第一数据流i₁的后4个RS符号为“9、11、12、14”。以此类推，此处不予赘述。在图7A的示例(b)中，Δ＝1，即通道数据流i₀和通道数据流i₁每隔1个RS符号置换1个RS符号生成1个包含第一数据流i₀和第一数据流i₁的第一数据流集合。本示例中，通道数据流i₀和通道数据流i₁的第一个RS符号不变，即通道数据流i₀中标记为0的符号和通道数据流i₁中标记为1的符号不变；通道数据流i₀的第二个RS符号与通道数据流i₁的第二个RS符号互换，即通道数据流i₀中标记为2的符号与通道数据流i₁中标记为3的符号互换；通道数据流i₀和通道数据流i₁的第三个RS符号不变，即通道数据流i₀中标记为4的符号和通道数据流i₁中标记为5的符号不变；通道数据流i₀的第四个RS符号与通道数据流i₁的第四个RS符号互换，即通道数据流i₀中标记为6的符号与通道数据流i₁中标记为7的符号互换。经过通道置换处理后，基于通道数据流i₀的前4个RS符号(即“0、2、4、6”)和基于通道数据流i₁的前4个RS符号(即“1、3、5、7”)，获得的第一数据流i₀的前4个RS符号为“0、3、4、7”和第一数据流i₁的前4个RS符号为“1、2、5、6”。类似的，发端处理模块采用相同的方式将通道数据流i₀的后4个RS符号(即“8、10、12、14”)和通道数据流i₁的后4个RS符号(即“9、11、13、15”)，获得的第一数据流i₀的后4个RS符号为“8、11、12、15”和第一数据流i₁的后4个RS符号为“9、10、13、14”。以此类推，此处不予赘述。

在一种可能的示例中，当n＝32，R＝2时，S＝16。仍旧以通道数据流0到通道数据流15为第一通道数据流集合，通道数据流16到通道数据流31为第二通道数据流集合为例。发端处理模块可以将第一道数据流集合中的通道数据流i与第二通道数据流集合中的通道数据流i+16进行通道置换得到包含第一数据流i和第一数据流i+16的一个第一数据流集合，总共得到16个第一数据流集合。其中，0≤i≤15，且，i为整数。经过通道置换处理之后，如图7B所示，给出了一种Δ＝2的具体示例。在图7B中，通道数据流i和通道数据流i+16每隔2个RS符号置换2个RS符号生成第一数据流i和第一数据流i+16。如图7C所示，给出了一种Δ＝1的具体示例。在图7C中，通道数据流i和通道数据流i+16每隔1个RS符号置换1个符号生成第一数据流i和第一数据流i+16。在前述图7B和图7C所示示例中，第一数据流0和第一数据流16、第一数据流1和第一数据流17、第一数据流2和第一数据流18、第一数据流3和第一数据流19、第一数据流4和第一数据流20、第一数据流5和第一数据流21、第一数据流6和第一数据流22、第一数据流7和第一数据流23、第一数据流8和第一数据流24、第一数据流9和第一数据流25、第一数据流10和第一数据流26、第一数据流11和第一数据流27、第一数据流12和第一数据流28、第一数据流13和第一数据流29、第一数据流14和第一数据流30、第一数据流15和第一数据流31分别属于16个不同的第一数据流集合。

在另一种可能的实施方式中，R＝4，通道置换的具体处理过程可以是从第一通道数据流集合(即通道数据流0到通道数据流(n/2)-1)中任取2条通道数据流(例如，通道数据流i₀和通道数据流i₁)，从第二通道数据流集合(即通道数据流n/2到通道数据流n-1)中任取2条通道数据流(例如，通道数据流i₂和通道数据流i₃)，前述4条通道数据流进行通道置换处理生成1个第一数据流集合，该第一数据流集合包含4条第一数据流，分别标识为第一数据流i₀、第一数据流i₁、第一数据流i₂和第一数据流i₃，使得第一数据流每连续的4个符号来自4个不同的码字。其中，i₀、i₁、i₂和i₃的取值有很多种实现方式，一种可能的实现方式中，0≤i₀<7，i₁＝i₀+8，i₂＝i₀+16，i₃＝i₀+24，其中，i₀为整数。

需要说明的是，当R＝4时，4条通道数据流进行通道置换的方式有很多种。如图7D所示，是4条通道数据流进行通道置换的两种可能的示例。在一种具体的符号置换方式中，发端处理模块可以将通道数据流i₀和/或通道数据流i₁中的某一个RS符号与通道数据流i₂和/或通道数据流i₃中的某一个RS符号置换。例如，在图7D所示的示例(a)中，通道数据流i₀的第三个符号(即标识为“8”的符号)与通道数据流i₂的第三个符号(即标识为“10”的符号)互换，通道数据流i₁的第三个符号(即标识为“9”的符号)与通道数据流i₃的第三个符号(即标识为“11”的符号)互换。又例如，在图7D所示的示例(a)中，通道数据流i₀的第四个符号(即标识为“12”的符号)与通道数据流i₃的第四个符号(即标识为“15”的符号)互换，通道数据流i₁的第四个符号(即标识为“13”的符号)与通道数据流i₂的第四个符号(即标识为“14”的符号)互换。在另一种具体的符号置换方式中，发端处理模块可以将通道数据流i₀与通道数据流i₁中的某一个RS符号进行互换，也可以将通道数据流i₂与通道数据流i₃中的某一个RS符号互换。例如，在图7D所示的示例(a)中，通道数据流i₀的第二个符号(即标识为“4”的符号)与通道数据流i₁的第二个符号(即标识为“5”的符号)进行互换，通道数据流i₂的第二个符号(即标识为“6”的符号)与通道数据流i₃的第二个符号(即标识为“7”的符号)进行互换。在另一种具体的符号置换方式中，发端处理模块可以将通道数据流i₀、通道数据流i₁、通道数据流i₂和通道数据流i₃中的某一个RS符号进行循环移位。例如，在图7D所示的示例(b)中，通道数据流i₀的第四个符号(即标识为“12”的符号)、通道数据流i₁的第四个符号(即标识为“13”的符号)、通道数据流i₂的第四个符号(即标识为“14”的符号)以及通道数据流i₃的第四个符号(即标识为“15”的符号)分别向通道数据流i₁、通道数据流i₂、通道数据流i₃移动和通道数据流i₀移动，以使得在通道置换后的多条第一数据流中的第一数据流i₀、第一数据流i₁、第一数据流i₂以及第一数据流i₃的第四个符号分别为“15、12、13、14”。需要说明的是，图7D所示的示例(a)与图7D所示的示例(b)仅仅是通道置换处理的多种置换方式的两种示例，在实际应用中，可以将前述示例中任意一种或多种具体的符号置换的方式进行组合而获得4条通道数据流进行通道置换的实现方式。进行通道置换之后获得的第一数据流每连续的2a个符号来自2a个不同的RS码字，且，每连续的2a个符号中的a个符号来自第一通道数据流集合，另外的a个符号来自第二通道数据流集合。

在一种可能的示例中，当n＝32，R＝4时，S＝8。仍旧以通道数据流0到通道数据流15为第一通道数据流集合，通道数据流16到通道数据流31为第二通道数据流集合为例。发端处理模块可以将通道数据流i₀、通道数据流i₀+8、通道数据流i₀+16、通道数据流i₀+24共4条通道数据流进行通道置换，得到包含第一数据流i₀、第一数据流i₀+8、第一数据流i₀+16、第一数据流i₀+24共4条第一数据流的一个第一数据流集合j₀，总共得到8个第一数据流集合。其中，0≤i₀≤6，且，i₀为整数；0≤j₀≤7，且，j₀为整数。

步骤302，对n条第一数据流中的每条第一数据流进行卷积交织处理得到n条第二数据流。

其中，第二数据流中连续的b个符号来自b个不同的第一FEC码字，所述b为大于1的整数，b能被a整除。可选的，b的取值与卷积交织器的延迟线的数量相关。例如，b＝2a×p，其中，p表示卷积交织器中延迟线的数量，p为大于1的整数。

经过通道置换后的n条第一数据流将进入卷积交织器进行卷积交织处理，得到n条第二数据流。如图8所示，为本申请适用的卷积交织器的示例图。在图8所示示例中，第一FEC码字为RS码字，a＝2，卷积交织器包含p＝3条延迟线，3条延迟线分别包括0个存储单元、Q个存储单元、2Q个存储单元，每个存储单元用于存储d＝4个RS符号。在图8所示的示例(a)中，延迟线0的延迟取值为0个RS符号，延迟线1的延迟取值为4Q个RS符号，延迟线2的延迟取值为8Q个符号即无延迟。在图8所示的示例(b)中，延迟线0的延迟取值为8Q个RS符号，延迟线1的延迟取值为4Q个RS符号，延迟线2的延迟取值为0个符号即无延迟。用Sr()表示第一数据流r(0≤r≤31)中连续的4个RS符号，则Sr(3t)、Sr(3t+1)和Sr(3t+2)依次分别输入到图8的示例(a)所示的卷积交织器的延迟线0、延迟线1和延迟线2，同时延迟线0、延迟线1和延迟线2依次分别输出Sr(3t)、Sr(3t-3Q+1)和Sr(3t-6Q+2)。然后，Sr(3t+3)、Sr(3t+4)和Sr(3t+5)依次分别输入到延迟线0、延迟线1和延迟线2，同时延迟线0、延迟线1和延迟线2依次分别输出Sr(3t+3)、Sr(3t-3Q+4)和Sr(3t-6Q+5)、和。结合第一数据流中RS分布规则，则当d(pQ-1)≥68即Q≥6即时，卷积交织的延迟线0、延迟线1和延迟线2轮询1次输出的12个RS符号来自12个不同的RS码字。或者，Sr(3t)、Sr(3t+1)和Sr(3t+2)依次分别输入到图8的示例(b)所示的卷积交织器的延迟线0、延迟线1和延迟线2，同时延迟线0、延迟线1和延迟线2依次分别输出Sr(3t-6Q)、Sr(3t-3Q+1)和Sr(3t+2)，然后，Sr(3t+3)、Sr(3t+4)和Sr(3t+5)依次分别输入到延迟线0、延迟线1和延迟线2，同时延迟线0、延迟线1和延迟线2依次分别输出Sr(3t-6Q+3)、Sr(3t-3Q+4)和Sr(3t+5)。结合第一数据流中RS分布规则，则当d(pQ+1)≥68即Q≥6即时，卷积交织的延迟线0、延迟线1和延迟线2轮询一次输出的12个RS符号来自12个不同的RS码字。

步骤303，对n条第二数据流中每条第二数据流进行第二FEC编码处理得到n条编码数据流。

其中，n条编码数据流中每条编码数据流包括多个第二FEC码字，每个第二FEC码字包括第二FEC信息数据和第二FEC校验数据。其中，第二FEC信息数据是来源于第二数据流的数据，该第二FEC信息数据所在的比特称为信息比特或信息位，第二FEC校验数据是发端处理模块添加的用于校验的冗余数据，该第二FEC校验数据所在的比特称为校验比特或校验位。

图9A为本申请实施例中对n条第二数据流进行第二FEC编码的一种结构示意图。如图9A所示，对n条第二数据流分别进行第二FEC编码(即前文提到的内码编码)得到n条编码数据流。示例性的，对第二数据流i进行第二FEC编码得到编码数据流i，其中，0≤i≤31。如图9B所示，以n＝32，第二FEC为eHamming(128，120)为例。发端处理模块将每条第二数据流中每连续的12个符号(即120比特)作为一个第二FEC信息数据，对每个第二FEC信息数据进行eHamming(128，120)编码，并且，添加冗余比特，得到128比特长度的第二FEC码字。其中，每个第二FEC的信息位来自12个不同的RS码字。

步骤304，将n条编码数据流中每q个编码数据流集合进行信道交织为1条第三数据流，总共得到m条第三数据流。

其中，n条编码数据流包括S个编码数据流集合，每个编码数据流集合包括R条编码数据流，R条编码数据流的数据来自R条进行通道置换的通道数据流，所述R条进行通道置换的通道数据流包括R/2条来自第一通道数据流集合的通道数据流和R/2条来自第二通道数据流集合的通道数据流。也可以理解为，R条编码数据流由一个第一数据流集合中的R条第一数据流分别经过卷积交织处理和第二FEC编码得到的。需要说明的是，R条编码数据流的数据是指R条编码数据流中的第二FEC信息数据，不包含R条编码数据流中的第二FEC校验数据，即仅有R条编码数据流的第二FEC信息数据来自R条进行通道置换的通道数据流。

其中，S＝n/R，m＝S/q，q为大于0的整数，且，S能被q整除。可选的，n＝32；R＝2或4；q＝1、2或4；S＝8或16；m＝4或8；q*R＝4或8。

下面将结合示例分别对前述各种实施方式进行详细介绍：

在一种可能的实施方式中，若R＝2，则每个编码数据流集合包括2条编码数据流，2条编码数据流是由来自第一通道数据流集合的1条通道数据流与来自第二通道数据流集合的另1条通道数据流进行通道置换处理而获得的2条第一数据流确定的，该2条第一数据流分别进行卷积交织和第二FEC编码而获得包括前述2条编码数据流的编码数据流集合。本示例中，具体的通道置换处理过程可以参阅前文图7A、图7B以及图7C对应的描述，此处不予赘述。本实施方式中，若n＝32，则S＝n/R＝32/2＝16，即32条编码数据流包括16个编码数据流集合。

在一种本实施方式的一种实现中，若q＝4，则m＝S/q＝16/4＝4。也就是说，发端处理模块将32条编码数据流中每4个编码数据流集合进行信道交织为1条第三数据流，总共得到4条第三数据流。因此，发端处理模块可以通过4个物理信道将第三数据流传输到收端处理模块，其中，4个物理信道可以是4根光纤，也可以1根光纤上的4个波，此处不做限定。如图10A所示，发端处理模块将32条编码数据流中每2条编码数据流作为一个编码数据流集合，并且，将4个编码数据流集合中共8条编码数据流进行信道交织得到4条第三数据流。示例性的，一个编码数据流集合包括编码数据流i和编码数据流i+16，其中，0≤i≤15，且，i为整数。其中，编码数据流i和编码数据流i+16是通道数据流i和通道数据流i+16行通道置换得到的第一数据流集合中的2条第一数据流分别进行卷积交织和内码编码得到的。例如，通道数据流i和通道数据流i+16进行通道置换得到第一数据流i和第一数据流i+16，然后，第一数据流i和第一数据流i+16分别进行卷积交织得到第二数据流i和第二数据流i+16，然后，第二数据流i和第二数据流i+16分别进行第二FEC编码得到编码数据流i和编码数据流i+16，则将编码数据流i和编码数据流i+16标识为一个编码数据流集合，发端处理模块总共获得16个编码数据流集合。然后，发端处理模块从16个编码数据流集合中，任取4个编码数据流集合进行信道交织得到1条第三数据流，总共得到4条第三数据流。

进一步地，发端处理模块可以采用如下任意一种示例将编码数据流交织为第三数据流。

示例性的，发端处理模块可以将编码数据流4*j，编码数据流4*j+1，编码数据流4*j+2，编码数据流4*j+3，编码数据流4*j+16，编码数据流4*j+17，编码数据流4*j+18，编码数据流4*j+19共8条编码数据流交织得到第三数据流j，其中，0≤j≤3。如图10B所示，一种具体交织过程为将每个第二FEC码字中的每连续2比特映射为一个四电平脉冲幅度调制(4-Level Pulse Amplitude Modulation，PAM4)，其中，S()表示一个PAM4符号。由于一个第二FEC码字为128比特，因此每个第二FEC码字可以映射为64个PAM4符号。发端处理模块将编码数据流4*j，编码数据流4*j+1，编码数据流4*j+2，编码数据流4*j+3，编码数据流4*j+16，编码数据流4*j+17，编码数据流4*j+18，编码数据流4*j+19的数据按照PAM4符号轮询输出到第三数据流中j。如图10C所示，另一种具体交织过程为将编码数据流4*j，编码数据流4*j+1，编码数据流4*j+2，编码数据流4*j+3，编码数据流4*j+16，编码数据流4*j+17，编码数据流4*j+18，编码数据流4*j+19按照1比特轮询输出到第三数据流中j，其中，b()表示编码数据流的1比特数据。

示例性的，发端处理模块也可以将编码数据流j，编码数据流4+j，编码数据流8+j，编码数据流12+j，编码数据流16+j，编码数据流20+j，编码数据流24+j，编码数据流28+j共8条编码数流交织为第三数据流j，其中，0≤j≤3。具体的方式仍可以采用图10B所示的基于PAM4符号轮询的方式，也可以采用图10C所示的基于1比特轮询的方式，此处不予赘述。

在本实施方式的另一种实现中，若q＝2，则m＝S/q＝16/2＝8。也就是说，发端处理模块将32条编码数据流中每2个编码数据流集合进行信道交织为1条第三数据流，总共得到8条第三数据流。因此，发端处理模块可以通过8个物理信道将第三数据流传输到收端处理模块，其中，8个物理信道可以是8根光纤，也可以1根光纤上的8个波，此处不做限定。如图10D所示，发端处理模块将32条编码数据流中每2条编码数据流作为一个编码数据流集合，并且，将2个编码数据流集合进行信道交织得到8条第三数据流。示例性的，一个编码数据流集合包括编码数据流i和编码数据流i+16，其中，0≤i≤15，且，i为整数。其中，关于编码数据流i和编码数据流i+16的介绍请参阅前文图10A对应的描述，此处不予赘述。然后，发端处理模块从16个编码数据流集合中，任取2个编码数据流集合进行信道交织得到1条第三数据流，总共得到8条第三数据流。

示例性的，发端处理模块可以将编码数据流2*j，编码数据流2*j+1，编码数据流2*j+16，编码数据流2*j+17共4条编码数据流交织得到第三数据流j，其中，0≤j≤7。如图10E所示，一种具体交织过程为将每个第二FEC码字中的每连续2比特映射为一个PAM4，每个第二FEC码字可以映射为64个PAM4符号，然后，将编码数据流2*j，编码数据流2*j+1，编码数据流2*j+16，编码数据流2*j+17按照PAM4符号轮询输出到第三数据流中j。如图10F所示，另一种具体交织过程为将编码数据流2*j，编码数据流2*j+1，编码数据流2*j+16，编码数据流2*j+17按照1比特轮询输出到第三数据流中j。

示例性的，发端处理模块也可以将编码数据流j，编码数据流8+j，编码数据流16+j，编码数据流24+j共4条编码数流交织为第三数据流j。具体的方式仍可以采用图10E所示的基于PAM4符号轮询的方式，也可以采用图10F所示的基于1比特轮询的方式，此处不予赘述。

在另一种可能的实施方式中，若R＝4，则每个编码数据流集合包括4条编码数据流，4条编码数据流是由来自第一通道数据流集合的2条通道数据流与来自第二通道数据流集合的另2条通道数据流进行通道置换处理而获得的4条第一数据流确定的，该4条第一数据流分别进行卷积交织和第二FEC编码而获得包括前述4条编码数据流的编码数据流集合。本实例中，具体的通道置换处理过程可以参阅前文图7D对应的描述，此处不予赘述。本实施方式中，若n＝32，则S＝n/R＝32/4＝8，即32条编码数据流包括8个编码数据流集合。

在一种本实施方式的一种实现中，若q＝2，则m＝S/q＝8/2＝4。也就是说，发端处理模块将32条编码数据流中每2个编码数据流集合进行信道交织为1条第三数据流，总共得到4条第三数据流。因此，发端处理模块可以通过4个物理信道将第三数据流传输到收端处理模块，其中，4个物理信道可以是4根光纤，也可以1根光纤上的4个波，此处不做限定。如图10G所示，发端处理模块将32条编码数据流中每4条编码数据流作为一个编码数据流集合，并且，将2个编码数据流集合进行信道交织得到4条第三数据流。

在本实施方式的另一种实现中，若q＝1，则m＝S/q＝8/1＝8。也就是说，发端处理模块将32条编码数据流中每1个编码数据流集合进行信道交织为1条第三数据流，总共得到8条第三数据流。因此，发端处理模块可以通过8个物理信道将第三数据流传输到收端处理模块，其中，8个物理信道可以是8根光纤，也可以1根光纤上的8个波，此处不做限定。如图10H所示，发端处理模块将32条编码数据流中每4条编码数据流作为一个编码数据流集合，并且，将1个编码数据流集合进行信道交织得到8条第三数据流。

需要说明的是，同一编码数据流集合中的任意两条编码数据流的数据来自于相同的通道数据流，不同的编码数据流集合中的任意两条编码数据流的数据来自不同的通道数据流。

由于收端处理模块在进行第二FEC码字解码前需要进行第二FEC同步，其中一种同步方式为通过计算第二FEC码字的校验子是否为0进行第二FEC码字自同步，简单方案为判断W个连续第二FEC码字内有T个或者以上个第二FEC码字的校验子为0则表示第二FEC码字同步。但是，考虑到第二FEC码字可能是一个循环码，即使在不同步的状态下其校验子也会为0。因此，为了降低误同步的概率和误失锁的概率，提高同步的可靠性，在图3对应的实施例的基础之上，可以增加扰码模块对数据流进行加扰处理。下面分别基于图11A、图13A和图14A对增加了不同的加扰模块的处理方式进行介绍。

如图11A所示，为一种增加了加扰处理的数据处理方法的一种实施例。如图11B所示，发端处理模块在第二FEC编码之后且在信道交织之前可以对编码数据流进行加扰处理。该方法中，发端处理模块将执行如下步骤：

步骤1101，对n条通道数据流中每R/2条来自第一通道数据流集合的通道数据流与每R/2条来自第二通道数据流集合的通道数据流进行通道置换处理得到R条第一数据流，总共得到n条第一数据流。

步骤1102，对n条第一数据流中的每条第一数据流进行卷积交织处理得到n条第二数据流。

步骤1103，对n条第二数据流中每条第二数据流进行第二FEC编码处理得到n条编码数据流。

本实施例中，步骤1101至步骤1103与前文步骤301至步骤303类似，具体请参阅前文步骤301至步骤303中的相关描述，此处不予赘述。

步骤1104，采用长度为Q*N比特的伪随机二进制序列对每条编码数据流中的Q个连续第二FEC码字进行加扰处理，得到加扰后的n条编码数据流。

其中，N为第二FEC码字长度，N为大于1的整数，所述Q为大于或等于1的整数。

示例性的，如图12A所示，为一种加扰处理的示例图。其中，加扰模块使用PN-Q*N伪随机噪声序列(pseudo-noise sequence)，对Q个编码后的码字加扰。可选的，Q为大于等于8且小于等于16的整数。示例性的，当收端处理模块接收的来自发端处理模块的数据的BER(比特错误率)为4.85E-3时，Q的较优取值为11。

可选的，PN-Q*N伪随机噪声序列使用扰码多项式r(x)生成，此多项式的表达式为：

r(x)＝1+x³⁹+x⁵⁸ (1)

PN-Q*N伪随机噪声序列以Q*N比特为周期，在每Q个连续内码码字的第0个码字的第0比特位置，将扰码多项式r(x)初始化为初始种子。其中，该初始种子为S₅₇＝1，S_i-1＝S_iXOR 1。或者，该初始种子为“10101010…”，生成的PN-Q*N伪随机噪声序列叠加在码字比特上。

示例性的，以发端处理模块使用汉明码Hamming(128，120)为例。Q＝11个汉明码字，任意一条编码数据流上，间隔1408比特将扰码多项式r(x)初始化为“10101010…”，生成的PN-1408伪随机噪声序列与连续的11个汉明码字进行比特异或，11个码字的具体排列方式如图12B所示。在图12B所示示例中，任意一条编码数据流上，输入加扰模块的码字排列方式，从第0个汉明码字的第0比特开始，直至第10个汉明码字的第127比特，完成第一个周期的汉明码字加扰。在第11个码字第0比特，重新初始化扰码多项式r(x)初始化为“10101010…”，将生成的PN-1408伪随机噪声序列的第0比特与第11个码字的第0比特异或，直到第21个汉明码字的第127比特与PN-1408伪随机噪声序列的第1407比特异或，完成第二个周期的汉明码字加扰。

步骤1105，将n条编码数据流中每q个编码数据流集合进行信道交织为1条第三数据流，总共得到m条第三数据流。

本实施例中，步骤1105与前文步骤304类似，具体请参阅前文步骤304中的相关描述，此处不予赘述。需要注意的是，本步骤中，n条编码数据流是经过加扰处理的n条编码数据流。

本实施例中，对第二FEC编码(即内码编码)后的编码数据流进行加扰处理，在不需要增加额外的冗余信息的情况下便于收端处理模块进行第二FEC码字的同步，有利于降低第二FEC码字误同步和误失锁的概率，提高同步的可靠性。

如图13A所示，为一种增加了加扰处理的数据处理方法的另一种实施例。如图13B所示，发端处理模块在信道交织之后可以对第三数据流进行加扰处理。该方法中，发端处理模块将执行如下步骤：

步骤1301，对n条通道数据流中每R/2条来自第一通道数据流集合的通道数据流与每R/2条来自第二通道数据流集合的通道数据流进行通道置换处理得到R条第一数据流，总共得到n条第一数据流。

步骤1302，对n条第一数据流中的每条第一数据流进行卷积交织处理得到n条第二数据流。

步骤1303，对n条第二数据流中每条第二数据流进行第二FEC编码处理得到n条编码数据流。

步骤1304，将n条编码数据流中每q个编码数据流集合进行信道交织为1条第三数据流，总共得到m条第三数据流。

本实施例中，步骤1301至步骤1304与前文步骤301至步骤304类似，具体请参阅前文步骤301至步骤304中的相关描述，此处不予赘述。

步骤1305，采用长度为R*q*Q*N比特的伪随机二进制序列对每条第三数据流中每连续的R*q*Q*N比特进行加扰处理，得到加扰后的m条第三数据流，所述第三数据流中连续的R*q*Q*N比特为R*q条编码数据流中各连续Q个第二FEC码字进行信道交织而生成的R*q*Q*N比特。具体为根据步骤1304将R*q条编码数据流中各连续Q个第二FEC码字按照步骤304给出的信道交织方案进行信道交织生成第三数据流的连续R*q*Q*N比特，将此连续R*q*Q*N与长度为R*q*Q*N比特的伪随机二进制序列(pseudo random binary sequence，PRBS)进行比特异或得到加扰后的第三数据流。所述N为大于1的整数，所述Q为大于或等于1的整数。

本实施例中，发端处理模块对信道交织后的第三数据流进行加扰处理，在不需要增加额外的冗余信息的情况下便于收端处理模块进行第二FEC码字的同步，且可以降低第二FEC码字误同步和误失锁的概率，提高同步的可靠性。

如图14A所示，为一种增加了加扰处理的数据处理方法的另一种实施例。如图14B所示，发端处理模块在第二FEC编码之前可以对第二数据流进行加扰处理。该方法中，发端处理模块将执行如下步骤：

步骤1401，对n条通道数据流中每R/2条来自第一通道数据流集合的通道数据流与每R/2条来自第二通道数据流集合的通道数据流进行通道置换处理得到R条第一数据流，总共得到n条第一数据流。

步骤1402，对n条第一数据流中的每条第一数据流进行卷积交织处理得到n条第二数据流。

本实施例中，步骤1401至步骤1402与前文步骤301至步骤302类似，具体请参阅前文步骤301至步骤302中的相关描述，此处不予赘述。

步骤1403，采用长度为Q*K比特的伪随机二进制序列对每条第二数据流中的Q个连续第二FEC码字信息位进行加扰处理，得到加扰后的n条第二数据流。

其中，K为连续第二FEC码字信息位的长度，K为大于1的整数，Q为大于或等于1的整数。

示例性的，本步骤中的加扰模块可以使用PN-Q*K伪随机噪声序列对Q个待编码码字的信息位加扰。可选的，Q为大于等于8且小于等于16的整数。示例性的，当收端处理模块接收的来自发端处理模块的数据的误比特率(bit error rate，BER)(也被称为比特误码率)为4.85E-3时，Q的较优取值为11。

PN-Q*K伪随机噪声序列使用扰码多项式r(x)生成，多项式的表达式如上述公式(1)所示，此处不予赘述。PN-Q*K伪随机噪声序列以Q*K比特为周期，每次在Q个连续内码信息位的的起始比特位置，将扰码多项式r(x)初始化为初始种子。其中，该初始种子为S₅₇＝1，S_i-1＝S_i XOR 1。或者，该初始种子为“10101010…”，生成的PN-Q*K伪随机噪声序列叠加在码字比特上。

步骤1404，对n条第二数据流中每条第二数据流进行第二FEC编码处理得到n条编码数据流。

需要注意的是，本步骤中，n条第二数据流是经过加扰处理的n条第二数据流。

步骤1405，将n条编码数据流中每q个编码数据流集合进行信道交织为1条第三数据流，总共得到m条第三数据流。

本实施例中，步骤1404至步骤1405与前文步骤303至步骤304类似，具体请参阅前文步骤303至步骤304中的相关描述，此处不予赘述。

本实施例中，对卷积交织后的第二数据流进行加扰处理，在不需要增加额外的冗余信息的情况下便于收端处理模块进行第二FEC码字的同步，可以降低第二FEC码字误同步和误失锁的概率，提高同步的可靠性。

如图15所示，为本申请中数据处理方法的另一种实施例。本实施例中，发端处理模块基于AM序列进行对齐处理，并且，在后续的卷积交织、第二FEC编码过程中均会使用AM序列。具体地，发端处理模块将执行如下步骤：

步骤1501，对n条通道数据流进行基于AM序列的对齐处理，得到基于AM序列对齐的n条通道数据流。

其中，通道数据流可以是物理编码子层(physical coding sublayer，PCS)通道数据流。n条通道数据流都是经过第一FEC编码的数据流，并且，该n条通道数据流是经过标识锁定(alignment lock)的通道数据流。

其中，所述AM序列为所述通道数据流中携带的AM序列，该AM序列用于收端设备进行RS码字的同步和PCS通道对齐。一般地，发送设备能够对PCS通道数据流每间隔L₁比特加入一个AM序列。由于，该AM序列是已知序列，因此，发端处理模块可以利用AM序列进行通道数据对齐处理。可选的，该发端处理模块还可以基于AM序列在通道置换、卷积交织以及内码编码等进行对齐处理。此外，收端处理模块也可以利用AM序列进行内码的同步。

如图16所示，为通道数据流中的AM序列的一种示例图。当发端设备的PCS层采用800G PCS ETC模式时，则对应的通道数据流为PCS通道数据流，其中携带的AM序列的位置和格式如图16所示。其中，每间隔L₁＝2785280比特(即8192个RS码字，包含AM序列)插入AM序列，且AM序列包含CM、UP和UM共3部分共15个字节。其中，CM部分占6个字节，标记为{CM₀，CM₁，CM₂，CM₃，CM₄，CM₅}，其用于收端设备进行RS码字同步。在32条通道数据流中不同的通道数据流的CM部分是相同的。UM部分占6个字节，标记为{UM₀，UM₁，UM₂，UM₃，UM₄，UM₅}，用于携带通道号以便于对通道数据流进行通道排序。一般地，不同的通道数据流中AM序列的UM部分不同，代表不同的通道数据流所在的通道号不同。UP部分占3个字节，标记为{UP₀，UP₁，UP₂}，该UP部分为pad序列。一般地，n条通道数据流中，通道数据流0到通道数据流(n/2)-1中任意2条通道数据流的UP部分不同，通道数据流n/2到通道数据流n-1中任意2条通道数据流的UP部分不相同；而通道数据流0到通道数据流(n/2)-1的UP部分分别与通道数据流n/2到通道数据流n-1的UP部分相同。以n＝32为例，32条通道数据流中，通道数据流0到通道数据流15中任意2条通道数据流的UP部分不同，通道数据流16到通道数据流31中任意2条通道数据流的UP部分不相同；通道数据流0到通道数据流15的UP部分分别与通道数据流16到通道数据流31的UP部分相同。

本步骤中，发端处理模块基于AM序列对齐的示例可以参阅前文图6中的示例(b)对应的相关介绍，此处不予赘述。

步骤1502，对n条基于AM序列对齐的通道数据流进行重排序处理，以使得n条通道数据流按照预设排序方式进行排序。

可选的，将n条通道数据流按照预设排序方式进行排序，为便于理解，以n＝32为例，如图17所示，经过重排序处理后的32条通道数据流按照通道数据流0到通道数据流31进行排序，其中，通道数据流0～15被称为第一通道数据流集合，通道数据流0到通道数据流15中的任意2条通道数据流的数据来自相同的第一FEC码字，通道数据流16～31被称为第二通道数据流集合，通道数据流16到通道数据流31中的任意2条通道数据流的数据来自相同的第一FEC码字。第一通道数据流集合中的任意一条通道数据流的数据与第二通道数据流集合中的任意一条通道数据流的数据来自不同的第一FEC码字。在图17中，相同图案的方框表示同一第一FEC码字的符号，不同的图案的方框表示不同的第一FEC码字的符号。

具体地，请参阅前文步骤301中关于重排序处理的介绍，此处不予赘述。

步骤1503，对n条通道数据流中每R/2条来自第一通道数据流集合的通道数据流与每R/2条来自第二通道数据流集合的通道数据流进行通道置换处理得到R条第一数据流，总共得到n条第一数据流。

其中，n条第一数据流中每条第一数据流每间隔L₁个比特包括一条AM_p序列，该AM_p序列包括15个字节。其中，每条第一数据流中的AM_p序列的前8个字节与对应的通道数据流中的AM序列的前8个字节相同，每条第一数据流中的AM_p序列的后7个字节与对应的通道数据流中的AM序列的后7个字节不同，不同的第一数据流中的AM_p序列的后7个字节各不相同。其中，第一数据流对应的通道数据流是基于通道置换处理而生成该第一数据流的通道数据流。例如，通道数据流i₀与通道数据流i₁进行通道置换处理得到第一数据流i₀和第一数据流i₁。本示例中，第一数据流i₀对应的通道数据流为通道数据流i₀和通道数据流i₁，并且，第一数据流i₁对应的通道数据流也为通道数据流i₀和通道数据流i₁。以第一数据流i₀为例，第一数据流i₀中的AM_p序列的前8个字节与通道数据流i₀中的AM序列的前8个字节相同，并且，第一数据流i₀中的AM_p序列的前8个字节与通道数据流i₁中的AM序列的前8个字节相同。第一数据流i₀中的AM_p序列的后7个字节与通道数据流i₀中的AM序列的后7个字节不同，第一数据流i₀中的AM_p序列的后7个字节与通道数据流i₁中的AM序列的后7个字节也不同，并且，n条第一数据流中任意2条第一数据流中的AM_p序列的后7个字节各不相同。

需要说明的是，第一数据流中的AM_p序列的前8个字节与通道数据流中的AM序列的前8个字节相同，具体是指第一数据流中的AM_p序列的前8个字节与通道数据流中的AM序列的前8个字节完全相同。例如，第一数据流中的AM_p序列的第x个字节与通道数据流中的AM序列的第x个字节相同，其中，1≤x≤8，且，x为整数。第一数据流中的AM_p序列的后7个字节与通道数据流中的AM序列的后7个字节不同，具体是指第一数据流中的AM_p序列的后7个字节与通道数据流中的AM序列的后7个字节存在至少一个字节不同。例如，第一数据流中的AM_p序列的第y个字节与通道数据流中的AM序列的第y个字节相同，但是，第一数据流中的AM_p序列的第z个字节与通道数据流中的AM序列的第z个字节相同，其中，9≤y≤15，9≤z≤15，且，y和z均为整数，且，y与z的取值不同。

为便于理解，以n＝32为例介绍进行通道置换前的通道数据流中的AM序列与进行通道置换处理后的第一数据流中的AMp序列之间的区别。如图18所示，基于AM序列对齐的32个通道数据流通过通道置换处理得到32条第一数据流。可选的，发端处理模块采用图7A、图7B或图7C所介绍的示例进行通道置换处理。根据通道置换中数据交换关系可知第一数据流每间隔L₁＝278528符号包含一个AMp序列，该AMp序列是AM序列置换后的已知序列。该AMp序列的长度仍为120比特。第一数据流i(0≤i<32)的AM_P序列的前8个字节与通道数据流i(0≤i<32)中的AM序列的前8个字节保持一致，即仍为{CM₀，CM₁，CM₂，UP₀，CM₃，CM₄，CM₅，UP₁}，并且，对于所有第一数据流CM₀、CM₁、CM₂、CM₃、CM₄以及CM₅均相同，即32条第一数据流中任意2条第一数据流的CM部分相同。而UP₀和UP₁对于第一数据流0到第一数据流15各不相同，但是，第一数据流0到第一数据流15分别与第一数据流16到第一数据流31相同，标记这8个字节为CM_P。第一数据流i(0≤i<32)的AM_P序列的后面的7个字节与通道数据流i(0≤i<32)中的AM序列的后7个字节不同，且，任意两个第一数据流中AM_P序列的后7个字节互不相同，因此，将AM_P序列的后7个字节标记为UMp。

关于通道置换的具体介绍请参阅前文步骤301中关于通道置换的描述，此处不予赘述。

步骤1504，对n条第一数据流中的每条第一数据流进行卷积交织处理得到n条第二数据流。

具体地，发端处理模块将每条第一数据流中的每连续的T*L₁个符号以d个符号为单位轮询(round-robin)输入到卷积交织器的p个延迟线中，得到第二数据流，所述每连续的T*L₁个符号的前t个比特为所述AM_p序列，所述第二数据流每间隔L₂符号包含一条AM_o序列，所述AM_o序列为所述AM_p序列的前d个符号，所述L₂＝T*L₁，所述T*L₁能被d*p整除。示例性的，d＝4，t＝120。

为了使CM_P序列中部分字节在进行卷积交织处理后仍可以在第二数据流中周期性的出现，则CM_P中连续的5个字节以固定周期的输入到卷积交织器的中的某一条固定的延迟线。

在一种可能的实施方式中，以AM_P序列为起始位置，将第一数据流中每连续T*L₁个符号以d个符号为单位轮询(round-robin)输入到图8所示的卷积交织的p条延迟线中。其中，T*L₁能被为d*p整除，经过卷积交织后第二数据流每隔L₂比特包含长度为d符号的已知序列。为便于介绍，称前述已知序列为AM_O序列，该AM_O序列为AM_P序列的前d个符号。其中，L₂＝T*L₁比特。根据实施列给出的卷积交织的参数和L₁的大小，当T＝3时候，如图19所示，将第一数据流中每连续3个AM_P周期的数据以第一个AM_P序列为初始位置划分为大小为d＝4个符号的卷积交织，总共包含208896个卷积交织块。然后，将连续208896的卷积交织块轮询(round-robin)输入到卷积交织器的延迟线0、延迟线1和延迟线2中，即将第0个卷积交织块输入到卷积交织器延迟线0，第1个卷积交织块输入到卷积交织器延迟线1，第2个卷积交织块输入到卷积交织器延迟线2，第3个卷积交织块输入到卷积交织器延迟线0，第4个卷积交织块输入到卷积交织器延迟线1，依次类推。经过卷积交织后第二数据流的格式如图20所示，该第二数据流中每间隔L₂＝835584符号包含长度为40比特的已知序列，将该长度为40比特的已知序列标记为AM_O序列，且，AM_O序列为AM_P序列的前5个字节，该AM_O序列包含{CM₀，CM₁，CM₂，UP₀，CM₃}。

步骤1505，对n条第二数据流中每条第二数据流进行第二FEC编码处理得到n条编码数据流。

具体地，发端处理模块对每条第二数据流中连续L₂符号进行第二FEC编码，得到c个第二FEC码字。其中，连续L₂符号的前d个符号为所述AM_o序列，所述c为L₂/K，所述K为连续第二FEC码字信息位的长度，所述K为大于1的整数。

本步骤中，为了可以使得收端处理模块利用AM_O进行第二FEC码字同步，则发端处理模块在进行第二FEC编码(即内码编码)时需要使AM_O序列与第二FEC码字(即内码码字)同步，即AM_O序列固定为第二FEC码字(即内码码字)的固定位置。如图21所示，为本申请提供的一种固定AM_O序列的实现方式。其中，AM_O序列固定在内码码字的前40比特。发端处理模块可以将以AM_O序列为起始位置将第二数据流每连续的12个符号(即120比特)划分为内码信息块，连续2个AM_O序列之间数据划分为整数个内码信息块，对每个内码信息块进行编码添加8比特的冗余信息，得到128比特的码字。于是，经过第二FEC编码而获得的编码数据流中每间隔L3＝69632个内码码字包含长度为40比特的AM_O序列。

步骤1506，将n条编码数据流中每q个编码数据流集合进行信道交织为1条第三数据流，总共得到m条第三数据流。

本步骤中，发端处理模块可以采用图3对应实施例介绍的方式进行信道交织处理，得到m条第三数据流。其中，m＝4或8。关于m的取值的具体方式在图3对应实施例的步骤304中已进行了详细介绍，此处不予赘述。如图22所示，为进行信道交织处理后的第三数据流的示例图。在图22中，第三数据流中每间隔L₄＝69632*32/m个内码长度的数据会包含由AM_O序列交织的固定序列。为便于介绍，称该固定序列为AM_O’序列，该AM_O’序列的长度为32/m*40比特。

本实施例中，发端处理模块能够在卷积交织处理过程中和内码编码处理过程中与AM序列对齐，在不需要增加额外的冗余信息的情况下，可以使得编码数据流或者第三数据流周期性的出现已知序列，使得收端处理模块可以利用这个周期性的已知序列进行内码的同步，进而有利于降低收端的处理复杂度。

在一些可能的实施方式中，发端处理模块可以在图15对应的实施例的基础上替换AM序列。例如，在对齐处理和重排序处理之后，或者，在对齐处理和重排序处理之前且AM锁定之后，将n条通道数据流中每条通道数据流中的所述AM序列替换为AM^*序列，不同的通道数据流中的AM^*序列的前5个字节均相同。

如图23所示的示例(a)，AM序列的前5个字节包括UP序列，AM序列的前5个字节可以表示为{CM₀，CM₁，CM₂，UP₀，CM₃}。其中，UP₀为PAD序列，不同的通道具有不同的UP₀。因此，若收端处理模块利用AM_O序列或者AM_O’序列进行内码同步，需要屏蔽AM_O序列中UP₀或者AM_O’中由UP₀交织得到的部分数据，则可能提高误锁定的概率和同步的复杂度。对此，本实施例提出一种可以避免在利用AM_O序列或者AM_O’序列进行内码同步时屏蔽AM_O序列中的UP₀或者屏蔽AM_O’序列由UP₀交织得到的部分序列方案。

如图23的所示的示例(b)和示例(c)是本实施例提供的两种AM^*序列的示例。

一种可能的示例如图23的示例(b)所示，发端处理模块可以将AM序列中的UP₀移动至CM₅和UP₁之间，其他部分保持不变，得到的AM^*序列的格式如图23的示例(b)所示,对于所有通道的AM^*序列的前5个字节是相同的。然后，发端处理模块利用AM^*序列按照图15对应实施例给出的数据处理方式得到n条编码数据流中的AM_O序列为{CM₀，CM₁，CM₂，CM₃，CM₄}，则收端处理模块可利用完整的AM_O序列或者AM_O’序列进行内码同步。

另一种可能的示例如图23的示例(c)所示，发端处理模块可以将AM序列的{CM₀，CM₁，CM₂，UP₀，CM₃，CM₄，CM₅，UP₁}替换为{CM₀，CM₁，CM₃，CM₄，/>CM₅ ^*，UP₀，UP₁}，其他部分保持不变。其中，/>为4比特，/>为/>的比特取反，/>可以与CM₂的前4比特相同，也可以与CM₂的后4比特相同，还可以是其他任意序列。CM₅ ^*可以与CM₅相同；也可以是CM₅ ^*的前4比特与CM₅的前4比特相同，而CM₅ ^*的后4比特与CM₅的前4比特相反；还可以是CM₅ ^*的前4比特与CM₅的后4比特相同，而CM₅ ^*的后4比特与CM₅的前4比特相反；还可以是其他前后4比特取反的其他序列，此处不再一一列举，对于所有通道的AM^*序列的前5个字节是相同的。然后，发端处理模块利用AM^*序列按照图15对应实施例给出的数据处理方式得到n条编码数据流中的AM_O序列为{CM₀，CM₁，/>CM₃，CM₄，/>}，则收端处理模块可利用完整的AM_O序列或者AM_O’序列进行内码同步。此外，由于AM_O序列前20比特与后20比特取反的，因此有利于收端处理模块简化内码同步复杂度。本实施例中，发端处理模块能够替换AM序列，可以使得收端处理模块能够采用足够长的已知序列进行内码的同步，有利于降低收端处理模块内码误同步的概率和误失锁的概率。

在一些可能的实施方式中，发端处理模块可以在图15对应的实施例的基础上在数据发送处理的其他位置进行已知序列的替换。比如在通道置换后将第一数据流中AMp的序列的CM_p部分替换为CM_p ^*，其中CM_p ^*的格式如上述的AM^*序列的前8个字节相同；或者在卷积交织后或者内码编码后将AM_O序列替换为长度为40比特且自相关性很好的0、1平衡的随机序列。

此外，由于每个编码数据流中的AM_O是相同的，通过信道交织处理后获得的第三数据流中可能出现连续较多个相同的PAM4符号，进而可能导致时钟漂移(clock wander)问题，从而可能导致收端处理模块的时钟恢复失锁。对此，本实施例又提出了两种AM序列的替换方式，用于降低第三数据流连续相同PAM4符号的数目，从而降低时钟漂移(clockwander)的问题。

一种可能的实施方式中，发端处理模块将n条通道数据流中的通道数据流0到通道数据流(n/2)-1中每条通道数据流中的AM序列替换为AM^*序列，将n条通道数据流中的通道数据流n/2到通道数据流n-1中每条通道数据流中的AM序列替换为序列。若AM^*序列为图23所示的示例(b)，则/>序列为图24所示的示例(a)；若AM^*序列为图23所示的示例(c)，则序列为图24所示的示例(b)。

在一些可能的实施方式中，发端处理模块可以在图15对应的实施例的基础上在数据发送处理的其他位置进行已知序列的替换。比如在通道置换后将n条第一数据流中的第一数据流0到第一数据流(n/2)-1中每条第一数据流中的AM_p序列的CM_p部分替换为CM_p ^*，将n条第一数据流中的第一数据流n/2到第一数据流n-1中每条第一数据流中的AM_p序列的CM_p部分替换为其中若CM_p ^*序列为图23示例(b)所示的AM^*序列的前8个字节，则/>序列为图24示例(a)所示/>序列的前8个字节；若CM_p ^*序列为图23示例(c)所示的AM^*序列的前8个字节，则/>序列为图24示例(b)所示/>序列的前8个字节。或者在卷积交织后将n条第二数据流中的第二数据流0到第二数据流(n/2)-1中每条第二数据流中的AM_o序列替换为/>序列，将n条第二数据流中的第二数据流n/2到第二数据流n-1中每条第二数据流中的AM_o序列替换为/>序列。或者在第二FEC编码后将n条编码数据流中的编码数据流0到编码数据流(n/2)-1中每条编码数据流中的AM_o序列替换为/>序列，将n条编码数据流中的编码数据流n/2到编码数据流n-1中每条编码数据流中的AM_o序列替换为/>序列，其中/>序列可以为任意40比特长度且自相关性很好的0、1平衡的随机序列，而/>序列为/>序列比特取反，一种可能的/>序列为图23示例(b)或者图23示例(c)所示AM^*序列的前5个字节。

本实施例中，发端处理模块将AM序列或者AM_p序列或者AM_O序列进行替换处理，以使得进行信道交织的q*R条的编码数据中的q*R/2条编码数据流中的AM_O序列与另外q*R/2条编码数据流中的AM_O序列不同，有利于降低第三数据流中连续相同PAM4符号的数目，从而降低产生时钟漂移(clock wander)的效应。

如图25所示，为本实施例提供的一种数据处理装置250的结构示意图。应当理解的是，前述图3、图11A、图13A、图14A以及图15对应的方法实施例中的发端处理模块可以基于本实施例中图25的结构。如图25所示，该数据处理装置250包括通道置换模块2501、卷积交织模块2502、FEC编码模块2503以及信道交织模块2504。其中，通道置换模块2501，用于对n条通道数据流中每R/2条来自第一通道数据流集合的通道数据流与每R/2条来自第二通道数据流集合的通道数据流进行通道置换处理得到R条第一数据流，总共得到n条第一数据流，n条通道数据流都经过第一前向纠错FEC编码，第一通道数据流集合中的数据与第二通道数据流集合中的数据来自不同的第一FEC码字，通道数据流中连续的a个符号来自a个不同的第一FEC码字，第一数据流中连续的2a个符号来自2a个不同的第一FEC码字，n为大于1的整数，a为大于1的整数，R为大于1的偶数且n能被R整除。

卷积交织模块2502，用于对n条第一数据流中的每条第一数据流进行卷积交织处理得到n条第二数据流，通道数据流中连续的b个符号来自b个不同的第一FEC码字，b为大于1的整数，b能被a整除。

FEC编码模块2503，对n条第二数据流中每条第二数据流进行第二FEC编码处理得到n条编码数据流，n条编码数据流包括S个编码数据流集合，每个编码数据流集合包括R条编码数据流，R条编码数据流的数据来自R条进行通道置换的通道数据流，R条进行通道置换的通道数据流包括R/2条来自第一通道数据流集合的通道数据流和R/2条来自第二通道数据流集合的通道数据流，S＝n/R。

信道交织模块2504，用于将n条编码数据流中每q个编码数据流集合进行信道交织为1条第三数据流，总共得到m条第三数据流，其中，m＝S/q，q为大于0的整数，且，S能被q整除。

可选的，该数据处理装置250还包括对齐模块2505以及重排序模块2506。其中，对齐模块2505用于对n条通道数据进行基于RS码或AM序列的对齐处理。重排序模块2506用于n条通道数据流进行通道重排序，以使得所述n条通道数据流按照预设顺序排列。

其余可以参考上述图3、图11A、图13A、图14A以及图15对应实施例中发端处理模块的方法，此处不再赘述。

如图26所示，为本实施例提供的另一种数据处理装置260的结构示意图。应当理解的是，前述图3、图11A、图13A、图14A以及图15对应的方法实施例中的发端处理模块可以基于本实施例中图26所示的数据处理装置260的结构。如图26所示，该数据处理装置260可以包括处理器2601、存储器2602和收发器2603。其中，该处理器2601与该存储器2602耦合连接，该处理器2601与该收发器2603耦合连接。

其中，前述收发器2603也可以称为收发单元、收发机、收发装置等。可选地，可以将收发单元中用于实现接收功能的器件视为接收单元，将收发单元中用于实现发送功能的器件视为发送单元，即收发单元包括接收单元和发送单元，接收单元也可以称为接收机、输入口、接收电路等，发送单元可以称为发射机、发射器或者发射电路等。

其中，前述处理器2601可以是中央处理器(central processing unit，CPU)、专用集成电路(application-specific integrated circuit，ASIC)、可编程逻辑器件(programmable logic device，PLD)或其组合。上述PLD可以是复杂可编程逻辑器件(complex programmable logic device，CPLD)，现场可编程逻辑门阵列(field-programmable gate array，FPGA)，通用阵列逻辑(generic array logic，GAL)或其任意组合。处理器2601可以是指一个处理器，也可以包括多个处理器，具体此处不做限定。

此外，前述该存储器2602主要用于存储软件程序和数据。存储器2602可以是独立存在，与处理器2601相连。可选地，该存储器2602可以和该处理器2601集成于一体，例如集成于一个或多个芯片之内。其中，该存储器2602能够存储执行本申请实施例的技术方案的程序代码，并由处理器2601来控制执行，被执行的各类计算机程序代码也可被视为是处理器2601的驱动程序。存储器2602可以包括易失性存储器(volatile memory)，例如随机存取存储器(random-access memory，RAM)；存储器也可以包括非易失性存储器(non-volatilememory)，例如只读存储器(read-only memory，ROM)，快闪存储器(flash memory)，硬盘(hard disk drive，HDD)或固态硬盘(solid-state drive，SSD)；存储器2602还可以包括上述种类的存储器的组合。存储器2602可以是指一个存储器，也可以包括多个存储器。示例性的，存储器2602，用于存储各种数据。具体地，请参阅前文实施例中的相关介绍，此处不予赘述。

在一个实现方式中，存储器2602中存储有计算机可读指令，所述计算机可读指令包括多个软件模块，例如，前述图25介绍的通道置换模块2501、卷积交织模块2502、FEC编码模块2503以及信道交织模块2504、对齐模块2505以及重排序模块2506等。具体请参阅前文图25中的相关描述，此处不再赘述。

如图27所示，为本申请中数据处理方法的另一种实施例，可以提高级联码的性能，又可以有效解决收端模块内码同步和解卷积交织器的同步问题。具体地，发端处理模块将执行如下步骤：

步骤2701，获取f条第一数据流。

其中，f条第一数据流都经过第一前向纠错FEC编码。其中，f为大于1的整数。经过第一FEC编码的f条第一数据流可以包括多个第一FEC码字。前述f条第一数据流中的每条第一数据流中连续的a个数据单位来自a个不同的第一FEC码字，所述a为大于1的整数。示例性的，该第一FEC编码可以采用RS码，经过第一FEC编码后的f条第一数据流可以包括多个RS码字，每条第一数据流中连续的a个数据单位来自a个不同的RS码字，a为大于1的整数。需要说明的是，在实际应用中也可以采用其他的编码方式进行第一FEC编码，本申请不限制。

还需要说明的是，本申请中第一FEC码长取值可以是以符号为单位来统计的，也可以是以比特为单位来统计的。其中，符号可以包括一个或多个比特。例如，当第一FEC为RS(544，514)时，一个符号包括10个比特。

在一种可能的示例中，连续的a个数据单位来自a个不同的第一FEC码字，可以是连续的a个符号来自a个不同的第一FEC码字。以a＝4为例，若第一数据流中连续的4个符号为符号a0、符号a1、符号a2和符号a3，每个符号占用10比特，则符号a0、符号a1、符号a2和符号a3分别来自不同的第一FEC码字。也就是说，第一数据流中的0～9比特、10～19比特、20～29比特以及30～39比特分别来自不同的第一FEC码字。例如，第一数据流中的0～9比特来自码字0，第一数据流中的10～19比特来自码字1，第一数据流中的20～29比特来自码字2，第一数据流中的30～39比特来自码字3。以此类推，此处不予赘述。

在另一种可能的示例中，连续的a个数据单位来自a个不同的第一FEC码字，可以是连续的a个比特来自a个不同的第一FEC码字。以a＝4为例，若第一数据流中连续的4个比特为比特0、比特1、比特2和比特3，则比特0、比特1、比特2和比特3分别来自不同的第一FEC码字。

此外，每条第一数据流中每间隔L₂个符号包含一个AM_p2序列，其中，L₂为大于1的整数。例如，每条第一数据流中每间隔L₂个符号中的前Y个比特为一个AM_p2序列。

具体地，如图28所示，发端处理模块对从AUI接口接收的数据流进行AM锁定、AM对齐等接收处理。可选的，该发端处理模块还可以对从AUI接口接收的数据流进行复用处理。

可选的，每条第一数据流是基于g条PCS通道数据流进行复用处理后而获得的数据流，而前述AM_p2序列直接为该g条PCS通道数据流的AM序列经过复用处理而获得的序列。示例性的，若发端设备能够对PCS通道数据流每间隔L₁比特加入一个AM序列，则将g条PCS通道数据流进行复用处理的过程能够使得来自g条PCS通道数据流的g个AM序列复用为一个AM_p2序列。因此，一个AM_p2序列的长度为一个AM序列的长度的g倍。本示例中，经过复用处理之后，第一数据流中每间隔L₂个符号才出现一个AM_p2序列，其中，L₂等于L₁*g。示例性的，g＝2或4或8。

需要说明的是，由于PCS通道数据流的AM序列格式如图16所示，且每条PCS通道对应的AM序列各不相同，当AM_p2序列为由PCS通道数据流的AM序列直接复用得到时，每条第一数据流中的各自的AM_p2序列不同，但是根据AM序列的格式可知前述f条第一数据流中的各自AM_p2序列的至少前X个符号相同，而后(Y-X)个符号互不相同。其中，X为大于1且小于等于a的整数，所述Y为大于所述X的整数。示例性的，如表1所示，为32条PCS通道数据流各自的AM序列的一种示例。如表2所示，当g＝4，且将PCS通道数据流2*i，PCS通道数据流2*i+1，PCS通道数据流2*i+16，PCS通道数据流2*i+17比特复用为一条第一数据流时每条第一数据流的AM_p2序列的具体内容。其中，i为小于等于7的整数，且表2中的每个字节的是按照lsb到msb传输的，此时每条第一数据流中AM_p2序列的前96比特为相同的。如表3所示，当g＝4，且将PCS通道数据流2*i，PCS通道数据流2*i+1，PCS通道数据流2*i+16，PCS通道数据流2*i+17符号复用为一条第一数据流时每条第一数据流的AM_p2序列的具体内容。其中，i为小于等于7的整数，且表3中的每个字节的是按照lsb到msb传输的，此时每条第一数据流中AM_p2序列的前96比特为相同的。

表1，PCS通道中的AM序列

/>

表2，第一数据流中AM_P2序列一种可能实现

表3，第一数据流中AM_P2序列一种可能实现

/>

具体地，发端处理模块可以通过如下任意一种实施方式获得前述f条第一数据流：

在一种可能的实施方式中，发端设备中来自PCS通道数据流0到PCS通道数据[(n/2)-1]中的n/e/2条PCS通道数据数流和来自PCS通道数据流n/2到PCS通道数据n-1中的n/e/2条PCS通道数据数流复用为一条PMA通道数据流，总共得到e条PMA通道数据流，然后将此e条PMA通道数据流通过连接单元接口AUI发送到发端处理模块，此场景下每条PMA通道数据流中每间隔L₂个符号包含由PCS通道数据流中的AM序列复用得到的AM_p2序列。对应如图29A所示，发端处理模块从连接单元接口AUI接收e条PMA通道数据流，并对每条PMA通道数据流中的AM_p2序列进行AM锁定得到f条第一数据流。其中，e为所述AUI接口包含的物理通道的数量，所述f等于所述e。也就是说，发端处理模块直接从AUI接口的e个物理通道接收的e条PMA通道数据流作为e条第一数据流(即f条第一数据流)。由于，通过AUI接口的物理通道接收的每条PMA通道数据流是在发端设备中进行了复用处理的数据流，因此，该发端处理模块收到的e条第一数据流(即f条第一数据流)中的每条第一数据流也是经过复用处理的数据流。

可选的，e＝4或8。示例性的，若e＝4，则f＝4，即发端设备与发端处理模块之间的AUI接口包括4个物理通道，每个物理通道传输一条PMA通道数据流，发端处理模块从AUI接口接收4条PMA通道数据流作为4条第一数据流。若e＝8，则f＝8，即发端设备与发端处理模块之间的AUI接口包括8个物理通道，每个物理通道传输一条PMA通道数据流，发端处理模块从AUI接口接收8条PMA通道数据流作为8条第一数据流。

可选的，每条第一数据流是基于g条PCS通道数据流进行基于比特粒度的复用处理或基于符号粒度的复用处理而获得的数据流。由于，发端处理模块是将收到的PMA通道数据流作为第一数据流，则PMA通道数据流经过的复用处理即为第一通道数据流经过的复用处理。若发端处理模块通过AUI接口的物理通道接收的每条PMA通道数据流在发端设备中是基于g条PCS通道数据流进行基于比特粒度的复用处理而获得的数据流，则每条第一数据流是基于g条PCS通道数据流进行基于比特粒度的复用处理而获得的数据流。若发端处理模块通过AUI接口的物理通道接收的每条PMA通道数据流在发端设备中是基于g条PCS通道数据流进行基于符号粒度的复用处理而获得的数据流，则每条第一数据流是基于g条PCS通道数据流进行基于符号粒度的复用处理而获得的数据流。

示例性的，g＝4且e＝8，若发端设备有32条PCS通道数据流，则发端设备将32条PCS通道数据流中的每4条PCS通道数据流进行基于符号粒度的复用处理或基于比特粒度的复用处理，得到8条PMA通道数据流。然后，发端设备将前述8条PMA通道数据通过前述AUI接口的8个物理通道发送给发端处理模块，发端处理模块通过AUI接收8条PMA通道数据流，并对每条PMA通道数据流中的AM_p2序列进行锁定得到8条第一数据流。

需要说明的是，若该复用处理为基于符号粒度的复用处理，则前述a个数据单位为a个符号，即每条第一数据流中连续的a个符号来自a个不同的第一FEC码字。若该复用处理为基于比特粒度的复用处理，则前述a个数据单位为a个比特，即每条第一数据流中连续的a个比特来自a个不同的第一FEC码字。

在另一种可能的实施方式中，发端设备中将任意n/e条PCS通道数据流复用为一条PMA通道数据流，总共得到e条PMA通道数据流，然后将此e条PMA通道数据流通过连接单元接口AUI发送到发端处理模块，每条PMA通道数据流上不保证连续的a个符号包含a个RS码字。对应如图29B所示，发端处理模块先对从连接单元接口AUI接收的e条PMA通道数据流进行第一解复用处理，得到n条PCS通道数据流，其中，e为AUI接口包含的物理通道的数量；然后，该发端处理模块对多条PCS通道数据流中的AM序列进行AM锁定和AM对齐后再对n条PCS通道数据流中每g条PCS通道数据流进行第一复用处理，得到所述f条第一数据流，所述f等于n/g，所述f大于或等于所述e，所述被复用的g条数据流中其中g/2条来自PCS通道数据流0到PCS通道数据流[(n/2)-1]，另外g/2条来自PCS通道数据流n/2到PCS通道数据流n-1；所述的AM对齐也可以称作解偏斜(de-skew)，此时第一数据流中的AM_p2序列由PCS通道数据流中的AM序列直接复用得到。

可选的，g＝2或4或8。示例性的，e＝8，n＝32，g＝4，则f＝32/4＝8。本示例中，发端处理模块先对从AUI的8个物理通道接收8条PMA通道数据流，并对该8条PMA通道数据流进行第一解复用处理，得到32条PCS通道数据流。然后，该发端处理模块对32条PCS通道数据流进行AM锁定和AM对齐后再对32条PCS通道数据流中每4条PCS通道数据流进行第一复用处理，得到8条第一数据流，其中被复用的4条PCS通道数据流中的2条来自PCS通道数据流0到PCS通道数据流15，另外2条来自PCS通道数据流16到PCS通道数据流31。示例性的，e＝8，n＝32，g＝2，则f＝32/2＝16。本示例中，发端处理模块先对从AUI的8个物理通道接收8条PMA通道数据流，并对该8条PMA通道数据流进行第一解复用处理，得到32条PCS通道数据流。然后，该发端处理模块对32条PCS通道数据流进行AM锁定和AM对齐后再对32条PCS通道数据流中每2条PCS通道数据流进行第一复用处理，得到16条第一数据流；其中被复用的4条PCS通道数据流中的1条来自PCS通道数据流0到PCS通道数据流15，另外1条来自PCS通道数据流16到PCS通道数据流31。

可选的，发端处理模块收到的PMA通道数据流可能是基于比特粒度的复用处理而获得的数据流，也可能是基于符号粒度的复用处理而获得的数据流。下面分别举例介绍：

在一种可能的示例中，若每条PMA通道数据流为基于n/e条PCS通道数据流进行基于比特粒度的复用处理而获得的数据流，则第一解复用处理为基于比特粒度的解复用处理，并且，第一复用处理为基于符号粒度的复用处理。示例性的，e＝8，n＝32，g＝4，则f＝32/4＝8，n/e＝4。本示例中，发端处理模块先对从AUI的8个物理通道接收8条PMA通道数据流，若每条PMA通道数据流是基于4:1的比特粒度的复用处理而获得的数据流(即将32条PCS通道数据流中每4条PCS通道数据流按照比特粒度复用为1条PMA通道数据流)，则发端处理模块对该8条PMA通道数据流中每条PMA通道数据流进行基于1:4的比特粒度的解复用处理，得到32条PCS通道数据流。然后，该发端处理模块对32条PCS通道数据流进行AM锁定和AM对齐之后，该发端处理模块对32条PCS通道数据流基于4:1的符号粒度的复用处理(即将32条PCS通道数据流中每4条PCS通道数据流按照符号粒度复用为1条第一数据流)，得到8条第一数据流。

在另一种可能的示例中，若每条PMA通道数据流为基于n/e条PCS通道数据流进行基于符号粒度的复用处理而获得的数据流，则第一解复用处理为基于符号粒度的解复用处理，并且，第一复用处理为基于符号粒度的复用处理。示例性的，e＝8，n＝32，g＝4，则f＝32/4＝8，n/e＝4。本示例中，发端处理模块先对从AUI的8个物理通道接收8条PMA通道数据流，若每条PMA通道数据流是基于4:1的符号粒度的复用处理而获得的数据流(即将32条PCS通道数据流中每4条PCS通道数据流按照符号粒度复用为1条PMA通道数据流)，则发端处理模块对该8条PMA通道数据流中每条PMA通道数据流进行基于1:4的符号粒度的解复用处理，得到32条PCS通道数据流。然后，该发端处理模块对32条PCS通道数据流进行AM锁定和AM对齐之后，该发端处理模块对32条PCS通道数据流基于2:1的符号粒度的复用处理(即将32条PCS通道数据流中每2条PCS通道数据流按照符号粒度复用为1条第一数据流)，得到16条第一数据流。

需要说明的是，由于，前述第一复用处理为基于符号粒度的复用处理，则前述a个数据单位为a个符号，即每条第一数据流中连续的a个符号来自a个不同的第一FEC码字。

需要说明的是，发端处理模块在对多条PCS通道数据中AM序列进行AM锁定和AM对齐处理时，可以是对n条PCS通道数据流进行AM锁定和AM对齐处理，即要求n条PCS通道数据流中的AM序列完全对齐；也可以是对n条PCS通道数据流中的每组来自AUI的同一物理通道的g条PCS通道数据流进行AM锁定和AM对齐处理，来自该AUI的不同的物理通道的PCS通道数据流可以不用完全对齐。可选的，在AM对齐处理后，先对PCS通道数据流进行重排序处理，然后再对PCS通道数据流进行符号复用处理。

为便于理解，以发端设备与发端处理模块之间的AUI接口为800G-AUI8且发端处理模块直接将从AUI接口接收的8条PMA通道数据流作为8条第一数据流为例，f＝e＝8，a＝4。若PMA通道数据流是基于比特粒度的复用，则第一数据流的格式如图30的示例(a)所示，每连续的4比特的数据来自不同的第一FEC码字，且，每连续的2720比特数据包含了4个第一FEC码字。若PMA通道数据流是基于符号粒度的复用，则第一数据流的格式如图30的示例(b)所示，每连续的4个符号的数据来自不同的第一FEC码字，且，每连续的272个符号包含了4个第一FEC码字。如图31所示，若发端设备的PCS层在每个PCS通道数据流中每间隔L₁＝278528个符号(即8192个RS码字，包含AM序列)插入AM序列，该AM序列的长度为120比特(即12个符号)，并且，32条PCS通道数据流经过PMA层的4:1比特复用得到8条PMA通道数据流，每条PMA通道数据流每间隔L₂＝4*L₁＝1114112个符号包含由PCS通道数据流中的AM序列复用而得到的长度为480比特(即48个符号)的AM_P2序列。因此，发端处理模块收到的8条第一数据流中每间隔L₂＝4*L₁＝1114112个符号包含由PCS通道数据流中的AM序列复用而得到的长度为480比特(即48个符号)的AM_P2序列。

步骤2702，将f条第一数据流中的每条第一数据流中每连续X个符号作为一个卷积交织块进行卷积交织处理得到f条第二数据流。

其中，第二数据流每间隔L₃个符号包含1条AM_o2序列，AM_o2序列为AM_p2序列的前X个符号。其中，L₃为大于1的整数，并且，L₃能被L₂整除。

具体地，发端处理模块将每条第一数据流中的每连续的T*L₂个符号以X个符号为单位轮询(round-robin)输入到卷积交织器的p个延迟线中，得到第二数据流。其中，每连续的T*L₂个符号的前Y个符号为所述AM_p2序列，所述L₃＝T*L₂，所述T*L₂能被X*p整除。

可选的，X＝4或2，T＝2或3或7，p＝3或4或7。下面结合图32A、图32B和图32C所示的三种卷积交织器分别进行介绍：

在一种可能的实施方式中，p＝3，X＝4。如图32A所示，将第一数据流中以AM_P2为起始位置的连续T*L₂个符号长度的数据以X＝4个符号(即40比特，标记为一个卷积交织块，图32A中的S_r()表示为一个卷积交织块)为单位轮询(round-robin)输入到图32A所示的卷积交织器的p＝3条延迟线中。其中，延迟线0、延迟线1和延迟线2分别包括2Q个存储单元、Q个存储单元以及0个存储单元，每个存储单元用于存储X＝4个符号(即40比特)。当f＝8，则Q≥23时，卷积交织的延迟线0、延迟线1和延迟线2轮询一次输出的12个RS符号来自12个不同的RS码字。示例性的，若Q＝23，则卷积交织器具体结构如图32A所示，该卷积交织器的交织时延约为46*40*3/2＝2760比特，其等效在1*800GE业务交织和解交织总时延为约52ns。

示例性的，如图33A所示，若T＝3，则L₃＝3L₂。发端处理模块将第一数据流中每连续3L₂个符号长度的数据以第一个AM_P2序列为初始位置定界为大小为X＝4个符号(即40比特)的卷积交织块，总共得到835584个卷积交织块。其中，该835584个卷积交织块中的前12个卷积交织块为AM_P2序列。然后，将该连续的835584个卷积交织块轮询输入到如图32A所示的卷积交织器的延迟线0到延迟线2，即将第0个卷积交织块输入到延迟线0，将第1个卷积交织块输入到延迟线1，将第2个卷积交织块输入到延迟线2，将第3个卷积块输入到延迟线0，将第4个卷积块输入到延迟线1，将第5个卷积块输入到延迟线2，依次类推，835584个卷积交织块可以整数次轮询输入到图32A所示的卷积交织器中。如图34A所示，由于将每连续3个AM_P2序列中的第一个AM_P2序列的前X＝4符号固定输入到卷积交织器的延迟线0，则第一数据流经过卷积交织处理后得到第二数据流后，AM_P2序列的前X＝4个符号会在第二数据流中间隔L₃＝334233符号周期性的出现，标记这个已知符号为AM_O2序列，即具体的数据为AM_P2序列的前5个字节。也就是说，经过卷积交织处理后，已知的AM_O2序列能够周期性出现，有利于收端设备中在完成内码解码后对AM_O2序列进行锁定，然后将AM_O2序列所在卷积交织块送到解卷积交织器的要求的延迟线中，就可以完成解卷积的同步。比如在发端处理模块进行卷积交织的时候，AM_O2序列是从图32A所示卷积交织器的延迟线0输出的，则在收端模块解卷积交织的时候，AM_O2序列对应的卷积交织块送到图32A所示结构卷积交织器的延迟线3，而接下来的卷积交织块依次送到延迟线2和延迟线0，依次类推。

在另一种可能的实施方式中，p＝7，X＝2。如图32B所示，将第一数据流中以AM_P2为起始位置的连续T*L₂符号长度的数据以X＝2个符号(即20比特，标记为一个卷积交织块，图32B中的S_r()表示为一个卷积交织块)为单位轮询(round-robin)输入到图32B所示的卷积交织器的p＝7条延迟线中得到一条第二数据流。

在一种可能的示例中，g＝8或4或2。当g＝8时，每条第一数据是由8条PCS通道数据流进行符号复用处理而获得的；当g＝4时，每条第一数据是由4条PCS通道数据流进行符号复用处理而获得的；当g＝2时，每条第一数据是由2条PCS通道数据流进行符号复用处理而获得的。第一数据流中中每间隔L₂＝g*L₁包含由PCS通道数据流中AM序列进行符号复用得到长度为g*120比特的AM_P2序列。然后，每条第一数据据流中以AM_P2序列为起始位置的连续T*L₂比特数据以X＝2个符号(即20比特，标记为一个卷积交织块)为单位轮询输入到图32B所示的卷积交织器的p＝7条延迟线中第二数据流。其中，7条延迟线分别包括6Q个存储单元、5Q个存储单元、4Q个存储单元、3Q个存储单元、2Q个存储单元、1Q个存储单元以及0个存储单元，每个存储单元用于存储X＝2个符号(即20比特，即一个卷积交织块)。根据第一数据流中RS符号的分布规律，当g＝2时，即采用2：1的符号复用时，Q大于等于10，卷积交织器的7个延迟线轮询一次输出的14个符号来自14个不同的RS码字；或者，当g＝4时，即采用4:1的符号复用时，Q大于等于20，卷积交织器的7个延迟线轮询一次输出的14个符号来自14个不同的RS码字，或者，当g＝8时，即采用4:1的符号复用时，Q大于等于40，卷积交织器的7个延迟线轮询一次输出的14个符号来自14个不同的RS码字。

示例性的，如图33B所示，若T＝7，则L₃＝7L₂。发端处理模块将第一数据流中以AM_P2序列为起始位置连续7*L₂个符号长度的数据以X＝2个符号(即20比特)为单位轮询输入到图32B所示的卷积交织的7条延迟线中。以g＝4为例，其等效为如图33B所示将第一数据流中每连续7个AM_P2周期的数据以第一个AM_P2序列为初始位置定界为大小为X＝2个符号(即20比特)的卷积交织块，总共得到3899392个卷积交织块。其中，该3899392个卷积交织块中的前24个卷积交织块为AM_P2序列。然后，将该连续的3899392个卷积交织块轮询输入到如图32B所示的卷积交织器的延迟线0到延迟线7，即将第0个卷积交织块输入到延迟线0，将第1个卷积交织块输入到延迟线1，将第2个卷积交织块输入到延迟线2，将第3个卷积块输入到延迟线3，将第4个卷积块输入到延迟线4，将第5个卷积块输入到延迟线5，将第6个卷积块输入到延迟线6，将第7个卷积块输入到延迟线0，依次类推。3899392个卷积交织块可以整数次轮询输入到图32B所示的卷积交织器中。如图34B所示，由于将每连续7个AM_P2序列中的第一个AM_P2序列的前X＝2符号固定输入到卷积交织器的延迟线0，则第一数据流经过卷积交织处理得到第二数据流后，AM_P2序列的前X＝2个符号会在第二数据流中间隔L₃＝7*L₂符号周期性的出现，标记这个已知符号为AM_O2序列，其具体的数据为AM_P2序列的前2个符号。也就是说，经过卷积交织处理后，第一数据流中会有已知的AM_O2序列周期性出现，有利于收端设备中在完成内码解码后对AM_O2序列进行锁定，然后将AM_O2序列所在卷积交织块送到解卷积交织器的要求的延迟线中，就可以完成解卷积的同步。例如，在发端处理模块进行卷积交织时，若AM_O2序列是从图32B所示卷积交织器的延迟线0输出的，则在收端模块解卷积交织时，AM_O2序列对应的卷积交织块送到图32B所示结构卷积交织器的延迟线6，而接下来的卷积交织块依次送到延迟线5，依次类推。

需要说明的是当g＝2时，即第一数据流由2条PCS通道数据流符号复用得到，则对应的L₂＝2*L₁＝3342336，对应的L₃＝7*L₂＝6684672个符号。

在另一种可能的实施方式中，p＝4，X＝4。如图32C所示，将第一数据流中以AM_P2为起始位置连续T*L₂比特数据以X＝4个符号(即40比特，标记为一个卷积交织块)为单位轮询(round-robin)输入到图32C所示的卷积交织器的p＝4条延迟线中。其中，延迟线0、延迟线1、延迟线2和延迟线3分别包括3Q个存储单元、2Q个存储单元、Q个存储单以及0个存储单元，每个存储单元用于存储X＝4个符号(即40比特)。当g＝8，Q≥34时，或g＝4，Q≥17时，或g＝2，Q≥9时，卷积交织的延迟线0到延迟线3轮询一次输出的16个RS符号来自16个不同的RS码字。

示例性的，如图33C所示，若T＝1，则L₃＝L₂。发端处理模块将第一数据流中每连续L₂的数据以第一个AM_P2序列为初始位置定界为大小为X＝4个符号(即40比特)的卷积交织块。然后，将该连续的多个卷积交织块轮询输入到如图32C所示的卷积交织器的延迟线0到延迟线3，经过卷积交织处理后每条第二数据流每间隔L3＝L2个符号包含长度为X＝4个符号(即40比特)的已知序列标记为AM_O2序列，且AM_O2序列为AM_P2序列的前40比特。其中，当采用2：1符号复用时，L₂＝2*L₁＝557056个符号；当采用4:1符号复用时，L₂＝4*L₁＝1114112个符号。

示例性的，若T＝1，则L₃＝L₂。发端处理模块将第一数据流中以AM_P2序列为起始位置的连续L₂符号长度的数据以X＝4个符号(即40比特)为单位轮询输入到图32C所示的卷积交织的4条延迟线中。其等效为如图33C(以g＝8为例)所示将第一数据流中每个AM_P2周期的数据以AM_P2序列为初始位置定界为大小为X＝4个符号(即40比特)的卷积交织块，总共得到557056个卷积交织块。其中，该557056个卷积交织块中的前24个卷积交织块为AM_P2序列。然后，将该连续的557056个卷积交织块轮询输入到如图32C所示的卷积交织器的延迟线0到延迟线3，即将第0个卷积交织块输入到延迟线0，将第1个卷积交织块输入到延迟线1，将第2个卷积交织块输入到延迟线2，将第3个卷积块输入到延迟线0，依次类推，557056个卷积交织块可以整数次轮询输入到图32C所示的卷积交织器中。如图34C所示，由于将每个AM_P2序列中的第一个AM_P2序列的前X＝4符号固定输入到卷积交织器的延迟线0，则第一数据流经过卷积交织处理得到第二数据流后，AM_P2序列的前X＝4个符号会在第二数据流中间隔L₃＝L₂符号周期性的出现，标记这个已知序列为AM_O2序列，其具体的数据为AM_P2序列的前4个符号。也就是说，经过卷积交织处理后，第一数据流中会有已知的AM_O2序列周期性出现，有利于收端设备中在完成内码解码后对AM_O2序列进行锁定，然后将AM_O2序列所在卷积交织块送到解卷积交织器的要求的延迟线中，就可以完成解卷积的同步。例如，在发端处理模块进行卷积交织时，若AM_O2序列是从图32C所示卷积交织器的延迟线0输出的，则在收端模块解卷积交织时，AM_O2序列对应的卷积交织块送到图32C所示结构卷积交织器的延迟线6，而接下来的卷积交织块依次送到延迟线5，依次类推。

步骤2703，将f条第二数据流中每条第二数据流中每连续K个比特作为一个编码块进行第二FEC编码处理得到f条编码数据流。

其中，10倍L₃能被K整除，所述K为连续的第二FEC码字信息位的长度，所述K为大于1的整数。可选的，K＝120、136或160。

经过卷积交织处理后，发端处理模块对每条第二数据流分别进行第二FEC编码(也被称为内码编码)处理。具体地，发端处理模块对每条第二数据流中连续L₃个符号进行第二FEC编码，得到c个第二FEC码字。其中，连续L₃个符号的前X个符号为AM_o2序列，所述c个第二FEC码字中的第一个第二FEC码字包括所述AM_o2序列，所述c为(L₃*10)/K，所述c为大于1的整数。

本步骤中，为了可以使得收端处理模块利用AM_O进行内码码字(即第二FEC码字)同步，则发端处理模块在进行第二FEC编码(即内码编码)时需要使AM_O2序列与第二FEC码字(即内码码字)同步，即AM_O2序列固定为第二FEC码字(即内码码字)的固定位置。图35A、图35B和图35C分别为本申请提供的几种固定AM_O2序列的编码实现方式。由于，AM_O2序列固定在内码码字的前40个比特，即AM_O2序列能够周期性出现在编码数据流中，因此，收端处理模块可以基于编码数据流中的AM_O2序列进行内码码字的同步和解卷积交织器的同步。

在一种可能的实施方式中，K＝136比特，即第二FEC码字信息位的长度为136比特。如图35A所示，发端处理模块以AM_O2序列(即4个RS符号)为起始位置将第二数据流中每连续的136比特划分为一个内码信息块(即第二FEC信息块)，则连续2个AM_O2序列之间的数据划分为245760个内码码字信息块。然后，对每个内码信息块添加8比特的冗余信息，得到144比特的内码码字。第二FEC编码后每间隔L₄＝245760个内码码字包含长度为40比特的AM_O2序列。

在另一种可能的实施方式中，K＝120比特，即第二FEC码字信息位的长度为120比特。如图35B所示，发端处理模块以AM_O2序列(即4个RS符号)为起始位置将第二数据流每连续的120比特划分为一个内码信息块(即第二FEC信息块)，则连续2个AM_O2序列之间数据划分为278528个内码码字信息块。然后，对每个内码信息块添加8比特的冗余信息，得到128比特的内码码字。第二FEC编码后每间隔L₄＝278528个内码码字包含长度为40比特的AM_O2序列。

在另一种可能的实施方式中，K＝160比特，即第二FEC码字信息位的长度为160比特。如图35C所示，发端处理模块以AM_O2序列(即4个RS符号)为起始位置将第二数据流每连续的160比特划分为一个内码信息块(即第二FEC信息块)，则连续2个AM_O2序列之间数据划分为208896个内码码字信息块。然后，对每个内码信息块添加16比特的冗余信息，得到176比特的内码码字。第二FEC编码后每间隔L₄＝208896个内码码字包含长度为40比特的AM_O2序列。

如图36所示，为本实施例提供的一种数据处理装置360的结构示意图。应当理解的是，前述图27对应的方法实施例中的发端处理模块可以基于本实施例中图36的结构。如图36所示，该数据处理装置360包括接收处理模块3601、卷积交织模块3602和、FEC编码模块3603。其中，接收处理模块3601，用于获取f条第一数据流，f条第一数据流都经过第一前向纠错FEC编码，第一数据流中连续的a个数据单位来自a个不同的第一FEC码字，每条第一数据流中每间隔L₂个符号包含一个AM_p2序列，AM_p2序列的长度为Y个符号，f条第一数据流中的AM_p2序列的至少前X个符号相同，后(Y-X)个符号互不相同，f为大于1的整数，a为大于1的整数，L₂为大于1的整数，X为大于1且小于等于a的整数，Y为大于X的整数。卷积交织模块3602，用于将f条第一数据流中的每条第一数据流中每连续X个符号作为一个卷积交织块进行卷积交织处理得到f条第二数据流，第二数据流每间隔L₃个符号包含一条AM_o2序列，AM_o2序列为AM_p2序列的前X个符号，L₃为大于1的整数，L₃能被L₂整除。FEC编码模块3603，用于将f条第二数据流中每条第二数据流中每连续K个比特作为一个编码块进行第二FEC编码处理得到f条编码数据流，10倍L₃能被K整除，K为连续的第二FEC码字信息位的长度，K为大于1的整数。

在一种可能的实施方式中，卷积交织模块3602具体用于将每条第一数据流中的每连续的T*L₂个符号以X个符号为单位轮询输入到卷积交织器的p个延迟线中，得到第二数据流，每连续的T*L₂个符号的前Y个符号为AM_p2序列，L₃＝T*L₂，T*L₂能被X*p整除。

在一种可能的实施方式中，FEC编码模块3603具体用于对每条第二数据流中连续L₃个符号进行第二FEC编码，得到c个第二FEC码字，连续L₃个符号的前X个符号为AM_o2序列，c个第二FEC码字中的第一个第二FEC码字包括AM_o2序列，c为(L₃*10)/K，c为大于1的整数。

在一种可能的实施方式中，接收处理模块3601具体用于从连接单元接口AUI接收e条PMA通道数据流，并对每条PMA通道数据流中的AM_p2序列进行AM锁定得到f条第一数据流，e为AUI接口包含的物理通道的数量，f等于e，每条第一数据流是基于g条PCS通道数据流进行基于比特粒度的复用处理或基于符号粒度的复用处理而获得的数据流；其中，若每条所述第一数据流是基于所述g条PCS通道数据流进行基于比特粒度的复用处理，则所述a个数据单位为a个比特；若每条所述第一数据流是基于所述g条PCS通道数据流进行基于符号粒度的复用处理，则所述a个数据单位为a个符号。

在一种可能的实施方式中，接收处理模块3601具体用于对从连接单元接口AUI接收的e条PMA通道数据流进行第一解复用处理，得到n条PCS通道数据流，e为AUI接口包含的物理通道的数量；对n条PCS通道数据流进行AM锁定和AM对齐后再对n条PCS通道数据流中每g条PCS通道数据流进行第一复用处理，得到f条第一数据流，f等于n/g，f大于或等于e。

可选的，每条PMA通道数据流为基于n/e条PCS通道数据流进行基于比特粒度的复用处理而获得的数据流，第一解复用处理为基于比特粒度的解复用处理，第一复用处理为基于符号粒度的复用处理，所述a个数据单位为a个符号；或者，每条PMA通道数据流为基于n/e条PCS通道数据流进行基于符号粒度的复用处理而获得的数据流，第一解复用处理为基于符号粒度的解复用处理，第一复用处理为基于符号粒度的复用处理，所述a个数据单位为a个比特。

其余可以参考上述图27对应实施例中发端处理模块的方法，此处不再赘述。

如图37所示，为本实施例提供的另一种数据处理装置370的结构示意图。应当理解的是，前述图27对应的方法实施例中的发端处理模块可以基于本实施例中图37所示的数据处理装置370的结构。如图37所示，该数据处理装置370可以包括处理器3701、存储器3702和收发器3703。其中，该处理器3701与该存储器3702耦合连接，该处理器3701与该收发器3703耦合连接。

其中，前述收发器3703也可以称为收发单元、收发机、收发装置等。可选地，可以将收发单元中用于实现接收功能的器件视为接收单元，将收发单元中用于实现发送功能的器件视为发送单元，即收发单元包括接收单元和发送单元，接收单元也可以称为接收机、输入口、接收电路等，发送单元可以称为发射机、发射器或者发射电路等。

其中，前述处理器3701可以是中央处理器(central processing unit，CPU)、专用集成电路(application-specific integrated circuit，ASIC)、可编程逻辑器件(programmable logic device，PLD)或其组合。上述PLD可以是复杂可编程逻辑器件(complex programmable logic device，CPLD)，现场可编程逻辑门阵列(field-programmable gate array，FPGA)，通用阵列逻辑(generic array logic，GAL)或其任意组合。处理器3701可以是指一个处理器，也可以包括多个处理器，具体此处不做限定。

此外，前述该存储器3702主要用于存储软件程序和数据。存储器3702可以是独立存在，与处理器3701相连。可选地，该存储器3702可以和该处理器3701集成于一体，例如集成于一个或多个芯片之内。其中，该存储器3702能够存储执行本申请实施例的技术方案的程序代码，并由处理器3701来控制执行，被执行的各类计算机程序代码也可被视为是处理器3701的驱动程序。存储器3702可以包括易失性存储器(volatile memory)，例如随机存取存储器(random-access memory，RAM)；存储器也可以包括非易失性存储器(non-volatilememory)，例如只读存储器(read-only memory，ROM)，快闪存储器(flash memory)，硬盘(hard disk drive，HDD)或固态硬盘(solid-state drive，SSD)；存储器3702还可以包括上述种类的存储器的组合。存储器3702可以是指一个存储器，也可以包括多个存储器。示例性的，存储器3702，用于存储各种数据。具体地，请参阅前文实施例中的相关介绍，此处不予赘述。

在一个实现方式中，存储器3702中存储有计算机可读指令，所述计算机可读指令包括多个软件模块，例如，前述图36介绍的接收处理模块3601、卷积交织模块3602和、FEC编码模块3603等。具体请参阅前文图36中的相关描述，此处不再赘述。

此外，本申请提供了一种计算机程序产品，该计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行该计算机程序指令时，全部或部分地产生按照本申请实施例该的流程或功能。例如，实现如前述图3、图11A、图13A、图14A、图15以及图27中的数据处理装置相关的方法。该计算机可以是通用计算机、专用计算机、计算机网络或者其他可编程装置。该计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一计算机可读存储介质传输，例如，该计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如，同轴电缆、光纤、数字用户线(digital subscriber line，DSL))或无线(例如，红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。该计算机可读存储介质可以是计算机能够存储的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。该可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，数字通用光盘(digital versatile disc，DVD))、或者半导体介质(例如固态硬盘(solid state disk，SSD))等。

此外，本申请还提供了一种计算机可读存储介质，该存储介质存储有计算机程序，该计算机程序被处理器执行以实现如前述图3、图11A、图13A、图14A、图15以及图27中的数据处理装置相关的方法。

应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

Claims

1.一种数据处理方法，其特征在于，包括：

对n条通道数据流中每R/2条来自第一通道数据流集合的通道数据流与每R/2条来自第二通道数据流集合的通道数据流进行通道置换处理得到R条第一数据流，总共得到n条第一数据流，所述n条通道数据流都经过第一前向纠错FEC编码，所述第一通道数据流集合中的数据与所述第二通道数据流集合中的数据来自不同的第一FEC码字，所述通道数据流中连续的a个符号来自a个不同的第一FEC码字，所述第一数据流中连续的2a个符号来自2a个不同的第一FEC码字，所述n为大于1的整数，所述a为大于1的整数，所述R为大于1的偶数且所述n能被R整除；

对所述n条第一数据流中的每条第一数据流进行卷积交织处理得到n条第二数据流，所述第二数据流中连续的b个符号来自b个不同的第一FEC码字，所述b为大于1的整数，b能被a整除；

对所述n条第二数据流中每条第二数据流进行第二FEC编码处理得到n条编码数据流，所述n条编码数据流包括S个编码数据流集合，每个编码数据流集合包括R条编码数据流，所述R条编码数据流的数据来自R条进行通道置换的通道数据流，所述R条进行通道置换的通道数据流包括所述R/2条来自第一通道数据流集合的通道数据流和所述R/2条来自第二通道数据流集合的通道数据流，所述S＝n/R；

将所述n条编码数据流中每q个编码数据流集合进行信道交织为1条第三数据流，总共得到m条第三数据流，其中，m＝S/q，所述q为大于0的整数，且，所述S能被q整除。

2.根据权利要求1所述的方法，其特征在于，所述R＝2；

对n条通道数据流中每R/2条来自第一通道数据流集合的通道数据流与每R/2条来自第二通道数据流集合的通道数据流进行通道置换处理得到R条第一数据流，总共得到n条第一数据流，包括：

对通道数据流i与通道数据流i+(n/2)进行通道置换，得到2条第一数据流，其中，i为大于等于0且小于n/2的整数。

3.根据权利要求2所述的方法，其特征在于，所述q＝4；

所述将所述n条编码数据流中每q个编码数据流集合进行信道交织为1条第三数据流，总共得到m条第三数据流，包括：

将编码数据流i₀、编码数据流i₁、编码数据流i₂、编码数据流i₃、编码数据流i₀+(n/2)、编码数据流i₁+(n/2)、编码数据流i₂+(n/2)和编码数据流i₃+(n/2)进行信道交织为1条第三数据流；其中，0≤i₀≤15，0≤i₁≤15，0≤i₂≤15，0≤i₃≤15。

4.根据权利要求3所述的方法，其特征在于，

i₁＝i₀+1，i₂＝i₀+2，i₃＝i₀+3；其中，i₀＝0、4、8或12；

或者，

i₁＝i₀+4，i₂＝i₀+8，i₃＝i₀+12；其中，i₀＝0、1、2或3。

5.根据权利要求1至4中任意一项所述的方法，其特征在于，所述将所述n条编码数据流中每q个编码数据流集合进行信道交织为1条第三数据流，总共得到m条第三数据流之前，所述方法还包括：

采用长度为Q*N比特的伪随机二进制序列对每条编码数据流中的Q个连续第二FEC码字进行加扰处理，得到加扰后的n条编码数据流，所述N为第二FEC码字长度，所述N为大于1的整数，所述Q为大于或等于1的整数。

6.根据权利要求1至4中任意一项所述的方法，其特征在于，所述将所述n条编码数据流中每q个编码数据流集合进行信道交织为1条第三数据流，总共得到m条第三数据流之后，所述方法还包括：

采用长度为R*q*Q*N比特的伪随机二进制序列对每条第三数据流中连续的R*q*Q*N比特进行加扰处理，得到加扰后的m条第三数据流，所述第三数据流中连续的R*q*Q*N比特为R*q条编码数据流中各连续Q个第二FEC码字进行信道交织而生成的R*q*Q*N比特，所述N为大于1的整数，所述Q为大于或等于1的整数。

7.根据权利要求1至4中任意一项所述的方法，其特征在于，所述对n条第二数据流中每条第二数据流进行第二FEC编码处理得到n条编码数据流之前，所述方法还包括：

采用长度为Q*K比特的伪随机二进制序列对每条第二数据流中的Q个连续第二FEC码字信息位进行加扰处理，得到加扰后的n条第二数据流，所述K为连续第二FEC码字信息位的长度，所述K为大于1的整数，所述Q为大于或等于1的整数。

8.根据权利要求1至4中任意一项所述的方法，其特征在于，所述对n条通道数据流中每R/2条来自第一通道数据流集合的通道数据流与每R/2条来自第二通道数据流集合的通道数据流进行通道置换处理得到R条第一数据流，总共得到n条第一数据流之前，所述方法还包括：

对所述n条通道数据流进行基于AM序列的对齐处理，所述AM序列为所述通道数据流中携带的AM序列。

9.根据权利要求8所述的方法，其特征在于，所述n条第一数据流中每条第一数据流每间隔L₁个比特包括一条AM_p序列，所述AM_p序列包括15个字节；

其中，每条第一数据流中的AM_p序列的前8个字节与对应的通道数据流中的AM序列的前8个字节相同，每条第一数据流中的AM_p序列的后7个字节与对应的通道数据流中的AM序列的后7个字节不同，不同的第一数据流中的AM_p序列的后7个字节各不相同。

10.根据权利要求9所述的方法，其特征在于，所述对所述n条第一数据流中的每条第一数据流进行卷积交织处理得到n条第二数据流，包括：

将每条所述第一数据流中的每连续的T*L₁个符号以d个符号为单位轮询输入到卷积交织器的p个延迟线中，得到第二数据流，所述每连续的T*L₁个符号的前t个比特为所述AM_p序列，所述第二数据流每间隔L₂符号包含一条AM_o序列，所述AM_o序列为所述AM_p序列的前d个符号，所述L₂＝T*L₁，所述T*L₁能被d*p整除。

11.根据权利要求10所述的方法，其特征在于，所述对n条第二数据流中每条第二数据流进行第二FEC编码处理得到n条编码数据流，包括：

对每条所述第二数据流中连续L₂符号进行第二FEC编码，得到c个第二FEC码字，所述连续L₂符号的前d个符号为所述AM_o序列，所述c为L₂/K，所述K为连续第二FEC码字信息位的长度，所述K为大于1的整数。

12.根据权利要求8至11中任意一项所述的方法，其特征在于，所述方法还包括：

将所述n条通道数据流中每条通道数据流中的所述AM序列替换为AM^*序列，不同的通道数据流中的所述AM^*序列的前5个字节均相同。

13.根据权利要求5至7中任意一项所述的方法，其特征在于，所述Q为大于等于8或小于等于16的整数。

14.根据权利要求1所述的方法，其特征在于，所述n＝32，所述R＝2或4，所述q＝1、2或4。

15.一种数据处理装置，其特征在于，包括：

通道置换模块，用于对n条通道数据流中每R/2条来自第一通道数据流集合的通道数据流与每R/2条来自第二通道数据流集合的通道数据流进行通道置换处理得到R条第一数据流，总共得到n条第一数据流，所述n条通道数据流都经过第一前向纠错FEC编码，所述第一通道数据流集合中的数据与所述第二通道数据流集合中的数据来自不同的第一FEC码字，所述通道数据流中连续的a个符号来自a个不同的第一FEC码字，所述第一数据流中连续的2a个符号来自2a个不同的第一FEC码字，所述n为大于1的整数，所述a为大于1的整数，所述R为大于1的偶数且所述n能被R整除；

卷积交织模块，用于对所述n条第一数据流中的每条第一数据流进行卷积交织处理得到n条第二数据流，所述通道数据流中连续的b个符号来自b个不同的第一FEC码字，所述b为大于1的整数，b能被a整除；

FEC编码模块，用于对所述n条第二数据流中每条第二数据流进行第二FEC编码处理得到n条编码数据流，所述n条编码数据流包括S个编码数据流集合，每个编码数据流集合包括R条编码数据流，所述R条编码数据流的数据来自R条进行通道置换的通道数据流，所述R条进行通道置换的通道数据流包括所述R/2条来自第一通道数据流集合的通道数据流和所述R/2条来自第二通道数据流集合的通道数据流，所述S＝n/R；

信道交织模块，用于将所述n条编码数据流中每q个编码数据流集合进行信道交织为1条第三数据流，总共得到m条第三数据流，其中，m＝S/q，所述q为大于0的整数，且，所述S能被q整除。

16.根据权利要求15所述的数据处理装置，其特征在于，所述R＝2；

通道置换模块，具体用于对通道数据流i与通道数据流i+(n/2)进行通道置换，得到2条第一数据流，其中，i为大于等于0且小于n/2的整数。

17.根据权利要求16所述的数据处理装置，其特征在于，所述q＝4；

所述信道交织模块，具体用于将编码数据流i₀、编码数据流i₁、编码数据流i₂、编码数据流i₃、编码数据流i₀+(n/2)、编码数据流i₁+(n/2)、编码数据流i₂+(n/2)和编码数据流i₃+(n/2)进行信道交织为1条第三数据流；其中，0≤i₀≤15，0≤i₁≤15，0≤i₂≤15，0≤i₃≤15。

18.根据权利要求17所述的数据处理装置，其特征在于，

或者，

19.根据权利要求15至18中任意一项所述的数据处理装置，其特征在于，所述数据处理装置还包括第一加扰模块，所述第一加扰模块位于所述第二FEC编码模块与所述信道交织模块之间；

所述第一加扰模块，用于采用长度为Q*N比特的伪随机二进制序列对每条编码数据流中的Q个连续第二FEC码字进行加扰处理，得到加扰后的n条编码数据流，所述N为第二FEC码字长度，所述N为大于1的整数，所述Q为大于或等于1的整数。

20.根据权利要求15至18中任意一项所述的数据处理装置，其特征在于，所述数据处理装置还包括第二加扰模块，所述第二加扰模块位于所述信道交织模块之后；

所述第二加扰模块，用于采用长度为R*q*Q*N比特的伪随机二进制序列对每条第三数据流中连续的R*q*Q*N比特进行加扰处理，得到加扰后的m条第三数据流，所述第三数据流中连续的R*q*Q*N比特为R*q条编码数据流中各连续Q个第二FEC码字进行信道交织而生成的R*q*Q*N比特，所述N为大于1的整数，所述Q为大于或等于1的整数。

21.根据权利要求15至18中任意一项所述的数据处理装置，其特征在于，所述数据处理装置还包括第三加扰模块，所述第三加扰模块位于所述卷积交织模块与所述第二FEC编码模块之间；

所述第三加扰模块，用于采用长度为Q*K比特的伪随机二进制序列对每条第二数据流中的Q个连续第二FEC码字信息位进行加扰处理，得到加扰后的n条第二数据流，所述K为连续第二FEC码字信息位的长度，所述K为大于1的整数，所述Q为大于或等于1的整数。

22.根据权利要求15至18中任意一项所述的数据处理装置，其特征在于，所述信道交织模块之前，所述数据处理装置还包括：

对齐处理模块，用于对所述n条通道数据流进行基于AM序列的对齐处理，所述AM序列为所述通道数据流中携带的AM序列。

23.根据权利要求22所述的数据处理装置，其特征在于，所述n条第一数据流中每条第一数据流每间隔L₁个比特包括一条AM_p序列，所述AM_p序列包括15个字节；

24.根据权利要求23所述的数据处理装置，其特征在于，所述卷积交织模块，具体用于将每条所述第一数据流中的每连续的T*L₁个符号以d个符号为单位轮询输入到卷积交织器的p个延迟线中，得到第二数据流，所述每连续的T*L₁个符号的前t个比特为所述AM_p序列，所述第二数据流每间隔L₂符号包含一条AM_o序列，所述AM_o序列为所述AM_p序列的前d个符号，所述L₂＝T*L₁，所述T*L₁能被d*p整除。

25.根据权利要求24所述的数据处理装置，其特征在于，所述第二FEC编码模块，具体用于对每条所述第二数据流中连续L₂符号进行第二FEC编码，得到c个第二FEC码字，所述连续L₂符号的前d个符号为所述AM_o序列，所述c为L₂/K，所述K为连续第二FEC码字信息位的长度，所述K为大于1的整数。

26.根据权利要求22至25中任意一项所述的数据处理装置，其特征在于，所述数据处理装置还包括：

AM序列处理模块，用于将所述n条通道数据流中每条通道数据流中的所述AM序列替换为AM^*序列，不同的通道数据流中的所述AM^*序列的前5个字节均相同。

27.根据权利要求19至21中任意一项所述的数据处理装置，其特征在于，所述Q为大于等于8或小于等于16的整数。

28.根据权利要求15所述的数据处理装置，其特征在于，所述n＝32，所述R＝2或4，所述q＝1、2或4。

29.一种数据处理方法，其特征在于，包括：

获取f条第一数据流，所述f条第一数据流都经过第一前向纠错FEC编码，所述第一数据流中连续的a个数据单位来自a个不同的第一FEC码字，每条所述第一数据流中每间隔L₂个符号包含一个AM _p2序列，所述AM _p2序列的长度为Y个符号，所述f条第一数据流中的AM_p2序列的至少前X个符号相同，后(Y-X)个符号互不相同，所述f为大于1的整数，所述a为大于1的整数，所述L₂为大于1的整数，所述X为大于1且小于等于a的整数，所述Y为大于所述X的整数；

将所述f条第一数据流中的每条第一数据流中每连续X个符号作为一个卷积交织块进行卷积交织处理得到f条第二数据流，所述第二数据流每间隔L₃个符号包含一条AM_o2序列，所述AM_o2序列为所述AM_p2序列的前X个符号，所述L₃为大于1的整数，所述L₃能被L₂整除；

将所述f条第二数据流中每条第二数据流中每连续K个比特作为一个编码块进行第二FEC编码处理得到f条编码数据流，10倍所述L₃能被所述K整除，所述K为连续的第二FEC码字信息位的长度，所述K为大于1的整数。

30.根据权利要求29所述的方法，其特征在于，所述将所述f条第一数据流中的每条第一数据流中每连续X个符号作为一个卷积交织块进行卷积交织处理得到f条第二数据流，包括：

将每条所述第一数据流中的每连续的T*L₂个符号以X个符号为单位轮询输入到卷积交织器的p个延迟线中，得到第二数据流，所述每连续的T*L₂个符号的前Y个符号为所述AM_p2序列，所述L₃＝T*L₂，所述T*L₂能被X*p整除。

31.根据权利要求30所述的方法，其特征在于，所述将所述f条第二数据流中每条第二数据流中每连续K个比特作为一个编码块进行第二FEC编码处理得到f条编码数据流，包括：

对每条所述第二数据流中连续L₃个符号进行第二FEC编码，得到c个第二FEC码字，所述连续L₃个符号的前X个符号为所述AM_o2序列，所述c个第二FEC码字中的第一个第二FEC码字包括所述AM_o2序列，所述c为(L₃*10)/K，所述c为大于1的整数。

32.根据权利要求29至31中任意一项所述的方法，其特征在于，每条所述第一数据流是基于g条PCS通道数据流进行复用处理而获得的数据流，所述AM _p2序列为所述g条PCS通道数据流的AM序列经过复用处理而获得的序列，所述AM _p2序列的长度Y为所述AM序列的长度的g倍。

33.根据权利要求32所述的方法，其特征在于，所述获取f条第一数据流，包括：

从连接单元接口AUI接收e条PMA通道数据流，并对每条所述PMA通道数据流中的AM _p2序列进行AM锁定得到所述f条第一数据流，所述e为所述AUI接口包含的物理通道的数量，所述f等于所述e，每条所述第一数据流是基于所述g条PCS通道数据流进行基于比特粒度的复用处理或基于符号粒度的复用处理而获得的数据流；

其中，若每条所述第一数据流是基于所述g条PCS通道数据流进行基于比特粒度的复用处理，则所述a个数据单位为a个比特；若每条所述第一数据流是基于所述g条PCS通道数据流进行基于符号粒度的复用处理，则所述a个数据单位为a个符号。

34.根据权利要求32所述的方法，其特征在于，所述获取f条第一数据流，包括：

对从连接单元接口AUI接收的e条PMA通道数据流进行第一解复用处理，得到n条PCS通道数据流，所述e为所述AUI接口包含的物理通道的数量；

对所述n条PCS通道数据流进行AM锁定和AM对齐后再对所述n条PCS通道数据流中每g条PCS通道数据流进行第一复用处理，得到所述f条第一数据流，所述f等于n/g，所述f大于或等于所述e。

35.根据权利要求34所述的方法，其特征在于，

每条所述PMA通道数据流为基于所述n/e条PCS通道数据流进行基于比特粒度的复用处理而获得的数据流，所述第一解复用处理为基于比特粒度的解复用处理，所述第一复用处理为基于符号粒度的复用处理，所述a个数据单位为a个符号；或者，

每条所述PMA通道数据流为基于所述n/e条PCS通道数据流进行基于符号粒度的复用处理而获得的数据流，所述第一解复用处理为基于符号粒度的解复用处理，所述第一复用处理为基于符号粒度的复用处理，所述a个数据单位为a个符号。

36.根据权利要求29至35中任意一项所述的方法，其特征在于，所述f＝4或8或16，所述X＝2或4，所述K＝120、136或160。

37.根据权利要求30至36中任意一项所述的方法，其特征在于，所述T＝2或3或7，所述p＝3或4或7。

38.根据权利要求32至37中任意一项所述的方法，其特征在于，所述g＝2或4或8。

39.一种数据处理装置，其特征在于，包括：

接收处理模块，用于获取f条第一数据流，所述f条第一数据流都经过第一前向纠错FEC编码，所述第一数据流中连续的a个数据单位来自a个不同的第一FEC码字，每条所述第一数据流中每间隔L₂个符号包含一个AM _p2序列，所述AM _p2序列的长度为Y个符号，所述f条第一数据流中的AM_p2序列的至少前X个符号相同，后(Y-X)个符号互不相同，所述f为大于1的整数，所述a为大于1的整数，所述L₂为大于1的整数，所述X为大于1且小于等于a的整数，所述Y为大于所述X的整数；

卷积交织模块，用于将所述f条第一数据流中的每条第一数据流中每连续X个符号作为一个卷积交织块进行卷积交织处理得到f条第二数据流，所述第二数据流每间隔L₃个符号包含一条AM_o2序列，所述AM_o2序列为所述AM_p2序列的前X个符号，所述L₃为大于1的整数，所述L₃能被L₂整除；

FEC编码模块，用于将所述f条第二数据流中每条第二数据流中每连续K个比特作为一个编码块进行第二FEC编码处理得到f条编码数据流，10倍所述L₃能被所述K整除，所述K为连续的第二FEC码字信息位的长度，所述K为大于1的整数。

40.根据权利要求39所述的数据处理装置，其特征在于，所述卷积交织模块，具体用于将每条所述第一数据流中的每连续的T*L₂个符号以X个符号为单位轮询输入到卷积交织器的p个延迟线中，得到第二数据流，所述每连续的T*L₂个符号的前Y个符号为所述AM_p2序列，所述L₃＝T*L₂，所述T*L₂能被X*p整除。

41.根据权利要求40所述的数据处理装置，其特征在于，所述FEC编码模块，具体用于对每条所述第二数据流中连续L₃个符号进行第二FEC编码，得到c个第二FEC码字，所述连续L₃个符号的前X个符号为所述AM_o2序列，所述c个第二FEC码字中的第一个第二FEC码字包括所述AM_o2序列，所述c为(L₃*10)/K，所述c为大于1的整数。

42.根据权利要求39至41中任意一项所述的数据处理装置，其特征在于，每条所述第一数据流是基于g条PCS通道数据流进行复用处理而获得的数据流，所述AM _p2序列为所述g条PCS通道数据流的AM序列经过复用处理而获得的序列，所述AM _p2序列的长度Y为所述AM序列的长度的g倍。

43.根据权利要求42所述的数据处理装置，其特征在于，所述接收处理模块，具体用于从连接单元接口AUI接收e条PMA通道数据流，并对每条所述PMA通道数据流中的AM _p2序列进行AM锁定得到所述f条第一数据流，所述e为所述AUI接口包含的物理通道的数量，所述f等于所述e，每条所述第一数据流是基于所述g条PCS通道数据流进行基于比特粒度的复用处理或基于符号粒度的复用处理而获得的数据流；

44.根据权利要求42所述的数据处理装置，其特征在于，所述接收处理模块，具体用于对从连接单元接口AUI接收的e条PMA通道数据流进行第一解复用处理，得到n条PCS通道数据流，所述e为所述AUI接口包含的物理通道的数量；以及，对所述n条PCS通道数据流进行AM锁定和AM对齐后再对所述n条PCS通道数据流中每g条PCS通道数据流进行第一复用处理，得到所述f条第一数据流，所述f等于n/g，所述f大于或等于所述e。

45.根据权利要求44所述的数据处理装置，其特征在于，

46.根据权利要求39至45中任意一项所述的数据处理装置，其特征在于，所述f＝4或8或16，所述X＝2或4，所述K＝120、136或160。

47.根据权利要求40至46中任意一项所述的数据处理装置，其特征在于，所述T＝2或3或7，所述p＝3或4或7。

48.根据权利要求42至47中任意一项所述的数据处理装置，其特征在于，所述g＝2或4或8。

49.一种数据处理装置，其特征在于，包括处理器和存储器；

其中，存储器存储有计算机程序；

所述处理器调用所述计算机程序以使得所述数据处理装置执行如权利要求1至14中任意一项所述的方法，或者，执行如权利要求29至38中任意一项所述的方法。

50.一种计算机可读存储介质，存储有指令，当所述指令在计算机上运行时，使得计算机执行如权利要求1至14中任意一项所述的方法，或者，执行如权利要求29至38中任意一项所述的方法。