JP5619280B2 - 誤り訂正符号化装置、誤り訂正復号装置、およびその方法 - Google Patents
誤り訂正符号化装置、誤り訂正復号装置、およびその方法 Download PDFInfo
- Publication number
- JP5619280B2 JP5619280B2 JP2013517881A JP2013517881A JP5619280B2 JP 5619280 B2 JP5619280 B2 JP 5619280B2 JP 2013517881 A JP2013517881 A JP 2013517881A JP 2013517881 A JP2013517881 A JP 2013517881A JP 5619280 B2 JP5619280 B2 JP 5619280B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- error correction
- area
- unit
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1145—Pipelined decoding at code word level, e.g. multiple code words being decoded simultaneously
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2909—Product codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
- H03M13/356—Unequal error protection [UEP]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
Description
・参考文献1
ITU−T勧告G.709.
実施の形態1.
図1は、この発明の実施の形態1によるデジタル伝送システムの構成を示すブロック図である。
実施の形態1の伝送システムは、情報源1に接続されたフレーム変換部11と、フレーム変換部11に接続された誤り訂正符号化部12(誤り訂正符号化装置)と、誤り訂正符号化部12に接続されたMUX(MUltipleXer:多重化)部13と、MUX部13に接続されたD/A(デジタル/アナログ)変換部14と、D/A変換部14に接続された変調部15と、変調部15に接続された通信路16と、通信路16を介して変調部15に接続された復調部21と、復調部21に接続されたA/D(アナログ/デジタル)変換部22と、A/D変換部22に接続されたフレーム同期部23と、フレーム同期部23に接続された誤り訂正復号部24(誤り訂正復号装置)と、誤り訂正復号部24に接続されたフレーム逆変換部25とにより構成されており、誤り訂正復号部24は通信制御部3に、フレーム逆変換部25は受信者2に接続されている。ここで、フレーム変換部11、MUX部13、D/A変換部14、変調部15、通信路16、復調部21、A/D変換部22、フレーム同期部23、およびフレーム逆変換部25は、それぞれ伝送システムで一般的に利用されている装置構成からなる。なお、D/A変換部14は、2値以上の多値変調の場合には必要であるが、2値変調の場合は必ずしも必要とは限らない。
誤り訂正符号化部12は、外符号化部(外符号の符号化手段)31および内符号化部(内符号の符号化手段)32で構成され、外符号化部31は外符号化入力部33、外符号化演算部34および外符号化出力部35を備え、内符号化部32は内符号化入力部36、内符号化演算部37および内符号化出力部38を備えている。
なお、外符号化部31および内符号化部32の詳細図の記載は省略しているが、本発明の特徴的機能である、伝送フレームの伝送領域および冗長領域に対して、積符号フレームの情報系列領域およびパリティ系列領域の割り当てに過不足が生じる場合に、その過不足分に応じた情報系列領域およびパリティ系列領域の不均一割り当てをする機能が、各部に含まれる入力部および出力部において実施されていれば、各部の具体的な構成は様々なものが想定される。
誤り訂正復号部24は、内復号部41(内符号の復号手段)および外復号部42(外符号の復号手段)で構成され、内復号部41は内復号入力部43、内復号演算部44および内復号出力部45を備え、外復号部42は外復号入力部46、外復号演算部47および外復号出力部48を備えている。
なお、内復号部41および外復号部42の詳細図の記載は省略しているが、本発明の特徴的機能である、伝送フレームの伝送領域および冗長領域に対して、積符号フレームの情報系列領域およびパリティ系列領域の割り当てに過不足が生じる場合に、その過不足分に応じた情報系列領域およびパリティ系列領域の不均一割り当てをする機能が、各部に含まれる入力部および出力部において実施されていれば、各部の具体的な構成は様々なものが想定される。
図3において、通信路16からの受信信号をもとに復調部21とA/D変換部22およびフレーム同期部23にて復調処理、A/D変換処理、信号処理、多重分離化などが行われた量子化受信系列と、当該量子化受信系列に含まれる伝送フレームの先頭や形式等を識別するために用いる制御信号が、内復号部41の内復号入力部43に所定の直列または並列の順序、またはSFI等の所定のインタフェース規格で入力される。
図4に示すように、誤り訂正復号部24´は、第1の内復号部41a、第1の外復号部42a、第2の内復号部41b、第2の外復号部42b・・・第nの内復号部41n、第nの外復号部42nのように、内復号部41および外復号部42を所定の繰り返し数分、縦列接続して構成する。この誤り訂正復号部24´は、誤り訂正符号化部12に対応した構成であり、誤り訂正符号化部12が符号化した誤り訂正符号を繰り返し復号する機能を有している。
図15は、基幹系光伝送における標準的な伝送フレームを示し、上述した参考文献1に準拠するOTUkフレームを示す説明図である。
図15において、OTU Row1の先頭16バイト(1バイトは8ビットとみなす)がOH(Over Head)、続いて238×16バイトがPayload、続いて16×16バイトがFEC(Forward Error Correction) Redundancyとして割り当てられ、紙面上を左から右に伝送する。同様に、OTU Row2からOTU Row4を伝送する。ここで、OHを制御領域、OHおよびPayloadを合わせて伝送領域、FEC Redundancyを冗長領域と呼ぶこととする。このOTUkフレームに対して、誤り訂正符号化部12および誤り訂正復号部24では、伝送領域を情報系列領域として取り扱い、冗長領域をパリティ系列領域として取り扱う。
図5に示したフレームフォーマットは、積符号フレームの第1情報系列領域101、積符号フレームの外符号パリティ系列領域102、積符号フレームの第1の内符号パリティ系列領域103、積符号フレームの第2の内符号パリティ系列領域104、Check on Check領域(外符号および内符号との両者のパリティ系列に割り当てられる領域)105で構成されている。
図6に示したフレームフォーマットは、積符号フレームの第2の内符号パリティ系列領域104に替えて、積符号フレームの第2の情報系列領域106を示している。さらに矢印203に替えて、第0の内符号の符号化方向およびその割り当てを示す矢印204を有し、204aは情報系列を割り当てる領域、204bはパリティ系列を割り当てる領域を示している。その他の構成は図5と同一である。
図5において、その条件を満たすために、第2の内符号C22を、第1の内符号C21の部分符号として構成することとする。これをC21⊃C22と記す。また、図6において、その条件を満たすために、第1の内符号C21を、第0の内符号C20の部分符号として構成することとする。これをC20⊃C21と記す。
図7に示したフレームフォーマットは、第2の内符号パリティ系列領域104を複数の領域に分割した場合を示している。符号化方法および条件は図5で示した例と同様である。また、複数ある第2の内符号パリティ系列領域104の列数の総計はn12であり、図5で示した例と同一とみなす。
また、図8に示したフレームフォーマットは、第2の情報系列領域106を複数の領域に分割した場合を示している。符号化方法および条件は図6で示した例と同様である。また、複数ある第2の情報系列領域106の列数の総計はn10であり、図6で示した例と同一とみなす。
伝送フレームとしてOTU4フレームを採用し、このOTU4フレームを16フレームまとめて、1つの積符号フレームに割り当てる。一方、積符号フレームの要素符号として、以下のものを取り上げる。
外符号C1:BCH(1632,1588)符号
第1の内符号C21:BCH(1280,1236)符号
第2の内符号C22:BCH(1280,1225)符号
p(x)=x11+x2+1 ・・・(1)
m1(x)=p(x) ・・・(2)
m3(x)=x11+x8+x5+x2+1 ・・・(3)
m5(x)=x11+x7+x3+x2+1 ・・・(4)
m7(x)=x11+x5+x3+x2+1 ・・・(5)
m9(x)=x11+x10+x3+x2+1 ・・・(6)
g1(x)=m1(x)*m3(x)*m5(x)*m7(x) ・・・(7)
また、第2の内符号C22の生成多項式g2(x)を、以下の式(8)のように定義する。
g2(x)=m1(x)*m3(x)*m5(x)*m7(x)*m9(x) ・・・(8)
この伝送フレームと積符号フレームとの領域の配分は、以下のようになる。
伝送フレーム:
伝送領域:1957888(=16*239*8*4*16)
冗長領域:131072(=16*16*8*4*16)
積符号フレーム:
情報系列領域:1957895(=1236*1588−11*443)
※FEC Stuff=7を含む
パリティ系列領域:131065
(=11*4*1280+11*4*1588+11*443)
※Zero Padding=7を含む
なお、微調整のため、伝送フレームから積符号フレームへの変換時に、情報系列領域に、例えば全ゼロとあらかじめ定義したビットをFEC Stuffとして付加する。また同様に、微調整のため、積符号フレームから伝送フレームへの変換時に、冗長領域に、例えば全ゼロとあらかじめ定義したビットをZero Paddingとして付加する。
図9は、この発明の実施の形態2によるデジタル伝送システムの積符号のフレームフォーマットを示す説明図である。図9において、矢印205は第3の内符号の符号化方向およびその割り当てを示し、矢印205aは情報系列を割り当てる領域、矢印205bはパリティ系列を割り当てる領域を示している。また、符号化結果は、積符号フレームの第3の内符号パリティ系列領域107を分散して設けている。その他の構成は上述した実施の形態1と同様である。
図10は、この発明の実施の形態3によるデジタル伝送システムの積符号のフレームフォーマットを示す説明図である。図10において、太線で示す矢印301a,301bは積符号フレームに含まれる先頭のOTUkフレームの系列順を示す矢印であり、細線で示す矢印302a,302bは積符号フレームに含まれる2番目のOTUkフレームの系列順を示す矢印である。
矢印301aは、先頭のOTUkフレームの伝送領域の系列順を示し、矢印301bは、先頭のOTUkフレームの冗長領域の系列順を示す。また同様に、矢印302aは、2番目のOTUkフレームの伝送領域の系列順を示し、矢印302bは、2番目のOTUkフレームの冗長領域の系列順を示す。なお、これらの矢印の実線は実際に送信データを含む部分を示し、一重鎖線は系列のつながりを示すための仮想的な線(鎖線上には送信データは含まれない)を示す。なお、図を見やすくするため、矢印301a、301b、302a、302bの一部を省略している。以下、3番目のOTUkフレーム以降も同様に割り当てを行う。
矢印311aは、先頭のOTUkフレームのRow1の伝送領域の系列順を示し、矢印311bは、先頭のOTUkフレームのRow1の冗長領域の系列順を示す。また同様に、矢印312aは、先頭のOTUkフレームのRow2の伝送領域の系列順を示し、矢印312bは、先頭のOTUkフレームのRow2の冗長領域の系列順を示す。なお、これらの矢印の実線は実際に送信データを含む部分を示し、一重鎖線は系列のつながりを示すための仮想的な線(鎖線上には送信データは含まれない)を示す。なお、図を見やすくするため、矢印311a、311b、312a、312bの一部を省略している。以下、先頭のOTUkフレームのRow3以降も同様に割り当てを行う。
また、二重鎖線で区切られた領域314は伝送領域を均等に割り当てる領域、領域315は冗長領域を均等に割り当てる領域、領域316は伝送領域および冗長領域を不均等に割り当てる領域を示す。
矢印321aは、先頭のOTUkフレームのRow1の伝送領域の系列順を示し、矢印321bは、先頭のOTUkフレームのRow1の冗長領域の系列順を示す。また同様に、矢印322aは、最後のOTUkフレームのRow4の伝送領域の系列順を示し、矢印322bは、最後のOTUkフレームのRow4の冗長領域の系列順を示す。なお、これらの矢印の実線は実際に送信データを含む部分を示し、一重鎖線は系列のつながりを示すための仮想的な線(鎖線上には送信データは含まれない)を示す。なお、図を見やすくするため、矢印321a、321b、322a、322bの一部を省略している。以下、図示していない全てのOTUkフレームの各Rowも同様に割り当てを行う。
また、二重鎖線で区切られた領域324は伝送領域を均等に割り当てる領域、領域325および領域327は冗長領域を均等に割り当てる領域、領域326は伝送領域および冗長領域を不均等に割り当てる領域を示す。
図13は、この発明の実施の形態4によるデジタル伝送システムの積符号のフレームフォーマットを示す説明図である。図13において、矢印401a,401bは積符号フレームに含まれる先頭のOTUkフレームの系列順を示す矢印であり、402a,402bは積符号フレームに含まれる2番目のOTUkフレームの系列順を示す矢印である。
矢印401aは、先頭のOTUkフレームの伝送領域の系列順を示し、矢印401bは、先頭のOTUkフレームの冗長領域の系列順を示す。また同様に、矢印402aは、2番目のOTUkフレームの伝送領域の系列順を示し、矢印402bは、2番目のOTUkフレームの冗長領域の系列順を示す。なお、これらの矢印の実線は実際に送信データを含む部分を示し、一重鎖線は系列のつながりを示すための仮想的な線(鎖線上には送信データは含まれない)を示す。
Claims (8)
- 伝送フレームに対して積符号に基づいた誤り訂正符号化を行う誤り訂正符号化装置において、
前記伝送フレームを構成する伝送領域および冗長領域に対して、前記積符号に基づく符号化により生成される積符号フレームの情報系列領域およびパリティ系列領域の少なくとも一方の割り当てに過不足が発生する場合に、前記積符号の要素符号である外符号および内符号の少なくとも一方が所定の部分符号の条件を満たす符号化を行って、前記割り当てに発生する過不足に応じて前記情報系列領域を前記パリティ系列領域に不均一に割り当てる処理、および前記パリティ系列領域を前記情報系列領域に不均一に割り当てる処理の少なくとも一方を行う誤り訂正符号化部を備えたことを特徴とする誤り訂正符号化装置。 - 前記誤り訂正符号化部は、前記外符号および前記内符号の少なくとも一方の各要素符号を、組織符号化することを特徴とする請求項1記載の誤り訂正符号化装置。
- 前記誤り訂正符号化部は、前記割り当てにより発生した過不足に応じて、前記情報系列領域を前記パリティ系列領域に分散して割り当てる処理、および前記パリティ系列領域を前記情報系列領域に分散して割り当てる処理の少なくとも一方を行うことを特徴とする請求項1または請求項2記載の誤り訂正符号化装置。
- 積符号に基づいた誤り訂正復号を行う誤り訂正復号装置において、
伝送フレームを構成する伝送領域および冗長領域に対して、前記積符号に基づき生成された積符号フレームの情報系列領域およびパリティ系列領域の少なくとも一方の割り当てに過不足が発生し、前記積符号の要素符号である外符号および内符号の少なくとも一方が所定の部分符号の条件を満たす場合に、当該割り当てにより発生した過不足に応じて前記情報系列領域が前記パリティ系列領域に不均一に割り当てられる処理、および前記パリティ系列領域が前記情報系列領域に不均一に割り当てられる処理の少なくとも一方が施された、外符号および内符号の少なくとも一方を復号する誤り訂正復号部を備えたことを特徴とする誤り訂正復号装置。 - 前記外符号および前記内符号の少なくとも一方は、各要素符号が組織符号化されていることを特徴とする請求項4記載の誤り訂正復号装置。
- 前記情報系列領域は前記パリティ系列領域に分散して割り当てられている、および前記パリティ系列領域は前記情報系列領域に分散して割り当てられている、の少なくとも一方が行われていることを特徴とする請求項4または請求項5記載の誤り訂正復号装置。
- 伝送フレームに対して積符号に基づいた誤り訂正符号化を行う誤り訂正符号化方法において、
誤り訂正符号化部が、前記伝送フレームを構成する伝送領域および冗長領域に対して、前記積符号に基づく符号化により生成される積符号フレームの情報系列領域およびパリティ系列領域の少なくとも一方の割り当てに過不足が発生する場合に、前記積符号の要素符号である外符号および内符号の少なくとも一方が所定の部分符号の条件を満たす符号化を行って、前記割り当てに発生する過不足に応じて前記情報系列領域を前記パリティ系列領域に不均一に割り当てる処理、および前記パリティ系列領域を前記情報系列領域に不均一に割り当てる処理の少なくとも一方を行うことを特徴とする誤り訂正符号化方法。 - 積符号に基づいた誤り訂正復号を行う誤り訂正復号方法において、
誤り訂正復号部が、伝送フレームを構成する伝送領域および冗長領域に対して、前記積符号に基づき生成された積符号フレームの情報系列領域およびパリティ系列領域の割り当てに過不足が発生し、前記積符号の要素符号である外符号および内符号の少なくとも一方が所定の部分符号の条件を満たす場合に、当該割り当てにより発生した過不足に応じて前記情報系列領域が前記パリティ系列領域に不均一に割り当てられる処理、および前記パリティ系列領域が前記情報系列領域に不均一に割り当てられる処理、の少なくとも一方が施された、外符号および内符号の少なくとも一方を復号することを特徴とする誤り訂正復号方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013517881A JP5619280B2 (ja) | 2011-05-31 | 2012-05-30 | 誤り訂正符号化装置、誤り訂正復号装置、およびその方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011122237 | 2011-05-31 | ||
JP2011122237 | 2011-05-31 | ||
JP2013517881A JP5619280B2 (ja) | 2011-05-31 | 2012-05-30 | 誤り訂正符号化装置、誤り訂正復号装置、およびその方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5619280B2 true JP5619280B2 (ja) | 2014-11-05 |
JPWO2012164929A1 JPWO2012164929A1 (ja) | 2015-02-23 |
Family
ID=47258801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013517881A Active JP5619280B2 (ja) | 2011-05-31 | 2012-05-30 | 誤り訂正符号化装置、誤り訂正復号装置、およびその方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9148175B2 (ja) |
EP (1) | EP2717479B1 (ja) |
JP (1) | JP5619280B2 (ja) |
CN (1) | CN103430455B (ja) |
WO (1) | WO2012164929A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10382168B2 (en) | 2015-09-07 | 2019-08-13 | Mitsubishi Electric Corporation | Encoder device, decoder device and transmission apparatus |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9231721B1 (en) * | 2012-06-28 | 2016-01-05 | Applied Micro Circuits Corporation | System and method for scaling total client capacity with a standard-compliant optical transport network (OTN) |
US9009577B1 (en) * | 2012-11-13 | 2015-04-14 | Xilinx, Inc. | Circuitry and method for forward error correction |
US9065483B2 (en) * | 2013-01-21 | 2015-06-23 | Micron Technology, Inc. | Determining soft data using a classification code |
US9397706B1 (en) * | 2013-10-09 | 2016-07-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for irregular multiple dimension decoding and encoding |
JP6291296B2 (ja) * | 2014-03-14 | 2018-03-14 | 日本放送協会 | 連接符号を用いた送信装置及び受信装置 |
CN106165300B (zh) | 2014-04-23 | 2019-11-05 | 三菱电机株式会社 | 通信装置、通信系统和纠错帧生成方法 |
US10673465B2 (en) * | 2016-11-30 | 2020-06-02 | Toshiba Memory Corporation | Memory controller, memory system, and control method |
CN111277830B (zh) * | 2018-12-05 | 2022-09-23 | 华为技术有限公司 | 一种编码方法、解码方法及装置 |
CN109660319B (zh) * | 2018-12-29 | 2021-07-23 | 北京金山安全软件有限公司 | 网络数据传输方法、装置及电子设备 |
WO2020227976A1 (zh) * | 2019-05-15 | 2020-11-19 | 华为技术有限公司 | 一种数据传输方法和装置 |
US11239944B1 (en) * | 2020-08-14 | 2022-02-01 | Huawei Technologies Co., Ltd. | Methods and devices for rate adaptive forward error correction using a flexible irregular error correcting code |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001028549A (ja) * | 1999-06-11 | 2001-01-30 | Alcatel | 衛星アプリケーション用の積符号によって、セルを符号化する方法 |
JP4102174B2 (ja) * | 2001-12-03 | 2008-06-18 | ミツビシ・エレクトリック・インフォメイション・テクノロジー・センター・ヨーロッパ・ビー・ヴィ | 誤り訂正符号を得るための方法、誤り訂正符号を復号化するための方法、情報要素のブロックを符号化するための符号器、および、軟値の第1のブロックを復号化する復号器 |
JP2010258937A (ja) * | 2009-04-28 | 2010-11-11 | Mitsubishi Electric Corp | 誤り訂正装置および誤り訂正方法 |
WO2011062111A1 (ja) * | 2009-11-17 | 2011-05-26 | 三菱電機株式会社 | 誤り訂正方法および装置ならびにそれを用いた通信システム |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69317867T2 (de) | 1992-12-14 | 1998-10-22 | Koninkl Philips Electronics Nv | Verfahren und Vorrichtung zur Realisierung eines Quasiproduktkodes mit verschiedenen Fehlerschutzstufen |
KR100918765B1 (ko) * | 2001-10-20 | 2009-09-24 | 삼성전자주식회사 | 부호분할다중접속 이동통신시스템에서 부호화 및 레이트매칭장치 및 방법 |
US7296212B1 (en) | 2002-11-15 | 2007-11-13 | Broadwing Corporation | Multi-dimensional irregular array codes and methods for forward error correction, and apparatuses and systems employing such codes and methods |
WO2005069492A1 (ja) * | 2004-01-20 | 2005-07-28 | Nec Corporation | 検査行列生成方法、データ伝送システム、符号化装置、復号装置および検査行列生成プログラム |
US7458010B2 (en) * | 2004-08-05 | 2008-11-25 | Nokia Corporation | Irregularly structured, low density parity check codes |
US7757150B2 (en) * | 2004-08-13 | 2010-07-13 | Nokia Corporation | Structured puncturing of irregular low-density parity-check (LDPC) codes |
US7071851B1 (en) * | 2005-01-31 | 2006-07-04 | Hitachi Global Storage Technologies Netherlands B.V. | Techniques for implementing non-uniform constraints in modulation encoded data |
US7590920B2 (en) * | 2005-08-05 | 2009-09-15 | Hitachi Global Storage Technologies Netherlands, B.V. | Reduced complexity error correction encoding techniques |
US8103935B2 (en) * | 2005-08-10 | 2012-01-24 | Mitsubishi Electric Corporation | Test matrix generating method, encoding method, decoding method, communication apparatus, communication system, encoder and decoder |
US7934146B2 (en) * | 2006-10-18 | 2011-04-26 | Nokia Corporation | Method, apparatus and computer program product providing for data block encoding and decoding |
KR101466695B1 (ko) * | 2008-04-30 | 2014-12-01 | 삼성전자주식회사 | 멀티 비트 레벨 데이터의 부호화 및 복호화 방법 |
US8196012B2 (en) * | 2009-10-05 | 2012-06-05 | The Hong Kong Polytechnic University | Method and system for encoding and decoding low-density-parity-check (LDPC) codes |
JP5091996B2 (ja) * | 2010-09-09 | 2012-12-05 | 株式会社東芝 | 誤り訂正復号器、メモリコントローラ及び受信機 |
-
2012
- 2012-05-30 JP JP2013517881A patent/JP5619280B2/ja active Active
- 2012-05-30 EP EP12792209.4A patent/EP2717479B1/en active Active
- 2012-05-30 WO PCT/JP2012/003554 patent/WO2012164929A1/ja active Application Filing
- 2012-05-30 CN CN201280012744.4A patent/CN103430455B/zh active Active
- 2012-05-30 US US13/982,919 patent/US9148175B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001028549A (ja) * | 1999-06-11 | 2001-01-30 | Alcatel | 衛星アプリケーション用の積符号によって、セルを符号化する方法 |
JP4102174B2 (ja) * | 2001-12-03 | 2008-06-18 | ミツビシ・エレクトリック・インフォメイション・テクノロジー・センター・ヨーロッパ・ビー・ヴィ | 誤り訂正符号を得るための方法、誤り訂正符号を復号化するための方法、情報要素のブロックを符号化するための符号器、および、軟値の第1のブロックを復号化する復号器 |
JP2010258937A (ja) * | 2009-04-28 | 2010-11-11 | Mitsubishi Electric Corp | 誤り訂正装置および誤り訂正方法 |
WO2011062111A1 (ja) * | 2009-11-17 | 2011-05-26 | 三菱電機株式会社 | 誤り訂正方法および装置ならびにそれを用いた通信システム |
Non-Patent Citations (2)
Title |
---|
JPN6014002759; 杉原 堅也、宮田 好邦、松本 渉、吉田 英夫: 'LDPC符号の行分割による符号化率調整手法' 電子情報通信学会総合大会講演論文集 2010年_基礎・境界, 20100302, p.123 * |
JPN6014002761; 宮田 好邦、他5名: '高速光通信向け不均一積符号誤り訂正の提案' 電子情報通信学会総合大会講演論文集 2012年_通信(2), 20120306, p.442 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10382168B2 (en) | 2015-09-07 | 2019-08-13 | Mitsubishi Electric Corporation | Encoder device, decoder device and transmission apparatus |
Also Published As
Publication number | Publication date |
---|---|
CN103430455A (zh) | 2013-12-04 |
JPWO2012164929A1 (ja) | 2015-02-23 |
EP2717479A1 (en) | 2014-04-09 |
CN103430455B (zh) | 2017-02-15 |
WO2012164929A1 (ja) | 2012-12-06 |
US9148175B2 (en) | 2015-09-29 |
EP2717479A4 (en) | 2015-05-27 |
US20130311847A1 (en) | 2013-11-21 |
EP2717479B1 (en) | 2018-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5619280B2 (ja) | 誤り訂正符号化装置、誤り訂正復号装置、およびその方法 | |
JP5523120B2 (ja) | 誤り訂正符号化方法、誤り訂正復号方法、誤り訂正符号化装置、および、誤り訂正復号装置 | |
US7992069B2 (en) | Error correction coding apparatus and error correction decoding apparatus | |
EP2351231B1 (en) | Continuously interleaved error correction | |
JP4836884B2 (ja) | 誤り訂正符号化装置および方法ならびにデジタル伝送システム | |
KR101898687B1 (ko) | 송신 장치 및 그의 부가 패리티 생성 방법 | |
JP6472790B2 (ja) | 共通ハードウェアリソースを共用する、異なる低密度パリティ検査(ldpc)符号のための低密度パリティ検査の符号化 | |
EP3579424B1 (en) | Error correction device and error correction method | |
JP2010200247A (ja) | デジタル伝送システム及びデジタル伝送方法 | |
KR101970825B1 (ko) | 송신 장치 및 그의 부가 패리티 생성 방법 | |
WO2015162738A1 (ja) | 通信装置、通信システムおよび誤り訂正フレーム生成方法 | |
KR20160090772A (ko) | 송신 장치 및 그의 리피티션 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140819 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5619280 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |