JP6660898B2 - 伝送装置、伝送方法およびプログラム - Google Patents
伝送装置、伝送方法およびプログラム Download PDFInfo
- Publication number
- JP6660898B2 JP6660898B2 JP2017026877A JP2017026877A JP6660898B2 JP 6660898 B2 JP6660898 B2 JP 6660898B2 JP 2017026877 A JP2017026877 A JP 2017026877A JP 2017026877 A JP2017026877 A JP 2017026877A JP 6660898 B2 JP6660898 B2 JP 6660898B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal processing
- error correction
- transmission
- processing chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 title claims description 238
- 238000000034 method Methods 0.000 title claims description 43
- 238000012545 processing Methods 0.000 claims description 713
- 238000012937 correction Methods 0.000 claims description 525
- 238000012546 transfer Methods 0.000 claims description 82
- 230000000116 mitigating effect Effects 0.000 claims 2
- 238000009432 framing Methods 0.000 description 51
- 230000003287 optical effect Effects 0.000 description 26
- 230000000052 comparative effect Effects 0.000 description 25
- 238000006243 chemical reaction Methods 0.000 description 17
- 230000006870 function Effects 0.000 description 16
- 230000006866 deterioration Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 230000008054 signal transmission Effects 0.000 description 13
- 238000000926 separation method Methods 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 241000721662 Juniperus Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000012085 test solution Substances 0.000 description 1
Images
Description
100Gbpsまでの伝送装置は、一般的に、クライアント信号が1であるのに対し、ライン信号の出力は1である。そのため、入力された1つのクライアント信号を、伝送装置内の1つの信号処理部(以下、適宜、チップ(chip)と呼称する)で処理し、信号処理後の信号をライン側に出力している。1つのクライアント信号とは、伝送装置で処理できるビットレートに相当するクライアント信号である。
一方、信号の伝送距離は、波長の変調方式(多値度)に依存するため、多値度を上げて1波長で400Gbpsの高速な信号を伝送しようとすると、伝送距離が短くなる。
したがって、長距離伝送向けには、複数波長(マルチキャリア)を用いた伝送が主流になると予想され、例えば400Gクライアント信号をクライアント信号よりも低速な200G×2波長に収容する方法が考えられている。
複数波長で伝送する際、1波長ごとに1つの信号処理チップを用いるとすると、波長数分だけ信号処理チップを用意することとなる。
高速なクライアント信号については、複数波長にマッピングするために、複数の信号処理チップ間で、信号をやり取りする必要が生じる(例えば、特許文献1および非特許文献1参照)。
従来では、チップ間での送受信のために、誤り訂正回路を用意している。また、伝送用には、このチップ間での送受信のための誤り訂正回路に加えて、伝送用の誤り訂正回路が実装される。
(背景説明)
図16は、送信側の伝送装置の構成を示す図である。
図16に示すように、伝送装置1は、信号伝送を行うための部品を1つの基板に実装したものであり、ラインカードと呼ばれる。伝送装置1は、400G送受信器11と、信号処理チップ10−1,10−2と、光送受信器12−1,12−2と、を備える。
信号処理チップ10−1(信号処理チップTx1)は、複数のSerDes(SERializer/DE Serializer)10−1a〜10−1fを有し、信号処理チップ10−2(信号処理チップTx2)は、複数のSerDes10−2a〜10−2fを有する。
信号処理チップ10−1(信号処理チップTx1)に一度収容された400Gのクライアント信号のうち、SerDes10−1a〜10−1bに収容された200Gのクライアント信号は、図16の白抜き矢印aに示すように、光送受信器12−1に転送される。光送受信器12−1は、この200Gのクライアント信号を受信し、電気−光(E/O:Electric-Optic)変換して、変換された光信号(波長♯1)をライン側に出力する。
このように、伝送装置1に入力された400Gのクライアント信号は、信号処理チップ10−1(信号処理チップTx1)に一度収容された後、サブキャリア数に応じて、他の信号処理チップ10−2(信号処理チップTx2)に分配される。
高速な信号伝送においては、End-Endで誤り訂正のためのFEC(Forward Error Correction)機能を具備することが一般的になっている。
図17は、OTUCnフレームと誤り訂正符号の関係を模式化したブロック図である。OTUCnがOTUC4である場合の例である。
図17に示すように、クライアント信号400GEがOTUC4に収容される。クライアント信号400GEが収容されたOTUC4は、クライアント信号400GEを4つに分割(スライス)し、4つの100Gスライス30−1〜30−4とする。そして、100Gスライス30−1〜30−4について、伝送用信号に付加するための第1の誤り訂正符号31−1〜31−4(図17のハッチング部参照)を付加する。第1の誤り訂正符号31−1〜31−4は、小さい冗長度(冗長部分が6〜7%程度)の誤り訂正符号である。
図示は省略されているが、第1の誤り訂正符号31−1〜31−4および第2のライン側誤り訂正符号32−1〜32−4が付加された100Gスライス30−1〜30−4は、波長#1と波長#2とにマッピングされ、マッピングされた波長#1と波長#2の信号がライン側伝送される。
<比較例1>
図18は、比較例1の伝送装置の構成を示す機能ブロック図である。
図18に示すように、比較例1の伝送装置50は、信号処理チップ51(信号処理チップTx1)と、信号処理チップ52(信号処理チップTx2)と、信号処理チップ53(信号処理チップRx1)と、信号処理チップ54(信号処理チップRx2)と、を備える。信号処理チップ51(信号処理チップTx1)と信号処理チップ52(信号処理チップTx2)との間に、チップ間配線55が設けられ、信号処理チップ53(信号処理チップRx1)と信号処理チップ54(信号処理チップRx2)との間に、チップ間配線56が設けられる。
信号処理チップ52(信号処理チップTx2)は、第1の誤り訂正符号符号化部521−1,521−2と、第2のライン側誤り訂正符号符号化部522と、DSP523と、DAC524と、を備える。
信号処理チップ53(信号処理チップRx1)は、ADC(Analog to Digital Converter)534と、DSP533と、第2のライン側誤り訂正符号復号化部532と、第1の誤り訂正符号復号化部531−1,531−2と、フレーミング処理部535と、クライアント信号送受信部536と、を備える。
信号処理チップ54(信号処理チップRx2)は、ADC544と、DSP543と、第2のライン側誤り訂正符号復号化部542と、第1の誤り訂正符号復号化部541−1,541−2と、を備える。
図18に示すように、クライアント信号送受信部501は、400GEクライアント信号を受信し、受信した400GEクライアント信号をフレーミング処理部502に転送する。フレーミング処理部502は、クライアント信号を400Gトランスポートフレーム(OTUC4)に収容した後、100Gトランスポートフレーム(100Gスライス)に分割する。フレーミング処理部502は、分割した100Gトランスポートフレームを第1の誤り訂正符号符号化部511−1,511−2と、信号処理チップ52(信号処理チップTx2)の第1の誤り訂正符号符号化部521−1,521−2とに出力する。
信号処理チップ53(信号処理チップRx1)および信号処理チップ54(信号処理チップRx2)で受信した(200G×2)の信号は、図示しないライン信号送受信部およびADC534,544を介して信号処理チップ53(信号処理チップRx1)のDSP533、および信号処理チップ54(信号処理チップRx2)のDSP543に入力される。
信号処理チップ53(信号処理チップRx1)のDSP533は、(200G)のライン信号に対して伝送劣化の等化処理等のためにデジタル信号処理を行い、200Gトランスポートフレームの信号を復元する。第2のライン側誤り訂正符号復号化部532は、復元された200Gトランスポートフレームに誤り訂正処理(第2のライン側誤り訂正処理)を行い、2つに分割して第1の誤り訂正符号復号化部531−1,531−2に出力する。第1の誤り訂正符号復号化部531−1,531−2は、第2のライン側誤り訂正処理が行われた100Gトランスポートフレームに対してそれぞれ誤り訂正処理(第1の誤り訂正処理)を行い、フレーミング処理部535に転送する。
図19は、比較例2の伝送装置の構成を示す機能ブロック図である。図19の説明に当たり、図18と同一構成部分には同一符号を付して重複箇所の説明を省略する。
図19に示すように、比較例2の伝送装置60は、信号処理チップ61(信号処理チップTx1)と、信号処理チップ62(信号処理チップTx2)と、信号処理チップ63(信号処理チップRx1)と、信号処理チップ64(信号処理チップRx2)と、を備える。信号処理チップ61(信号処理チップTx1)と信号処理チップ62(信号処理チップTx2)との間に、チップ間配線55が設けられ、信号処理チップ63(信号処理チップRx1)と信号処理チップ64(信号処理チップRx2)との間に、チップ間配線56が設けられる。
信号処理チップ62(信号処理チップTx2)は、第1の誤り訂正符号復号化部621−1,621−2と、第1の誤り訂正符号符号化部521−1,521−2と、第2のライン側誤り訂正符号符号化部522と、DSP523と、DAC524と、を備える。
信号処理チップ63(信号処理チップRx1)は、ADC534と、DSP533と、第2のライン側誤り訂正符号復号化部532と、第1の誤り訂正符号復号化部531−1,531−2,631−1,631−2と、フレーミング処理部535と、クライアント信号送受信部536と、を備える。
信号処理チップ64(信号処理チップRx2)は、ADC544と、DSP543と、第2のライン側誤り訂正符号復号化部542と、第1の誤り訂正符号復号化部541−1,541−2と、第1の誤り訂正符号符号化部641−1,641−2と、を備える。
しかしながら、比較例2の伝送装置60は、信号処理チップ62(信号処理チップTx2)と信号処理チップ64(信号処理チップRx2)における誤り訂正処理により遅延が発生する。このため、フレーミング処理部535において、遅延補償量が増加してしまうという課題がある。
図1は、本発明の第1の実施形態に係る伝送装置を示す構成図である。図18と同一構成部分には同一符号を付している。
図1に示すように、伝送装置100は、信号処理チップ101(信号処理チップTx1)(「信号の転送元の信号処理部」)と、信号処理チップ102(信号処理チップTx2)と、信号処理チップ103(信号処理チップRx1)(「信号の転送先の信号処理部」)と、信号処理チップ104(信号処理チップRx2)と、を備える。信号処理チップ101(信号処理チップTx1)と信号処理チップ102(信号処理チップTx2)との間に、チップ間配線55(チップ間配線手段,送信側チップ間配線手段)が設けられ、信号処理チップ103(信号処理チップRx1)と信号処理チップ104(信号処理チップRx2)との間に、チップ間配線56(チップ間配線手段,受信側チップ間配線手段)が設けられる。
信号処理チップ101(信号処理チップTx1)は、クライアント信号送受信部501と、フレーミング処理部502と、第1の誤り訂正符号符号化部511−1,511−2,1021−1,1021−2と、第2のライン側誤り訂正符号符号化部512と、DSP513と、DAC514と、を備える。
第1の誤り訂正符号符号化部1021−1,1021−2は、「誤り訂正符号化回路」(訂正回路手段)であり、例えばFEC機能部である。
なお、本実施形態の誤り訂正回路削減の考え方については、動作説明において後記する。
信号処理チップ102(信号処理チップTx2)は、第2のライン側誤り訂正符号符号化部522と、DSP523と、DAC524と、を備える。
信号処理チップ103(信号処理チップRx1)は、ADC534と、DSP533と、第2のライン側誤り訂正符号復号化部532と、第1の誤り訂正符号復号化部531−1,531−2,1041−1,1041−2と、フレーミング処理部535と、クライアント信号送受信部536と、を備える。
第1の誤り訂正符号復号化部1041−1,1041−2は、「誤り訂正復号化回路」(訂正回路手段)であり、例えばFEC機能部である。
ちなみに、第1の誤り訂正符号符号化部1021−1,1021−2は、誤り訂正符号を付加するだけであり、第1の誤り訂正符号復号化部1041−1,1041−2でエラー訂正を行う。第1の誤り訂正符号符号化部1021−1,1021−2と第1の誤り訂正符号復号化部1041−1,1041−2は、誤り訂正回路として一対で具備されるが、上記のように役割が異なる。
信号処理チップ104(信号処理チップRx2)は、ADC544と、DSP543と、第2のライン側誤り訂正符号復号化部542と、を備える。
ここで、第2のライン側誤り訂正符号復号化部542で訂正しきれなかった伝送区間のエラー訂正は、第1の誤り訂正符号復号化部1041−1,1041−2の誤り訂正回路において、エラー訂正される。
信号処理チップ103(信号処理チップRx1)の第1の誤り訂正符号復号化部1041−1,1041−2は、チップ間配線56を介して信号処理チップ104(信号処理チップRx2)の第2のライン側誤り訂正符号復号化部542に接続されている。
まず、伝送装置100の送信側のチップ構成(信号処理チップ101および信号処理チップ102)の特徴について述べる。
(1)本実施形態の伝送装置100は、信号処理チップ102(信号処理チップTx2)が、伝送用に信号に付加するための第1の誤り訂正符号符号化部521−1,521−2(図18参照)を有さない。すなわち、本実施形態の伝送装置100は、信号処理チップ102(信号処理チップTx2)から、比較例1の伝送装置50(図18参照)の信号処理チップ52(信号処理チップTx2)に設けられていた伝送用に信号に付加するための第1の誤り訂正符号符号化部521−1,521−2が削除されている。
(2)本実施形態の伝送装置100は、信号処理チップ101(信号処理チップTx1)が、チップ間の転送の誤り訂正を行うとともに、伝送区間で発生するエラーの両方を訂正する(共用する)第1の誤り訂正符号符号化部1021−1,1021−2を備える。
(3)本実施形態の伝送装置100は、信号処理チップ104(信号処理チップRx2)が、伝送用に信号に付加された誤り訂正符号を復号化するための第1の誤り訂正符号復号化部541−1,541−2(図18参照)を有さない。すなわち、本実施形態の伝送装置100は、信号処理チップ104(信号処理チップRx2)から、比較例1の伝送装置50(図18参照)の信号処理チップ54(信号処理チップRx2)に設けられていた第1の誤り訂正符号復号化部541−1,541−2が削除されている。
(4)本実施形態の伝送装置100は、信号処理チップ103(信号処理チップRx1)が、チップ間の転送の誤り訂正を行うとともに、伝送区間で発生するエラーの両方を訂正する(共用する)第1の誤り訂正符号復号化部1041−1,1041−2を備える。
<誤り訂正回路削減の考え方>
まず、誤り訂正回路削減の考え方について説明する。
信号処理チップTx1とTx2との間、Rx2とRx1との間(チップ間)で発生するビットエラーをエラー(1)とする。例えば、非特許文献2に示すように、BER(Bit error rate:符号誤り率)をBER=1×10−6とする。
また、信号処理チップTx2とRx2との間(伝送区間)で発生するビットエラーをエラー(2)とする。
図1の符号lに示すように、第1の誤り訂正符号復号化部1041−1,1041−2は、エラー(1)×2とエラー(2)の残りを訂正する。
<クライアント信号受信/ライン信号転送>
まず、本実施形態の伝送装置100が、(400GE×1)のクライアント信号を受信して、受信したクライアント信号を(200G×2)のライン信号として転送する場合について説明する。
信号処理チップ101(信号処理チップTx1)側では、下記となる。
図2に示すように、ステップS1001でクライアント信号送受信部501は、400GEクライアント信号を受信し、受信した400GEクライアント信号をフレーミング処理部502に転送する。
ステップS1002でフレーミング処理部502は、クライアント信号をトランスポートフレームの信号に変換し、変換した100Gトランスポートフレームを第1の誤り訂正符号符号化部511−1,511−2,1021−1,1021−2に出力する。
ステップS1003で第1の誤り訂正符号符号化部511−1,511−2は、100Gトランスポートフレームに誤り訂正符号(第1の誤り訂正符号)を付加し、誤り訂正符号が付加された100Gトランスポートフレームを第2のライン側誤り訂正符号符号化部512に出力する。
ステップS1004で第2のライン側誤り訂正符号符号化部512は、第1の誤り訂正符号が付加された100Gトランスポートフレームにさらに誤り訂正符号(第2のライン側誤り訂正符号)を付加し、第1および第2のライン側誤り訂正符号が付加された100GトランスポートフレームをDSP513に送る。
ステップS1005でDSP513は、第1および第2のライン側誤り訂正符号が付加された100Gトランスポートフレームに対して伝送劣化の等化処理等のためにデジタル信号処理を行う。
ステップS1006でDAC514は、DSP513から出力された信号をアナログ信号に変換し、図示しない光送受信器を介して、200Gの信号を電気−光変換して、変換された光信号をライン側に出力する。
ステップS1007で第1の誤り訂正符号符号化部1021−1,1021−2は、100Gトランスポートフレームに誤り訂正符号(第1の誤り訂正符号)を付加し、誤り訂正符号が付加された100Gトランスポートフレームを、チップ間配線55を介して信号処理チップ102(信号処理チップTx2)の第2のライン側誤り訂正符号符号化部522に出力する。
信号処理チップ102(信号処理チップTx2)側では、下記となる。
図3に示すように、ステップS1021で信号処理チップ102(信号処理チップTx2)の第2のライン側誤り訂正符号符号化部522は、第1の誤り訂正符号が付加され、かつ、チップ間配線55を介して送られた100Gトランスポートフレームにさらに誤り訂正符号(第2のライン側誤り訂正符号)を付加し、第1および第2のライン側誤り訂正符号が付加された100GトランスポートフレームをDSP523に送る。
ステップS1022でDSP523は、第1および第2のライン側誤り訂正符号が付加された100Gトランスポートフレームに対して伝送劣化の等化処理等のためにデジタル信号処理を行う。
ステップS1023でDAC524は、DSP523から出力された信号をアナログ信号に変換し、図示しない光送受信器を介して、200Gの信号を電気−光変換して、変換された光信号をライン側に出力する。
次に、本実施形態の伝送装置100が、(200G×2)のライン信号を受信して、受信したライン信号を(400GE×1)のクライアント信号として転送する場合について説明する。
信号処理チップ103(信号処理チップRx1)側では、下記となる。
図4に示すように、信号処理チップ103(信号処理チップRx1)で受信した(200G)の信号は、図示しないライン信号送受信部を介してADC534を介してDSP533に入力される。
ステップS1031でDSP533は、(200G)のライン信号に対して伝送劣化の等化処理等のためにデジタル信号処理を行い、200Gトランスポートフレームの信号を復元して第2のライン側誤り訂正符号復号化部532に出力する。
ステップS1032で第2のライン側誤り訂正符号復号化部532は、復元された100Gトランスポートフレームに誤り訂正処理(第2のライン側誤り訂正処理)を行い、第1の誤り訂正符号復号化部531−1,531−2に出力する。
ステップS1033で第1の誤り訂正符号復号化部531−1,531−2は、第2のライン側誤り訂正処理が行われた100Gトランスポートフレームに対してそれぞれ誤り訂正処理(第1の誤り訂正処理)を行い、フレーミング処理部535に転送する。
ステップS1035でフレーミング処理部535は、第2および第1の誤り訂正処理が行われた(100G×4)の信号から、(400GE×1)のクライアント信号を復元する。復元した(400GE×1)は、クライアント信号送受信部536へ転送される。
ステップS1036でクライアント信号送受信部536は、400GE信号を伝送装置100外へ出力する。
信号処理チップ104(信号処理チップRx2)側では、下記となる。
図5に示すように、信号処理チップ104(信号処理チップRx2)で受信した(200G)の信号は、図示しないライン信号送受信部およびADC544を介してDSP543に入力される。
ステップS1041でDSP543は、(200G)のライン信号に対して伝送劣化の等化処理等のためにデジタル信号処理を行い、200Gトランスポートフレームの信号を復元する。
ステップS1042で第2のライン側誤り訂正符号復号化部542は、復元された200Gトランスポートフレームに誤り訂正処理(第2のライン側誤り訂正処理)を行い、2つに分割して、チップ間配線56を介して信号処理チップ103(信号処理チップRx1)の第1の誤り訂正符号復号化部1041−1,1041−2に出力する。
まず、伝送装置100の送信側のチップ構成(信号処理チップ101および信号処理チップ102)について述べる。
(1)本実施形態の伝送装置100は、信号処理チップ102(信号処理チップTx2)において、比較例2の伝送装置60(図19参照)の信号処理チップ62(信号処理チップTx2)の第1の誤り訂正符号復号化部621−1,621−2と、第1の誤り訂正符号符号化部521−1,521−2と、が削除されている。また、信号処理チップ101(信号処理チップTx1)の第1の誤り訂正符号符号化部1021−1,1021−2と、比較例2の伝送装置60(図19参照)の信号処理チップ61(信号処理チップTx1)の第1の誤り訂正符号符号化部611−1,611−2とは、回路規模の点で同じである。
(2)本実施形態の伝送装置100は、信号処理チップ104(信号処理チップRx2)において、比較例2の伝送装置60(図19参照)の信号処理チップ64(信号処理チップRx2)の第1の誤り訂正符号復号化部541−1,541−2と、第1の誤り訂正符号符号化部641−1,641−2と、が削除されている。また、信号処理チップ103(信号処理チップRx1)の第1の誤り訂正符号復号化部1041−1,1041−2と、比較例2の伝送装置60(図19参照)の信号処理チップ63(信号処理チップRx1)の第1の誤り訂正符号復号化部631−1,631−2とは、回路規模の点で同じである。
図6は、本発明の第2の実施形態に係る伝送装置を示す構成図である。図1と同一構成部分には同一符号を付し、その説明を省略する。
本実施形態の伝送装置200は、(400GE×3)のクライアント信号を受信する構成例である。図6の破線で囲んだ部分が、図1に示す伝送装置100に対応している。
図6に示すように、伝送装置200は、信号処理チップ201(信号処理チップTx1)(「信号の転送元の信号処理部」)と、信号処理チップ202(信号処理チップTx2)と、信号処理チップ203(信号処理チップRx1)(「信号の転送先の信号処理部」)と、信号処理チップ204(信号処理チップRx2)と、を備える。信号処理チップ201(信号処理チップTx1)と信号処理チップ202(信号処理チップTx2)との間に、チップ間配線55が設けられ、信号処理チップ203(信号処理チップRx1)と信号処理チップ204(信号処理チップRx2)との間に、チップ間配線56が設けられる。
信号処理チップ201(信号処理チップTx1)は、クライアント信号送受信部501,2001と、フレーミング処理部502,2002と、第1の誤り訂正符号符号化部511−1,511−2,1021−1,1021−2,2011−1〜2011−4と、第2のライン側誤り訂正符号符号化部512,2012−1,2012−2と、DSP513と、DAC514と、を備える。第1の誤り訂正符号符号化部2011−1〜2011−4は、フレーミング処理部2002から出力された(100G×4)のトランスポートフレームのそれぞれの100Gの信号に誤り訂正符号(第1の誤り訂正符号)を付加するために4つ設ける(以下同様)。
フレーミング処理部502,2002は、クライアント側の入力信号数と、ライン側の送信信号数または転送速度(ビットレート)が異なる場合、入力信号の一部を分割し、ライン側の送信信号数と整合させて伝送する整合手段を構成する。
信号処理チップ202(信号処理チップTx2)は、クライアント信号送受信部2101と、フレーミング処理部2102と、第1の誤り訂正符号符号化部2021−1〜2021−4と、第2のライン側誤り訂正符号符号化部522,2022−1,2022−2と、DSP523と、DAC524と、を備える。
信号処理チップ203(信号処理チップRx1)は、ADC534と、DSP533と、第2のライン側誤り訂正符号復号化部532,2032−1,2032−2と、第1の誤り訂正符号復号化部531−1,531−2,1041−1,1041−2,2031−1〜2031−4と、フレーミング処理部535,2035と、クライアント信号送受信部536,2036と、を備える。
信号処理チップ204(信号処理チップRx2)は、ADC544と、DSP543と、第2のライン側誤り訂正符号復号化部542,2042−1,2042−2と、第1の誤り訂正符号復号化部2041−1〜2041−4と、フレーミング処理部2045と、クライアント信号送受信部2046と、を備える。
信号処理チップ203(信号処理チップRx1)の第1の誤り訂正符号復号化部1041−1,1041−2は、チップ間配線56を介して信号処理チップ204(信号処理チップRx2)の第2のライン側誤り訂正符号復号化部542に接続されている。
<クライアント信号受信/ライン信号転送>
まず、本実施形態の伝送装置200が、(400GE×3)のクライアント信号を受信して、受信したクライアント信号を(600G×2)のライン信号として転送する場合について説明する。
信号処理チップ201(信号処理チップTx1)側では、下記となる。
図7に示すように、ステップS2001で信号処理チップ201(信号処理チップTx1)のクライアント信号送受信部2001,501は、400GEクライアント信号をそれぞれ受信し、受信した400GEクライアント信号を信号処理チップ201(信号処理チップTx1)のフレーミング処理部2002,502に転送する。
ステップS2002でフレーミング処理部2002,502は、クライアント信号をトランスポートフレームの信号に変換し、変換した100Gトランスポートフレームを第1の誤り訂正符号符号化部2011−1〜2011−4,511−1,511−2,1021−1,1021−2に出力する。
ステップS2003で第1の誤り訂正符号符号化部2011−1〜2011−4,511−1,511−2は、100Gトランスポートフレームに誤り訂正符号(第1の誤り訂正符号)を付加し、誤り訂正符号が付加された100Gトランスポートフレームを第2のライン側誤り訂正符号符号化部2012−1,2012−2,512に出力する。
ステップS2004で第2のライン側誤り訂正符号符号化部2012−1,2012−2,512は、第1の誤り訂正符号が付加された100Gトランスポートフレームにさらに誤り訂正符号(第2のライン側誤り訂正符号)を付加し、第1および第2のライン側誤り訂正符号が付加された100GトランスポートフレームをDSP513に送る。
ステップS2005でDSP513は、第1および第2のライン側誤り訂正符号が付加された100Gトランスポートフレームに対して伝送劣化の等化処理等のためにデジタル信号処理を行う。
ステップS2006でDAC514は、DSP513から出力された信号をアナログ信号に変換し、図示しない光送受信器を介して、600Gの信号を電気−光変換して、変換された光信号をライン側に出力する。
ステップS2007で第1の誤り訂正符号符号化部1021−1,1021−2は、100Gトランスポートフレームに誤り訂正符号(第1の誤り訂正符号)を付加し、誤り訂正符号が付加された100Gトランスポートフレームを、チップ間配線55を介して信号処理チップ202(信号処理チップTx2)の第2のライン側誤り訂正符号符号化部522(後記)に出力する。
信号処理チップ202(信号処理チップTx2)側では、下記となる。
図8に示すように、ステップS2021で信号処理チップ202(信号処理チップTx2)のクライアント信号送受信部2101は、400GEクライアント信号を受信し、受信した400GEクライアント信号をフレーミング処理部2102に転送する。
ステップS2022でフレーミング処理部2102は、クライアント信号をトランスポートフレームの信号に変換し、変換した100Gトランスポートフレームを第1の誤り訂正符号符号化部2021−1〜2021−4に出力する。
ステップS2024で第2のライン側誤り訂正符号符号化部2022−1,2022−2は、第1の誤り訂正符号が付加された100Gトランスポートフレームにさらに誤り訂正符号(第2のライン側誤り訂正符号)を付加し、第1および第2のライン側誤り訂正符号が付加された100GトランスポートフレームをDSP523に送る。
ステップS2026でDSP523は、第1および第2のライン側誤り訂正符号が付加された100Gトランスポートフレームに対して伝送劣化の等化処理等のためにデジタル信号処理を行う。
ステップS2027でDAC524は、DSP523から出力された信号をアナログ信号に変換し、図示しない光送受信器を介して、600Gの信号を電気−光変換して、変換された光信号をライン側に出力する。
次に、本実施形態の伝送装置200が、(600G×2)のライン信号を受信して、受信したライン信号を(400GE×3)のクライアント信号として転送する場合について説明する。
信号処理チップ203(信号処理チップRx1)側では、下記となる。
図9に示すように、信号処理チップ203(信号処理チップRx1)で受信した(600G)の信号は、図示しないライン信号送受信部およびADC534を介して信号処理チップ203(信号処理チップRx1)のDSP533に入力される。
ステップS2031でDSP533は、(600G)のライン信号に対して伝送劣化の等化処理等のためにデジタル信号処理を行い、600Gトランスポートフレームの信号を復元して第2のライン側誤り訂正符号復号化部2032−1,2032−2,532に出力する。
ステップS2032で第2のライン側誤り訂正符号復号化部2032−1,2032−2,532は、復元された200Gトランスポートフレームに誤り訂正処理(第2のライン側誤り訂正処理)を行い、第1の誤り訂正符号復号化部2031−1〜2031−4,531−1,531−2に出力する。
ステップS2033で第1の誤り訂正符号復号化部2031−1〜2031−4,531−1,531−2は、第2のライン側誤り訂正処理が行われた100Gトランスポートフレームに対してそれぞれ誤り訂正処理(第1の誤り訂正処理)を行い、フレーミング処理部2035,535に転送する。
ステップS2034でフレーミング処理部2035,535は、第2および第1の誤り訂正処理が行われた(100G×4)の信号から、(400GE×1)のクライアント信号を復元する。復元した(400GE×1)は、クライアント信号送受信部2036,536へ転送される。
ステップS2035でクライアント信号送受信部2036,536は、400GE信号を伝送装置200外へ出力する。
信号処理チップ204(信号処理チップRx2)側では、下記となる。
図10に示すように、信号処理チップ204(信号処理チップRx2)で受信した(600G)の信号は、図示しないライン信号送受信部およびADC544を介してDSP543に入力される。
ステップS2041でDSP543は、(600G)のライン信号に対して伝送劣化の等化処理等のためにデジタル信号処理を行い、200Gトランスポートフレームの信号を復元して第2のライン側誤り訂正符号復号化部542,2042−1,2042−2に出力する。
ステップS2042で第2のライン側誤り訂正符号復号化部542は、復元された200Gトランスポートフレームに誤り訂正処理(第2のライン側誤り訂正処理)を行い、2つに分割して、チップ間配線56を介して信号処理チップ203(信号処理チップRx1)の第1の誤り訂正符号復号化部1041−1,1041−2に出力する。
ステップS2044で第1の誤り訂正符号復号化部2041−1〜2041−4は、第2のライン側誤り訂正処理が行われた100Gトランスポートフレームに対してそれぞれ誤り訂正処理(第1の誤り訂正処理)を行い、フレーミング処理部2045に転送する。
ステップS2046でクライアント信号送受信部2046は、400GE信号を伝送装置200外へ出力する。
図11は、本発明の第3の実施形態に係る伝送装置を示す構成図である。図6と同一構成部分には同一符号を付し、その説明を省略する。
本実施形態の伝送装置300は、(100GE×3)のクライアント信号を受信する構成例である。
図11に示すように、伝送装置300は、信号処理チップ301(信号処理チップTx1)(「信号の転送元の信号処理部」)と、信号処理チップ302(信号処理チップTx2)と、信号処理チップ303(信号処理チップRx1)(「信号の転送先の信号処理部」)と、信号処理チップ304(信号処理チップRx2)と、を備える。信号処理チップ301(信号処理チップTx1)と信号処理チップ302(信号処理チップTx2)との間に、チップ間配線55が設けられ、信号処理チップ303(信号処理チップRx1)と信号処理チップ304(信号処理チップRx2)との間に、チップ間配線56が設けられる。
信号処理チップ301(信号処理チップTx1)は、クライアント信号送受信部501,2001と、フレーミング処理部502,2002と、信号分離部3001と、第1の誤り訂正符号符号化部2011,1021−1,1021−2と、第2のライン側誤り訂正符号符号化部2012−1,2012−2と、DSP513と、DAC514と、を備える。
信号処理チップ302(信号処理チップTx2)は、クライアント信号送受信部2101と、フレーミング処理部2102と、第1の誤り訂正符号符号化部2021と、第2のライン側誤り訂正符号符号化部522,2022と、DSP523と、DAC524と、を備える。
信号処理チップ303(信号処理チップRx1)は、ADC534と、DSP533と、第2のライン側誤り訂正符号復号化部2032−1,2032−2と、第1の誤り訂正符号復号化部2031,1041−1,1041−2と、信号多重部3031と、フレーミング処理部2035,535と、クライアント信号送受信部2036,536と、を備える。
信号処理チップ304(信号処理チップRx2)は、ADC544と、DSP543と、第2のライン側誤り訂正符号復号化部542−1,542−2と、第1の誤り訂正符号復号化部2041と、フレーミング処理部2045と、クライアント信号送受信部2046と、を備える。
<クライアント信号受信/ライン信号転送>
まず、本実施形態の伝送装置300が、(100GE×3)のクライアント信号を受信して、受信したクライアント信号を(150GE×2)のライン信号として転送する場合について説明する。
信号処理チップ301(信号処理チップTx1)側では、下記となる。
図12に示すように、ステップS3001で信号処理チップ301(信号処理チップTx1)のクライアント信号送受信部2001,501は、100GEクライアント信号をそれぞれ受信し、受信した100GEクライアント信号をフレーミング処理部2002,502にそれぞれ転送する。
ステップS3002でフレーミング処理部2002は、クライアント信号をトランスポートフレームの信号に変換し、変換した100Gトランスポートフレームを第1の誤り訂正符号符号化部2011に出力する。
ステップS3004で信号分離部3001は、フレーミング処理部502で変換されたトランスポートフレームの信号を(1:1)で分離する。信号分離部3001での分離の比率は、ライン信号のビットレートに合わせ、任意の値でもよいが、特に望ましい分離の比率は、(1:1)となる。この場合、信号分離部3001は、100Gトランスポートフレームを50Gの2つの信号に分離する。
そして、ステップS3005で信号分離部3001は、分離した一方の50Gの信号を第1の誤り訂正符号符号化部1021−1に転送し、他方の50Gの信号を第1の誤り訂正符号符号化部1021−2に転送する。
ステップS3006で第1の誤り訂正符号符号化部1021−1は、分離した一方の50Gの信号(トランスポートフレーム)に誤り訂正符号(第1の誤り訂正符号)を付加し、誤り訂正符号が付加された50Gトランスポートフレームを第2のライン側誤り訂正符号符号化部2012−2に出力する。
また、ステップS3007で第1の誤り訂正符号符号化部1021−2は、チップ間配線55を介して、信号処理チップ302(信号処理チップTx2)の第2のライン側誤り訂正符号符号化部522に転送する。
ステップS3009で第2のライン側誤り訂正符号符号化部2012−1は、第1の誤り訂正符号が付加された100Gトランスポートフレームにさらに誤り訂正符号(第2のライン側誤り訂正符号)を付加し、第1および第2のライン側誤り訂正符号が付加された100GトランスポートフレームをDSP513に送る。
ステップS3011で第2のライン側誤り訂正符号符号化部2012−2は、第1の誤り訂正符号が付加された50Gトランスポートフレームにさらに誤り訂正符号(第2のライン側誤り訂正符号)を付加し、第1および第2のライン側誤り訂正符号が付加された50GトランスポートフレームをDSP513に送る。
ステップS3012でDSP513は、第1および第2のライン側誤り訂正符号が付加された(100G+50G)トランスポートフレームに対して伝送劣化の等化処理等のためにデジタル信号処理を行う。
ステップS3013でDAC514は、DSP513から出力された信号をアナログ信号に変換し、図示しない光送受信器を介して、150Gの信号を電気−光変換して、変換された光信号をライン側に出力する。
信号処理チップ302(信号処理チップTx2)側では、下記となる。
図13に示すように、ステップS3021で信号処理チップ302(信号処理チップTx2)のクライアント信号送受信部2101は、100GEクライアント信号を受信し、受信した100GEクライアント信号をフレーミング処理部2102に転送する。
ステップS3022でフレーミング処理部2102は、クライアント信号をトランスポートフレームの信号に変換し、変換した100Gトランスポートフレームを第1の誤り訂正符号符号化部2021に出力する。
ステップS3024で第2のライン側誤り訂正符号符号化部2022は、第1の誤り訂正符号が付加された100Gトランスポートフレームにさらに誤り訂正符号(第2のライン側誤り訂正符号)を付加し、第1および第2のライン側誤り訂正符号が付加された100GトランスポートフレームをDSP523に送る。
ステップS3026でDSP523は、第1および第2のライン側誤り訂正符号が付加された(100G+50G)トランスポートフレームに対して伝送劣化の等化処理等のためにデジタル信号処理を行う。
ステップS3027でDAC524は、DSP523から出力された信号をアナログ信号に変換し、図示しない光送受信器を介して、150Gの信号を電気−光変換して、変換された光信号をライン側に出力する。
次に、本実施形態の伝送装置300が、(150G×2)のライン信号を受信して、受信したライン信号を(100E×3)のクライアント信号として転送する場合について説明する。
信号処理チップ303(信号処理チップRx1)側では、下記となる。
図14に示すように、信号処理チップ303(信号処理チップRx1)で受信した(150G)の信号は、図示しないライン信号送受信部およびADC534を介して信号処理チップ303(信号処理チップRx1)のDSP533に入力される。
ステップS3031でDSP533は、(150G)のライン信号に対して伝送劣化の等化処理等のためにデジタル信号処理を行い、150Gトランスポートフレームの信号を復元して第2のライン側誤り訂正符号復号化部2032−1,2032−2に出力する。DSP533には、150Gの信号を100Gの信号と50Gの信号に分岐する信号分岐部(図示省略)を備えており、100Gの信号を第2のライン側誤り訂正符号復号化部2032−1に出力し、50Gの信号を第2のライン側誤り訂正符号復号化部2032−2に出力する。
ステップS3033で第1の誤り訂正符号復号化部2031は、第2のライン側誤り訂正処理が行われた100Gトランスポートフレームに対して誤り訂正処理(第1の誤り訂正処理)を行い、フレーミング処理部2035に転送する。
ステップS3034で第2のライン側誤り訂正符号復号化部2032−2は、復元された50Gトランスポートフレームに誤り訂正処理(第2のライン側誤り訂正処理)を行い、第1の誤り訂正符号復号化部1041−1に出力する。
ステップS3035で第1の誤り訂正符号復号化部1041−1は、第2のライン側誤り訂正処理が行われた50Gトランスポートフレームに対して誤り訂正処理(第1の誤り訂正処理)を行い、信号多重部3031に転送する。
ステップS3038でフレーミング処理部535は、多重化された(100G)の信号から、(100GE)のクライアント信号を復元する。復元した(100GE)は、クライアント信号送受信部536へ転送される。
ステップS3039でクライアント信号送受信部536は、100GE信号を伝送装置300外へ出力する。
信号処理チップ304(信号処理チップRx2)側では、下記となる。
図15に示すように、信号処理チップ304(信号処理チップRx2)で受信した(150G)の信号は、図示しないライン信号送受信部およびADC544を介してDSP543に入力される。
ステップS3041でDSP543は、(150G)のライン信号に対して伝送劣化の等化処理等のためにデジタル信号処理を行い、150Gトランスポートフレームの信号を復元して第2のライン側誤り訂正符号復号化部542−1,542−2に出力する。DSP543には、150Gの信号を100Gの信号と50Gの信号に分岐する信号分岐部(図示省略)を備えており、50Gの信号を第2のライン側誤り訂正符号復号化部542−1に出力し、100Gの信号を第2のライン側誤り訂正符号復号化部542−2に出力する。
一方、ステップS3043で第2のライン側誤り訂正符号復号化部542−2は、復元された100Gトランスポートフレームに誤り訂正処理(第2のライン側誤り訂正処理)を行い、第1の誤り訂正符号復号化部2041に出力する。
ステップS3044で第1の誤り訂正符号復号化部2041は、第2のライン側誤り訂正処理が行われた100Gトランスポートフレームに対して誤り訂正処理(第1の誤り訂正処理)を行い、フレーミング処理部2045に転送する。
ステップS3046でクライアント信号送受信部2046は、100GE信号を伝送装置300外へ出力する。
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。
100,200,300 伝送装置
101,201,301 信号処理チップ(信号処理チップTx1)(「信号の転送元の信号処理部」)
102,202,302 信号処理チップ(信号処理チップTx2)
103,203,303 信号処理チップ(信号処理チップRx1)(「信号の転送先の信号処理部」)
104,204,304 信号処理チップ(信号処理チップRx2)
501,536,2001,2036,2046,2101 クライアント信号送受信部
502,535,2002,2035,2045,2102 フレーミング処理部
511−1,511−2,2011−1〜2011−4,2021−1,2021−2 第1の誤り訂正符号符号化部
512,522,2012−1,2012−2 第2のライン側誤り訂正符号符号化部
513,523,533,543 DSP
514,524 DAC
532,542,542−1,542−2,2032−1,2032−2,2042−1,2042−2 第2のライン側誤り訂正符号復号化部
541−1,541−2,2041−1〜2041−4 第1の誤り訂正符号復号化部
1021−1,1021−2 第1の誤り訂正符号符号化部(誤り訂正符号化回路,FEC機能部,訂正回路手段)
1041−1,1041−2 第1の誤り訂正符号復号化部(誤り訂正復号化回路,FEC機能部,訂正回路手段)
3001 信号分離部
3031 信号多重部
Claims (8)
- クライアント信号に対する信号処理を行って送信すべきライン信号を生成する複数の送信側の信号処理部と、
前記ライン信号に対する信号処理を行って前記クライアント信号を生成する複数の受信側の信号処理部と、
送信側の各前記信号処理部間で信号を転送するチップ間配線と、を備え、
送信側の各前記信号処理部のうち、前記信号の転送元の前記信号処理部は、前記チップ間配線に接続される出力の直前に、伝送用信号に付加する誤り訂正符号化を行う訂正回路を備え、
前記訂正回路は、前記チップ間配線を経由して前記受信側の信号処理部に転送される信号に対して、伝送区間で発生するエラーとチップ間の転送で発生するエラーとの両方を訂正する
ことを特徴とする伝送装置。 - クライアント信号に対する信号処理を行って送信すべきライン信号を生成する複数の送信側の信号処理部と、
前記ライン信号に対する信号処理を行って前記クライアント信号を生成する複数の受信側の信号処理部と、
受信側の各前記信号処理部間で信号を転送するチップ間配線と、を備え、
受信側の各前記信号処理部のうち、前記信号の転送先の前記信号処理部は、前記チップ間配線に接続される入力の直前に、伝送用信号に付加する誤り訂正復号化を行う訂正回路を備え、
前記訂正回路は、前記チップ間配線を経由して前記受信側の信号処理部に転送される信号に対して、伝送区間で発生するエラーとチップ間の転送で発生するエラーとの両方を訂正する
ことを特徴とする伝送装置。 - 送信側の各前記信号処理部のうち、前記信号の転送元の前記信号処理部は、伝送用に信号に付加する誤り訂正回路を、チップ間の誤り訂正回路と共用にする
ことを特徴とする請求項1に記載の伝送装置。 - 受信側の各前記信号処理部のうち、前記信号の転送先の前記信号処理部は、伝送用に信号に付加された誤り訂正符号を復号化する誤り訂正復号化回路を、チップ間の誤り訂正復号化回路と共用にする
ことを特徴とする請求項2に記載の伝送装置。 - 前記チップ間の誤り訂正回路は、FEC(Forward Error Correction)機能部である
ことを特徴とする請求項1に記載の伝送装置。 - クライアント信号に対する信号処理を行って送信すべきライン信号を生成する複数の送信側の信号処理部と、
前記ライン信号に対する信号処理を行って前記クライアント信号を生成する複数の受信側の信号処理部と、
送信側の各前記信号処理部間で信号を転送する送信側チップ間配線と、
送信側の各前記信号処理部のうち、前記信号の転送元の前記信号処理部は、前記送信側チップ間配線に接続される出力の直前において、伝送用信号に付加する誤り訂正符号化を行うとともに、前記送信側チップ間配線を経由して前記受信側の信号処理部に転送される信号に対して、伝送区間で発生するエラーとチップ間の転送で発生するエラーとの両方を訂正する訂正回路と、
受信側の各前記信号処理部間で信号を転送する受信側チップ間配線と、
受信側の各前記信号処理部のうち、前記信号の転送先の前記信号処理部は、前記受信側チップ間配線に接続される入力の直前において、伝送用信号に付加する誤り訂正復号化を行うとともに、前記受信側チップ間配線を経由して前記受信側の信号処理部に転送される信号に対して、伝送区間で発生するエラーとチップ間の転送で発生するエラーとの両方を訂正する訂正回路と、を有する伝送装置の伝送方法であって、
送信側の各前記信号処理部では、
クライアント信号を受信するステップと、
前記クライアント信号に対する信号処理を行って送信すべきライン信号を生成するステップと、
さらに、信号の転送元の前記信号処理部では、
チップ間の誤り訂正回路を用いて、信号に誤り訂正符号を付加して転送するステップと、を有し、
受信側の各前記信号処理部では、
前記ライン信号を受信するステップと、
前記ライン信号に対する信号処理を行って前記クライアント信号を生成するステップと、
さらに、信号の転送先の前記信号処理部では、
誤り訂正復号化回路を用いて、信号に付加された誤り訂正符号を復号化するステップと、
を有する
ことを特徴とする伝送方法。 - 伝送装置としてのコンピュータを、
クライアント信号に対する信号処理を行って送信すべきライン信号を生成する複数の送信側の信号処理手段、
前記ライン信号に対する信号処理を行って前記クライアント信号を生成する複数の受信側の信号処理手段、
送信側の各前記信号処理手段間で信号を転送するチップ間配線手段、
送信側の各前記信号処理手段のうち、信号の転送元の前記信号処理手段が、前記チップ間配線手段に接続される出力の直前において、伝送用信号に付加する誤り訂正符号化を行うとともに、前記チップ間配線を経由して前記受信側の信号処理手段に転送される信号に対して、伝送区間で発生するエラーとチップ間の転送で発生するエラーとの両方を訂正する訂正回路手段、
として機能させるためのプログラム。 - 伝送装置としてのコンピュータを、
クライアント信号に対する信号処理を行って送信すべきライン信号を生成する複数の送信側の信号処理手段、
前記ライン信号に対する信号処理を行って前記クライアント信号を生成する複数の受信側の信号処理手段、
受信側の各前記信号処理手段間で信号を転送するチップ間配線手段、
受信側の各前記信号処理手段のうち、信号の転送先の前記信号処理手段が、前記チップ間配線手段に接続される入力の直前において、伝送用信号に付加する誤り訂正復号化を行うとともに、前記チップ間配線を経由して前記受信側の信号処理手段に転送される信号に対して、伝送区間で発生するエラーとチップ間の転送で発生するエラーとの両方を訂正する訂正回路手段、
として機能させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017026877A JP6660898B2 (ja) | 2017-02-16 | 2017-02-16 | 伝送装置、伝送方法およびプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017026877A JP6660898B2 (ja) | 2017-02-16 | 2017-02-16 | 伝送装置、伝送方法およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018133726A JP2018133726A (ja) | 2018-08-23 |
JP6660898B2 true JP6660898B2 (ja) | 2020-03-11 |
Family
ID=63247635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017026877A Active JP6660898B2 (ja) | 2017-02-16 | 2017-02-16 | 伝送装置、伝送方法およびプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6660898B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115987450A (zh) * | 2019-05-15 | 2023-04-18 | 华为技术有限公司 | 一种数据传输方法和装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3107227B1 (en) * | 2014-03-20 | 2019-05-01 | Nippon Telegraph and Telephone Corporation | Transport apparatus and transport method |
-
2017
- 2017-02-16 JP JP2017026877A patent/JP6660898B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018133726A (ja) | 2018-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8364042B2 (en) | Optical interconnection arrangement for high speed, high density communication systems | |
Ayanoglu et al. | Diversity coding for transparent self-healing and fault-tolerant communication networks | |
US10122462B2 (en) | Transport apparatus and transport method | |
US8682179B1 (en) | Protection switching with transmitter compensation function | |
JP5203153B2 (ja) | パラレル伝送方法及びパラレル伝送装置 | |
JP6660898B2 (ja) | 伝送装置、伝送方法およびプログラム | |
WO2002089365A1 (fr) | Appareil de reception | |
JP2022533081A (ja) | データ伝送方法、符号化方法、復号方法、装置、デバイスおよび記憶媒体 | |
US6667994B1 (en) | Multiplexing digital communication system | |
US20070189052A1 (en) | Memory system | |
JP2017041671A (ja) | 送信システム | |
SE0300435D0 (sv) | Signal Transmission Management System | |
CN112291077A (zh) | 改善传输速率的方法、装置、处理器、网络设备和系统 | |
JP6659530B2 (ja) | 伝送異常検出方法、送信側装置、受信側装置及びコンピュータプログラム | |
JP6456564B2 (ja) | 尤度生成装置、受信装置、尤度生成方法および光伝送システム | |
CN110635847B (zh) | 一种光网络装置和光模块 | |
JP5945244B2 (ja) | 多重伝送システム及び多重伝送方法 | |
CN109818705B (zh) | 传送、接收子速率信号方法及装置、设备 | |
EP2289182A1 (en) | Demultiplexing and multiplexing method and apparatus | |
Rather et al. | WDM–OTDM based spectral efficient hybrid multiplexing technique inherent with properties of bandwidth elasticity and scalability | |
JP5986036B2 (ja) | 送信装置、伝送システム、受信装置、及び送信方法 | |
JP2016046590A (ja) | 光伝送システム集積回路、光伝送システムおよび光伝送方法 | |
Guindani et al. | A 10 Gbps OTN framer implementation targeting FPGA devices | |
KR20070079205A (ko) | 인코딩/디코딩 기능을 갖는 데이터 버스를 포함하는 데이터처리 장치 | |
CA2443084A1 (en) | Forward error correction (fec) on a link between ics |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170217 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190703 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190910 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191205 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20191226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6660898 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |