JP2017509170A - 光通信網上で送信するためのｃｐｒｉ信号の効率的マッピング - Google Patents

Abstract

通信の方法は、第１の通信インタフェース（１００，２００）内で入力フレームを受信するステップを含み、ここで入力フレームは、それぞれの文字をコード化することに由来するデータシンボルを有し、さらに、対応する文字を持たない１つまたはそれ以上の同期化シンボルを有する。データシンボルからの文字は回復され、そして文字を通信フレーム内にマッピングし、そして同期化シンボルを廃棄することにより、回復された文字は第２の通信インタフェース（１０４，２０４）に送信される。同期化シンボルに関係なく入力フレームに同期することにより、前記第２の通信インタフェース内で前記通信フレームから前記文字が抽出される。抽出された文字を再びコード化することにより、第２の通信インタフェース内でデータシンボルと同期化シンボルを含む入力フレームが再構築される。【選択図】図１

Description

本発明は、一般的に通信網に関し、特に光通信網上でＣＰＲＩ信号を送信するための方法およびシステムに関するものである。

種々の通信網は多重の基地送信局（ＢＴＳ）を有し、それは無線周波数（ＲＦ）信号をモバイル機器との間で１つまたはそれ以上のアンテナを使用して送受信する。種々の通信網構成では、基地送信局（ＢＴＳ）は通信網内の他の要素と、サンプリングされそしてデジタル化された形態でＲＦ信号を通信する。例えば共通公衆無線インタフェース（ＣＰＲＩ）標準は、基地送信局（ＢＴＳ）の無線装置コントローラ（ＲＥＣ）とローカルまたは遠隔無線装置（ＲＥ）ユニットとの間のインタフェースを定義している。ＣＰＲＩ仕様は、例えば、２０１３年８月３０日付け「共通公衆無線インタフェース（ＣＰＲＩ）仕様」、バージョン６．０に記載され、それはここに参照として採り入れられる。

種々の用途では、ＣＰＲＩ信号は、８ビットの文字を１０ビットシンボルにマップする１つのコード化方式（８ｂ／１０ｂコード化と呼ばれる）を使用して、１０ビットシンボルとして送信される。８ｂ／１０ｂコード化方式は、例えば、２００５年１２月１２日付け、「ＩＥＥＥ標準８０２．３−２００５：パート３：衝突検出つき搬送波検知多重アクセス方式（ＣＳＭＡ／ＣＤ）アクセス方法および物理層仕様」というタイトルを付けられたＩＥＥＥ標準８０２．３−２００５に定義され、それはここに参照として採り入れられる。

ＣＰＲＩ信号は種々のタイプの通信網、例えば、光通信網上で送信されうる。ＣＰＲＩ信号を光伝送網（ＯＴＮ）上で送信するための種々の方式は、２０１２年２月の「光伝送網（ＯＴＮ）用インタフェース」というタイトルのＩＴＵ−Ｔ勧告Ｇ７０９／Ｙ．１３３１の付属書ＶＩＩＩに記載され、それはここに参照として採り入れられる。

本発明の１つの実施形態は、第１の通信インタフェース内で入力フレームを受信するステップを有する通信の方法を提供する。入力フレームはそれぞれの文字をコード化することに由来するデータシンボルを有し、さらに、対応する文字を持たない１つまたはそれ以上の同期化シンボルを有する。文字はデータシンボルから回復され、そして文字を通信フレーム内にマッピングし、そして同期化シンボルを廃棄することにより、回復された文字は第２の通信インタフェースに送信される。同期化シンボルに関係なく入力フレームに同期することにより、文字は第２の通信インタフェース内の通信フレームから抽出される。抽出された文字を再コード化することにより、第２の通信インタフェース内でデータシンボルと同期化シンボルを含む入力フレームが再構築される。

幾つかの実施形態では、データシンボルは、共通公衆無線インタフェース（ＣＰＲＩ）信号内で伝送され、そして８ビットから１０ビットへの（８ｂ／１０ｂ）コード化プロトコルを使用して８ビット文字から生成され、そして回復された文字を送信するステップは、回復された文字がその中にマッピングされた通信フレームを１つの光通信網上で送信するステップを有する。他の実施形態では文字をマッピングするステップは、入力フレームを通信フレームのペイロード領域にマッピングするステップと、そして通信フレームのオーバーヘッドフィールド内に、少なくとも幾つかのマッピングされた入力フレームに対するポインタを設定するステップと、を有する。さらに他の実施形態では入力フレームに同期するステップは、ポインタを使用して、通信フレームのペイロード領域内の入力フレームのそれぞれの位置を識別するステップを有する。

１つの実施形態では、入力フレームを受信するステップは、１つのハイパーフレーム内に組織された多重の入力フレームを受信するステップを有し、そして入力フレームに同期するステップは、１つのハイパーフレーム番号（ＨＦＮ）を運ぶ１つの入力フレームを識別するステップと、そしてハイパーフレーム内の識別された入力フレームの１つの位置から、ハイパーフレーム内の最初の入力フレームの位置を推定するステップと、を有する。他の１つの実施形態では、入力フレームを識別するステップは、入力フレームを、１つのハイパーフレームインターバルの１つのフレーム内間隔をそれぞれが有する多重のインターリーブされたサブフレームに分割するステップと、そして、ＨＦＮを含むと期待される１つのフィールドが、所定の整数領域内で、２つ以上の入力フレームに亘って単調かつ周期的にその中で増加する、１つのサブ配列を識別するステップと、を有する。さらにもう１つの実施形態では、入力フレームを受信するステップは、入力フレームを多重のＣＰＲＩ源から受信するステップを有し、そして文字をマッピングするステップは、ＣＰＲＩ源のなかで交替する、事前定義された１つのインターリーブ方式を使用して回復された文字をインターリーブするステップを有する。

幾つかの実施形態では、同期化シンボルを廃棄するステップは、ＣＰＲＩ信号の中に同期化シンボルの代わりにエラーイベントを示す１つのアラーム信号を設定するステップを有し、ここにおいて入力フレームを再構築するステップは、アラーム信号がエラーが無いことを示す場合は、同期化シンボルを再生成することを含み入力フレームを再構築するステップを有し、そしてそうでない場合は、故障表示を出力するステップを有する。他の実施形態では、文字をマッピングするステップは、通信フレームの境界に整列された入力フレームをマッピングするステップを含み、そして入力フレームを同期させるステップは、その境界からスタートして文字を通信フレームから抽出するステップを含む。

１つの実施形態では、方法はさらに第１の通信インタフェース内に受信された反対方向の通信フレームから１つの第１のクロック信号を引き出すステップと、そして通信フレームを第１のクロックを使用して送信するステップと、を有する。他の１つの実施形態では、方法はさらに第２の通信インタフェース内に受信された反対方向の入力フレームから１つの第２のクロック信号を引き出すステップと、そして再構築された入力フレームを第２のクロックを使用して出力するステップと、を有する。

本発明によればさらに、第１の通信インタフェースと第２の通信インタフェースとを有する通信用の機器が提供される。第１の通信インタフェースは、それぞれの文字をコード化することにより導出されたデータシンボルを含み、そしてさらに対応する文字を持たない１つ以上の同期化シンボルを含む、入力フレームを受信し、データシンボルから文字を回復し、文字を通信フレーム内にマッピングし、そして同期化シンボルを破棄することにより回復された文字を送信するように構成される。第２の通信インタフェースは、通信フレームを第１の通信インタフェースから受信し、同期化シンボルに関係なく入力フレームに同期することにより通信フレームから文字を抽出し、そして抽出された文字を再コード化することにより、データシンボルと同期化シンボルを含む入力フレームを再構築する、ように構成される。

本発明は、以下の図面を伴う本発明の実施形態の詳細な説明から、より十分に理解されよう。
本明細書に記載の１つの実施形態に基づく、共通公衆無線インタフェース（ＣＰＲＩ）信号を伝送する１つの通信網を概略示すブロック図である。 本明細書に記載の１つの実施形態に基づく、ＣＰＲＩフレーム階層構造を概略示す図である。 本明細書に記載の１つの実施形態に基づく、ＯＴＮフレーム階層構造とＣＰＲＩ信号伝送におけるその使用方法を概略示す図である。 本明細書に記載の１つの実施形態に基づく、ＣＰＲＩレートオプション−１のＣＰＲＩチャネルを１つのＯＴＮマルチフレームにマッピングするためのテーブルを示す図である。 本明細書に記載の１つの実施形態に基づく、ＣＰＲＩレートオプション−２のＣＰＲＩチャネルを１つのＯＴＮマルチフレームにマッピングするためのテーブルを示す図である。 本明細書に記載の１つの実施形態に基づく、ＣＰＲＩレートオプション−３のＣＰＲＩチャネルを１つのＯＴＮマルチフレームにマッピングするためのテーブルを示す図である。 本明細書に記載の１つの実施形態に基づく、ＣＰＲＩレートオプション−５のＣＰＲＩチャネルを１つのＯＴＮマルチフレームにマッピングするためのテーブルを示す図である。 本明細書に記載の１つの実施形態に基づく、同期のためにＣＰＲＩ基本フレームに対しポインタを使用する方法を示す図である。 本明細書に記載の１つの実施形態に基づく、光通信網を介してＣＰＲＩ信号を通信することにおけるデータの流れを概略示すブロック図である。 本明細書に記載の１つの実施形態に基づく、ＣＰＲＩからＯＴＵ２へのマッパーおよびＯＴＵ２からＣＰＲＩへのデマッパーのハードウェア実装を概略示すブロック図である。 ＣＰＲＩレートオプション−３のＣＰＲＩ信号を１つのＯＴＮマルチフレームに整列マッピングするためのテーブルを概略示す図である。 ＣＰＲＩレートオプション−５のＣＰＲＩ信号を１つのＯＴＮマルチフレームに整列マッピングするためのテーブルを概略示す図である。 本明細書に記載の１つの実施形態に基づく、ＣＰＲＩからＯＴＵ２へのマッパーおよびＯＴＵ２からＣＰＲＩへのデマッパーの、ハードウェア実装の他の選択肢を概略示すブロック図である。

種々の通信網は１つの中央局に接続する多重の基地局サイトを有する。大規模な展開では、基地送信局（ＢＴＳ）と中央局との距離は一般的に約１０−３０Ｋｍであり、１つの専用の基地局コントローラを持つそれぞれのアンテナを別々に中央局に接続することはコスト的に不可能である。コストを削減する１つの方法は、アンテナ毎に遠隔無線ヘッド（ＲＲＨ）を設け、そして、多重のアンテに対する、基地局の制御機能を中央局の内部で（または近くで）実行することである。

遠隔無線ヘッド（ＲＲＨ）ユニットは一般的に、アンテナにおける無線周波数（ＲＦ）信号と，サンプリングされそしてデジタル化されたＲＦ信号の形式の間を変換するように設計される。中央局の基底帯域ユニット（ＢＢＵ）（またはＢＢＵのプール）は、１つ以上の基地送信局（ＢＴＳ）の遠隔無線ヘッド（ＲＲＨ）に対して、基地局の制御機能を実行する。遠隔無線ヘッド（ＲＲＨ）の中で、無線周波数（ＲＦ）信号は、例えば上記のＣＰＲＩ仕様に従って、サンプリングされそしてデジタル化されて共通公衆無線インタフェース（ＣＰＲＩ）信号となりうる。

共通公衆無線インタフェース（ＣＰＲＩ）信号は、任意の適合する通信網、たとえば光通信網を介して、基底帯域ユニット（ＢＢＵ）と遠隔無線ヘッド（ＲＲＨ）の間で送信されてもよい。その光通信網は、例えば、上記のＩＴＵ−Ｔ勧告Ｇ７０９／Ｙ．１３３１に記載される１つの光伝送網（ＯＴＮ）を有してもよい。所定のＢＢＵからＲＲＨへ（またはＲＲＨからＢＢＵへ）の接続に関係するＣＰＲＩ信号は、本明細書ではまた、ＣＰＲＩクライアント信号、ＣＰＲＩチャネル、またはＣＰＲＩソースと呼ばれる。従来は、ＲＲＨは受信信号のクロックを送信クロックとして使用し（ループバックタイミング）、そして異なるセクターのＲＲＨに接続されるＢＢＵは同一のクロックソースを使用する。

本明細書に記載の本発明の１つの実施形態は、光通信網を介したＣＰＲＩ信号の効率的な伝送のための改良された方法とシステムを提供する。いくつかの実施形態では、中央局のＢＢＵインタフェースとＢＴＳサイトのＲＲＨインタフェースは、光通信網を介した伝送のためにＣＰＲＩ信号をインタフェース接続する。

幾つかの実施形態では、ＢＢＵインタフェースはＢＢＵから、それぞれの文字のコード化に由来するデータシンボルを含むＣＰＲＩ信号を受信する。上記のＣＰＲＩ仕様に従って、文字はデータバイトからなり（即ち８ビット文字）、データシンボルは１０ビットシンボルからなり、そしてコード化方式は８ビットから１０ビットへの（８ｂ／１０ｂ）ラインコード化方式を含む。ＣＰＲＩ仕様はラインビットレートに関し異なるオプションを定義し、それはオプション１のラインレート６１４．４Ｍビット／秒の整数倍である。

ＣＰＲＩ仕様はさらにフレーム階層構造を定義し、その中でＣＰＲＩ信号のデータシンボル（またはそれぞれの文字）は、基本フレーム、ハイパーフレームおよびＣＰＲＩフレームに組織化される。従って１つのＣＰＲＩフレームは１５０個のハイパーフレームからなり、そして１つのハイパーフレームは２５６個の基本フレームからなる。１つのハイパーフレームの６４番目の基本フレームはハイパーフレーム番号（ＨＰＮ）を運び、それは０．．．２５５の範囲の連続循環カウンターである。開示された技術は上記のＣＰＲＩ信号およびフレーム階層構造に限定されず、任意の他の適合する信号構造およびフレーム階層構造も使用されうる。

８ビット文字から１０ビットデータシンボルへのコード化は可能な全ての１０ビットシンボルを使用せず、そして従って対応する文字を持たないシンボルに対する余地を残す。このようなシンボルは制御および同期化に使用されてもよい。例えば、各ＣＰＲＩハイパーフレームの第１番目のシンボルは、ＣＰＲＩ仕様に従ってフレーム同期化のために機能する、１つの同期化シンボルを含む。

幾つかの実施形態では、ＢＢＵインタフェースはデータシンボルから文字を回復し、同期化シンボルを破棄し、そして文字を光伝送網（ＯＴＮ）の通信フレーム内にマッピングする。１０ビットシンボルの代わりに未処理の８ビット文字をマッピングすることはオーバーヘッドに有意の減少をもたらす。１つの実施形態では、ＢＢＵインタフェースは、破棄された同期化シンボルの代わりに、ＣＰＲＩ信号に関するエラーイベントを示す１つの警報表示文字を挿入する。

遠隔無線ヘッド（ＲＲＨ）インタフェースは、光伝送網（ＯＴＮ）の通信フレームを受信し、上記の同期化シンボルに関係なくＣＰＲＩ基本フレームとハイパーフレームに同期する。いくつかの効率的な同期方法が以下に詳細に記載される。ＲＲＨのインタフェースは、典型的には、抽出した文字を再コード化することによって、データシンボルと廃棄された同期化シンボルの両方を含むＣＰＲＩ信号を再構成し、そしてＲＲＨに再構成されたＣＰＲＩ信号を送信する。ＢＢＵとＲＲＨは、従来どおりＣＰＲＩ信号を通信し、そして光通信網上でのＣＰＲＩ信号の効率的な送信に気づいていない。

いくつかの実施形態では、多重のＣＰＲＩ信号が同一のクロック源に同期され、従って、１つのＯＴＮマルチフレームにマッピングされてもよい。１つの例示的な実施形態では、そのＯＴＮマルチフレームは、９つのＯＴＮフレーム、例えば、ＯＤＵＫまたはＯＴＵＫ構造を含む。多重のＣＰＲＩ信号の文字は、スタッフィング文字を一切追加しないビット同期マッピング手順（ＢＭＰ）を使用して、例えばＣＰＲＩ信号‐あたり−文字ベースで多重のＣＰＲＩ信号をインターリーブすることによって、ＯＴＮフレームのペイロード領域にマッピングされる。

さらに、各ＣＰＲＩ信号の最初の完全な基本フレームに対する１つのポインタまたはオフセットが、ＯＴＮフレームのオーバーヘッド領域に設定される。通信網からＯＴＮの通信フレームを受信すると、ＢＢＵインタフェースとＲＲＨインタフェースは、上記の同期化シンボルに関係なく、ＯＴＮフレーム内の基本フレームに同期させるためこれらのポインタを使用する。

代替の実施形態では、基本フレームは、ＯＴＮフレームの境界に整列されたペイロード領域にマッピングされる。このような実施形態では、基本フレームに対するポインタは必要ない。しかし、そのようなアラインメントを達成するために、これらの実施形態は、最大１基本フレームの遅延を導入してもよい。

実際に使用されるビット同期マッピング手順（ＢＭＰ）マッピングは、ＣＰＲＩ信号のＣＰＲＩレートオプションに依存する。開示された実施形態のいくつかは、ＯＴＮポイント・ツー・ポイント接続を介したＣＰＲＩ信号の次の通信構成をサポートする：
・２４個のＣＰＲＩオプション−１信号
・１２個のＣＰＲＩオプション−２信号
・６個のＣＰＲＩオプション−３信号
・３個のＣＰＲＩオプション−５信号

ＯＴＮフレームにＣＰＲＩ信号のオリジナルの１０ビットデータシンボルではなく、むしろ８ビット文字をマッピングすることにより、そしてビット同期マッピング手順（ＢＭＰ）マッピングを使用する（すなわちスタッフィング無く）ことにより、開示された技術は光通信網を介した通信データレートにおいて、２０％以上の減少を達成した。開示された技術を用いてＣＰＲＩ信号は光通信網を介して、誤り訂正符号化無しで約１１．８４Ｇｂｉｔ／秒、誤り訂正符号化有りで約１２．６４Ｇｂｉｔ／秒のレートで伝送されうる。あるいは、開示された技術は、任意の他の適切なレートオプションのＣＰＲＩ信号を、任意の適切なＯＴＮ伝送レートの任意の他の適切なＯＴＮ構造の中にマッピングするために適用されうる。

いくつかの実施形態では、ＣＰＲＩハイパーフレームに同期させるため，ＢＢＵまたはＲＲＨインタフェースは、最初にハイパーフレーム番号（ＨＦＮ）を運ぶ基本フレームを識別し、その後ハイパーフレーム内のこれらの基本フレームの位置からハイパーフレームの境界を推定する。１つの実施形態では、ＨＦＮを運ぶ基本フレームを識別するために、ＢＢＵまたはＲＲＨインタフェースは、基本フレームを、各々がハイパーフレーム間隔のフレーム内スペースを有する、多重のインターリーブされたサブ配列に分割し、そして、サブ配列の中のＨＦＮを含むことが期待される１つのフィールドが２つ以上の基本フレームに亘って、０．．．１４９の範囲で単調にそして循環的に増加する、１つのサブ配列を識別する。インタフェースは、このサブ配列が６４番目の基本フレームにおいてハイパーフレームに同期されるべきであると考える。

原則として、ＢＢＵインタフェースとＲＲＨインタフェースのそれぞれは、通信網にＯＴＮフレームを送信するためのローカルクロック信号を生成することができ（すなわち、ＣＰＲＩ信号のクロックから独立して）、そして受信したＯＴＮのペイロードから、ＣＰＲＩ信号をＢＢＵとＲＲＨ向かって送信するためのクロック信号を回復することが出来る。しかし、このようなスキームは、回復されたクロック信号において、周波数および／または位相の真の値からの大きな瞬間的偏差（ワンダーとも呼ばれる）を生じ、そのことはエラーか、そうでなければ性能低下をもたらす可能性がある。

開示された実施形態のいくつかでは、ＢＢＵインタフェースは、ＢＢＵによって送信されたＣＰＲＩ基本フレームからＣＰＲＩクロックを回復し、そしてこの回復クロックを、ＣＰＲＩ信号をＢＢＵインタフェースからＢＢＵに逆方向に送信するために使用する（ループバックタイミング）。ＢＢＵインタフェースはＯＴＮフレームを通信網に送信するため、回復されたＣＰＲＩクロックを事前定義された比率で上方変換する。

ＲＲＨインタフェースは、受信したＯＴＮフレームからＯＴＮクロックを回復し、そして回復されたＯＴＮクロックを、ＢＢＵに向けて通信網にＯＴＮフレームを送信するために使用する（すなわち、ループバックタイミング）。ＲＲＨインタフェースは、ＲＲＨにＣＰＲＩ信号を送信するための回復されたＯＴＮクロックを下方変換する。１つの実施形態では、ＢＢＵインタフェースにおける上方変換比とＲＲＨインタフェースにおける下方変換率は、互いの逆数からなる。開示されたループバックタイミング技術は、周波数と位相ワンダーの程度を、ローカルに生成されたＯＴＮクロック信号を使用する場合に比べ、有意に減少させる。

（システムの記述）
図１は、本明細書中に記載される実施形態による、共通公衆無線インタフェース（ＣＰＲＩ）信号を伝送する通信網２０を概略示すブロック図である。通信網２０は中央局２４を有し、その中央局２４は１つのＩＰオーバーマルチプロトコルラベルスイッチング（ＩＰ／ＭＰＬＳ）通信網に接続する。中央局２４は、ＩＰ／ＭＰＬＳデータを運ぶ共通公衆無線インタフェース（ＣＰＲＩ）信号を、１つの通信網３２上で、多重の遠隔無線ヘッド（ＲＲＨ）ユニット２６と通信する。中央局とＲＲＨとの間の距離は一般的に約１０−３０キロであるが、より短いまたはより長い距離も可能である。

通信システム２０は、ＧＳＭ（登録商標）、符号分割多重接続（ＣＤＭＡ）、ユニバーサル・モバイル・テレコミュニケーション・システム（ＵＭＴＳ）、ロングタームエボリューション（ＬＴＥ）、またはＬＴＥアドバンスト（ＬＴＥ−Ａ）のような、任意の適切な技術を使用した、任意の適切な通信網を含んでもよい。ＩＰ／ＭＰＬＳ通信網および中央局を含む通信網２０の一部はまた、バックホール通信網と呼ばれる。通信網３２を含む通信網２０の一部は、フロントホール通信網と呼ばれる。いくつかの実施形態では、通信網３２は、例えば、光伝送網（ＯＴＮ）のような光配送通信網を含む。ＯＴＮは例えば、上記のＩＴＵ−Ｔ勧告Ｇ７０９／Ｙ．１３３１に記載されている。

システム２０は多重の基地送受信局（ＢＴＳ）タワー３６を有し、その頂部に１つ以上の無線周波数（ＲＦ）アンテナ３８が搭載される。一般的に、ＲＲＨユニット２６は各アンテナ３８の近くに搭載されている。図１の例示的システムでは、各ＢＴＳタワー３６は３つの指向性アンテナ３８を有し、それにより３セルＢＴＳを実現している。代替実施形態では、各ＢＴＳは、最大６つのセクターを有する。さらに代替的には、他の任意の適切な数のＢＴＳあたりのセクターが使用できる。

無線機器（ＲＥ）ユニットとも呼ばれる遠隔無線ヘッド（ＲＲＨ）２６ユニットは、一般的に、アンテナ３８に接続されるＲＦ回路、ならびにアンテナにおけるＲＦ信号と、ＲＦ信号がサンプリングされデジタル化されたバージョンの間の変換のための、上方／下方変換器、アナログ−デジタル／デジタル−アナログ変換器（不図示）を有する。

中央局２４は、基底帯域ユニット（ＢＢＵ）４０のプールとＢＢＵ ＯＴＮインタフェース４４を有する。各ＢＢＵ４０とそれが通信するそれぞれのＲＲＨは、通信網２０内の１つの基地局（ＢＳ）の分散型の実装として見ることができる。とりわけ、ＢＢＵ４０は、ＩＰ／ＭＰＬＳ通信網から受信されたデータをＣＰＲＩ信号に変換し、そのＣＰＲＩ信号は通信網３２を介してＲＲＨに送信され、そしてＢＢＵ４０は、通信網３２を介してＲＲＨから受信したＣＰＲＩ信号をＩＰ／ＭＰＬＳ通信網への伝送に適したデータ形式に変換する。

ＢＢＵからＲＲＨへの方向において、ＢＢＵ ＯＴＮインタフェース４４は、各ＢＢＵ４０から受信したＣＰＲＩ信号を、通信網３２を介して送信するのに適合した通信フレームの内にマッピングする。反対のＲＲＨからＢＢＵへの方向において、ＢＢＵ ＯＴＮインタフェース４４は、通信網３２を介して受信した通信フレームをデマッピングしてＣＰＲＩ信号を回復し、そしてそのＣＰＲＩ信号を関係するＢＢＵ４０に送達する。

システム２０は、さらに、通信網３２とＢＴＳサイトのＲＲＨ２６との間をインタフェースする多重のＲＲＨ ＯＴＮインタフェースユニット４８を有する。ＢＢＵからＲＲＨへの方向において、ＲＲＨ ＯＴＮインタフェース４８は通信網３２から受信した通信フレームからＣＰＲＩ信号を抽出し、そしてそのＣＰＲＩ信号をそれぞれのＲＲＨ２６に送信する。ＲＲＨからＢＢＵへの方向において、ＲＲＨ ＯＴＮインタフェース４８は所定のＲＲＨ２６からＣＰＲＩ信号を受信し、そのＣＰＲＩ信号を通信網３２の通信フレームの中にマッピングし、そしてその通信フレームをそれぞれのＢＢＵ４０に通信網３２を介して送信する。

図１の通信システム２０の構成は、例として示され、そして代替実施形態においては、他の任意の適切なシステム構成が使用可能である。例えば、図１においては各ＢＴＳは、３つのＲＲＨユニットを有するが、代替実施形態では、１つのＢＴＳが他の任意の適切な数のＲＲＨを有してもよく、そして異なるＢＴＳが異なる数のＲＲＨを有してもよい。

図２は、本明細書中に記載の実施形態に基づく、ＣＰＲＩフレームの階層構造を示す図である。図２に見られるように、ＣＰＲＩ信号は、階層的なフレーム構造で伝送される。前に引用されたＣＰＲＩ仕様に従って、１つのＣＰＲＩフレームは文字Ｚによってインデックス付けされた１５０のハイパーフレームを含み、１つのハイパーフレームは、文字Ｘによってインデックス付けされた２５６の基本フレームを含み、１つの基本フレームは文字Ｗによってインデックス付けされた１６のワードを含む。各ワードは文字Ｙでインデックス付けされた（ＣＰＲＩレートオプションによる）１つまたはそれ以上のバイトを含む。Ｗ＝０でインデックス付けされたワードは、１つの制御ワードを含む。

上述したように、ワードあたりのバイト数は、ＣＰＲＩレートオプションによって異なる。図２の例は、ＣＰＲＩオプション−３レートに関し、そこでは基本フレーム内の各ワードは４バイトからなり、すなわち、Ｙ＝０，１，２，３である。以下の表１は、様々なＣＰＲＩレートオプションに対応するいくつかのワードサイズのまとめである。 ＣＰＲＩ仕様によれば、基本フレームのフレームレートは、３．８４ＭＨｚである。あるいは、他の任意の適切なフレームレートも使用可能である。

また、制御ワードのバイト、それは本明細書では制御バイトとも呼ばれるが、はインデックスＺ、Ｘ、Ｙが割り当てられ、ここでＸ及びＺは、それぞれ、ＣＰＲＩフレームインデックスおよびハイパーフレームインデックスを意味し、そしてＹは、制御ワード内の各バイトを意味する。図２の例では、ワードは４バイトからなり、そして制御バイトインデックスはＺ．Ｘ．０、Ｚ．Ｘ．１、Ｚ．Ｘ．２およびＺ．Ｘ．３と表示される。

前に引用されたＣＰＲＩ仕様は、基本フレームの８ビット文字（すなわち、バイト）と、通信網を介して送信されると１０ビットのＣＰＲＩデータシンボルとの間の可逆ラインコード化マッピング方式を定義する。８ビットから１０ビットへのマッピングはまた、８ｂ／１０ｂコード化方式、またはラインコード化方式と呼ばれている。 ＣＰＲＩデータシンボルは、可能な１０２４個の１０ビット値の内５１２個のみを使用する。残りの５１２個の１０ビット値の１つまたはそれ以上は、同期および制御のために使用される。

例えば、先に引用したＣＰＲＩ仕様に従って、１つのハイパーフレーム内の第１の基本フレームのバイトＺ．Ｘ．０（すなわち、Ｚ．０．０）は、Ｋ２８．５と表記される同期化シンボルを含み、それはハイパーフレームの開始に印を付ける。また、制御バイトＺ．６４．０（すなわち、ハイパーフレーム内のインデックスが６４である基本フレームの制御ワード内）は、ハイパーフレーム番号（ＨＦＮ）すなわち、値Ｚを保持する。０≦Ｚ≦１４９であり、したがって、１バイトで表現されうることに留意されたい。

開示された技術では、ＣＰＲＩ信号は、ＣＰＲＩ信号と共に受信されるラインコードを除去した後、通信網３２を介して送信される。１０ビットのシンボルの代わりに８ビットを送信すると、通信網を介したデータレートの２０％の減少を達成する。８ビット文字は１０ビットシンボルから回復され、そして通信網３２を介して送信される通信フレーム内にマッピングされる。また、８ビット文字のみが通信網３２上を送信されるため、同期化シンボルＫ２８．５が破棄され、そして後述するような、代わりの新規の同期メカニズムが使用される。いくつかの実施形態では、制御バイトＺ．０．０に対し同期化シンボルＫ２８．５を送信する代わりに、制御バイトＺ．０．０は、後述するように、警報信号を送出するために使用する。

図２中のＣＰＲＩフレームの階層構成は、例示として与えられる。代替実施形態では、他の任意の適切なフレームの階層構造が使用できる。例えば、バイトＺ．０．０において同期化シンボルとしてＫ２８．５シンボルを用いること、そしてＨＦＮを保持するためにバイトＺ．６４．０を使用することは必須ではなく、他の任意の適切な設定も可能である。

図３は、本明細書中に記載の１つの実施形態に従った、ＯＴＮフレームの階層構造とそれをＣＰＲＩ信号を伝送するために使用する方法を概略示す図である。ＯＴＮフレームの構造および階層は、例えば前に引用したＩＴＵ−Ｔ勧告Ｇ．７０９／Ｙ．１３３１に定義されている。図３は３つの基本的ＯＴＮ情報構造（またはフレーム）を示し、それはそれぞれ、光チャネル−ペイロードユニット（ＯＰＵＫ）、データユニット（ＯＤＵＫ）、伝送ユニット（ＯＴＵＫ）を定義する。インデックスＫ＝０ ．．．４は、先に引用したＩＴＵ−Ｔ勧告Ｇ．７０９ ／ Ｙ．１３３１の表７−１から７−４に定義されている対応する信号レートを指す。本特許出願の文脈においてＯＰＵＫ、ＯＤＵＫ及びＯＴＵＫ構造は、集合的にＯＴＮ構造またはＯＴＮフレームと呼ばれる。

ＯＴＵＫフレームは４行と４０８０列の長方形の構造として構成される。ＯＴＵＫフレームの最初の３８２４列は、ＯＤＵＫフレームからなり、そして残りの第３８２５−４０８０列は、ＯＴＵＫフレームの前方誤り訂正符号（ＦＥＣ）例えば、リードソロモン（ＲＳ）ＦＥＣコードを含む。

ＯＤＵＫフレームの第１−１４列は、ＯＤＵＫオーバーヘッド（ＯＨ）領域、ＯＴＵＫ ＯＨ領域およびフレームアライメント オーバーヘッド（ＦＡ ＯＨ）領域を含む。ＯＴＵＫ及びＯＤＵＫフレームのオーバーヘッド領域は、一般的に、アラーム表示、エラー監視、保守信号および保護スイッチ制御チャネルに関する情報を運ぶ。

ＯＴＵＫフレームの第１７−３８２４列は、ＣＰＲＩ信号を搬送するＯＰＵペイロード領域を含み、第１５−１６列は、それぞれのＯＰＵオーバーヘッド領域６０を含む。ＯＰＵ ＯＨ６０の１５列の３つのＲＥＳバイトは予備である。ペイロード構造識別子（ＰＳＩ）バイトは、一般的に、２５６バイトのＰＳＩ信号を、多重のＯＤＵＫのフレームにわたって伝送する。第１６列の多重フレーム識別子（ＯＭＦＩ）バイトは、一般的に、多重フレームのＯＴＮ構造においてフレームカウンタとして使用される。例えば、以下に開示される幾つかの実施形態では、ＯＭＦＩバイトはＯＴＮ多重フレーム構造においてフレームカウンタとして機能し、そのＯＴＮ多重フレーム構造は以下に説明されるように、１つの多重フレームに３の倍数のＯＴＮフレームを含み、例えば、１つの多重フレームに９個または３個のＯＴＮフレームを含む。

いくつかの実施形態では、第１６列の最初の３つのバイト（ＯＰＵ ＯＨ６０内の）は、ＢＦＰｎ、ＢＦＰｎ＋１、ＢＦＰｎ＋２と表示され、ＯＰＵ領域内のＣＰＲＩ基本フレームに対するポインタとして使用される。いくつかの実施形態では、ＢＦＰｎ値は、多重フレーム識別子（ＯＭＦＩ）＝０ｘ００であるフレーム内の（ＯＴＮ多重フレーム内の）１つのＣＰＲＩチャンネル（ｎ）に対するＯＰＵ２のペイロード内に、このチャネルの完全なＣＰＲＩ基本フレームが開始する前に、マッピングされたバイト数を表す。１つの実施形態では、表２にまとめたようなＣＰＲＩレートオプションに応じて、異なる数のＣＰＲＩ信号（又はチャネル）がＯＰＵ領域に運ばれる。幾つかの実施形態では、未使用のＢＦＰｎバイトは０ｘ００または他の任意の適切な値に設定される。例えば、未使用ＢＦＰｎは、受信側での検出時間を短縮するため、使用済みＢＦＰｎ値を複製してもよい。

上述したように、いくつかの実施形態ではＣＰＲＩチャネルは９個のＯＴＮフレームの多重フレーム構造内のＯＰＵペイロード領域にマッピングされる。表３は、０．．．８の範囲の各ＯＭＦＩ値に対するＢＦＰｎ値の割り当てをまとめたものである。また、表３は、ＣＰＲＩレートオプションに応じて、どのＢＦＰｎ値が必要とされるかを示す。どのＢＦＰｎ値にも割り当てられないバイトは、予備のバイトとして機能する。

図４−７は、本明細書に記載されている実施形態による、種々のＣＰＲＩレートオプションに対してＣＰＲＩチャネルをＯＴＮマルチフレームへマッピングするテーブルを示す図である。各テーブルは、９フレームのＯＴＮマルチフレームのそれぞれの搬送ユニット（ＯＴＵＫ）フレームに対応する９個のＯＰＵ領域からなる。表４は、使用されるＣＰＲＩレートオプションの関数としてのマッピングされたＣＰＲＩチャネルの数を示す。

図４−７のテーブルで、第１５列および１６列はＯＰＵ ＯＨ領域６０を示し、第１７．．． ３８２４列は、例えば上記図３に記載されるように、ＯＰＵペイロードエリアを示す。第１６列の多重フレーム識別子（ＯＭＦＩ）値は第１のペイロードのための０ｘ００から、最後のペイロードの０ｘ０８までＯＴＮ多重フレーム内で増加する。列１６におけるＢＦＰｎ値は、上記の表３に従って割り当てられる。例示的な実施形態では、ＣＰＲＩチャネルはバイトインターリーブ方式でマッピングされる。ＣＰＲＩチャネルのマッピングは、多重フレーム識別子（ＯＭＦＩ） ０ｘ００に対応する、ペイロードの第１７列および１行目から始まる。ＣＰＲＩチャンネルは順番にマッピングされる−各チャンネルＣＨ１．．．ＣＨＮのそれぞれから１バイト。各チャネルからのバイトの順番のマッピングは、ＯＴＮ多重フレーム全体を充填するまで繰り返される。あるいは、他の任意のインターリービング方式、おそらくチャネルごとに複数のバイトを順番にマッピングする方式も使用できる。

図４のテーブルは、２４個のＣＰＲＩチャネルを１つのＯＴＮ多重フレームにマッピングするための方式を記載する。チャネルのバイトが繰り返される順番、ＣＨ１ ．．． ＣＨ２４でマッピングされる。上記表３に見られるように、この場合、すべてのＢＦＰ１．．． ＢＦＰ２４値が使用される。図５のテーブルは、１２個のＣＰＲＩチャンネルを、ＯＴＮ多重フレームに、繰り返される順番ＣＨ１ ．．． ＣＨ１２で、ＢＦＰ１．．． ＢＦＰ１２のみを使用して、マッピングする。

同様に、図６のテーブルは、反復される配列ＣＨ１ ．．． ＣＨ６（およびＢＦＰ１ ．．． ＢＦＰ６）を使用して、６個のＣＰＲＩチャネルをＯＴＮ多重フレームにマッピングし、そして図７のテーブルは、反復される配列ＣＨ１ ．．ＣＨ３（およびＢＦＰ１ ．．ＢＦＰ３）を使用して、３個のＣＰＲＩチャネルをＯＴＮ多重フレームにマッピングする。

上記の図４−７中のマッピングテーブルは、例示として示され、そして代替の実施形態では、他の任意の適切なマッピングテーブルが使用できる。例えば、図４−７のテーブルでは、チャンネルは順番にインターリーブされるが、他の実施形態では、他の任意の適切なインターリービング方式も使用可能である。

図８は、本明細書中に記載の実施形態による、同期のためポインタをＣＰＲＩ基本フレームへ使用する方法を示す図である。図８のマッピングテーブルは、上記図６と同じであり、６個のＣＰＲＩオプション３チャンネルを９個のフレームのＯＴＮ多重フレーム内にマッピングすることに関する。例えば、多重フレーム識別子（ＯＭＦＩ）＝ ０ｘ００に対応するＯＰＵＫの中にマッピングされた３バイトが、チャネルｎ＝５からのＣＰＲＩ基本フレームの最後の３バイトであると仮定する。チャネルｎ＝５の次の完全ＣＰＲＩ基本フレームへのオフセット（バイト単位）はＢＦＰｎ＝ＢＦＰ５＝３に関する。テーブルはＮ＝６個のチャンネルを順番にマッピングしているので、ＯＰＵＫ構造内のオフセットはＢＦＰ５ｘＮ＝３ｘ６＝１８バイトであり、そしてＯＤＵＫ（またはＯＴＵＫ）構造の最初のバイトに対するオフセットは、１７＋３ｘ６＋（５−１）＝３９バイトで与えられる。結論として、図８の矢印により示されるように、ＢＦＰ５は、チャネルｎ＝５の最初の完全ＣＰＲＩ基本フレームを指すように、ＯＭＦＩ＝０ｘ０１に対応するペイロードにおいてＢＦＰ５＝３に設定されるべきである。

図８に記載の、ＢＦＰｎ値を使用して基本フレームを指す方法は、例示として示され、そして代替の実施形態では他の任意の適切なポインティング方法が使用可能である。例えば、ＢＦＰｎ値はＯＭＦＩ＝０ｘ００のＯＴＮ構造内の基本フレームを指すために使用するが、代替的な実施形態では、１つのＢＦＰｎは、最初以外の、おそらくＯＭＦＩ＞０ｘ００のＯＴＮフレーム内の１つの基本フレームを指してもよい。

（データフローとクロックタイミング）
図９は、本明細書中に記載の実施形態による、光通信網を介したＣＰＲＩ信号通信におけるデータフローを概略示すブロック図である。図９中の基底帯域ユニット（ＢＢＵ）４０は、光通信網３２を介して遠隔無線ヘッド（ＲＲＨ）ユニット２６とＣＰＲＩ信号を通信する。例えば図１のシステム２０において記載されているように、ＢＢＵ４０は中央局２４内に存在してもよく、そしてＲＲＨ２６は、ＢＴＳタワーの上に取り付けられてもよい。

ＢＢＵ４０とＲＲＨ２６は、それぞれ、ＢＢＵ ＯＴＮインタフェース４４とＲＲＨＯＴＮインタフェース４８を使用して、通信網３２を介してＣＰＲＩ信号を通信する。本実施例では、通信網３２は、光伝送通信網（ＯＴＮ）を備え、そしてＣＰＲＩ信号をＯＤＵＫ構造にマッピングすることにより、ＣＰＲＩ信号が通信網経由で配信される。あるいは、ＣＰＲＩ信号は、ＯＴＵＫ構造、すなわち前方誤り訂正符号（ＦＥＣ）を含む構造中に、またはＯＴＮの他の任意の適切な構造内にマッピングされてもよい。簡潔化のため、ＢＢＵ ＯＴＮインタフェース４４とＲＲＨ ＯＴＮインタフェース４８は単にそれぞれＢＢＵインタフェース、ＲＲＨインタフェース、とも呼ばれる。

以下の記述では我々は、ＢＢＵが上記で引用されたＣＰＲＩ仕様に従ってＣＰＲＩ信号を生成することを前提とする。詳細には、我々は、ＣＰＲＩ信号が、適切な８ｂ／１０ｂラインコード化方式を使用して、８ビット文字（バイト）からコード化された１０ビットのＣＰＲＩシンボルを運ぶことを前提とする。また、ＣＰＲＩ信号は、例えば、上記図２に示すように、ＣＰＲＩ基本およびハイパーフレームを含むフレーム階層を使用して伝送される。

ＢＢＵからＲＲＨへの方向において、ＣＰＲＩからＯＤＵＫへのマッパー７０（または単に簡潔化のため、マッパー）はそれぞれのＢＢＵ４０からＣＰＲＩ信号を受信する。マッパー７０は１０ビットのシンボルからＣＰＲＩ信号のバイトを回復し、そして後述するように、Ｋ２８．５同期化シンボルをアラーム文字で置き換える。マッパー７０は、その後ＣＰＲＩバイトを、例えば、上記図４−７に記載のマッピングテーブルの１つを使用して、ＯＤＵＫ構造内にマッピングする。マッパー７０はＯＤＵＫフレームを通信網３２に送信する。

ＲＲＨインタフェース４８内のＯＤＵＫからＣＰＲＩへのデマッパー７４は、通信網３２からＯＤＵＫフレームを受信し、そしてＣＰＲＩ基本およびハイパーフレームに（以下に詳細に説明するように）同期させる。デマッパー７４は、例えば、上記図４−７のマッピングテーブルの１つを使用して、異なるＣＰＲＩ信号のＣＰＲＩバイトを抽出し、８ｂ／１０ｂコード化方式を使用してＣＰＲＩバイトを１０ビットのシンボルに再コード化し、バイトＺ．０．０の代わりにＫ２８．５同期化シンボルを再生成し、そしてＣＰＲＩ信号をＲＲＨ２６に送信する。類似のフローおよび処理がＲＲＨからＢＢＵへの方向に適用される。マッパー７０とデマッパー７４の例示的ハードウェア実装は、さらに以下で記述される。

原則として、ＢＢＵインタフェース４４とＲＲＨインタフェース４８はそれぞれ、通信網にＯＤＵＫフレームを送信するためのローカルクロック信号（すなわち、ＣＰＲＩ信号のクロックから独立して）を生成することができる。そのような解決策では、ＢＢＵとＲＲＨに向かうＣＰＲＩ信号を送信するためのクロック信号は、ＣＰＲＩ信号に加えて、スタッフィングバイトを含むことができるＯＤＵＫペイロードから回復されるであろう。しかしながら、このような方式は、一般的に、例えばクロック回復部が、スタッフィングバイトを検出したときに階段関数を用いて周波数を補正しようとする場合に、回復されたクロック信号内に真の値からの大きな瞬間的な周波数および／または位相の偏移（ワンダーとも呼ばれる）をもたらす。大きなワンダーレベルが許容できないほどになり、そして性能低下をもたらす可能性がある。

以下に開示される実施形態では、ＢＢＵは、ＣＰＲＩ信号のクロックに同期したクロック信号を使用して通信網にＯＤＵＫフレームを送信する。また、ＲＲＨからＢＢＵへの方向において、ＲＲＨインタフェース４８が通信網にＯＤＵＫフレームを送信するために使用するクロック信号、およびＢＢＵインタフェース４４がＢＢＵ４０にＣＰＲＩ信号を送信するために使用するクロック信号は、ループバックタイミング技術を用いて生成される。このように、ここで開示されるタイミング方式は、一般的に従来のタイミング方式でもたらされるワンダーレベルよりも有意に小さいワンダーレベルをもたらす。

ＢＢＵインタフェース４４は、ＢＢＵ４０からＣＰＲＩ信号を受信し、そしてそれぞれの（ｆ１と表示される周波数の）ＣＰＲＩクロック信号を回復するクロック回復ユニット７８を備える。ループバックタイミングを使用して、ＢＢＵインタフェース４４内のデマッパー７４は、（ＲＲＨに由来する）ＣＰＲＩ信号をＢＢＵ４０に送信するためにクロック回復ユニット７８によって回復されたクロック信号を使用する。周波数上方変換器８２は、周波数が、ｆ１にＯＤＵＫとＯＰＵＫ構造の間のサイズの違いを補正する係数２３８分の２３９を乗じた周波数に等しい、クロック信号を生成する。マッパー７０は、ＯＤＵＫフレームを通信網３２に送信するためにその上方変換されたクロック信号を使用する。

ＲＲＨインタフェース４８では、クロック回復ユニット８６が、ＯＤＵＫフレームから（

と表示される周波数の）ＯＤＵＫクロック信号を回復する。周波数下方変換器ユニット９０は、クロック回復ユニット８６の出力を比率２３９分の２３８により下方変換する。周波数上方変換器８２および周波数下方変換器ユニット９０は逆数の変換比率を使用するため、周波数下方変換器ユニット９０によるクロック信号出力の周波数は、ＢＢＵ由来のＣＰＲＩ信号のクロック周波数に非常に近い。ＲＲＨインタフェース４８内のデマッパー７４は、（ＢＢＵに由来）ＣＰＲＩ信号をＲＲＨ２６へ送信するために、周波数下方変換器ユニット９０によるクロック信号出力を使用する。クロック回復ユニット８６によるクロック信号出力は、ＲＲＨインタフェース４８のマッパー７０から通信網３２にＯＤＵＫフレームを送信するために使用される（ループバックタイミング技術）。

図９に示されるデータフローおよびタイミング方式は、例示として示され、そして代替の実施形態では他の任意の適切なデータフロー及びタイミング方式が使用可能である。例えば、ＯＤＵＫ構造ではなくＯＴＵＫ構造を使用する同様の実施形態では、上方および下方変換器８２と９０の変換比率は、それぞれ、２３８分の２５５および２５５分の２３８で与えられる。あるいは、他の任意の適当なＯＴＮ構造と対応する周波数変換比率が使用可能である。

（ハードウェアでのＣＰＲＩ−ＯＴＮマッパーとデマッパーの実装）
図１０は、本明細書に記載の実施形態による、ＣＰＲＩから光チャネル搬送ユニット（ＯＴＵ２）へのマッパー１００と、ＯＴＵ２からＣＰＲＩへのデマッパー１０４のハードウェア実装を概略示すブロック図である。ＣＰＲＩからＯＴＵ２へのマッパー１００とＯＴＵ２からＣＰＲＩへのデマッパー１０４は、簡略化のため単にそれぞれマッパー１００、デマッパー１０４と呼ばれる。マッパー１００とデマッパー１０４は、例えば、それぞれ、上記図９のＣＰＲＩからＯＴＵ２へのマッパー７０とＯＴＵ２からＣＰＲＩへのデマッパー７４を実現するために使用可能である。

マッパー１００は、ＣＨ１．．．ＣＨＮと表示されるＮ個のＣＰＲＩ信号を受信し、ここでＮは、例えば、上記の表４に示されるように、使用されるＣＰＲＩレートオプションに依存する。マッパー１００は、それぞれのＣＰＲＩ信号を終端するためのＮ個の物理的コード化サブ層（ＰＣＳ）１０８を有する。ＰＣＳ１０８は、８ｂ／１０ｂラインコード化方式に従って１０ビットＣＰＲＩデータシンボルからＣＰＲＩデータバイトを回復し、そして回復されたＣＰＲＩバイトをそれぞれの先入れ先出し記憶装置（ＦＩＦＯ）１１２に保管する。

先入れ先出し記憶装置（ＦＩＦＯ）１１２は、一般的に、例えば２バイトのＦＩＦＯのような２−３バイトの記憶領域を有する。あるいは、ＦＩＦＯ１１２は、他の任意の適切な記憶容量を有してもよい。さらに代替的に、ＦＩＦＯ以外の記憶要素および他の任意の記憶容量が使用可能である。

物理的コード化サブ層（ＰＣＳ）１０８は、ＣＰＲＩシンボル中の同期化シンボルＫ２８．５を検出することによりＣＰＲＩハイパーフレームの開始を識別する。ＰＣＳ１０８はＫ２８．５同期化シンボルを破棄し、そして、ＰＣＳがＣＰＲＩ信号内にエラーを検出するか（またはしないか）に応じて、それぞれのバイトＺ．０．０を０ｘ００または０ｘ０１に設定する。

バイトインタリーバ１１６はＦＩＦＯ１１２からＣＰＲＩデータバイトを受信し、そしてそれぞれのＣＰＲＩチャネルから１バイトを順番に出力し、そして必要なだけこの順序を繰り返すことにより、ＣＰＲＩチャネルをインターリーブする。従ってバイトインタリーバ１１６は、｛ＣＨ１、ＣＨ２、．．．ＣＨＮ、ＣＨ１、ＣＨ２、．．． ｝の形式の１つのバイト配列を光チャネルペイロードユニット（ＯＰＵ２）１２０に向かって出力する。あるいは他の適合するインターリーブ方式を用いることもできる。

光チャネルペイロードユニット（ＯＰＵ２）１２０は、ビット同期マッピング手順（ＢＭＰ）を使用して、（ＯＴＮマルチフレーム上の）１つまたは複数のＯＰＵ２構造内に、インターリーブされたＣＰＲＩバイトをマップする。いくつかの実施形態では、ＯＰＵ２ユニット１２０は、上記図４−７のマッピングテーブルの１つに従ってＣＰＲＩ信号をマッピングする。バイトインタリーバ１１６は、ＯＰＵ２ユニット１２０に対し、ｎ番目のＣＰＲＩ信号の最初のＣＰＲＩ基本フレームに対応する、１つのオフセット値、ｏｆｆｓｅｔ（ｎ）を示し、そしてＯＰＵ２ユニット１２０は、それぞれの基本フレームポインタ（ＢＦＰｎ）を設定するため、そのｏｆｆｓｅｔ（ｎ）値を使用する。１つの例示的な実施形態では、ＯＰＵ２ユニット１２０は、１つのＣＰＲＩ基本フレームの始まりの前に、ＢＦＰｎ値を、ＯＰＵＫペイロードにマッピングされたバイト数に設定する。あるいは、ＯＰＵ２ユニット１２０は、他の任意の適切な方法を使用してＢＦＰｎ値を計算してもよい。

光チャネルデータユニット（ＯＤＵ２）１２４と光チャネル搬送ユニット（ＯＴＵ２ｃ）１２８は先に引用したＩＴＵ−Ｔ勧告Ｇ．７０９／Ｙ．１３３１に従って、光通信網上での配信に適した通信フレームを生成する。ＯＤＵ２ユニット１２４は、ＯＤＵの構造を導出するためＯＰＵ２構造にＯＤＵ２オーバーヘッド（ＯＨ）を付加し、そしてＯＴＵ２ｃユニット１２８はＯＴＵ２構造を生成するために、前方誤り訂正（ＦＥＣ）ビット、ならびにＯＴＵ２オーバーヘッド（ＯＨ）及びフレームアライメント オーバーヘッド（ＦＡ ＯＨ）を付加する。マッパー１００は、例えば、上記図９に記載のように、受信したＣＰＲＩ信号のクロックに同期したクロック信号を使用して、ＯＴＵ２フレームを送信する。

デマッパー１０４は、マッパー１００のマッピング方式に従って上述したようにマッピングされた、ＣＰＲＩ信号を中に含む、ＯＤＵ２フレームを受信し、そしてマッパー１００と逆の処理を行う。ＯＴＵ２ｃ（逆）ユニット１３２はＯＴＵ２構造内のＦＥＣビットを使用してエラー訂正を行い、そして得られたＯＤＵ２構造をＯＤＵ２（逆）ユニット１３６に送信し、そのＯＤＵ２（逆）ユニット１３６はＯＰＵ２ペイロードを抽出する。ＯＰＵ２（逆）ユニット１４０は、ＯＰＵ２構造のペイロード領域からＣＰＲＩデータバイトを抽出するために、ビット同期マッピング手順（ＢＭＰ）のデマッピングを行う。１つの実施形態では、ＯＰＵ２（逆）ユニット１４０は、上記図４−７のマッピングテーブルの１つを使用して、ＯＰＵ２ペイロード中のＣＰＲＩデータバイトをデマッピングする。ＯＰＵ２（逆）ユニット１４０は、ＣＰＲＩデータをバイトデインターリーバ１４４に伝送し、それは異なるＣＰＲＩチャネルのバイトの間を分離する。

ＯＰＵ２（逆）ユニット１４０は、さらに、ＯＰＵ２ ＯＨ６０内のＢＦＰｎと多重フレーム識別子（ＯＭＦＩ）値を使用して、ＣＰＲＩ基本フレームに同期させる。１つの実施形態では、ＯＰＵ２（逆）ユニット１４０は、ｎ番目（１≦ｎ≦Ｎ）のＣＰＲＩチャネルの、最初の完全ＣＰＲＩ基本フレームに対するバイトオフセットを、式：ｏｆｆｓｅｔ（ｎ）＝１６ ＋ｎ＋ ＢＦＰｎ・Ｎに基づいて導出する。この式において、定数１６は ＯＴＵ２構造の１６列に関し、ｎはＣＰＲＩチャネル番号であり、Ｎは、ＣＰＲＩチャネルの総数である。

バイトデインターリーバ１４４はそれぞれのＣＰＲＩチャネルのデインタリーブされたバイトを、別々にそれぞれのハイパーフレーム番号（ＨＦＮ）同期装置１４８に伝送し、そのＨＦＮ同期装置１４８はＣＰＲＩハイパーフレームに同期する。いくつかの実施形態では、ＨＦＮ同期装置１４８は、ハイパーフレームに同期するため、ハイパーフレーム番号（ＨＦＮ）を保持する、６４番目の基本フレーム内のバイトＺ．６４．０を使用する。

ＨＦＮ同期装置１４８は、互いに離れたハイパーフレーム間隔である、ＣＰＲＩ基本フレームの１つのサブシーケンス（または多重のサブシーケンス）内のバイトＺ．Ｘ．０を吟味し、あるサブシーケンスの中でＺ．Ｘ．０値（すなわち、Ｘ＝６４の場合、この値はＨＦＮを保持する）が０．．．１４９の範囲で単調な周期的整数カウントを形成する基本フレームの１つのサブシーケンスを発見する。ＨＦＮ同期装置１４８は、その後、Ｚ．６４．０バイトの位置に基づいてハイパーフレームの最初のバイト（Ｚ．０．０）を識別する。

代替の実施形態では、ＨＦＮ同期装置１４８は、例えば事前設定の値を保持するＣＰＲＩ基本フレーム内のフィールドに基づく方法などの、他の任意の適切な同期方法を使用できる。

ＨＦＮ同期装置１４８は、それぞれの物理的コード化サブ層（ＰＣＳ）（逆）ユニット１５２にＣＰＲＩデータバイトを提供する。ハイパーフレームの最初のバイトで運ばれるアラーム信号がゼロになる、すなわち、Ｚ．０．０＝０ｘ００の場合、ＰＣＳ（逆）１５２はＣＰＲＩデータバイトを８ｂ／１０ｂライン符号化方式に従って１０ビットのＣＰＲＩシンボルにコード化し、そしてＺ．０．０バイトをＫ２８．５同期化シンボルで置き換える。Ｚ．０．０がゼロでない場合（例えば、０ｘ０１に等しい）、またはＯＴＮサーバ層がアラーム表示を検出した場合、ＰＣＳ（逆）１５２はＣＰＲＩバイトを破棄し、代わりに故障表示を出力する。

物理的コード化サブ層（ＰＣＳ）（逆）１５２は、上記図９で説明したように、ＯＴＵ２が受信したフレームから回復されたクロック信号を使用して、ＣＰＲＩ信号を送信する。

上記のようなハードウェア実装では、ＯＴＵ２信号レートは３．８４ｘ１２８ｘ２４ｘ２５５／２３８＝約１２．６４Ｇｂｉｔ／秒によって与えられ、ここで３．８４ＭＨｚはＣＰＲＩ基本フレームのフレームレートを意味する。代替の実施形態では、ＯＴＮフレームは、ＦＥＣビット無しに伝送され、すなわち、ＯＴＵ２ｃユニット１２８とＯＴＵ２ｃ（逆）１３２が除外され、そしてＯＤＵ２レートは３．８４ｘ１２８ｘ２４ｘ２３９／２３８＝約１１．８４Ｇｂｉｔ／秒に等しい。

（ＣＰＲＩ信号のＯＴＮフレーム内への整列マッピング）
図１１と１２は、本明細書に記載の実施形態による、ＣＰＲＩチャンネルをＯＴＮマルチフレームに整列マッピングするためのテーブルを２つのＣＰＲＩレートオプションに対して概略描いた図である。図１１及び図１２のテーブルにおいて、ＣＰＲＩ信号は、３つのＯＴＮフレームからなるＯＴＮマルチフレームのＯＰＵＫ構造内にマッピングされる。

上記図４−７のマッピングテーブルとは異なり、図１１及び図１２においてはＣＰＲＩ基本フレームはマルチフレーム境界に整列されてマッピングされる。その結果、第１の基本フレームは、ゼロオフセットで開始し、そしてＢＦＰｎ値は未使用のまま残る。図１１及び１２のテーブルで、それぞれのペイロードバイトは、２数シンボルｋ−ｎで表記され、ここでｎは、ｎ番目のＣＰＲＩチャネルを表し、ｋは、ＣＰＲＩ信号内のバイト配列内のバイトインデックスを示す。

例えば、図１１の表は、Ｎ＝６のオプション３ ＣＰＲＩチャネルをマップし、チャネルｎ＝１のバイトは、位置（１７、２３、２９、．．．）にマップされ、チャネルｎ＝２のバイトは、位置（１８、２４、３０、．．．）にマップされ、そして以下同様である。マッピング配列はそれぞれ３８０８バイトの３つのＯＰＵＫ構造内に６つのＣＰＲＩチャネルをマッピングした後は、循環的に繰り返すことに注意されたい。同様に、図１２のテーブルはＮ＝３のオプション５ ＣＰＲＩチャンネルをマップする。この場合、チャネルｎ＝１のバイトは位置（１７、２０、２３、．．．）にマップされ、チャネルｎ＝２のバイトは（１８、２１、２４、．．．）にマップされ、チャネルｎ＝３のバイトは位置（１９、２２、２５、．．．）にマップされる。

レートオプション−１（２４ＣＰＲＩチャンネル）及びオプション２（１２ＣＰＲＩチャンネル）などの他のＣＰＲＩレートオプションのマッピングは、レートオプション−３と５に対する上記のマッピングに類似した態様で行うことができる。

図１１および１２に示される整列マッピング方式は、例示として示され、そして代替の実施形態においては、他の適合する整列マッピング方式が使用できる。例えば、ＣＰＲＩチャネルの順序に従ってバイトをマッピングする方法以外のインターリービング方式が使用できる。

図１３は、本明細書に記載の実施形態による、ＣＰＲＩからＯＴＵ２へのマッパーとＯＴＵ２からＣＰＲＩへのデマッパーの代替的ハードウェア実装を示す図である。

ＣＰＲＩからＯＴＵ２へのマッパー２００とＯＴＵ２からＣＰＲＩへのデマッパー２０４は簡素化のため、単にマッパー２００とデマッパー２０４と呼ばれる。マッパー２００とデマッパー２０４は、それぞれ、例えば上記図９のＣＰＲＩからＯＴＵ２へのマッパー７０とＯＴＵ２からＣＰＲＩへのデマッパー７４を実装するために使用できる。

マッパー２００とデマッパー２０４は、それぞれ上記図１０に記載されたマッパー１００とデマッパー１０４と同様に構築されそして動作する。したがって、ここでの説明は主に、それぞれの実装の間の構造と機能における違いに焦点を当てる。

マッパー２００において、アライナー１７０は、マッパー１００の先入れ先出し記憶装置（ＦＩＦＯ）１１２を代替する。ＯＰＵ２ユニット１２０からのフレームアライメント信号に基づいて、アライナー１７０はＣＰＲＩチャネルの着信バイトを遅延させ、それにより、例えば図１１と１２において記載のように、バイトインタリーバ１１６とＯＰＵ２ユニット１２０が、ＣＰＲＩチャネルのＣＰＲＩ基礎フレームを、ＯＰＵ２構造の境界に整列されてマップすることを可能にする。

デマッパー２０４では、ハイパーフレーム番号（ＨＦＮ）同期装置１８０は上記図１０のＨＦＮ同期装置１４８と比較して異なる機能を有する。いくつかの実施形態では、ＣＰＲＩ基本フレームがＯＰＵ２構造の境界に整列されるため、ＨＦＮ同期装置１８０は、それぞれの多重フレーム識別子（ＯＭＦＩ）バイトから事前定義されたオフセットにある、ＯＰＵ２構造内の最初のＣＰＲＩ基本フレームを識別することにより、ＣＰＲＩ基本フレームに同期する。

図１３のマッパー２００とデマッパー２０４の構成は、純粋に概念明確化のために選択された構成事例である。代替の実施形態では、他の任意の適合する構成を使用できる。マッパー２００とデマッパー２０４の実装選択肢は、上記マッパー１００とデマッパー１０４について記載したものと同様である。

図９のＢＢＵインタフェース４４およびＲＲＨインタフェース４８、図１０のマッパー１００及びデマッパー１０４、および図１３のマッパー２００およびデマッパー２０４の構成は、純粋に概念の明確化のために選択された構成例である。代替の実施形態では、他の任意の適合する構成を使用できる。クロック回復ユニット７８および８６、周波数上方／下方変換器８２と９０およびマッパー７０とデマッパー７４のようなＢＢＵインタフェース４４とＲＲＨインタフェース４８の異なる要素；物理的コード化サブ層（ＰＣＳ）ユニット１０８、アライナー１７０、先入れ先出し方式記憶装置（ＦＩＦＯ）１１２、インターリーバ１１６およびＯＰＵ２ユニット１２０、ＯＤＵ２ユニット１２４およびＯＴＵ２ｃユニット１２８のような、マッパー１００および２００の要素；ならびにＯＴＵ２ｃ（逆）ユニット１３２、ＯＤＵ２（逆）ユニット１３６およびＯＰＵ２（逆）ユニット１４０、バイトデインターリーバ１４４、ＨＦＮ同期装置１８０およびＰＣＳ（逆）ユニットを含むデマッパー１０４と２０４の異なる要素；は、特定用途向け集積回路（ＡＳＩＣ）またはフィールドプログラマブルゲートアレイ（ＦＰＧＡ）のような任意の適合するハードウェアを用いて実現できる。いくつかの実施形態では、ＢＢＵとＲＲＨインタフェース及びマッパーとデマッパーのいくつかの要素は、ソフトウェアを使用して、またはハードウェアおよびソフトウェア要素の組み合わせを用いて実現することができる。

あるいは、ＢＢＵインタフェース４４、ＲＲＨインタフェース４８、マッパー１００、デマッパー１０４、マッパー２００、および／またはデマッパー２０４は、本明細書に記載の機能を実行するようにソフトウェアでプログラムされる汎用プロセッサを有してもよい。ソフトウェアは、例えば、通信網を介して、電子的形態でそのプロセッサにダウンロードされてもよく、またはそれは、代替的にまたは追加的に、磁気、光学、又は電子メモリのような非一過性接触可能媒体上に提供及び／又は記憶されてもよい。

本明細書に記載の実施形態は、主にＣＰＲＩ信号のマッピングを取り扱うが、本明細書に記載の方法およびシステムはまた、マッピングされるべき複数の信号が同一のクロック源に同期されている他の用途、例えば、シリアルデジタルインタフェース（ＳＤＩ）ビデオ信号の通信にも使用可能である。

上述の実施形態は例として引用され、本発明は、上記の本明細書に具体的に図示され、そして記載されたものに限定されるものではないことが理解されよう。むしろ、本発明の範囲は、本明細書で上述した様々な特徴の組合せおよびサブ組み合わせの両方、ならびに前述の記載を読んだ当業者が想起し、かつ従来技術に開示されていない、変形及び変更を含む。本特許出願に参照により組み込まれた文書は、本出願の統合された一部と見なされるべきであるが、これら組み込まれた文書で定義される任意の用語が本明細書に明示的または暗示的に作られた定義と矛盾する場合は、本明細書の定義を考慮すべきである。

Claims (22)

1. 通信の方法であって、
   第１の通信インタフェース内で入力フレームを受信するステップと、
   ここで前記入力フレームは、それぞれの文字をコード化することに由来するデータシンボルを有し、さらに、対応する文字を持たない１つまたはそれ以上の同期化シンボルを有し、
   前記データシンボルから前記文字を回復し、そして前記文字を通信フレーム内にマッピングし、そして前記同期化シンボルを廃棄することにより、前記回復された文字を第２の通信インタフェースに送信するステップと、
   前記同期化シンボルに関係なく前記入力フレームに同期するステップにより、前記第２の通信インタフェース内の前記通信フレームから前記文字を抽出するステップと、そして
   前記抽出された文字を再コード化するステップにより、前記第２の通信インタフェース内で前記データシンボルと前記同期化シンボルを含む前記入力フレームを再構築するステップと、
   を有することを特徴とする通信の方法。
2. 前記データシンボルは共通公衆無線インタフェース（ＣＰＲＩ）信号内で運ばれ、そして８ビットから１０ビットへの（８ｂ／１０ｂ）コード化プロトコルを使用して８ビット文字から生成され、そしてここにおいて前記回復された文字を送信するステップは、前記回復された文字がその中にマッピングされた前記通信フレームを１つの光通信網上で送信するステップを有する、ことを特徴とする請求項１に記載の方法。
3. 前記文字をマッピングするステップは、前記入力フレームを前記通信フレームのペイロード領域にマッピングするステップと、そしてマッピングされた少なくとも幾つかの前記入力フレームに対するポインタを前記通信フレームのオーバーヘッドフィールド内に設定するステップと、を有することを特徴とする請求項１または２に記載の方法。
4. 前記入力フレームに同期するステップは、前記通信フレームの前記ペイロード領域内の前記入力フレームのそれぞれの位置を、前記ポインタを使用して識別するステップを有する、ことを特徴とする請求項３に記載の方法。
5. 前記入力フレームを受信するステップは、１つのハイパーフレーム内に組織化された多重の入力フレームを受信するステップを有し、そしてここにおいて前記入力フレームに同期するステップは、１つのハイパーフレーム番号（ＨＦＮ）を運ぶ１つの入力フレームを識別するステップと、そして前記ハイパーフレーム内の前記識別された入力フレームの１つの位置から、前記ハイパーフレーム内の最初の入力フレームの位置を推定するステップと、を有することを特徴とする請求項３に記載の方法。
6. 前記入力フレームを識別するステップは、１つのハイパーフレームインターバルの１つのフレーム内間隔をそれぞれ有する、多重のインターリーブされたサブ配列に前記入力フレームを分割するステップと、そして、１つのサブ配列であって、前記ハイパーフレーム番号（ＨＦＮ）を含むと期待される１つのフィールドが、所定の整数範囲内で、２つ以上の前記入力フレームに亘って単調かつ周期的に前記サブ配列内で増加する、サブ配列を識別するステップと、を有することを特徴とする請求項５に記載の方法。
7. 前記入力フレームを受信するステップは、前記入力フレームを多重の共通公衆無線インタフェース（ＣＰＲＩ）源から受信するステップを有し、そしてここにおいて前記文字をマッピングするステップは、前記共通公衆無線インタフェース（ＣＰＲＩ）源のなかで交替する、事前に定義された１つのインターリーブ方式を使用して前記回復された文字をインターリーブするステップを有する、ことを特徴とする請求項１または２に記載の方法。
8. 前記同期化シンボルを廃棄するステップは、前記共通公衆無線インタフェース（ＣＰＲＩ）信号の中に前記同期化シンボルの代わりにエラーイベントを示す１つのアラーム信号を設定するステップを有し、ここにおいて前記入力フレームを再構築するステップは、前記アラーム信号がエラーが無いことを示す場合は、前記同期化シンボルを再生成するステップを含む前記入力フレームを再構築するステップを有し、そしてそうでない場合は、故障表示を出力するステップを有する、ことを特徴とする請求項１または２に記載の方法。
9. 前記文字をマッピングするステップは、前記通信フレームの境界に整列された前記入力フレームをマッピングするステップを含み、そしてここにおいて前記入力フレームを同期するステップは、前記境界からスタートして前記文字を前記通信フレームから抽出するステップを含む、ことを特徴とする請求項１または２に記載の方法。
10. 前記第１の通信インタフェース内で受信された反対方向の通信フレームから１つの第１のクロック信号を引き出すステップと、そして前記通信フレームを前記第１のクロックを使用して送信するステップと、を有することを特徴とする請求項１または２に記載の方法。
11. 前記第２の通信インタフェース内に受信された反対方向の入力フレームから１つの第２のクロック信号を引き出すステップと、そして前記再構築された入力フレームを前記第２のクロックを使用して出力するステップと、を有することを特徴とする請求項１または２に記載の方法。
12. 通信用の機器であって、
    １つの第１の通信インタフェースと、
    ここに前記第１の通信インタフェースは、それぞれの文字をコード化することにより導出されたデータシンボルを有し、そしてさらに対応する文字を持たない１つ以上の同期化シンボルを有する、入力フレームを受信し、前記データシンボルから前記文字を回復し、前記文字を通信フレーム内にマッピングし、そして前記同期化シンボルを破棄することにより前記回復された文字を送信するように構成され；そして
    １つの第２の通信インタフェースと、を有し、
    ここに前記第２の通信インタフェースは、前記通信フレームを前記第１の通信インタフェースから受信し、前記同期化シンボルに関係なく前記入力フレームに同期することにより前記通信フレームから前記文字を抽出し、そして前記抽出された文字を再コード化することにより、前記データシンボルと前記同期化シンボルを含む前記入力フレームを再構築する、ように構成される、
    ことを特徴とする通信用の機器。
13. 前記データシンボルは共通公衆無線インタフェース（ＣＰＲＩ）信号内で運ばれ、そして８ビットから１０ビットへの（８ｂ／１０ｂ）コード化プロトコルを使用して８ビット文字から生成され、そしてここにおいて前記第１の通信インタフェースは、前記回復された文字がその中にマッピングされた前記通信フレームを１つの光通信網上で送信するように構成される、ことを特徴とする請求項１２に記載の機器。
14. 前記第１の通信インタフェースは、前記入力フレームを前記通信フレームのペイロード領域にマッピングし、そして前記通信フレームのオーバーヘッドフィールド内に、マッピングされた少なくとも幾つかの前記入力フレームに対するポインタを設定する、ように構成される、ことを特徴とする請求項１２または１３に記載の機器。
15. 前記第２の通信インタフェースは、前記通信フレームのペイロード領域内の前記入力フレームのそれぞれの位置を前記ポインタを使用して識別することにより、前記入力フレームに同期するように構成される、ことを特徴とする請求項１４に記載の機器。
16. 前記第１の通信インタフェースは、１つのハイパーフレーム内で組織化された多重の入力フレームを受信するように構成され、前記第２の通信インタフェースは、１つのハイパーフレーム番号（ＨＦＮ）を運ぶ１つの入力フレームを識別し、そして前記ハイパーフレーム内の前記識別された入力フレームの１つの位置から、前記ハイパーフレーム内の最初の入力フレームの位置を推定するように構成される、ことを特徴とする請求項１４に記載の機器。
17. 前記第２の通信インタフェースは、前記入力フレームを、１つのハイパーフレームインターバルの１つのフレーム内間隔をそれぞれが有する多重のインターリーブされたサブ配列に分割し、そして、１つのサブ配列であって、前記ハイパーフレーム番号（ＨＦＮ）を含むと期待される１つのフィールドが、所定の整数範囲内で、２つ以上の前記入力フレームに亘って単調かつ周期的に前記サブ配列内で増加する、サブ配列を識別する、ように構成される、ことを特徴とする請求項１６に記載の機器。
18. 前記第１の通信インタフェースは、前記入力フレームを多重の共通公衆無線インタフェース（ＣＰＲＩ）源から受信し、そして前記ＣＰＲＩ源の中で交替する、事前に定義された１つのインターリーブ方式を使用して前記回復された文字をインターリーブする、ように構成される、ことを特徴とする請求項１２または１３に記載の機器。
19. 前記第１の通信インタフェースは、前記共通公衆無線インタフェース（ＣＰＲＩ）信号の中に前記同期化シンボルの代わりにエラーイベントを示す１つのアラーム信号を設定するように構成され、そしてここにおいて前記第２の通信インタフェースは、前記アラーム信号がエラーの無いことを示す場合は前記同期化シンボルを再生成することを含み前記入力フレームを再構築し、そしてそうでない場合は故障表示を出力する、ように構成されることを特徴とする請求項１２または１３に記載の機器。
20. 前記第１の通信インタフェースは、前記通信フレームの境界に整列された前記入力フレームをマッピングするように構成され、そしてここにおいて前記第２の通信インタフェースは、前記境界からスタートして前記文字を前記通信フレームから抽出することにより前記入力フレームを同期させるように構成される、ことを特徴とする請求項１２または１３に記載の機器。
21. 前記第１の通信インタフェースは、受信された反対方向の通信フレームから１つの第１のクロック信号を引き出し、そして前記通信フレームを前記第１のクロックを使用して送信するように構成される、ことを特徴とする請求項１２または１３に記載の機器。
22. 前記第２の通信インタフェースは、前記第２の通信インタフェース内で受信された反対方向の入力フレームから１つの第２のクロック信号を引き出し、そして前記再構築された入力フレームを前記第２のクロックを使用して出力するように構成される、ことを特徴とする請求項１２または１３に記載の機器。

Images