TWI469535B - 用於編碼位元序列之方法及編碼電路 - Google Patents

用於編碼位元序列之方法及編碼電路 Download PDF

Info

Publication number
TWI469535B
TWI469535B TW97135317A TW97135317A TWI469535B TW I469535 B TWI469535 B TW I469535B TW 97135317 A TW97135317 A TW 97135317A TW 97135317 A TW97135317 A TW 97135317A TW I469535 B TWI469535 B TW I469535B
Authority
TW
Taiwan
Prior art keywords
block
bit
encoding
bits
encoding mechanism
Prior art date
Application number
TW97135317A
Other languages
English (en)
Other versions
TW200926614A (en
Inventor
Wei Ming Lim
Changlong Xu
Mituru Tanabe
Teruhito Takeda
Tomoaki Mizuta
Original Assignee
Agency Science Tech & Res
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency Science Tech & Res, Panasonic Corp filed Critical Agency Science Tech & Res
Publication of TW200926614A publication Critical patent/TW200926614A/zh
Application granted granted Critical
Publication of TWI469535B publication Critical patent/TWI469535B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/001—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding applied to control information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0006—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

用於編碼位元序列之方法及編碼電路
本發明之實施例一般係關於用於編碼位元序列之方法與編碼電路。
在根據IEEE 802.16-2004之無線通訊系統中，例如，在使用正交分頻多工(OFDM)與加速乘積碼(Turbo Product Codes,TPC)之無線通訊系統中，設計TPC區塊之尺寸以匹配OFDM字符之尺寸。在表1中給定此根據IEEE 802.16所使用加速乘積碼(TPC)區塊之格式。
在此種通訊系統中，可以使用兩種型式之碼：延伸漢明(Hamming)碼、與奇偶核對碼。奇偶核對碼典型地具有較此延伸漢明碼為低之編碼增益。
藉由將延伸漢明碼與奇偶核對碼配對，而可以達成一 些高編碼速率。然而，此導致相較於使用僅由延伸漢明碼所形成TPC碼為較低之編碼增益。
在傳統上，使用縮短之延伸列與行，以匹配此編碼位元數目/區塊與一OFDM字符。
此在OFDM字符中所可以傳輸位元之數目主要是由通道之情況(即，所使用通訊通道之情況)所決定，以及此所可使用之前向錯誤校正(FEC)碼之型式、是由所允許位元誤差率(BER)決定。為了達成高產量，典型地選擇FEC碼，以致於編碼率高而不會妥協其BER表現。
在傳統系統中碼之大小(即，碼之區塊格式)與OFDM之字符大小匹配，而此選擇FEC碼之大小以致於可以達成高BER表現與編碼速率之可能性因此受到嚴重限制。
在實施例中，提供一種編碼一位元序列之方法，其包括以下步驟：選擇一第一編碼區塊位元數目與一第一編碼機制；將此位元序列次分割成：至少一第一位元區塊、與一第二位元區塊，其中，各至少一第一位元區塊包括：此等位元之第一編碼區塊位元數目，以及第二位元區塊包括少於第一編碼區塊位元數目之位元；選擇一用於該第二位元區塊之第二編碼機制，其係與該第一編碼機制不同編碼機制；以及使用第一編碼機制將至少一第一位元區塊編碼，且使用第二編碼機制將第二位元區塊編碼。
以下參考此等圖式以說明本發明之實施例。
在圖1中說明根據一實施例用於將一位元序列編碼之方法。
圖1顯示根據一實施例之流程圖100。
在步驟101中，選擇一第一編碼區塊位元數目與一第一編碼機制。
在步驟102中，將此位元序列次分割成：至少一第一位元區塊、與一第二位元區塊，其中，各至少一第一位元區塊包括：此等位元之第一編碼區塊位元數目，以及第二位元區塊包括：少於第一編碼區塊位元數目之位元。
在步驟103中，選擇一用於第二位元區塊之第二編碼機制，其係與第一編碼機制不同。
在步驟104中，使用第一編碼機制將至少一第一位元區塊編碼，且使用第二編碼機制將第二位元區塊編碼。
在另一實施例中，提供一種根據以上說明方法之電腦程式產品。
在另一實施例中，提供一種用於將位元序列編碼之編碼電路。此電路在圖2中說明。
圖2顯示根據一實施例之編碼電路200。
此編碼電路200包括：一第一選擇電路201，其被組態以選擇一第一編碼區塊位元數目與一第一編碼機制。
此編碼電路200更包括：一次分割電路202，其被組態將此位元序列次分割成：至少一第一位元區塊、與一第二位元區塊，其中，各至少一第一位元區塊包括：此等位元之第一編碼區塊位元數目，以及第二位元區塊包括：少於 第一編碼區塊位元數目之位元。
將此編碼電路200之一第二選擇電路203組態，以選擇一用於第二位元區塊之第二編碼機制，其係與第一編碼機制不同。
此編碼電路200更包括一處理電路204，其被組態而使用第一編碼機制將至少一第一位元區塊編碼，且使用第二編碼機制將第二位元區塊編碼。
此編碼電路200更包括一記憶體，其中儲存有關於可以被選擇之編碼機制之資訊(例如，程式碼、參數值、位元組合規則)。
在此等實施例中所使用記憶體可以為：揮發性記憶體，例如：動態隨機存取記憶體(DRAM)；或非揮發性記憶體，例如：可程式唯讀記憶體(PROM)、可拭除可程式唯讀記憶體(EPROM)、電性可拭除可程式唯讀記憶體(EEPROM)；或快閃式記憶體，例如：浮動閘極記憶體、電荷補捉記憶體、磁阻隨機存取記憶體(MRAM)；或相變隨機存取記憶體(PCRAM)。
此編碼電路例如為傳送器之一部份。
在一實施例中，換句話說，將一位元序列編碼，例如用於前向錯誤校正(FEC)、而例如用於傳送位元序列，此位元序列藉由將其次分割成：用於一或更多編碼機制之輸入資料區塊而編碼。例如，此位元序列被次分割成用於第一編碼機制之給定大小之複數個輸入資料區塊，以致於此輸入資料區塊位元尺寸最大，即與輸入資料區塊無關之位元 數目、對於整個輸入資料區塊而言太小。然後，將所剩餘之位元可以位元填充而編組，以形成第二輸入資料區塊。此允許選擇用於第一編碼機制之大區塊位元尺寸、即大的第一編碼區塊位元大小數目，而不會由於所剩餘位元對於輸入資料區塊太少而妥協編碼速率，此輸入資料區塊用於第一編碼機制，其中須要大數目之填充位元。在一實施例中，因此選擇第二編碼機制，以致於此用於第二編碼機制之輸入資料區塊小於：用於第一編碼機制之輸入資料區塊，以及因此相較於將第一編碼機制使用於剩餘位元之情形，可以須要較少填充位元。例如選擇第二編碼機制，以致於將所有剩餘位元裝入於用於第二編碼機制之一輸入資料區塊中。
例如將第一位元區塊編碼以產生第一編碼區塊。此第一位元區塊可以稱為：用於第一編碼機制之輸入資料區塊，以及此第一編碼區塊可以稱為：第一編碼機制之輸出資料區塊。類似地，此第二位元區塊可以稱為：用於第二編碼機制之輸入資料區塊，以及將此第二位元區塊編碼之第二編碼區塊可以稱為：第二編碼機制之輸出資料區塊。此一編碼機制之輸入資料區塊例如為位元之區塊，其整個被轉換成各輸出資料區塊。這意味著：輸出資料區塊例如取決於各輸入資料區塊之所有位元，而對應於不同輸入資料區之此等輸出資料區塊彼此無關。尤其，此輸出資料區塊可以僅取決於其相對應輸入資料區塊之位元之值。
此第一編碼機制與第二編碼機制可以為不同，例如關 於其輸入資料區塊大小及/或輸出資料區塊大小。
在一實施例中，提供一種資料編碼方法，其允許有關於所想要品質要求之編碼機制之選擇之高度彈性，此所想要品質要求例如為：BER表現與資料產量。
在一實施例中，“電路”可以瞭解為任何種類之邏輯執行實體，其可以為硬體、軟體、韌體、或其任何組合。因此，在一實施例中，“電路”可以為：硬繞線邏輯電路，或可程式邏輯電路、像是可程式處理器、例如微處理器(例如，複雜指令集電腦(CISC)處理器、或精簡指令集電腦(RISC)處理器)。“電路”亦可以為由處理器所執行或實施之軟體，其例如為任何種類之電腦程式，例如為使用虛擬機器碼像是Java之電腦程式。將在以下更詳細說明之各功能之任何其他種類之執行，其亦可以瞭解作為根據替代實施例之“電路”。
此在用於編碼位元序列之方法之上下文中所說明之實施例，對於電腦程式產品與編碼電路類似地有效。
在一實施例中，根據第二位元區塊之位元數目而選擇此第二編碼機制。例如，選擇此第二編碼機制，以致於此第二編碼機制之輸入區塊尺寸大於：第二位元區塊之位元數目。例如，選擇此第二編碼機制作為複數個第二編碼機制之編碼機制，其具有複數個第二編碼機制之最小輸入區塊尺寸，而大於第二位元區塊之位元數目。
在一實施例中，第一編碼區塊之位元數目是依據第一編碼機制之輸入區塊尺寸而選擇。
在一實施例中，將此位元序列編碼而用於傳輸此位元 序列，以及根據此傳輸之所允許位元最大誤差率，以選擇第一編碼機制。例如，根據所允許位元最大誤差率，而選擇適用於所允許位元最大誤差率之複數個編碼機制，且選擇第一編碼機制，作為複數個編碼機制之編碼機制，其具有最高編碼速率及/或最高編碼增益。
在一實施例中，此第一編碼機制為乘積碼，其例如為加速乘積碼。此第一編碼機制例如為：根據兩個延伸漢明碼之加速乘積碼。
在一實施例中，此第二編碼機制為乘積碼，其例如為加速乘積碼。此第二編碼機制例如為：根據兩個延伸漢明碼之加速乘積碼。在其他實施例中，此第一編碼機制及/或此第二編碼機制是根據可能彼此不同之其他碼，例如，奇偶核對碼與漢明碼、兩個奇偶核對碼等。
在一實施例中，此方法包括傳輸此經編碼第一位元區塊與經編碼第二位元區塊。例如，此經編碼第一位元區塊與經編碼第二位元區塊是根據OFDM傳輸。
在一實施例中，此方法更包括：將經編碼第一位元區塊之資料、與經編碼第二位元區塊之資料映射至調變字符。此方法例如更包括：將經編碼第一位元區塊之資料、與經編碼第二位元區塊之資料映射至OFDM字符。在一實施例中，此經編碼第一位元區塊之資料數量、是與映射至OFDM字符之資料數量不同。此經編碼第一位元區塊之資料數量例如是指：此經編碼第一位元區塊之位元數目。這意味著：在此實施例中，此包括經編碼第一位元區塊之碼區 塊之大小並不匹配OFDM字符之大小。
在一實施例中，此經編碼第一位元區塊之資料映射至至少兩個OFDM字符。
在一實施例中，此經編碼第二位元區塊之資料數量與映射至一OFDM字符之資料數量不同。
此方法可以更包括將第二位元區塊以位元填充，以適合作為用於第二編碼機制之輸入。
在一實施例中，此方法更包括：從經編碼第二位元區塊、將由於以填充位元編碼所產生零位元之至少一些省略。此方法例如包括：從經編碼第二位元區塊、將由於以填充位元編碼所產生之所有零位元省略。
圖3顯示根據一實施例之傳送器300。
在此例中，傳送器300使用正交分頻多工(OFDM)，用於將由資料源301所提供之資料發出。
此由資料源301所提供資料被編組成資料區塊302，而饋至編碼電路303。此編碼電路303根據其碼區塊格式將資料區塊302編碼。這意味著編碼電路303使用：此包括來自一或多個資料區塊302之某數目位元(在以下稱為(有用)資料位元數目/碼區塊)之輸入資料區塊，且從此輸入資料區塊產生：此包括某數目位元(在以下稱為編碼位元數目/碼區塊)之輸出碼區塊。在此例中之輸出碼區塊稱為TPC區塊，這是由於在此例中，此所使用之編碼機制假設為加速乘積碼。
將此TPC區塊304饋至調變電路305，其由此TPC區 塊304之位元產生OFDM字符306之序列。各OFDM字符包括調變字符，例如此根據QAM64(QAM：正交振幅調變)或PSK(相移鍵控)之調變字符，用於根據OFDM設計所使用之各次載體、例如64或128個次載體。將OFDM字符306之序列編組成OFDM框，以形成基本傳輸格式。
然後，可以將OFDM字符306饋至IFFT電路307，此電路實施逆快速傅立葉轉換，且提供其輸出至發射電路308，其例如包括：數位－至－類比轉換電路、混頻器、以及一或更多個發射天線，且將IFFT電路307之輸出發射作為無線電信號。
請注意可以將其他電路包括於傳送器300中。例如，在編碼器303與調變電路305之間可以有一交錯電路，其實施TPC區塊304之位元交錯。
在此實施例中，一OFDM(字符)框是指：此包括相等長度與尺寸之正好Q個OFDM字符之資料結構。在圖4中說明此OFDM框與TPC區塊之關係。
圖4顯示根據第一實施例之OFDM框400。
如同以上提及，此OFDM框400包括複數個OFDM字符401。此OFDM字符401對應於產生此等字符之複數個TPC區塊402，即例如根據所使用之調變設計而使用星座映射，將TPC區塊402之資料映射至OFDM字符401。此意味著例如：此等OFDM字符401之第一個是由：TPC區塊402之第一個之此等第一個位元所產生，即此等用於各次載體之調變字符是根據此等位元所選出，此等OFDM字符401 之第二個是由：TPC區塊402之第一個之以下位元所產生等等。
在一實施例中，TPC區塊402之大小並不匹配OFDM字符401之大小。尤其是，此可能會發生，須要填充位元403，以具有用於此等OFDM字符401最後之足夠位元。
此加速乘積碼典型地對應於此等碼(當以矩陣形式寫入此輸入資料區塊時，此可以被視為一碼而對應於此等列，以及其他碼對應於此等行)。此兩個碼亦稱為加速乘積碼之成份，而可以為相同型式與相同尺寸。在以下，此所使用碼之大小是指碼輸入資料區塊大小及/或輸出碼區塊大小。
加速乘積碼之成份之可能型式例如為：奇偶核對碼、漢明碼、延伸漢明碼、BCH(Bose－Chaudhuri－Hocquenghem)碼。此等例之任何兩者可以例如使用於TPC(區塊)碼。此用於TPC碼之成份之選擇可以例如根據參數，例如、所想要之BER性能表現、所想要之編碼速率、或執行之難易。
表2顯示此例如為所有相同型式不同尺寸兩個碼之可能組合之例，在此例中為延伸漢明碼。
因而，此加速乘積碼之大小給定為TPC(nx,kx)(ny,ky)，而(nx,kx)給定第一成份之大小，以及(ny,ky)給定第二成份之大小，以致於nx乘以ny為加速乘積碼之各輸出碼區塊之位元數目，以及kx成ky加速乘積碼之各輸入資料區塊之位元數目。
表2列示此根據TPC區塊大小而並未縮短之延伸漢明碼之範圍，在一實施例中，可以使用具有(128,120)(128,120)為大尺寸之TPC。從表2可以看出加速乘積碼之編碼速率隨著其尺寸而增加。
因此，在一實施例中，可以使用例如在複數個所給定而允許加速乘積碼中具有最大尺寸之TPC，而用於至少部份地編碼資料區塊302。
在一實施例中，此基本方法為將用於OFDM框之TPC區塊之區塊尺寸最大化，而允許最大編碼速率與編碼增益。在一實施例中，根據下列所示而實施編碼：i.設在OFDM框中有P個TPC區塊(即，如同於圖2中所示、對應於OFDM框)，而P並不等於Q。
ii.選擇此等首先之P－1個TPC區塊，以致於其具有相同尺寸。此等區塊稱為此OFDM框之主要區塊型式之區塊。此最後之TPC區塊可以為不同尺寸。此區塊稱為此OFDM框之替代區塊型式之區塊。
iii.根據所想要之位元誤差率(BER)而選擇主要區塊型式。
iv.選擇此替代區塊型式之尺寸，以小於或等於主要區塊型式之尺寸。典型地，當區塊尺寸較小時，一碼之錯誤校正性能表現較高。因此，在一框中整體錯誤校正性能表現並不受限於替代區塊型式。
v.可以或不可以將替代區塊、即替代區塊型式之區塊縮短。
換句話說，根據所想要之位元誤差率，以選擇具有某種尺寸之TPC碼。使用此TPC碼將資料區塊302之資料編碼作為輸入資料區塊。此結果為P－1個輸出碼區塊，其在此例中亦稱為TPC區塊。此等P－1個TPC碼區塊均具有相同大小。除了此等P－1個TPC區塊之外，產生第P個TPC區塊。此等P－1個TPC區塊與第P個TPC區塊一起形成位元序列、而被映射至OFDM框之OFDM字符。除了此主要區 塊大小之P個TPC區塊形成恰好長度之位元序列、而被映射至一OFEM框之情形外，此第P個TPC區塊將必須短於主要區塊型式之P－1個TPC區塊。因此，此產生第P個TPC區塊之TPC碼具有：與被使用以產生主要區塊型式之P－1個TPC區塊之TPC碼之不同尺寸。因此，此產生第P個TPC區塊、其亦稱為替代區塊型式之TPC區塊、之輸入資料區塊之大小小於：此產生首先P－1個TPC區塊之輸入資料區塊之大小。這意味著將此來自產生P個TPC輸出碼區塊之輸入資料區塊302之資料編組成：第一尺寸之P－1個輸入資料區塊、與小於此第一尺寸之第二尺寸之第P個輸入資料區塊。對於首先P－1個輸入資料區塊，使用例如第一尺寸碼之第一編碼機制；以及對於第P個輸入資料區塊，使用例如小於第一尺寸之第二尺寸之碼之第二編碼機制。
在下文中，假設一輸入資料區塊302包括：正好數量之此使用一OFDM資料框所傳輸(有用)資料。更假設此資料區塊302為L位元尺寸。
在一實施例中，例如由一組可供使用區塊型式選擇此主要區塊型式，換句話說，此可供使用區塊型式為TPC尺寸，其在此等符合BER要求、即對於BER要求適合之主要區塊型式中具有最高編碼速率。此等主要區塊、即主要區塊形式之TPC區塊之數目Ppb可以由下式計算：
而[＊ ]代表下限函數，且Upb＝kx．ky為尺寸為TPC(nx,kx)(ny,ky)之碼之未編碼位元之數目，此碼被使用以產生主要區塊。這意味著Upb為加速乘積碼之輸入資料區塊尺寸，此碼被使用以產生主要區塊(稱為主要碼之型式)。
此資料區塊之剩餘位元Bab，即此等未被使用以產生主要區塊之輸入資料區塊之一部份之位元，被使用作為用於碼(稱為替代碼)之輸入，以產生替代區塊。Bab可以由下式計算：Bab＝L－Ppb．Upb (2)
在一實施例中，根據以下規則選擇替代區塊型式：vi.從表3可以根據Bab，以選擇此具有用於替代區塊之最大尺寸之碼型式。請注意仍然可應用iv。
表3由可能替代碼之分析導出。在表3中所列示之條 件僅用於說明。其他之組合亦為可能，其例如由特定外部條件所產生。例如，如果此資料區塊長度為8之倍數、且此主要區塊尺寸為TPC(32,26)(32,26)，則並未使用在表3左欄中所列示條件中之奇數邊界。表3僅顯示一直至最大尺寸TPC(64,57)(64,57)之條件。此根據表3之選擇設計亦可以延伸至較高TPC尺寸。
對於可以選擇用於替代碼之編碼機制(以及類似地用於：可以被選擇而用於主要碼之編碼機制)，可以將用於此等編碼機制之使用之資訊儲存於傳送器300之記憶體中。例如，可以儲存用於執行各種編碼機制之程式碼。此外，可以儲存用於各種編碼機制之參數值(例如，輸入區塊尺寸等)，而用於各種編碼機制。作為一例子，可以儲存用於各編碼機制之規格，其有關於：根據此編碼機制必須如何組合此輸入資料區塊之位元，以產生相對應之輸出資料區塊。
作為一例，設L＝2896位元。假設此通道條件指定：此具有可以使用最高編碼速率TPC被給定為TPC(32,26)(32,26)。這意味著此主要碼給定為TPC(32,26)(32,26)，其中，在此例中仍然假設這是指：根據兩個延伸漢明碼之組合所給定尺寸之TPC。
從式(1)中可以得出：Ppb＝4。
式(2)可以產生Bab＝2896－4＊ 676＝192。
因此，在此例中，根據表3而選擇替代區塊尺寸為TPC (16,11)(32,26)。
在一實施例中，為了達成用於一碼之對大編碼速率，可以使用縮短(或切斷)以去除任何冗餘之填充位元，且因此降低編碼速率。
對於區塊碼可以實施列縮短、行縮短、或兩者之組合。如果此資料區塊尺寸L並未已知且事先並未固定，則使用列縮短與行縮短在執行中會導致一些困難。如果L之範圍大且可變，則使用超大型積體(VLSI)邏輯、以決定用於各可能L之最適列與行縮短典型地並非輕而易舉者。
在以下說明在其中使用列縮短之實施例。此等所說明之方法亦可以使用於行縮短。
如果此等主要區塊如同以上說明產生，則無須用於主要區塊之縮短。對於替代區塊，此所縮短之數量可以令人所欲地取決於Bab。
由於Bab為使用於產生替代區塊之資料位元之數目，此用於替代區塊所須填充位元之數目(以具有用於替代碼之輸入資料區塊所須之全部數目位元)為：Bpad＝Uab－Bab (3)
而Uab為用於替代區塊之未編碼位元之數目，即用於替代碼之輸入資料區塊尺寸。
對於以上例子，Bab＝192，Ppad＝286－192＝94
圖5中顯示：以填充位元根據TPC(32,26)(16,11)而編碼之編碼前之輸入資料區塊。
圖5顯示根據一實施例之輸入資料區塊500。
如同此等數目為8、9、10之列可以看出，其均由填充位元(3＊ 26＝78填充位元)所構成，其與數目為7之列中之16個0一起，此形成94個填充位元。
圖6顯示根據一實施例之輸出碼區塊600。
在圖5中顯示此輸出碼區塊為：根據TPC(32,26)(16,11)而由輸入資料區塊300所產生TPC區塊。在此例中由於所有位元為0，此最後三列(列號為13、14、15)可以被縮短(例如，在其通過TPC區塊至調變電路305之前被刪去)。
對於列號碼12，在此處並非所有位元均為0，則例如有兩個選擇：選擇1：忽略在此列中之0位元，且傳輸此整個列(即，將整個列映射至OFDM字符)。此在圖7中說明。
圖7顯示根據一實施例之縮短輸出碼區塊700。
在此縮短之輸出碼區塊700中，此等僅包括0之最後三列被去除，但在列號碼12中由於填充所產生之剩餘0位元、即此包括實際有用資料位元之最後列則未被去除。
選擇2：在傳輸之前，去除此等(由於填充所產生)0位元。此在圖8中說明。
圖8顯示根據一實施例之縮短輸出碼區塊800。
在此縮短之輸出碼區塊800中，此等僅包括0之最後三列被去除，但在列號碼12中由於填充所產生之剩餘0位 元、即此包括實際有用資料位元之最後列亦已被去除。
此在選擇1與選擇2之間之選擇是依據：執行複雜度與編碼速率間之抵換。如果此資料區塊尺寸L為大，則此具有有效資料之最後TPC列中之0位元(換句話說為有用資料；在以上例中為列12)，並不會大幅影響編碼速率。
此在縮短之後TPC區塊中位元數目可以藉由首先根據下式決定填充列之數目而計算：
[＊ ]代表下限函數，Bpad藉由式(3)而給定，且kx為TPC區塊每列未編碼資料位元之數目。
對於具有L＝2896與Bpad＝94之以上例子而言，Npad＝3
此在縮短之後之編碼位元數目/TPC區塊，對於選擇1可以計算為：Cab_pad＝Cab－Npad．nx (5)
以及對於選擇2可以計算為：Cab_pad＝Cab－Npad．nx－Bpad mod kx (6)
而對於大小為TPC(nx,ky)(ny,ky)之Cab＝nx．ny為：在替代區塊中編碼位元之數目。
此用於TPC區塊之編碼速率可以計算為：
[＊ ]為下限函數，且Cpb＝nx．ny為尺寸TPC(nx,ky)(ny,ky)之主要區塊中編碼位元之數目。Cab＝kx．ky為用於主要區塊之未編碼位元之數目(即，用於主要區塊之輸入資料區塊之位元數目)。Bpad由式3給定，而Cab_pad各由式5或6所給定。
為了計算系統之真實編碼速率，可以考慮編碼位元至OFDM字符之映射。從圖2可以看出，此編碼位元(即，TPC區塊402之位元)之總數在縮短之後，可能無法置入於OFDM字符中。因此，可以使用此用於最後OFDM字符之填充位元403。
設此使用OFDM字符框所傳輸編碼位元之總數表示為Ctotal ，此由下式所給定：Ctotal＝Ppb．Cpb＋Cab_pad (8)
為了決定在OFDM框中OFDM字符之數目，設Ncbps為編碼位元數目/OFDM字符、即此使用OFDM字符所傳輸編碼位元之數目。此值例如藉由：調變設計(QAM64、PSK、...)、以及所使用次載體數目而決定。此OFDM字符數目/OFDM框由下式給定： [＊ ]為上限函數。
考慮此用於最後OFDM字符之可能填充，此編碼速率因此由下式給定：
可以看出此編碼速率取決於：替代區塊、與用於最後OFDM字符之填充位元之數目。
為了確保一致之高編碼速率，在一實施例中，可以遵守以下一或更多個指導原則：‧將此資料區塊長度L選擇為大；‧選擇此資料區塊長度L，以致於此對於最後OFDM字符之填充位元之數目為最小；‧如果使用列縮短且如果此列尺寸與行尺寸並不相等，則選擇此TPC區塊列尺寸，以致於其小於TPC區塊行尺寸。如果使用行縮短(例如，類似於以上說明列縮短)且如果此列尺寸與行尺寸並不相等，則選擇此TPC行尺寸小於列尺寸。
在一實施例中，提供一種方法用於形成或設計一OFDM為主系統所用之加速乘積碼。當相較於現有系統時，可以 達成具有良好編碼增益之較高編碼速率。在一實施例中，此編碼執行簡單且提供較高彈性以選擇TPC碼。此外，相較於使用TPC碼之傳統以OFDM為主之系統，本發明可以達成以下優點：‧可以達成較高編碼速率而不會犧牲BER性能表現；‧此使用於TPC之成份碼並不受限於TPC區塊尺寸。這意味著可以使用更強而有力之碼，例如：延伸漢明碼、而非簡單之奇偶核對碼；‧在一框中可以有較大範圍之資料區塊長度；‧在來自TPC碼之OFDM字符尺寸上並無限制。因而，可以僅藉由通道條件而決定位元數目/OFDM字符。此在用於物理層前端設計期間允許更大彈性；‧由於TPC區塊之型式受到限制，此方法之執行較簡單。在一實施例中，僅使用延伸漢明碼。而且，此用於設計所須之縮短相較於傳統設計非常簡單。
本發明之實施例可以使用於3G系統、有線區域網路(LAN)通訊系統、光學通訊系統、磁性記錄系統、以及任何包括通道碼之通訊系統。例如，此等實施例可以使用於根據下列之行動通訊系統：第三代夥伴計劃(3GPP)、自由行動存取(FOMA)、或碼分割多重存取(CDMA)(CDMA 2000)。
200‧‧‧編碼電路
201‧‧‧第一選擇電路
202‧‧‧次分割電路
203‧‧‧第二選擇電路
204‧‧‧處理電路
300‧‧‧傳送器
301‧‧‧資料源
302‧‧‧資料區塊
303‧‧‧編碼電路
304‧‧‧TPC區塊
305‧‧‧調變電路
306‧‧‧OFDM字符
307‧‧‧IFFT電路
308‧‧‧發射電路
400‧‧‧OFDM框
401‧‧‧OFDM字符
402‧‧‧TPC區塊
403‧‧‧填充位元
500‧‧‧輸入資料區塊
600‧‧‧輸出資料區塊
700‧‧‧縮短輸出碼區塊
800‧‧‧縮短輸出碼區塊
圖1為根據一實施例之流程圖；圖2為根據一實施例之編碼電路；圖3為根據一實施例之傳送器； 圖4為根據一實施例之OFDM框；圖5為根據一實施例之輸入資料區塊；圖6為根據一實施例之輸出碼區塊；圖7為根據一實施例之縮短輸出碼區塊；以及圖8為根據一實施例之縮短輸出碼區塊。

Claims (25)

  1. 一種用於編碼位元序列之方法，包括：選擇一第一編碼區塊位元數目與一第一編碼機制；將該位元序列次分割成為複數個第一位元區塊，並且將該位元序列中無關於該等第一位元區塊中一個第一位元區塊的剩餘位元編組成一第二位元區塊，其中該等第一位元區塊各者包含該第一編碼區塊位元數目之位元，且該第二位元區塊包含少於該第一編碼區塊位元數目之位元；選擇一第二編碼機制，其係用於第二位元區塊，第二編碼機制係與第一編碼機制不同；以及使用該第一編碼機制將該等第一位元區塊編碼，以及使用該第二編碼機制將該第二位元區塊編碼。
  2. 如申請專利範圍第1項之方法，其中該第二編碼機制是根據該第二位元區塊之位元數目而選擇。
  3. 如申請專利範圍第2項之方法，其中選擇該第二編碼機制，以致於該第二編碼機制之輸入區塊尺寸大於該第二位元區塊之位元數目。
  4. 如申請專利範圍第3項之方法，其中選擇該第二編碼機制以作為該等複數個第二編碼機制之一編碼機制，其具有該等複數個第二編碼機制之最小輸入區塊尺寸，而其大於該第二位元區塊之位元數目。
  5. 如申請專利範圍第1或2項之方法，其中該第一編碼區塊位元數目是根據該第一編碼機制之該 輸入區塊尺寸而選擇。
  6. 如申請專利範圍第1或2項之方法，其中將該位元序列編碼用於傳輸該位元序列，以及根據該傳輸所允許位元最大誤差率而選擇該第一編碼機制。
  7. 如申請專利範圍第6項之方法，其中根據該所允許位元最大誤差率，選擇適用於該所允許位元最大誤差率之複數個該編碼機制，以及選擇該第一編碼機制作為該等複數個編碼機制之該編碼機制，其具有最高編碼速率與最高編碼增益之至少一個。
  8. 如申請專利範圍第1或2項之方法，其中該第一編碼機制為一乘積碼。
  9. 如申請專利範圍第8項之方法，其中該第一編碼機制為一加速乘積碼。
  10. 如申請專利範圍第9項之方法，其中該第一編碼機制為：根據兩個延伸漢明碼之該加速乘積碼。
  11. 如申請專利範圍第1或2項之方法，其中該第二編碼機制為該乘積碼。
  12. 如申請專利範圍第11項之方法，其中該第二編碼機制為該加速乘積碼。
  13. 如申請專利範圍第12項之方法，其中該第二編碼機制為：根據該兩個延伸漢明碼之該加速乘積碼。
  14. 如申請專利範圍第1或2項之方法，更包括： 傳輸經編碼該第一位元區塊與經編碼該第二位元區塊。
  15. 如申請專利範圍第14項之方法，其中根據正交分頻多工(OFDM)而傳輸該經編碼第一位元區塊與該經編碼第二位元區塊。
  16. 如申請專利範圍第1或2項之方法，更包括：將該經編碼第一位元區塊之資料、與該經編碼第二位元區塊之資料映射至調變字符。
  17. 如申請專利範圍第16項之方法，更包括：將該經編碼第一位元區塊之資料、與該經編碼第二位元區塊之資料映射至正交分頻多工(OFDM)字符。
  18. 如申請專利範圍第17項之方法，其中該經編碼第一位元區塊之資料數量與映射至一正交分頻多工(OFDM)字符之資料數量不同。
  19. 如申請專利範圍第18項之方法，其中將該經編碼第一位元區塊之資料映射至至少兩個正交分頻多工(OFDM)字符。
  20. 如申請專利範圍第17項之方法，其中該經編碼第二位元區塊之資料數量與映射至該正交分頻多工(OFDM)字符之資料數量不同。
  21. 如申請專利範圍第1或2項之方法，更包括：將該第二位元區塊以位元填充，以適合作為用於該第二編碼機制之輸入。
  22. 如申請專利範圍第21項之方法，更包括： 將由編碼該等填充位元所產生之該經編碼第二位元區塊省略至少一些0位元。
  23. 如申請專利範圍第22項之方法，更包括：將由編碼該等填充位元所產生之該經編碼第二位元區塊省略所有0位元。
  24. 一種用於編碼位元序列之編碼電路，包括：一第一選擇電路，其被組態以選擇一第一編碼區塊位元數目與一第一編碼機制；一次分割電路，其被組態以將該位元序列次分割成為複數個第一位元區塊，並且將該位元序列中無關於該等第一位元區塊中一個第一位元區塊的剩餘位元編組成一第二位元區塊，其中該等第一位元區塊各者包含該第一編碼區塊位元數目之位元，且該第二位元區塊包含少於該第一編碼區塊位元數目之位元；一第二選擇電路，其被組態以選擇一用於該第二位元區塊之第二編碼機制，該第二編碼機制係與該第一編碼機制不同；以及一處理電路，其被組態以使用該第一編碼機制將該等第一位元區塊編碼，以及使用該第二編碼機制將該第二位元區塊編碼。
  25. 一種電腦程式產品，其當由一電腦執行時，使得該電腦實施一用於編碼位元序列之方法，該方法包括：選擇一第一編碼區塊位元數目與一第一編碼機制；將該位元序列次分割成為複數個第一位元區塊，並且 將該位元序列中無關於該等第一位元區塊中一個第一位元區塊的剩餘位元編組成一第二位元區塊，其中該等第一位元區塊各者包含該第一編碼區塊位元數目之位元，且該第二位元區塊包含少於該第一編碼區塊位元數目之位元；選擇一第二編碼機制，其係用於該第二位元區塊，第二編碼機制係與該第一編碼機制不同；以及使用該第一編碼機制將該等第一位元區塊編碼，以及使用該第二編碼機制將該第二位元區塊編碼。
TW97135317A 2007-09-14 2008-09-15 用於編碼位元序列之方法及編碼電路 TWI469535B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US97243007P 2007-09-14 2007-09-14

Publications (2)

Publication Number Publication Date
TW200926614A TW200926614A (en) 2009-06-16
TWI469535B true TWI469535B (zh) 2015-01-11

Family

ID=40452268

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97135317A TWI469535B (zh) 2007-09-14 2008-09-15 用於編碼位元序列之方法及編碼電路

Country Status (6)

Country Link
US (1) US20110194641A1 (zh)
EP (1) EP2188898A4 (zh)
JP (1) JP5453268B2 (zh)
CN (1) CN101803207B (zh)
TW (1) TWI469535B (zh)
WO (1) WO2009035418A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9706599B1 (en) 2009-07-23 2017-07-11 Marvell International Ltd. Long wireless local area network (WLAN) packets with midambles
EP2460298A2 (en) * 2009-07-29 2012-06-06 Marvell World Trade Ltd. Methods and apparatus for wlan transmission
US8509329B2 (en) * 2009-11-06 2013-08-13 Samsung Electronics Co., Ltd. Data receiving apparatus for receiving data frame using constellation mapping scheme and data transmission apparatus for transmitting the date frame
US8892980B2 (en) * 2010-06-15 2014-11-18 Fusion-Io, Inc. Apparatus, system, and method for providing error correction
JP2013542533A (ja) * 2010-10-27 2013-11-21 エルエスアイ コーポレーション フラッシュメモリベースのデータ記憶のための順応ｅｃｃ技術
KR20170013905A (ko) 2014-06-02 2017-02-07 마벨 월드 트레이드 리미티드 고효율 직교 주파수 분할 멀티플렉싱(ofdm) 물리 계층(phy)
KR20170018396A (ko) 2014-06-11 2017-02-17 마벨 월드 트레이드 리미티드 무선 통신 시스템에 대한 압축된 프리앰블
WO2018129734A1 (en) * 2017-01-16 2018-07-19 Qualcomm Incorporated Dynamic frozen polar codes
CN108631918B (zh) * 2017-03-24 2021-02-26 华为技术有限公司 数据传输的方法和装置
EP3635926B1 (en) 2017-06-09 2024-03-27 Marvell World Trade Ltd. Packets with midambles having compressed ofdm symbols
WO2019060407A1 (en) 2017-09-22 2019-03-28 Marvell World Trade Ltd. DETERMINING THE NUMBER OF MIDAMBULES IN A PACKET
KR102092476B1 (ko) * 2018-10-26 2020-03-23 고려대학교 산학협력단 블록 터보 부호의 신드롬 기반 복호 방법 및 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030182616A1 (en) * 1999-11-11 2003-09-25 Kroeger Brian William Method and apparatus for forward error correction coding for an AM in-band on-channel digital audio broadcasting system
EP1837999A1 (en) * 2005-01-14 2007-09-26 Fujitsu Ltd. Encoding method, decoding method, and device thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05250814A (ja) * 1992-03-06 1993-09-28 Mitsubishi Electric Corp ディジタル磁気記録再生装置
JP3645027B2 (ja) * 1995-09-20 2005-05-11 松下電器産業株式会社 可変長データ送受信装置
JP3634082B2 (ja) * 1996-08-29 2005-03-30 富士通株式会社 送信装置および受信装置
WO1998058468A1 (fr) * 1997-06-19 1998-12-23 Kabushiki Kaisha Toshiba Systeme de transmission avec multiplexage de donnees d'information, multiplexeur et demultiplexeur utilises a cet effet et codeur et decodeur pour correction d'erreurs
JP3740256B2 (ja) * 1997-08-19 2006-02-01 キヤノン株式会社 誤り訂正符号復号化装置及び誤り訂正符号復号化方法
DE10109338A1 (de) * 2001-02-27 2002-09-05 Siemens Ag Verfahren zur Übertragung einer Bitfolge über einen Funkkanal
US9270410B2 (en) * 2002-04-22 2016-02-23 Texas Instruments Incorporated MIMO PGRC system and method
JP3935065B2 (ja) * 2002-12-16 2007-06-20 日本放送協会 ターボ積符号符号化装置、ターボ積符号符号化方法、ターボ積符号符号化プログラムおよびターボ積符号復号装置、ターボ積符号復号方法、ターボ積符号復号プログラム
WO2004073247A1 (en) * 2003-02-13 2004-08-26 Docomo Communications Laboratories Europe Gmbh Differential multiple-length transmit and reception diversity
JP2005142812A (ja) * 2003-11-06 2005-06-02 Matsushita Electric Ind Co Ltd 誤り訂正方法、誤り訂正回路、および情報再生装置
JP4166742B2 (ja) * 2004-09-22 2008-10-15 株式会社東芝 無線通信装置およびそのインタリーブ方法ならびにデインタリーブ方法
JP4434155B2 (ja) * 2006-02-08 2010-03-17 ソニー株式会社 符号化方法、符号化プログラムおよび符号化装置
WO2008042586A2 (en) * 2006-10-04 2008-04-10 Motorola, Inc. Method and apparatus for encoding and decoding data

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030182616A1 (en) * 1999-11-11 2003-09-25 Kroeger Brian William Method and apparatus for forward error correction coding for an AM in-band on-channel digital audio broadcasting system
EP1837999A1 (en) * 2005-01-14 2007-09-26 Fujitsu Ltd. Encoding method, decoding method, and device thereof

Also Published As

Publication number Publication date
EP2188898A4 (en) 2011-11-02
WO2009035418A1 (en) 2009-03-19
JP2010539787A (ja) 2010-12-16
EP2188898A1 (en) 2010-05-26
CN101803207B (zh) 2014-02-19
US20110194641A1 (en) 2011-08-11
CN101803207A (zh) 2010-08-11
TW200926614A (en) 2009-06-16
JP5453268B2 (ja) 2014-03-26

Similar Documents

Publication Publication Date Title
TWI469535B (zh) 用於編碼位元序列之方法及編碼電路
JP5791161B2 (ja) 環状バッファにリダンダンシバージョンを割当てる方法
US8032800B2 (en) Subframe interleaving
JP2022119993A (ja) データ符号化方法及び装置、記憶媒体、並びにプロセッサ
JP5679059B2 (ja) 無線送受信装置、通信システム及びそれらに用いるチャネルコーディング処理方法
KR20030036227A (ko) Ｌｄｐｃ 코드형 변조를 위한 시스템 및 방법
CN105991227B (zh) 数据编码方法及装置
TWI424718B (zh) 無線通訊方法與系統
JP2010539787A5 (zh)
CN101090305A (zh) 一种无线物理层信道编码链路处理方法
BR112017018164B1 (pt) Método de transmissão de sinal de radiodifusão de um aparelho de transmissão de sinal de radiodifusão que pode ser operado em um modo dentre uma pluralidade de modos, e aparelho de transmissão de sinal de radiodifusão que é operável em um modo dentre uma pluralidade de modos
US9203443B2 (en) Optimal period rate matching for turbo coding
JP2009512353A (ja) 低フレーム誤り率のために改善されたターボ符号インターリーバ
JP2003179528A (ja) インタリーバ・パターンの修正
CN106936541B (zh) Rs编码加字节交织方法及系统
US8286049B1 (en) Configurable transmitter including flexible block coder
JP5371623B2 (ja) 通信システム及び受信装置
US20210073124A1 (en) Data processing apparatus, and data processing method
TWI303931B (en) Method of first interleavering of a two interleaver transmitter
JP5451647B2 (ja) 無線通信装置
WO2019047741A1 (zh) 比特交织、解交织方法及装置
CN102136885A (zh) 一种3gpp lte pusch信道并行信道交织和加扰的实现方法和系统
WO2011105092A1 (ja) インタリーブ装置及びインタリーブ方法
BR102015026886A2 (pt) método e sistema para processamento de dados em um sistema de telecomunicações para adaptação dinâmica à quantidade de dados a serem transmitidos
BR102015026886B1 (pt) Método e sistema para processamento de dados em um sistema de telecomunicações para adaptação dinâmica à quantidade de dados a serem transmitidos

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees