JP5110407B2 - データを符号化および復号する方法ならびに装置 - Google Patents
データを符号化および復号する方法ならびに装置 Download PDFInfo
- Publication number
- JP5110407B2 JP5110407B2 JP2010262461A JP2010262461A JP5110407B2 JP 5110407 B2 JP5110407 B2 JP 5110407B2 JP 2010262461 A JP2010262461 A JP 2010262461A JP 2010262461 A JP2010262461 A JP 2010262461A JP 5110407 B2 JP5110407 B2 JP 5110407B2
- Authority
- JP
- Japan
- Prior art keywords
- fec
- block
- bits
- size
- segments
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/2996—Tail biting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2903—Methods and arrangements specifically for encoding, e.g. parallel encoding of a plurality of constituent codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Communication Control (AREA)
Description
通常、ターボ符号器は2つの要素畳込み符号器からなる。第1の要素符号器は入力として入力ブロック[u]をその元の順序で取得し、第2の要素符号器は、ターボインタリーバπに[u]を通過させた後、入力ブロック[u]をそのインタリーブされた順序で取得する。ターボ符号器の出力[x]は、システマティックビット(入力ブロック[u]に等しい)と、第1の要素符号器からのパリティビットと、第2の要素符号器からのパリティビットとからなる。
請求項3に記載の発明は、請求項1に記載の方法において、符号語決定工程は、セグメントに充填ビットを挿入し、FEC入力ブロックを形成する工程と、FEC入力ブロックをFEC符号化する工程と、充填ビットに関連するビットを破棄する工程と、を含むことを要旨とする。
請求項10に記載の発明は、請求項8に記載の装置において、1つ以上のセグメントに充填ビットを挿入し、FEC入力ブロックを形成する充填回路を含むことを要旨とする。
・表記を容易にするため、「連結トランスポートブロック」は、1つ以上のトランスポートブロックに対しCRCビットなどのオーバヘッドを付加した後、各トランスポートブロックを連結した結果を表す。
・Xは、連結トランスポートブロックのサイズ(例えば、連結トランスポートブロックのビットでの長さ)を表す。
・Yは、連結トランスポートブロックに付加される充填ビットの総数を表す。
・Cは、連結トランスポートブロックが区分されるセグメント数を表す。
・CBSSiは、連結トランスポートブロック(i=1,...,C)の第i番目のセグメントのサイズを表す。ここで、Cはセグメントサイズである。CBSSは符号ブロックセグメントサイズを表す。・KI−1およびKIは、連結トランスポートブロックのセグメントをFEC符号化するために用いることのできるFECブロックサイズ(例えば、ターボ符号の内部インタリーバが定義されるサイズ)を表す。
・Ktableは、利用可能な不連続なFECブロックサイズ(ターボ符号の内部インタリーバが定義されるサイズ)のセットを表す。
・Kfillerは、セグメントに付加される充填ビットの数を表す。
・Rは、ターボ符号器の原符号レートを表す(例えば、3GPPターボ符号では、R=1/3)。
・R−1は、ターボ符号器の原符号レートの逆数を表す(例えば、3GPPターボ符号では、R−1=3)。
・Ntbは、FEC符号器の出力におけるFEC符号語のテイルビットの数である。特に、
テイルビットを備えた3GPPターボ符号ではNtb=12、
テイルバイティングを備えた3GPPターボ符号ではNtb=0。
・πはターボ符号の内部インタリーバを表す。
・床演算
ここで図面を参照する。図面では、同じ参照符号は同じ構成要素を表す。図1は、送信機100のブロック図である。示すように、送信機100は、符号ブロック区分回路102、充填回路103、ターボ符号器104、充填破棄回路105、送信機108、論理回路106、およびテーブル/記憶域107を備える。これに加えて、送信機100は、長さXの連結トランスポートブロックを受信する受信回路(図1には図示せず)を含む。論理回路106は、利用可能な不連続なFECブロックサイズのグループ107から利用可能なFECブロックサイズKIを決定する。ここで、利用可能な不連続なFECブロックサイズはKminとKmaxとの間であり、Kmin≦KI<Kmaxである。これに加えて、KIはXに基づく。符号ブロック区分回路102は、長さXの連結トランスポートブロックをKIとほぼ等しいサイズのC個のセグメントへと区分し、符号化回路104は、FECブロックサイズKIを用いてC個のセグメントの各々に対するFEC符号語を決定する。最後に、送信回路108は、チャネルを通じてC個のFEC符号語を送信する。
・セグメント数Cの選択、
・各セグメントのサイズの選択、
・FECによるセグメントサイズの直接的な処理が不可能な場合、FEC符号化前の充填ビットの挿入およびFEC符号化後の充填ビットの削除。
Radio Access)システムにおいて特に有用である。EUTRAシステムでは、限られたFECブロックサイズ(インタリーバサイズ)のセットに対してしか、ターボ符号器が定義されない場合がある。3GPP第6リリースのターボ符号器では、40ビット〜5114ビットの各インタリーバサイズKIに対して1つずつ、連続するサイズの5075のインタリーバを定義する。これと異なり、EUTRAターボ符号器では、限られた数のFECブロックサイズKtable(例えば、128ビット〜6144ビットに渡る不連続なサイズの40〜50のインタリーバ)しか定義せずに、多数のセグメントサイズ(例えば、6144−128+1=6017サイズ)をカバーすることができる。セグメントサイズと利用可能なFECブロックサイズとが等しい場合、セグメントをFEC入力ブロックとして直接的に取得可能である(したがって、充填ビットの挿入は不要である)。しかしながら、セグメントサイズと任意の利用可能なFECブロックサイズとが等しくない場合、充填ビットのパディングが適用され、Ktable107から選択される次に大きな利用可能なFECブロックサイズ(すなわち、インタリーバサイズ)が用いられる。
区分規則は、次のターボ符号化の特性を考慮に含める。
(a)ターボ符号性能はFECブロックサイズが増大するにつれ向上する。
(b)FECブロックサイズの増大によるターボ符号性能の向上には、数千ビットを越えると収穫逓減が存在する。
(c)セグメントが全て正確に受信される場合のみ、CTBは正確に受信される。
上述の全てを考慮すると、セグメント数はC=┌X/Kmax ┐となる。ここで、KmaxはKtableに定義される最大のFECブロックサイズである。CBSSiが連結トランスポートブロックの第i番目のセグメント(i=1,...,C)のセグメントサイズを表すと仮定すると、全セグメントの総計は、連結トランスポートブロックサイズXに等しい。すなわち、セグメントサイズは次式によって拘束される。
FECブロックサイズ決定
長さXのCTBが符号ブロック区分関数に対する入力であるとすると、3GPP標準の第6リリースに記載のターボ符号器のためのFECブロックサイズ(インタリーバサイズ)を決定する規則は、次式のようになる。
1つの方法は、式(1)を修正し、1つのインタリーバサイズKIによって全セグメントを符号化することである。
・KtableがZmin=40〜Zmax=5114の値を全て有する場合、充填ビットの最大数はC−1に等しい。
・KtableがZmin=40〜Zmax=5114の間に一様に分布したT=100個の値を有する場合、全てのセグメントにパディングされた充填ビットの総数は、最大で、ほぼ50×Cに等しい。
所与のCTBの全セグメントを符号化するために1つのFECブロックサイズKIを用いる代わりに、Ktableから2つの隣接したFECブロックサイズKI−1,KI(KI−1<KI,1≦I≦T)を選択することを提案する。なお、I=1のとき、KI−1=0とする。上述の場合と同様に、依然としてセグメント数Cおよび大きい方のFECブロックサイズKIが選択される。すなわち、Cは依然として式(1)によって計算され、KIは依然として式(2)によって計算される。しかしながら、サイズKI−1,KIによって符号化されるセグメント数は、次のように決定される(理解を容易にするため、付随する計算全てを以下に繰り返す)。この場合、論理回路106は、次の演算を実行してセグメント数を求める。
充填ビット(各セグメントにパディングされる)の数は、セグメントのFEC符号化に用いられているセグメントサイズおよびFECブロックサイズに基づいて決定できる。全ての充填ビットをC個のセグメントへ分配するには、少なくとも2つの手法が存在する。・集中充填。セグメントサイズを小さくし過ぎることなく、可能な限り少数のセグメントに充填ビットを充填する。一例では、全ての充填ビットが第1のセグメントの始部に出現する。この利点は、別個に処理する必要のあるセグメントが1つ(全ての充填ビットを含む)しかないことである。さらに、CTBに対し2つのFECブロックサイズが用いられるとき、小さい方のFECブロックサイズKI−1ではなく大きい方のFECブロックサイズKIによって符号化されるセグメントに対し、充填ビットをパディングすることが可能である。符号化のために2つの隣接したFECブロックサイズが許容されるとき、この方法は特に好適である。
・分散充填。複数のセグメントへ充填ビットを(可能な限り)均一に分配する。C個のセグメント全てに充填ビットを分配することも可能である。
この節では、FEC符号語を決定する特定の手法を提供する。送信機にて充填ビット挿入についての知識を利用する方法を記載する。詳細には、この方法では、有意な性能劣化を伴わずに、あるいは無視できる性能劣化しか伴わずに、ターボ符号器の出力から破棄することの可能なビット(システマティックビット、パリティビットの両方)が決定される。一般に、充填ビットは既知であるため、充填ビットのシステマティックビット(既知のビットに等しい)は、伝送前に破棄することが可能である。しかしながら、パリティビットを破棄することが可能であるか否かは明らかでない。
したがって、ステップi+1〜ステップi+(2m−1)×gの間で要素符号器の状態は不変である。したがって、これらの充填ビットはシフトレジスタ状態を変化させないため復号器に情報を提供しないので、それらのステップ中、送信機は要素符号器出力を破棄することによって式(7)を利用することが可能である。また、受信機内の復号器も、充填ビットの位置および値についての知識に基づき、同様に式(7)を利用することが可能である。次に、Kfiller個の充填ビット(複数の0)がテイルバイティングターボ符号の入力において連続する位置に挿入される一例を用いて、上述の方法について記載する。
上述の符号ブロック区分規則は、ハイブリッドARQ(HARQ)チャネル上の連結トランスポートブロック(CTB)に適用される。符号ブロック区分の前に、伝送時間間隔(TTI)内に基地局から1人のユーザへ送信される必要のある情報ビットが、1つ以上のトランスポートブロックへと分割されること、したがって1つ以上のHARQチャネルを通過することの必要な場合がある。例えば、図4には、2つのHARQチャネル(HARQ1,HARQ2に相当する)および2つのトランスポートブロックTB1,TB2を用いて情報ビットが送信される例を示す。動作中、長さAの情報ビットがTB形成回路402によって受信され、1つ以上の空間ストリーム上で送信される。回路402はトランスポートブロックTB1としてX’ビットを指定する。ここで、X’≦Aである。HARQ1プロセッサ404は、X’個のビットにCRCビットを付属させ、長さXの連結トランスポートブロックを形成する。長さXの連結トランスポートブロックは第1のHARQチャネルに対しマッピングされる。連結トランスポートブロックは、符号ブロック区分回路102へ送信される。
Claims (10)
- 送信機を動作させる方法であって、
長さXの連結トランスポートブロックを受信するブロック受信工程と、
利用可能な不連続なFECブロックサイズのグループから利用可能な2つのFECブロックサイズK I−1 及びKIを決定するブロックサイズ決定工程であって、利用可能な不連続なFECブロックサイズはKminとKmaxとの間であることと、K min ≦K I−1 <K max ,Kmin≦KI<Kmaxであることと、K I−1 及びKIはXに基づくことと、これに加えてK I−1 及びK I が異なる、前記ブロックサイズ決定工程と、
長さXの連結トランスポートブロックをK I−1 又はKIとほぼ等しいサイズのC個のセグメントへと区分するブロック区分工程であって、前記トランスポートブロックの少なくとも一つのセグメントは長さK I−1 からなり、前記トランスポートブロックの少なくとも一つのセグメントは長さK I からなる、前記ブロックサイズ区分工程と、
FECブロックサイズKI 又はK I−1 を用いてC個のセグメントの各々に対するFEC符号語を決定する符号語決定工程と、
チャネルを通じてC個のFEC符号語を送信する符号語送信工程と、からなり、ここで、
- 1つ以上のセグメントに充填ビットを挿入して、FEC入力ブロックを形成する工程を更に含む請求項1に記載の方法。
- 前記符号語決定工程は、
セグメントに充填ビットを挿入し、FEC入力ブロックを形成する工程と、
FEC入力ブロックをFEC符号化する工程と、
充填ビットに関連するビットを破棄する工程と、を含む請求項1に記載の方法。 - 前記符号語決定工程は、FECブロックサイズK I 及びK I−1 の両方を用いてC個のセグメントの各々に対するFEC符号語を決定する請求項1に記載の方法。
- 前記符号語決定工程は、
連続する充填ビットのグループであってその長さが7の倍数であるグループをセグメントに挿入し、FEC入力ブロックを形成する工程と、
FEC入力ブロックをFEC符号化する工程と、
充填ビットに関連するビットを破棄する工程と、を含む請求項1に記載の方法。 - 前記ビットを破棄する工程は、
充填ビットに相当するシステマティックビットのグループを破棄する工程と、
要素符号器1の出力にて充填ビットのグループに相当するパリティビットを破棄する工程であって、要素符号器はテイルバイティングターボ符号器においてインタリーブすることなくFEC入力ブロックを取得する、前記破棄する工程とを含む請求項5に記載の方法。 - 長さXの連結トランスポートブロックを受信する受信回路と、
利用可能な不連続なFECブロックサイズのグループから利用可能な2つのFECブロックサイズK I−1 及びKIを決定する論理回路であって、利用可能な不連続なFECブロックサイズはKminとKmaxとの間であることと、K min ≦K I−1 <K max ,Kmin≦KI<Kmaxであることと、K I−1 及びKIはXに基づくことと、これに加えてK I−1 及びK I が異なる、前記論理回路と、
長さXの連結トランスポートブロックをK I−1 又はKIとほぼ等しいサイズのC個のセグメントへと区分する符号ブロック区分回路と、
FECブロックサイズKIを用いてC個のセグメントの各々に対するFEC符号語を決定する符号化回路であって、前記トランスポートブロックの少なくとも一つのセグメントは長さK I−1 からなり、前記トランスポートブロックの少なくとも一つのセグメントは長さK I からなる、前記符号化回路と、
チャネルを通じてC個のFEC符号語を送信する送信回路と、からなり、ここで、
- 1つ以上のセグメントに充填ビットを挿入して、FEC入力ブロックを形成する充填回路を含む請求項7に記載の装置。
- 前記符号化回路(104)は、FECブロックサイズK I−1 及びK I の両方を用いてC個のセグメントの各々に対するFEC符号語を決定する請求項7に記載の装置。
- 長さXの連結トランスポートブロックを受信する受信回路と、
利用可能な不連続なFECブロックサイズのグループから利用可能なFECブロックサイズK I を決定する論理回路であって、利用可能な不連続なFECブロックサイズはK min とK max との間であり、K min ≦K I <K max であり、K I はXに基づくものであり、これに加えてK I−1 及びK I が異なるサイズである、前記論理回路と、
長さXの連結トランスポートブロックをK I とほぼ等しいサイズのC個のセグメントへと区分する符号ブロック区分回路であって、前記トランスポートブロックの少なくとも一つのセグメントは長さK I−1 からなり、前記トランスポートブロックの少なくとも一つのセグメントは長さK I からなる、前記符号ブロック区分回路と、
FECブロックサイズK I を用いてC個のセグメントの各々に対するFEC符号語を決定する符号化回路と、
チャネルを通じてC個のFEC符号語を送信する送信回路と、からなり、
前記符号ブロック区分回路が、
連続する充填ビットのグループであってその長さが7の倍数であるグループをセグメントに挿入して、FEC入力ブロックを形成し、
FEC入力ブロックをFEC符号化し、
充填ビットに関連するビットを破棄する、
ように構成される、装置。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US82821306P | 2006-10-04 | 2006-10-04 | |
US60/828,213 | 2006-10-04 | ||
US11/539,404 US8356232B2 (en) | 2006-10-06 | 2006-10-06 | Method and apparatus for encoding and decoding data |
US11/539,404 | 2006-10-06 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007252797A Division JP4714941B2 (ja) | 2006-10-04 | 2007-09-28 | データを符号化および復号する方法ならびに装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011066932A JP2011066932A (ja) | 2011-03-31 |
JP2011066932A5 JP2011066932A5 (ja) | 2011-05-12 |
JP5110407B2 true JP5110407B2 (ja) | 2012-12-26 |
Family
ID=39269076
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007252797A Active JP4714941B2 (ja) | 2006-10-04 | 2007-09-28 | データを符号化および復号する方法ならびに装置 |
JP2010262461A Active JP5110407B2 (ja) | 2006-10-04 | 2010-11-25 | データを符号化および復号する方法ならびに装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007252797A Active JP4714941B2 (ja) | 2006-10-04 | 2007-09-28 | データを符号化および復号する方法ならびに装置 |
Country Status (9)
Country | Link |
---|---|
EP (1) | EP2080271B1 (ja) |
JP (2) | JP4714941B2 (ja) |
KR (1) | KR101429786B1 (ja) |
CN (1) | CN101573872B (ja) |
AR (1) | AR064591A1 (ja) |
BR (1) | BRPI0717506B8 (ja) |
ES (1) | ES2386911T3 (ja) |
PL (1) | PL2080271T3 (ja) |
WO (1) | WO2008042586A2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2188898A4 (en) * | 2007-09-14 | 2011-11-02 | Agency Science Tech & Res | METHOD FOR ENCODING BIT SEQUENCE AND ENCODING CIRCUIT |
JP4922242B2 (ja) * | 2008-06-05 | 2012-04-25 | パナソニック株式会社 | 符号化装置、符号化方法、及びビタビ復号装置 |
JP2010004416A (ja) * | 2008-06-23 | 2010-01-07 | Fujitsu Ltd | 移動無線装置 |
US8726137B2 (en) * | 2009-02-02 | 2014-05-13 | Telefonaktiebolaget L M Ericsson (Publ) | Encoding and decoding methods for expurgated convolutional codes and convolutional turbo codes |
CN107659384A (zh) * | 2012-11-16 | 2018-02-02 | 华为技术有限公司 | 数据处理的方法和装置 |
CN107408953A (zh) | 2015-04-01 | 2017-11-28 | 华为技术有限公司 | 编码方法、装置、基站和用户设备 |
JP7144621B2 (ja) * | 2019-09-04 | 2022-09-29 | 株式会社日立国際電気 | 通信システム及び通信方法 |
WO2022220394A1 (ko) * | 2021-04-12 | 2022-10-20 | 삼성전자 주식회사 | 전송 데이터 손실 복구 방법 및 그 전자 장치 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09321634A (ja) * | 1996-05-27 | 1997-12-12 | Toshiba Corp | ブロック・デ・インターリーブ装置 |
FI106758B (fi) * | 1999-04-16 | 2001-03-30 | Nokia Networks Oy | Segmentointimekanismi lohkoenkooderia varten |
US6397368B1 (en) * | 1999-12-06 | 2002-05-28 | Intellon Corporation | Forward error correction with channel adaptation |
JP3880542B2 (ja) * | 2003-05-19 | 2007-02-14 | 松下電器産業株式会社 | 誤り訂正符号化/復号化装置および誤り訂正符号化/復号化方法 |
JP3847733B2 (ja) | 2003-06-12 | 2006-11-22 | 松下電器産業株式会社 | マルチキャリア通信方法及びその通信装置 |
CN1691785A (zh) * | 2004-04-19 | 2005-11-02 | 上海国皓电子有限公司 | 基于dvb数字电视射频信道测量的前端装置 |
WO2008013528A1 (en) * | 2006-07-25 | 2008-01-31 | Thomson Licensing | Recovery from burst packet loss in internet protocol based wireless networks using staggercasting and cross-packet forward error correction |
KR20080094192A (ko) * | 2007-04-19 | 2008-10-23 | 엘지전자 주식회사 | 신호 송수신 방법 및 신호 송수신 장치 |
-
2007
- 2007-09-17 KR KR1020097006933A patent/KR101429786B1/ko active IP Right Grant
- 2007-09-17 BR BRPI0717506A patent/BRPI0717506B8/pt active IP Right Grant
- 2007-09-17 ES ES07842624T patent/ES2386911T3/es active Active
- 2007-09-17 PL PL07842624T patent/PL2080271T3/pl unknown
- 2007-09-17 EP EP07842624A patent/EP2080271B1/en active Active
- 2007-09-17 CN CN2007800375299A patent/CN101573872B/zh active Active
- 2007-09-17 WO PCT/US2007/078676 patent/WO2008042586A2/en active Application Filing
- 2007-09-28 JP JP2007252797A patent/JP4714941B2/ja active Active
- 2007-10-03 AR ARP070104380A patent/AR064591A1/es active IP Right Grant
-
2010
- 2010-11-25 JP JP2010262461A patent/JP5110407B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
BRPI0717506B8 (pt) | 2019-12-17 |
CN101573872B (zh) | 2013-06-12 |
WO2008042586A3 (en) | 2008-07-03 |
PL2080271T3 (pl) | 2012-10-31 |
KR101429786B1 (ko) | 2014-08-18 |
EP2080271A2 (en) | 2009-07-22 |
WO2008042586A2 (en) | 2008-04-10 |
BRPI0717506B1 (pt) | 2019-12-03 |
JP4714941B2 (ja) | 2011-07-06 |
CN101573872A (zh) | 2009-11-04 |
EP2080271B1 (en) | 2012-07-11 |
BRPI0717506A8 (pt) | 2017-03-07 |
AR064591A1 (es) | 2009-04-15 |
BRPI0717506A2 (pt) | 2014-06-24 |
JP2011066932A (ja) | 2011-03-31 |
JP2008092570A (ja) | 2008-04-17 |
KR20090074183A (ko) | 2009-07-06 |
ES2386911T3 (es) | 2012-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8356232B2 (en) | Method and apparatus for encoding and decoding data | |
JP5110407B2 (ja) | データを符号化および復号する方法ならびに装置 | |
CN107026709B (zh) | 一种数据包编码处理方法及装置、基站及用户设备 | |
JP5670520B2 (ja) | トランスポートブロックサイズの決定方法及びこれを用いた信号伝送方法 | |
JP5396599B2 (ja) | データを符号化および復号するための方法および装置 | |
JP4563456B2 (ja) | 送信装置、符号化装置及び復号装置 | |
JP4717072B2 (ja) | 送信装置 | |
JP2008092571A (ja) | データを符号化および復号する方法ならびに装置 | |
JP2004153860A (ja) | インターリービング装置および方法 | |
JP2006501709A (ja) | 送信システム | |
JP2010502111A (ja) | 所与情報ベクトルのためのパンクチャード記号ベクトルを生成する方法および装置 | |
WO2017011946A1 (zh) | 基于不等差错保护的数据传输方法、装置和设备 | |
JP5195989B2 (ja) | 送信方法 | |
JP5622646B2 (ja) | 送信装置、受信装置、無線通信装置および無線通信方法 | |
JP4841684B2 (ja) | 送信装置及び送信方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110905 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120926 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5110407 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |