CN1691785A - 基于dvb数字电视射频信道测量的前端装置 - Google Patents
基于dvb数字电视射频信道测量的前端装置 Download PDFInfo
- Publication number
- CN1691785A CN1691785A CN 200410017756 CN200410017756A CN1691785A CN 1691785 A CN1691785 A CN 1691785A CN 200410017756 CN200410017756 CN 200410017756 CN 200410017756 A CN200410017756 A CN 200410017756A CN 1691785 A CN1691785 A CN 1691785A
- Authority
- CN
- China
- Prior art keywords
- filter
- unit
- digital
- interpolation
- radio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明提供了一种基于DVB数字电视射频信道测量的前端装置，该装置包括一个或多个前向纠错FEC单元；一个或多个内插滤波器单元，一个或多个数字正交调制单元，一个或多个数控振荡器单元。本发明采用由多相数字滤波器、零值滤波器、级联积分梳状滤波器组成的内插滤波器，组成了免去复杂的乘加结构的数字滤波器，极大地简化了用于数字通信的插值方案，降低了实现成本。
Description
技术领域
本发明涉及一种基于DVB数字电视射频信道测量的前端装置，具体涉及DVB数字电视信号的产生和用于回放的测试装置。
背景技术
在DVB数字电视信道编码技术中，为了满足奈奎斯特Nyquist要求，使发送频谱的带宽受限，并且降低码间串扰，则需要对准备调制的基带信号，将它的符号流进行低通滚降滤波；同时，由于基带信号必须通过载波进行正交调制，这就要求基带与载波应具有相同的数据速率，为了实现这一目的，在基带信号作正交调制前，必须对基带信号进行插值，以提高基带符号率的速率。
作为现已公知的技术，是采用乘加滤波器FIR结构，用以实现固定插值的解决方案，该方案的内插滤波器是由定点符号映射和乘加结构的插值滤波器所组成，其特点是利用数字信号处理器DSP的高速运算能力，形成一个乘加结构的数字滤波器；当输入数据码流时，它对符号码流先实行定点映射，继而馈入乘加结构的数字滤波器FIR作插值处理，用以对基带符号码流进行提速；这非常适于输入符号码流速率变化不大，且插值率为固定常数的场合。
然而，由于现代通信技术的日益发展，就数字卫星电视DVB-S而言，其载波带宽已从原来的600MHz发展到如今的1200MHz；其符号码流也从原来的2-25MPS，达到如今的2-45MPS；显然，如果仍采用乘加结构的内插滤波器，势必产生两大问题：
第一，只能进行固定比率插值，这对于符号率达到2-45MPS的数字卫星电视来说，会给数模变换之后的模拟重建滤波器的实现，带来巨大困难。
第二，由乘加结构构成的数字滤波器，由于自身的既耗时间又耗芯片面积的瓶径，极大地制约了处理速度，而且必须采用成本昂贵的高端器件，并且必将对数字滤波器作流水处理或者采用多级实现，电路的复杂程度会显著增加。
发明内容
本发明旨在提供一种性能优越且低成本的解决方案，用以克服现有技术的不足和缺陷。
本发明是由如下技术方案实现的：
一种基于DVB数字电视射频信道测量的前端装置，该装置至少包括：
一个或多个带异步串行接口ASI或/和SPI(LVDS)输入接口的前向纠错FEC单元(1)，所述前向纠错FEC单元(1)包括：将输入的信号码流按顺序串接馈入的随机化单元(11)、FEC编码单元(12)，并通过连接线(201)输出；和
一个或多个内插滤波器单元(2)，所述内插滤波器单元(2)，其中包括：依次串联连接的一个或多个多相数字滤波器FIR(21)、一个或多个零阶滤波器(22)、一个或多个级联积分梳状滤波器CIC(23)；所述内插滤波器单元(2)的输入信号通过连接线(201)与前向纠错FEC单元(1)的输出端口相连；所述内插滤波器单元(2)的输出信号，通过连接线(204)输出；以及
一个或多个数字调制器单元(3)，所述数字调制器单元(3)的一个输入端通过连接线(204)与内插滤波器单元(2)的输出端相连，所述数字调制器单元(3)的另一个输入端与数控振荡器NCO(4)的输出端连接；所述数字调制器单元(3)的输出可以用有线或无线的方式输出。
其中，一个或多个内插滤波器单元(2)由依次序串联连接的一个或多个多相数字滤波器FIR(21)、一个或多个零阶滤波器(22)、一个或多个级联积分梳状滤波器CIC(23)组成。
其中，一个或多个内插滤波器单元(2)内的一个或多个多相数字滤波器FIR(21)，是N-1(N大于或等于2)阶的多相滤波器FIR。
其中，一个或多个内插滤波器单元(2)内的一个或多个多相数字滤波器FIR(21)的输入端为串行码流，经过所述一个或多个多相数字滤波器FIR(21)后，分成n个支路，插值率等于支路数n；支路工作频率为输入码流fs的fs/n。
其中，一个或多个内插滤波器单元(2)内的一个或多个多相数字滤波器FIR(21)是一种输出数据速率与输入数据速率不相等的滤波器。
其中，一个或多个内插滤波器单元(2)内的一个或多个多相数字滤波器FIR(21)，将输入的0、1数字信号直接映射为星座图中的1和-1，用以避免在数字滤波器FIR中采用乘加结构。
其中，一个或多个内插滤波器单元(2)内的一个或多个零阶保持器(22)是一种存储器。
其中，一个或多个内插滤波器单元(2)内的一个或多个零阶保持器(22)把来自所述一个或多个多相数字滤波器FIR(21)的数据码流，采用fs的速率，选择支路分相结构，并取出各相的运算结果。
其中，一个或多个内插滤波器单元(2)内的一个或多个级联积分梳状滤波器CIC(23)，是一种线性相位FIR滤波器。
其中，一个或多个内插滤波器单元(2)内的一个或多个级联积分梳状滤波器CIC(23)，是由m阶(m大于1但小于等于5)理想积分器和m个(m大于1但小于等于5)梳状滤波器串联构成。
其中，一个或多个内插滤波器单元(2)，是一种无需乘法器的最佳等纹波数字滤波器。
其中，一个或多个内插滤波器单元(2)，可以由现场可编程门阵列FPGA、可编程逻辑器件PLD、专用应用系统集成电路ASIC、数字信号处理器DSP中的任意器件独立组成或任意器件的一个或多个组合实现。
其中，一个或多个内插滤波器单元(2)，具有不同的时钟控制信号，用以产生不同插值系数所需要的各种时钟基准。
其中，一个或多个内插滤波器单元(2)，是一种无乘法的数字信号处理部件。
采用本发明，可以达到如下积极效果：
1.在完成数字正交映射的同时，免除了开销巨大的乘法电路，极大地降低了器件成本。
2.在不增加流水等待时间的前提下，成倍缩短关键路径，极大提高了处理速度。
3.实现了第一级滤波器的多种插值率结构，以及多种插值率下的增益平衡。
4.在符号率变化范围很宽的场合，大大简化了模拟重建滤波器的设计。
附图说明
图1为已公知的一种乘加结构的固定插值率滤波器的方框示意图。
图2为本发明的系统组成的原理方框示意图。
图3为本发明的一个实施例的示意图
图4为本发明的FEC纠错编码实施例的示意图
图5为本发明正交映射和调制实施例示意图
图6为本发明监控实施例示意图
具体实施方式
参考图2，作为本发明的一个优选实施例，旨在提供一种数字电视信道编码前端设备中，能够达到高性能、低成本及易于实现的解决方案。
作为本发明的一个优选实施例，它由一个带有异步串行接口ASI或/和SPI(LVDS)输入接口的前向纠错FEC单元(1)，一个内插滤波器单元(2)，一个数字调制器单元(3)及数控振荡器NCO(4)组成。
其中，前向纠错FEC单元(1)内置有异步串行接口ASI或/和SPI(LVDS)输入接口，对来自该接口的经数据压缩编码的串形符号码流MPEG-II TS流，先进行随机化处理，其目的是在今后的调制过程中，使其保持信道射频载波功率的均衡；然后将经过随机化处理的码流再进行信道编码，用以降低数据传输过程中的干扰，该编码方式符合数字广播电视标准DVB的规范，即采用前向纠错FEC算法，对码流TS流进行预处理；经信道编码后的TS流，送至内插滤波器单元(2)，作插值滤波，使基带TS流与将要调制的载波信号的速率保持相等，同时进行符号映射，将输入的1、0等数字信号映射成1和-1的电平信号，经内部基带整形后，送入数字调制单元(3)，并进行正交调制，正交调制采用符合DVB-S规范的数字正交移相键控QPSK方式，其星座图为+45度、+135度、-135度、-45度。而调制载波来自数控振荡单元NCO(4)，在该实施例中，经数字调制单元(3)输出的已调载波信号，既可以采用无线方式，也可以采用有线的方式输出，其输出频率满足DVB-S L波段要求950MHz-2150MHz.
参考图2，内插滤波器单元(2)由多相数字滤波器(21)零阶滤波器(22)、级联积分梳状滤波器(23)组成。
多相数字滤波器(21)是指输出速率和输入速率不相等的数字滤波器，它采用一种多个分支结构的分支滤波器，插值率n等同于支路数，每一支路的阶数等于多相数字滤波器(21)的阶数。输入的串形码流TS并行送入各支路，所有支路均工作于插值前的频率fs/n。在本实施例中，插值率n等于4，5，6，8，即4条支路。从而实现了第一级滤波器的多种插值结构(4x，5x，6x，8x)。多相数字滤波器(21)的输出端，与零阶滤波器(22)连接，零阶滤波器(22)是一种存储器，它以fs的工作频率，从支路选择结构中取出各相的运算结果。在各个支路中，根据滤波器的输入信号是串行信号的特点，将输入的0，1信号直接映射为星座图中的1和-1的位置，避免了在数字滤波器中，采用传统的乘加结构；同时，多相结构又增加了加法运算的并行性，从而大大提高了滤波器的工作频率范围。
作为内插滤波器(2)的最后级组成——级联积分梳状滤波器CIC(23)，是一种线性相位数字滤波器，采用m阶CIC结构，即，该滤波器由m阶理想积分器和m个梳状滤波器串行构成。这使内插滤波器(2)的插值率扩展为n*m种(4，5，6，8，12，15，18，24)，同时，级联积分梳状滤波器CIC(23)的特性，进一步优化了整个滤波器的频率特性。
采用10位处理字长下的工作时钟，可以接近200MHz，从而以低成本实现优越的处理性能，同时，保证了45MPS符号率下的4x插值滤波，完全符合DVB-S规范；4x-24x的可调插值率，也极大地简化了模拟域的重建滤波器的设计。
通过内插滤波器(2)的设计，构成了性能优越的无乘法数字信号处理部件，并将符号映射和数字滤波器运算相结合，在完成QPSK格雷码符号映射的同时，免除了开销巨大的乘法电路，在低成本的现场可编程门阵列FPGA上，实现了高达24倍插值和2Gbps吞吐量的数字信号处理。
参考图3，在本实施例中，插值率n等于4，5，6，8，即4条支路。从而实现了第一级滤波器的多种插值结构(4x，5x，6x，8x)。多相数字滤波器(2 1)的输出端，与零阶滤波器(22)连接，零阶滤波器(22)是一种存储器，它以fs的工作频率，从支路选择结构中取出各相的运算结果。在各个支路中，根据滤波器的输入信号是串行信号的特点，将输入的0，1信号直接映射为星座图中的1和-1的位置，避免了在数字滤波器中，采用传统的乘加结构；同时，多相结构又增加了加法运算的并行性，从而大大提高了滤波器的工作频率范围。
作为内插滤波器(2)的最后级组成——级联积分梳状滤波器CIC(23)，是一种线性相位数字滤波器，采用3阶CIC结构，即，该滤波器由3阶理想积分器和3个梳状滤波器串行构成。这使内插滤波器(2)的插值率扩展为8种(4，5，6，8，12，15，18，24)，同时，级联积分梳状滤波器CIC(23)的特性，进一步优化了整个滤波器的频率特性。
在本实施例中，从内插值滤波器(2)输出的基带信号，通过数字调制单元(3)的正交调制，调制载波由频率极为稳定的数控振荡器NCO(4)提供，其频率分辩率为1微Hz，优异的相位噪声确保了正交调制时的矢量路径；数字调制单元(3)既可以采用无线方式，也可以采用有线连接方式，将已调载波对外输出。
在本实施例中，考虑到DSP实现高速插值滤波有困难，而FPGA具有设计简单、技术成熟、设计周期短以及VHDL语言中滤波器参数N、M、R修改容易等优点，加之CIC滤波器具有不需要乘法器、寄存器个数要求多的特点，因此，采用低端FPGA以实现，但是，本发明并非限制其它器件的应用，如数字信号处理器DSP、可编程逻辑器件PLD、专用应用系统集成电路ASIC等。
参考图4，在FEC编码单元(1)中，包括采用多种通信及纠错算法，其中有能量扩散(采用随机化加扰)，Reed-Solomon编码(外码)，交织编码，卷积编码，收缩编码，这些算法通过现场可编程门阵列FPGA实现，并进行了大量的优化设计，包括：字节并行加扰电路，比特并行迦罗华域乘法电路，嵌入式双口RAM的交织编码结构，提高了编码算法和在芯片面积和处理速度提高1/3。
在本实施例中，在系统与DVB系统标准完全兼容的MPEG-II传输流基带接口间，利用现场可编程门阵列FPGA设计的数字控制逻辑，可以对输入数据按照DVB-TS规范，进行字节恢复和帧对齐，并接收由DVB-ASI兼容的接口设备传送的MPEG2-TS视频数据流，使得整个基带接口，达到200Mbps以上的峰值传送速率，能够同时接收等同于PAL/NTSC制式DTV标准清晰度的数十路电视节目。
为了从异步串行接口ASI中取得高速数据信号，在现场可编程门阵列FPGA片内的嵌入式存储器，设计了一个配合逻辑的自适应FIFO存储器，在输入数据流速低于发送速度的时候，自动插入符合DVB-TS规范的空包(Null Packet)加以补偿。在没有输入数据的时候，使得系统成为一台标准的DVB空包发生器，用于接收机的锁定和同步及相关测试。这一方案摆脱了传统的锁相环跟踪方法，大大降低了对于输入码流频率精度的要求，增加了系统的基带适应能力。
参考图5，当IQ符号映射和基带整形作数字滤波时，采用FPGA中的嵌入式处理器，用以控制速度极高的约400MPS数模转换器件的基带IQ信号模拟域成型电路，并以差分电流输出给出低噪声和高精度的正交IQ信号。IQ信号经直接调制，避免采用传统“零”中频调制再上变频的复杂机制，而采用数字正交和直接上变频的方案，确保了极大地简化了射频调制和变频结构，有效降低了系统的复杂度和成本。
参考图6，在本实施例，在核心FPGA中直接嵌入一颗32位微处理器内核，该处理器以超过50MIPS的处理速度对系统进行实时控制，包括通过工业标准的SPI总线控制直接数字频率合成器件和超高速数模转换器件，简化用户的应用操作。
Claims (14)
1.一种基于DVB数字电视射频信道测量的前端装置，该装置至少包括：
一个或多个带异步串行接口ASI或/和SPI(LVDS)输入接口的前向纠错FEC单元(1)，所述前向纠错FEC单元(1)包括：将输入的信号码流按顺序串接馈入的随机化单元(11)、FEC编码单元(12)，并通过连接线(201)输出；和
一个或多个内插滤波器单元(2)，所述内插滤波器单元(2)，其中包括：依次串联连接的一个或多个多相数字滤波器FIR(21)、一个或多个零阶滤波器(22)、一个或多个级联积分梳状滤波器CIC(23)；所述内插滤波器单元(2)的输入信号通过连接线(201)与前向纠错FEC单元(1)的输出端口相连；所述内插滤波器单元(2)的输出信号，通过连接线(204)输出；以及
一个或多个数字调制器单元(3)，所述数字调制器单元(3)的一个输入端通过连接线(204)与内插滤波器单元(2)的输出端相连，所述数字调制器单元(3)的另一个输入端与数控振荡器NCO(4)的输出端连接；所述数字调制器单元(3)的输出可以用有线或无线的方式输出。
2.根据权利要求1所述的一种基于DVB数字电视射频信道测量的前端装置，其特征在于，所述一个或多个内插滤波器单元(2)由依次序串联连接的一个或多个多相数字滤波器FIR(21)、一个或多个零阶滤波器(22)、一个或多个级联积分梳状滤波器CIC(23)组成。
3.根据权利要求1所述的一种基于DVB数字电视射频信道测量的前端装置，其特征在于，所述一个或多个内插滤波器单元(2)，其中：
所述一个或多个多相数字滤波器FIR(21)是N-1(N大于或等于2)阶的多相滤波器FIR。
4.根据权利要求1所述的一种基于DVB数字电视射频信道测量的前端装置，其特征在于，所述一个或多个内插滤波器单元(2)，其中，
所述一个或多个多相数字滤波器FIR(21)的输入端为串行码流，经过所述一个或多个多相数字滤波器FIR(21)后，分成n个支路，插值率等于支路数n；支路工作频率为输入码流fs的fs/n。
5.根据权利要求1所述的一种基于DVB数字电视射频信道测量的前端装置，其特征在于，所述一个或多个内插滤波器单元(2)，其中，
所述一个或多个多相数字滤波器FIR(21)是一种输出数据速率与输入数据速率不相等的滤波器。
6.根据权利要求1所述的一种基于DVB数字电视射频信道测量的前端装置，其特征在于，所述一个或多个内插滤波器单元(2)，其中，
所述一个或多个多相数字滤波器FIR(21)将输入的0、1数字信号直接映射为星座图中的1和-1，用以避免在FIR中采用乘加结构。
7.根据权利要求1所述的一种基于DVB数字电视射频信道测量的前端装置，其特征在于，所述一个或多个内插滤波器单元(2)，其中，
所述一个或多个零阶保持器(22)是一种存储器。
8.根据权利要求1所述的一种基于DVB数字电视射频信道测量的前端装置，其特征在于，所述一个或多个内插滤波器单元(2)，其中，
所述一个或多个零阶保持器(22)把来自所述一个或多个多相数字滤波器FIR(21)的数据码流，采用fs的速率，选择支路分相结构，并取出各相的运算结果。
9.根据权利要求1所述的一种基于DVB数字电视射频信道测量的前端装置，其特征在于，所述一个或多个内插滤波器单元(2)，其中，
所述一个或多个级联积分梳状滤波器CIC(23)，是一种线性相位FIR滤波器。
10.根据权利要求1所述的一种基于DVB数字电视射频信道测量的前端装置，其特征在于，所述一个或多个内插滤波器单元(2)，其中，
所述一个或多个级联积分梳状滤波器CIC(23)，是由m(m大于1但小于等于5)阶理想积分器和m(m大于1但小于等于5)个梳状滤波器串行构成。
11.根据权利要求1所述的一种基于DVB数字电视射频信道测量的前端装置，其特征在于，所述一个或多个内插滤波器单元(2)，是一种无需乘法器的最佳等纹波数字滤波器。
12.根据权利要求1所述的一种基于DVB数字电视射频信道测量的前端装置，其特征在于，所述一个或多个内插滤波器单元(2)，可以由现场可编程门阵列FPGA、可编程逻辑器件PLD、专用应用系统集成电路ASIC、数字信号处理器DSP中的任意器件独立组成或任意器件的一个或多个组合实现。
13.根据权利要求1所述的一种基于DVB数字电视射频信道测量的前端装置，其特征在于，所述一个或多个内插滤波器单元(2)，具有不同的时钟控制信号，用以产生不同插值系数所需要的各种时钟基准。
14.根据权利要求1所述的一种基于DVB数字电视射频信道测量的前端装置，其特征在于，所述一个或多个内插滤波器单元(2)，是一种无乘法的数字信号处理部件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200410017756 CN1691785A (zh) | 2004-04-19 | 2004-04-19 | 基于dvb数字电视射频信道测量的前端装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200410017756 CN1691785A (zh) | 2004-04-19 | 2004-04-19 | 基于dvb数字电视射频信道测量的前端装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1691785A true CN1691785A (zh) | 2005-11-02 |
Family
ID=35346855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200410017756 Pending CN1691785A (zh) | 2004-04-19 | 2004-04-19 | 基于dvb数字电视射频信道测量的前端装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1691785A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101076011B (zh) * | 2007-07-05 | 2010-09-01 | 中兴通讯股份有限公司 | 插值器串行处理装置及方法 |
| CN101573872B (zh) * | 2006-10-04 | 2013-06-12 | 摩托罗拉移动公司 | 用于对数据进行编码和解码的方法和装置 |
-
2004
- 2004-04-19 CN CN 200410017756 patent/CN1691785A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101573872B (zh) * | 2006-10-04 | 2013-06-12 | 摩托罗拉移动公司 | 用于对数据进行编码和解码的方法和装置 |
| CN101076011B (zh) * | 2007-07-05 | 2010-09-01 | 中兴通讯股份有限公司 | 插值器串行处理装置及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100446574C (zh) | 一种用于移动和手持无线电视广播的传输帧方法 | |
| CN100583975C (zh) | 使用e-8vsb、e-4vsb和p-2vsb的混合的双流结构数字电视传送和接收方法 | |
| CN100466716C (zh) | 利用4电平残留边带健壮数据发送和接收对偶流的数字电视发送器和接收器 | |
| US5903546A (en) | Means and method of improving multiplexed transmission and reception by coding and modulating divided digital signals | |
| US9628867B2 (en) | Method and apparatus for data rate controller for a code block multiplexing scheme | |
| CN108347278B (zh) | 适应可变速率的高速带宽调制方法及系统 | |
| WO2008049282A1 (fr) | Système de diffusion multimédia numérique mobile à multiporteuses et procédé de transmission d'information numérique correspondant | |
| JPH07288556A (ja) | 連鎖符号化を使って多重レベル変調データを通信するための方法及び装置 | |
| JP2002190756A (ja) | 等化器 | |
| MXPA06011267A (es) | Transmisor y receptor de television digital para usar una codificacion trellis de 16 estados. | |
| JP2000224136A (ja) | データ伝送システム | |
| CN101164271A (zh) | 使用空间冗余改善无线信号接收的方法和装置 | |
| AU2009264457A1 (en) | Device, method and system for transmitting digital broadcasting signal | |
| JP2002164866A (ja) | Ｏｆｄｍ変調方式を用いた放送装置 | |
| CN101444101A (zh) | 使用多个并行编码器的用于数字通信的系统和方法 | |
| CN1151672C (zh) | 一种采用多层分组乘积码的信道编码调制方法 | |
| CN101599934A (zh) | 通信系统接收端中用于信号解码的方法和装置 | |
| US20110258669A1 (en) | System and method for multi-carrier multiplexing | |
| CN1663253A (zh) | Dvb－t到dvb－s转换调制器的时钟恢复 | |
| CN202696813U (zh) | 基于多节目传输流转多路单节目传输流的ip输出装置 | |
| CN1691785A (zh) | 基于dvb数字电视射频信道测量的前端装置 | |
| CN103220552A (zh) | 增强型数字广播发射机 | |
| Hekland | A review of joint source-channel coding | |
| CN109639609A (zh) | 基于ccsds传输结构的多速率多调制方式商用数传发射装置 | |
| CN109495415A (zh) | 基于数字余弦变换和分段量化的数字移动前传方法及链路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C57 | Notification of unclear or unknown address | ||
| DD01 | Delivery of document by public notice |
Addressee: Yu Chongxiang Document name: Notification before expiration of term |
|
| C57 | Notification of unclear or unknown address | ||
| DD01 | Delivery of document by public notice |
Addressee: Yu Chongxiang Document name: Deemed as a notice of withdrawal |
|
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |