MXPA06011267A - Transmisor y receptor de television digital para usar una codificacion trellis de 16 estados. - Google Patents

Abstract

Se proporcionan un transmisor y un receptor de Television Digital (DTV) de Banda Lateral Residual (VSB) basados en el A/53 del Comite de Sistema de Television Avanzado (ATSC) y un metodo para los mismos. La presente invencion proporciona un transmisor y un receptor DTV de 8-VSB que puede mejorar el funcionamiento de la recepcion del receptor mediante transmitir y recibir flujos dobles formados de datos normales y datos robustos sin incrementar un nivel de energia promedio, sin importar la proporcion de los datos normales y los datos robustos, mediante incluir una unidad de codificacion para realizar la codificacion trellis de 16 estados codificando los datos robustos cuando un flujo de datos incluye datos y un metodo para los mismos.

Description

TRANSMISOR Y RECEPTOR DE TELEV1SÓN DIGITAL PARA USAR UNA CODIFICACIÓN TRELLIS DE 16 ESTADOS CAMPO DE LA INVENCIÓN La presente invención se refiere a un transmisor y receptor de televisión digital (DTV) de banda lateral residual (VSB) basado en estándares de DTV terrestres, que es A/53 del Comité de Sistemas de Televisión Avanzados (ATSC) y un método del mismo. Más particularmente, se refiere a un transmisor y receptor de DTV usando una codificación trellis de 16 estados y un método del mismo.

ANTECEDENTES DE LA INVENCIÓN Los estándares del Comité de Sistemas de Televisión Avanzados (ATSC) sugieren el uso de una señal obtenida por la modulación 12 de flujos de datos independientes, que son codificados de trellis y multiplexados en tiempo, en una banda lateral residual (VSB) de 8 niveles en proporción de 10.76 MHz para transmitir la transmisión de Televisión de Alta Definición (HDTV) a través de un canal de transmisión terrestre. La banda de frecuencia de la señal se transforma en una banda de frecuencia de 6 MHz que corresponde a una Frecuencia Muy Alta estándar (VHF) o canal de televisión terrestre de Frecuencia Ultra alta (UHF). Las señales del canal correspondientes se transmiten en una proporción de datos de 19.39 Mbps por segundo. La tecnología detallada en los estándares ATSC DTV y A/53 están disponibles en http://www.atsc.org/.

La Figura 1 es un diagrama de bloque que muestra un transmisor DTV convencional. Como se muestra, los datos ingresado sen un transmisor 100 son flujos de datos en serie formados del Grupo de Expertos de Películas de Movimiento de 188 bits (MPEG) compatibles con los paquetes de datos, cada uno de los cuales incluye un bite sincronizado y datos de carga útil de 187 bits. Los datos ingresados se aleatorizan en un aleatorizador de datos 101 y cada paquete se codifica para incluir la información de paridad de 20 bits para la corrección del error siguiente (FEC), la codificación FEC-Reed Solomon (RS), la Intercalación de campos de datos 1/6 y la codificación trellis 2/3. Esto es, de conformidad con los estándares ATSC, el aleatorizador de datos 101 realiza el XOR en los bits de datos de carga útil y una seudo secuencia binaria aleatoria (PRBS) teniendo una longitud máxima de 16 bits, que se inicia en un campo inicial de un campo de datos.

En el codificador RS 130 que recibe los datos aleatorizados egresados, los datos que tienen un total de 207 bits se generan para cada segmento de datos mediante agregar bits de paridad 20 RS para el FEC para los 187 bits.

La aleatorización y el FEC no se realizan en bits sincronizados correspondientes a una señal sincronizada del segmento entre los datos de paquete ingresados.

Subsecuentemente, los paquetes de datos incluidos en los segmentos consecutivos de cada campo se intercalan en un intercalador de datos 105 y los paquetes de datos intercalados se intercalan de nuevo y se codifican en un codificador trellis 107. El codificador trellis 107 genera un flujo de un símbolo de datos expresado en tres bits mediante usar dos bits ingresados. Un bit de los dos bits ingresados se pre-codifica y el otro bit es trellis codificado de 4 estados en dos bits. Los tres bits finalmente egresados se mapean a un símbolo de 8 niveles. El codificador trellis 107 incluye 12 codificadores y precodificadores trellis paralelos para generar 12 secuencias de datos codificados/intercalados.

El símbolo de 8-niveles se combina en un multiplexor (MUX) 109 con secuencias de bits de sincronización de campo y segmento 117 de una unidad de sincronización (no mostrada) para formar un recuadro de daros de transmisión. Subsecuentemente, una señal de piloto se agrega en un agregador de piloto 111. Los flujos de símbolo corren a través de la modulación del portador suprimido VSB en un modulador VSB 113. Un flujo de símbolo 8-VSB de una banda base se convierte finalmente en una señal de radio frecuencia (RF) en un convertidor RF 115 y posteriormente se transmite.

La Figura 2 es un diagrama de bloque que describe un receptor DTV convencional 200. Como se ilustra, un canal para la señal RF transmitida desde el transmisor 100 se selecciona en un sintonizador 201 del receptor 200. Entonces, la señal RF corre a través de la frecuencia intermedia (IF) filtrándose en un filtro IF y detector 203 y se detecta una frecuencia sincronizada. Un bloque de recuperación cronometrada y sincronizada (sinc) 215 detecta una señal sincronizada y recupera una señal de reloj.

Subsecuentemente, una señal se remueve de un señal de interferencia del Comité de Sistemas de Televisión Nacional (NTSC) a través de un filtro de combo en un filtro NTSC 205 y se ecualiza y se rastrea en fase en un ecualizador y rastreador de fase 207.

Un símbolo de datos codificado removido de la interferencia pluridireccional corre a través de la decodificación trellis en un decodificador trellis 209. El símbolo de datos decodificado sé desintercala en un des-intercalador de datos 211. Subsecuentemente, el símbolo de datos RS se decodificó en un decodificador RS 213 y sé des-aleatorizó en un des-aleatorizador de datos 217. De está forma, el paquete de datos compatibles MPEG transmitido desde el transmisor 100 puede restaurarse.

La Figura 3 es un diagrama que ilustra un recuadro de datos de transmisión intercambiados entre el transmisor de la Figura 1 y el receptor de la Figura 2. Como se ilustra en el dibujo, un recuadro de datos de transmisión incluye dos campos de datos y cada campo de datos se forma de 313 segmentos de datos.

El primer segmento de datos de cada campo de datos es una señal sincronizada, es decir, una señal sincronizada de campo de datos, que incluye una secuencia de datos de regulación usados en el receptor 200. Los otros segmentos de datos 312 incluyen un paquete de transporte de 188-bits y los datos de 20 bits para el FEC individualmente. Cada segmento de datos se forma de los datos incluidos en una pareja de paquetes de transmisión debido a la intercalación de los datos. En otras palabras, los datos de cada segmento de datos corresponden a varios paquetes de transmisión.

Cada segmento de datos se forma de 832 símbolos. Los primeros cuatro símbolos son binarios y proporcionan sincronización de segmentos de datos. Una señal sincronizada de segmento de datos corresponde a un bit sincronizado, que es el primer bit entre los 188 bits del paquete de datos MPEG compatible. Los otros 828 símbolos corresponden a los 187 bits del paquete de datos MPEG compatible y los 20 bits para FEC. Los 828 símbolos se transmiten en la forma de una señal de 8 niveles y cada símbolo se expresa en tres bits. Por lo tanto, 2,484 bits (= 828 símbolos x 3 bits/símbolo) se transmiten por cada segmento de datos.

Sin embargo, las señales de transmisión de un transmisor-receptor convencional de 8 VSB se distorsionan en los ambientes de canal móvil e internos debido al canal variable y el fenómeno pluridireccional y esto degrada el funcionamiento de recepción del receptor.

En otras palabras, los datos transmitidos se afectan por varios factores de distorsión de canal. Los factores de distorsión de canal incluyen un fenómeno pluridireccional, el desajuste de frecuencia, la inestabilidad de imagen de fase y los similares. Para compensar la distorsión de canal causada por los factores de distorsión de canal, una secuencia de datos de regulación se transmite cada 24.2 ms, pero un cambio en las características pluridireccionales y la interferencia Doppler existe incluso en el intervalo de tiempo de 24.2 ms en el que las secuencias de datos de regulación se transmiten. Dado que un ecualizador del receptor no tiene una rápida velocidad de convergencia suficiente para compensar la distorsión de las señales de recepción, las cuales ocurren por el cambio en las características pluridireccionales y la interferencia Doppler, el receptor no puede realizar la ecualización precisamente.

Por esta razón, el funcionamiento de recepción del programa de transmisión de la transmisión DTV 8-VSB es menor que el de un transmisor análogo y la recepción es imposible en un receptor móvil. Incluso si la recepción es posible, existe un problema que una proporción de señal a ruido (SNR) satisfaga el incremento de Inicio de Visibilidad (TOV).

Para resolver estos problemas, las Publicaciones Internacionales Nos. WO 02/080559 y WO 02/100026 y la Publicación de Patente Norteamericana No. US2002/019470 describe la tecnología para transmitir los datos robustos a cualquiera de los símbolos de 4 niveles, es decir, {-7, -5, 5, 7} ó {-7, -3, 3,7}. Dado que los símbolos a los cuales los datos robustos se mapean son limitados en la tecnología convencional, existe un problema que la energía promedio de los símbolos correspondientes a los datos robustos se incrementa comparada con el método 8-VSB convencional. En otras palabras, cuando los datos robustos se transmiten a cualquiera de uno de los símbolos de los cuatro niveles {-7, -5, 5, 7}, la energía promedio del símbolo es 37 energía/símbolo o si los datos robustos se transmiten a cualquiera de uno de los símbolos de los cuatro símbolos {-7, -3, 3, 7}, la energía promedio del símbolo es 29 energía/símbolo, que significa que la energía promedio del símbolo corresponde a los datos robustos, se incrementa comparada con el método 8-VSB convencional. El incremento en la energía promedio del símbolo conduce al incremento en la energía promedio completa. Cuando las señales se transmiten con una energía de transmisión limitada, que es verdad en la mayoría de los casos, la energía de transmisión de los datos normales se reduce relativamente comparado con el método 8-VSB convencional, y además existe un problema que los datos normales tienen funcionamiento de recepción más pobre que el método 8-VSB convencional en el mismo ambiente del canal.

Dado que el problema llega a ser más serio cuando la proporción de los datos robustos mezclados con los datos normales se incrementa, el SNR que satisface el TOV se incrementa. Por consiguiente, el funcionamiento de la recepción se degrada, incluso aunque el ambiente de canal es fino y es común que la compatibilidad de retraso no pueda proporcionarse para un receptor 8- VSB.

SUMARIO DE LA INVENCIÓN Problema Técnico Es por lo tanto, un objeto de la presente invención, que se desarrolla para resolver los problemas, proporcionar un transmisor y receptor de Televisión Digital (DTV) que puede reducir una proporción de señal a ruido (SNR) satisfaciendo un Inicio de Visibilidad (TOV) mediante transmitir y recibir un flujo doble formado de datos normales seguidos de un método de Banda Lateral Residual de 8 niveles (VSB), que simplemente se referirá como un método 8-VSB y los datos robustos obtenidos después de la codificación trellis de 16 estados para por lo tanto mejorar una capacidad de decodificación de un ecualizador y decodificador trellis de un receptor y mejorar el funcionamiento de recepción para recibir los datos normales así como los datos robustos.

Los otros objetos y ventajas de la presente invención pueden fácilmente reconocerse por aquellos expertos en la técnica de la presente invención a partir de los dibujos, la descripción detallada y las reivindicaciones de la presente especificación.

Solución Técnica De conformidad con un aspecto de la presente invención se proporciona un transmisor de televisión digital (DTV) que incluye: una unidad de entrada para recibir un flujo de datos de video digitales incluyendo los datos normales y los datos robustos, una unidad de decodificación para codificar el flujo de datos de video digitales en los símbolos de los datos y una unidad de transmisión para modular y transmitir una señal de salida de la unidad de codificación, en donde la unidad de codificación realiza la codificación trellis de 16 estados en los datos robustos.

De conformidad con otro aspecto de la presente Invención, se proporciona un receptor DTV, que incluye: una unidad de recepción para recibir una señal de transmisión incluyendo los datos normales y los datos robustos y convertir la transmisión recibida en una señal de banda base, una unidad de ecualización para determinar un nivel de símbolo de la señal de transmisión; una unidad de decodificación trellis para realizar la decodificación trellis en el símbolo en cuyo nivel se ha determinado y una unidad de decodiflcación para producir un flujo de datos de video digitales con respecto a la señal decodificada trellis, en donde la unidad de decodificación trellis realiza la decodificación trellis de 16 estados en los datos robustos.

De conformidad con otro aspecto de la presente invención, se proporciona un método de transmisión DTV, que incluye las etapas de: a) ingresar un flujo de datos de video digitales incluyendo datos robustos y datos normales; b) codificar el flujo de datos de video digitales en los símbolos de los datos y c) modular y transmitir una señal de salida de la etapa de codificación b), en donde la codificación trellis de 16 estados se realiza en los datos robustos en la etapa de codificación b).

De conformidad con otro aspecto de la presente invención, se proporciona un método de recepción DTV, que incluye las etapas de: a) recibir una señal de transmisión incluyendo datos normales y datos robustos y convirtiendo la señal de transmisión recibida en una señal de banda base; b) determinar un nivel de símbolo de la señal de transmisión; c) realizar la decodificación trellis en el símbolo cuyo nivel se ha determinado y d) producir un flujo de datos de video digitales con respecto a la señal decodificada trellis, en donde la decodificación trellis de 16 estados se realiza en los datos robustos la etapa de decodificación trellis c).

De conformidad con otro aspecto de la presente invención, se proporciona una señal de transmisión DTV, que incluye: datos normales mapeadqs a cualquiera de uno de los símbolos de datos de {-7, -5, -3, 1-, 1 , 3, 5, 7}; los datos robustos que son trellis codificados en 16 estados y mapeados a cualquiera de uno de los símbolos de datos de {-7, -5, -3, 1-, 1 , 3, 5, 7}; y una bandera de datos robustos para identificar los datos normales y los datos robustos, en donde la señal de transmisión es una señal de banda lateral residual (VSB) modulada.

De conformidad con la presente invención, los datos normales se transmiten en el método 8- VSB y los datos robustos corren a través de la codificación trellis de 16-estados. Esto es, cuando parte de los 312 segmentos de datos de un campo de datos se reemplazan con los paquetes de datos robustos en lugar de los paquetes de datos normales, y los símbolos de datos robustos correspondientes a los paquetes de datos robustos se transmiten después de la codificación trellis den los 16 estados. Dado que la precisión del cálculo de señal de error para actualizar un coeficiente tap de un ecualizador para los datos robustos transmitidos desde el I receptor y la precisión de un decodificador trellis se mejoran, el funcionamiento de recepción de la señal general se mejora así como el SNR de los datos robustos.

La siguiente descripción ejemplifica solamente los principios de la presente invención. Incluso si no se describen o ilustran claramente en la presente invención, un experto en la técnica puede abarcar los principios de la presente invención e inventar nuevos aparatos dentro del concepto y alcance de la presente invención.

El uso de los términos condicionales y modalidades presentes en la presente especificación se intentan solamente para hacer entendible el concepto de la presente invención y no limitan a las modalidades y condiciones mencionadas en la especificación.

Además, toda la descripción detallada de los principios, puntos de vista y las modalidades y modalidades particulares de la presente invención deberán entenderse que incluyen los equivalentes estructurales y funcionales de los mismos. Los equivalente incluyen no solamente los equivalentes actualmente conocidos, pero también aquellos a desarrollarse en el futuro, esto es, todos los dispositivos inventados para realizar la misma función, a pesar de sus estructuras.

Por ejemplo, los diagramas de flujo de la presente invención deberá entenderse que muestran un punto de vista conceptual de un circuito ejemplarizador que abarca los principios de la presente invención. Similarmente, todas los diagramas de flujo, los diagramas de conversión de estado, los seudo códigos y los similares pueden expresarse sustanclalmente en un medio legible por computadora y si o no una computadora o procesador se describe distintivamente, deberá entenderse que expresa varios procesos operados por una computadora o un procesador.

Las funciones de varios dispositivos ilustrados en los dibujos incluyen un bloque funcional expresado como un procesador o un concepto similar que puede proporcionarse no solamente mediante usar el equipo dedicado a las funciones, pero también usando el equipo capaz de correr el software apropiado para las funciones. Cuando una función se proporciona por un procesador, la función puede proporcionarse por un solo procesador dedicado, un procesador simple compartido o una pluralidad de procesadores individuales, parte de los cuales puede compartirse.

El uso aparente del término "procesador", "control" o concepto similar, deberá entenderse que se refiere exclusivamente a una pieza de hardware capaz de correr el software, pero deberá entenderse que incluye un procesador de señal digital (DSP), equipo y ROM, RAM y memoria no volátil para almacenar el software, implicativamente. Otros equipos conocidos y comúnmente usados también pueden incluirse en este documento.

Similarmente, un interruptor descrito en los dibujos puede presentarse solamente conceptualmente. La función del interruptor deberá entenderse para realizarse manualmente o mediante controlar un programa lógico o un lógico dedicado o mediante la interacción del lógico dedicado. Una tecnología particular puede seleccionarse para el entendimiento más profundo de la presente especificación por un diseñador.

En las reivindicaciones de la presente especificación, un elemento expresado como un medio para realizar una función descrita en la descripción detallada se intenta que incluye todos los métodos para realizar la función incluyendo todos los formatos de software, tal como las combinaciones de los circuitos para realizar la función intentada, firmware/micro-codificación y los similares.

Para realizar la función intentada, el elemento se coopera con un circuito apropiado para ejecutar el software. La presente invención definida por la reivindicaciones incluye diversos medios para realizar las funciones particulares y los medios se conectan uno con otro en un método solicitado en las reivindicaciones. Por lo tanto, cualquier medio que puede realizar la función deberá entenderse que es un equivalente a lo que se señala en la presente especificación.

Efectos Ventajosos Como se describió anteriormente, la presente invención puede reducir la proporción de señal a ruido (SNR) satisfaciendo un Inicio de Visibilidad (TOV) mediante transmitir y recibir un flujo doble formado de datos normales seguidos de un método de banda lateral residual 8 (VSB) y de los datos robustos obtenidos de la codificación trellis con base en los 16 estados sin incrementar la energía promedio sin importar la proporción de mezclado y mejorar el funcionamiento de recepción para los datos normales así como los datos robustos.

BREVE DESCRIPCIÓN DE LOS DIBUJOS Los objetos y características anteriores de la presente invención llegarán a ser aparentes a partir de la siguiente descripción detallada de las modalidades preferidas dadas junto con los dibujos que las acompañan, en los cuales: La Figura 1 es un diagrama de bloque que muestra un transmisor de Televisión Digital convencional (DTV); La Figura 2 es un diagrama de bloque ilustrando un receptor DTV convencional; La Figura 3 es un diagrama que describe un recuadro de datos de transmisión intercambiado entre el transmisor de la Figura 1 y el receptor de la Figura 2, en donde: A = campo de datos, sinc. # 1 A' = campo de datos, sinc. # 2 B = recuadro de datos C = sincronización del segmento de datos; La Figura 4 es un diagrama de bloque que muestra un transmisor DTV de conformidad con una modalidad de la presente invención, en donde: D = sincronización de segmento E = sincronización de campo; La Figura 5 es un diagrama de bloque representando un intercalador robusto y un ajustador de paquete de la Figura 4; La Figura 6 es un diagrama que describe un intercalador de datos robustos de la Figura 5; La Figura 7 es un diagrama que ilustra un codificador robusto de la Figura 4; La Figura 8 es un diagrama que describe un codificador robusto y un codificador trellis de la Figura 4; La Figura 9 es un diagrama de bloque que describe la codificación trellis codificando los datos robustos que se sugiere por una empresa Phillips; La Figura 10 es un diagrama de bloque que ilustra la codificación trellis de los datos robustos de conformidad con una modalidad de la presente invención; La Figura 11 es un diagrama de bloque que ilustra la codificación trellis de los datos robustos de conformidad con otra modalidad de la presente invención; La Figura 12 es un diagrama de bloque que describe un procesador de datos robustos de la Figura 4; La Figura 13 es un diagrama que muestra un segmento sincronizado de campo de un recuadro de datos transmitidos por el transmisor de la Figura 4, en donde: F = precódigo G = reservado H = niveles antes de la adición del piloto SY = símbolo; La Figura 14 es un diagrama de bloque que ilustra un receptor DTV de conformidad con una modalidad de la presente invención; La Figura 15 es un diagrama de bloque que muestra un controlador de la Figura 14; La Figura 16 es un diagrama de bloque que describe un ajustador de paquete y un des-intercalador robusto de la Figura 14 y La Figura 17 es un diagrama que ilustra un des-intercalador de datos robustos de la Figura 16.

DESCRIPCIÓN DETALLADA DE LA INVENCIÓN Otros objetos y aspectos de la invención llegarán a ser aparentes a partir de la siguiente descripción de las modalidades con referencia a los dibujos que la acompañan, que se establecen posteriormente. Si se considera que la descripción adicional en el arte previo puede enturbiar los puntos de la presente invención, la descripción no deberá proporcionarse. De aquí en adelante, las modalidades preferidas de la presente invención se describirán en detalle con referencia a los dibujos que la acompañan.

La Figura 4 es un diagrama de bloque que muestra un transmisor de Televisión Digital (DTV) de conformidad con una modalidad de la presente invención. Como se muestra, el transmisor 400 incluye: un primer multiplexor 401, un aleatorizador de datos 403, un codificador Reed Solomon (RS) 405, un ajustador de paquete/intercalador robusto 407, un intercalador de datos 409, un codificador robusto 411 , un procesador de datos robusto 413, un codificador trellis 415, un segundo multiplexor 417 y un agregador/modulador/convertidor de Radio Frecuencia (RF) 419.

El aleatorizador de datos 403, el codificador RS 405, el intercalador de datos 49, el codificador trellis 415, el segundo multiplexor 417 y un convertidor RF/modulador/agregador de piloto 419 son los mismos como el aleatorizador de datos convencional 101 , el codificador RS 103, el ¡ntercalador de datos 105, el codificador trellis 107, el multiplexor 109 y un agregador de piloto 111, el modulador de banda lateral residual (VSB) 113 y el convertidor RF 115, que se describieron con referencia a la Figura 1.

El primer multiplexor 401 transmite simultáneamente un paquete de datos normales 421 y un paquete de datos robustos 423 bajo el control de la señal de bandera de datos robustos 425.

Un paquete de datos normales 421 y un paquete de datos robustos 423 son flujos de datos en serie formados de paquetes de datos compatibles del Grupo de Expertos de Película de Movimiento de 188 bits (MPEG) y ellos tienen los mismos atributos, pero el paquete de datos robustos incluye un paquete de información y un paquete nulo. Un paquete nulo incluye datos arbitrarios, por ejemplo "0" teniendo un encabezado de paquete nulo y se agrega para asegurar un espacio de paquete para extenderse con base a una proporción de codificación de los datos robustos. En la presente especificación, la presente invención se describirá en base a una modalidad en donde la proporción de codificación de los datos robustos es Vz, pero la presente invención deberá entenderse que no se limita a esto.

La señal de bandera de datos robustos 425 se genera en un dispositivo externo (no mostrado) basado en la proporción de ios datos robustos a los datos normales en un campo, es decir, el número de Paquetes de Datos Robustos (NRP) y la proporción de código de los datos robustos, es decir A ó . Los otros elementos de composición del transmisor 400 incluyen el primer multiplexor 401 que puede verificar si los datos procesados actualmente son datos robustos mediante usar la señal de bandera de datos robustos 425.

El primer multiplexor 401 transmite simultáneamente el paquete de datos normales 421, el paquete de datos robustos 423 y la señal de bandera de datos robustos 425 basado en el número de paquetes de datos robustos para cada campo. De conformidad con una modalidad, la posición de un paquete de datos robustos puede definirse como una ecuación 1 de conformidad con el número de paquetes de datos robustos. |sl s= i í =». ?. ..-, MM , ( »«s¡< 156} jsp *. i=ft .„,1? } U f$»H*2, í=l, „ s | 15KMP,2< fl?í {s|s^ii=l, 1, „., 17} U [s|s=4Í -2,í=fls l,.,„1? } ti fsf*«M.iß0. t, .„,14ítMS71 llS <JßK2< 156 : sfs=í?,i-lf l ...,77) U (s|jp«t2,i-ft, ..771 U {sis-fitl,i*0, 1,..,77 } tí {s|s^lU=f. i,...,WP-235 \ Sq. 1 En la ecuación 1 , el NRP denota el número de segmentos robustos ocupados por los paquetes de datos robustos para cada campo de datos que es, el número de Paquetes de Datos Robustos en un recuadro. Como se describió anteriormente, el NRP es un valor que incluye todo el número de información del paquete y los paquetes nulos y tiene un rango de 0 a 312. También, U significa una unión de dos equipos, y s denota un número de segmento de datos en un campo de datos y s tiene un rango de 0 a 311.

De conformidad con otra modalidad, la posición de un paquete de datos robustos puede definirse como una ecuación 2. RE>I =* 312/NRF RPP= plan (RPI x r) Eq. 2 En la ecuación 2, el RPI denota el Intervalo de Paquete de Datos Robustos y RPP denota la Posición de Paquete de Datos Robustos. Plan (*) es una operación de corte decimal, que significa una operación de corte de un número decimal para convertir un número arbitrario * en un valor de número entero y un valor r tiene un rango de 0 a NRP.

De conformidad con la ecuación 2, cuando NRP es 162 y la proporción de código de datos robustos es 14, las posiciones de los datos normales y los datos robustos de un campo de datos se determina como se muestra en la Tabla 1.

Tabla 1 El paquete general 421 y el paquete de datos robustos 423 transmitidos simultáneamente en el primer multiplexor 401 se aleatoricen en el aleatorizador de datos 403 y cada paquete se codifica para incluir una información de paridad de 20 bits para la Corrección de Error Siguiente (FEC) en el codificador RS 405. En el codificador RS 405, los datos que tienen un total de 207 bits, que son transmitidos para cada segmento de datos se generan mediante agregar 20 bits de paridad RS para FEC para los datos de 187 bits. Una bandera de datos robustos no corre a través de la aleatorización y la codificación RS. Si un paquete de datos robustos es RS codificado y se agregan 20 bits de paridad RS, una bandera de datos robustos se marca para los bits de paridad RS agregados.

Subsecuentemente, los paquetes de datos generales RS codificados y los paquetes de datos robustos se ingresan al ajustador de paquete/intercalador robusto 407 y solamente los datos robustos que incluyen el paquete de información se intercalan con base en una bandera de datos robustos. Los datos robustos intercalados se reconstruyen en un paquete de 207 bits de conformidad a la proporción de codificación de datos robustos y el paquete de datos robustos reconstruido se transmite simultáneamente con el paquete de datos normales. El paquete de datos normales tiene un retraso predeterminado a transmitirse simultáneamente con el paquete de datos robustos.

La Figura 5 es un diagrama de bloque que representa un intercalador robusto y un ajustador de paquete de la Figura 4. Como se ilustra, el ajustador de paquete/intercalador robusto 407 incluye un intercalador de datos robustos 501, un ajustador de paquete 503 y un tercer multiplexor 505.

El intercalador de datos robustos 501 intercala solamente un paquete de datos robustos basado en una señal de bandera de datos robustos. La Figura 6 es un diagrama que describe un intercalador de datos robustos de la Figura 5. Como se muestra, el intercalador de datos robustos 501 recibe señales en una base de bits con respecto a un paquete de datos robustos solamente entre los paquetes de datos ingresados desde el codificador RS 405, realiza la intercalación para transmitir los datos robustos al ajustador de paquete 503. También, el intercalador de datos robustos 501 tiene parámetros M= 3, B = 69 y N= 207 y forma el paquete intercalado fuera de los datos de 69 paquetes diferentes en máximo. Entre los paquetes de datos robustos, un paquete nulo se abandona y la intercalación se realiza solamente en los paquetes de información.

El ajustador de paquete 503 mostrado en la Figura 5 procesa los datos robustos intercalados en el intercalador de datos robustos 501. El ajustador de paquete 503 recibe 184 bits del ¡ntercalador de datos robustos 501 y genera dos bloques de datos de 207 bits para los datos robustos con respecto a los datos robustos de 184 bits. En este documento, cuatro bits para cada bite del bloque de datos de 207 bits generado, por ejemplo, LSB (6, 4, 2, 0) corresponde a los datos robustos ingresados. Los otros cuatro bits, por ejemplo, MSB (7, 5, 3, 1) se establecen con valores arbitrarios. Mientras tanto, en cada uno de los bloques de datos de 207 bits generados, las posiciones de los bits vacantes que no corresponden a los datos robustos de 184 bits se llenan con los datos de los bits del encabezado o los datos de la información arbitraria para usarse para los bits de paridad RS, que se describen posteriormente.

Subsecuentemente, el formador de paquete 503 agrega un valor obtenido mediante aleatorizar un encabezado correspondiente a un paquete nulo para los primeros tres bits de cada bloque de datos de 207 bits. Entonces, el ajustador de paquete 503 genera un paquete de 207 bits mediante agregar 20 bits, cada uno de los cuales se forma de información arbitraria, por ejemplo "0" para cada bloque de datos. La información arbitraria de 20 bits se reemplaza con la información de paridad RS en el procesador de datos robustos 413, que se describirá posteriormente.

Todas las otras posiciones vacantes de bits pueden llenarse secuencialmente con los bits de los datos robustos de 184 bits. El ajustador de paquete 503 verifica si una posición corresponde a una posición de bits de paridad, antes de que se agreguen los bits de datos robustos para cada bloque de datos de 207 bits recientemente generados. Si la posición no corresponde a un bit de paridad, un bit de datos robustos se coloca en la posición. Si la posición corresponde a un bit de paridad, la posición del bit se salta y la siguiente posición de bit se verifica. El proceso se repite hasta que todos los bits de datos robustos se colocan en el bloque de datos de 207 bits recientemente generados.

Por lo tanto, si los cuatro paquetes de datos robustos intercalados robustos (4 x 207 bits) se ingresan en el ajustador de paquete 503, el ajustador de paquete 503 ingresa 9 paquetes (9 x 207 bits), cada uno de los cuales se forma de bits de datos robustos, bits de encabezado y bits de información arbitraria para bits de paridad RS. Los 9 paquetes egresados incluyen 92 bits de datos robustos ingresados en el ajustador de paquete 503, individualmente.

Mientras tanto, las posiciones de bits de datos arbitrarios para los bits de paridad RS con respecto a cada paquete se determinan basados en una ecuación 3. m = (52 x n + (s mod52))mod20? Eq. 3 En donde m denota un número de bit de salida, es decir, una posición de bits de paridad de un paquete extendido en 207 bits; n denota un bit de entrada, es decir, un número de bits para cada paquete y oscila de 0 a 206; s denota un segmento correspondiente a los datos robustos en un campo de datos, es decir, un número de paquete y oscila de 0 a 311. Las posiciones de los bits de paridad, es decir, el valor m, pueden calcularse solamente para el valor n que está en el rango de 187 a 206 de manera que las posiciones de los paquetes de paridad 20 para cada paquete deberán corresponder al menos a 20 bits del paquete después de la des-intercalación de los datos. En corto, el valor n corresponde a los últimos 20 bits de un paquete.

Por ejemplo, cuando s = 0 y n está en el rango de 187 a 206, las posiciones de bit de paridad por cada paquete 0 se dan como 202, 47, 99, 151 , 203, 48, 100, 152, 204, 49, 101 , 153, 205, 50, 102, 154, 206, 51, 103 y 155. Esto significa que la posición del bit de paridad deberá ser el 202avo. bit para hacer la posición de bit de paridad oscilada entre 187 y 206 después de la intercalación en el intercalador de datos 409. Slmilarmente, la posición de otro bit de paridad deberá ser el 47avo bit. Sin embargo, de conformidad con la ecuación 3, un bit de paridad puede posicionarse en una posición de un bit de encabezado de paquete. Esto es, el valor m puede ser 0, 1 y/o 2. Por lo tanto, para prevenir un bit de paridad de ser posicionado en la posición del bit de encabezado de paquete, el rango del valor n puede incrementarse tanto como el número de bits de paridad posicionados para la posición del encabezado hasta más de tres. Por consiguiente, si un valor de resultado de s mod52 es cualquiera de uno entre 1 y 7 en el cálculo de valores 20 m, parte de los valores 20 m llega a ser 0, 1 y/o 2.

Por ejemplo, cuando s mod52 = 0, todos los otros valores 20 m no indican las posiciones del bit de encabezado, es decir, 0, 1 ó 2 y además todos los valores 20 m usados para las posiciones del bit de paridad.

Por otro lado, cuando s mod52 = 1 , uno entre los valores 20 m indican 0, que es una posición de bit de encabezado. En este caso, el rango del valor n se incrementa por 1 para ser de 186 a 206. Por lo tanto, los valores 20 m se calculan y se desusa un valor m que llega a estar en la posición de bit de encabezado. Los otros valores 20 m se designan a las posiciones del bit de paridad.

Así mismo, cuando s mod52 = 2, dos de los valores 20 m indican 0 y 1 , que son las posiciones del bit de encabezado. En este caso, el rango de n se incrementa por dos para ser 185 a 206. Por consiguiente, los valores 22 m se calculan y se desusan los valores m corresponden a las posiciones de bit de encabezado, es decir 0 ó 1. Los otros valores 20 m se designan a las posiciones del bit de paridad.

La Tabla 2 posterior muestra el rango del valor n basado en la posición de un segmento de datos robustos.

Tabla 2 Un tercer multiplexor 505 de la Figura 5 transmite simultáneamente un paquete de datos robustos y un paquete de datos normales, que se egresan del ajustador de paquete 503, basado en una bandera de datos robustos. La operación del tercer multiplexor 505 es la misma como aquella del primer multiplexor 401.

Con referencia a la Figura 4 de nuevo, el intercalador de datos 409 intercala los paquetes de datos dentro de los segmentos consecutivos de cada campo de datos en una base de bits para revolver el orden secuencial de una bandera de datos robustos y el flujo de datos robustos/normales basado en los estándares ATSC A/53 y emitir los datos revueltos. En este documento, los datos robustos/generales y la bandera de datos robustos se intercalan a través de un intercalador independiente, individualmente. El intercalador de datos 409 tiene una estructura similar para el intercalador de datos robustos 501 (ver la Figura 6, M = 4, B = 52 y N = 208).

La Figura 7 es un diagrama que ilustra un codificador robusto de la Figura 4 en detalle.

Como se muestra, el codificador robusto 411 específicamente incluye una pluralidad de unidades de codificación robustas idénticas 411a a 4111 en paralelo. El codificador robusto 411 realiza la intercalación trellis en los datos robustos/generales intercalados y la bandera de datos robustos intercalados y los datos robustos/generales intercalados y realiza la codificación en los datos robustos/generales trellis intercalados basados en la bandera de datos robustos trellis intercalados. Los datos generales/robustos egresados del intercalador de datos 409 se ingresan en las 12 unidades de codificación robusta 411a a 4111 secuencialmente en una base de bits, y los datos generales/robustos de dos bits expresados como XV y X2' se codifican en símbolos de datos robustos/generales de dos bits expresados como X1 y X2. Por ejemplo, un bit de entrada X2' es un código de palabras de MSB (7, 5, 3, 1) y un bit de entrada XV es un código de palabras de LSB (6, 4, 2, 0). Como se describió anteriormente, aunque el MSB (7, 5, 3, 1) y el LSB (6, 4, 2, 0) de los datos normales, todo Incluye los datos de información, el LSB (6, 4, 2, 0) de los datos robustos incluye los datos de información y el MSB (7, 5, 3, 1) de los datos robustos incluye los valores arbitrarios.

Los datos robustos/generales codificados en las unidades de codificación robusta corren a través del des-intercalador trellis y los datos normales pasan por el procesador de datos robustos 413 e ingresan el codificador trellis 415, mientras los datos robustos pasan a través del procesador de datos robustos 413 e ingresan al codificador 415. En este proceso, los datos normales y los datos robustos codificados en las 12 unidades de codificación robustas 411a a 4111 se ingresan en el codificador trellis 415 o el procesador de datos robustos 413 secuencialmente.

Con referencia a la Figura 4, el codificador trellis 415 es el mismo como el codificador trellis definido en los Estándares ATSC A/53 actuales. Aunque no se ilustra en los dibujos, el codificador trellis 415, también se forma de una pluralidad de unidades de codificación trellis idénticas, por ejemplo, 12 unidades de codificación trellis idénticas conectadas en paralelo, justo como el codificador robusto 411. Los símbolos de datos normales X1 y X2 ingresados en el codificador trellis 415 después de pasar por el procesador de dato robustos 413 o los símbolos de datos robustos X1 y X2 ingresados en el codificador trellis 415 a través del procesador de datos robustos 413 se ingresan en las 12 unidades de codificación trellis y el codificador trellis 415 realiza la codificación trellis en los símbolos X1 y X2 ingresados en los símbolos de 8 niveles. Los símbolos de 8 niveles obtenidos por ser codificados en las 12 unidades de codificación trellis se ingresan dentro del segundo multiplexor 417 secuencialmente. De esta forma, la codificación trellis se lleva a cabo completamente.

La Figura 8 es un diagrama que describe un codificador robusto y un codificador trellis de la Figura 4. Dado que el procesador de datos robustos 413 a describirse posteriormente procesa solamente datos robustos, la Figura 8 ejemplifica la conexión conceptual entre una unidad de codificación robusta #0411a y una unidad de codificación trellis #0 415a.

Como se definió en los Estándares ATSC A/53 actuales, el codificador trellis 415 incluye un bloque de pre-codificación, un bloque de codificación trellis y un bloque de mapeo de símbolos. El bloque de pre-codificación y el bloque de codificación trellis incluye registrar D1 , D2 y D3 para el almacenamiento de los valores de los bits de valores de retraso, por ejemplo, valores de retraso de 12 bits.

La unidad de codificación robusta #0 411a codifica los datos X1' y X2' generales/robustos de dos bits ingresados desde el intercalador de datos 409 en los símbolos de datos robustos/generales de dos bits X1 y X2 y la unidad de codificación trellis #0 415a egresa las señales de 8 niveles al segundo multiplexor 417 basado en los símbolos Z0, Z1 y Z2 obtenidos por la realización de la codificación trellis en los símbolos de datos generales/robustos de dos bits X1 y X2.

Un método para codificar los datos robustos mediante usar el codificador robusto 411 y el codificador trellis 415 se sugieren recientemente por la Empresa Phillips.

La Figura 9 es un diagrama de bloque que describe la codificación trellis de los datos robustos que se sugieren por la Empresa Phillips.

Como se describió anteriormente, un codificador robusto 911 egresa los símbolos trellis codificados ZO, Z1 y Z2 en cuatro niveles mediante ecualizar los valores codificados Z2 y Z1 de un codificador trellis 915 obtenido a través un removedor pre-codifícador basado en el valor Z1 entre las señales de salida X1 ' y X2'.

El método de codificación de datos robustos por la Empresa Philips tiene un problema que la energía promedio de los símbolos representando los datos robustos se incrementa comparado con el método 8-VSB convencional porque los símbolos de salida del codificador trellis 915 usan cuatro niveles {-7, -5, 5, 7}.

En otras palabras, cuando los datos robustos se mapean a cualquiera de uno de los símbolos de cuatro niveles de {-7, -5, 5, 7}, la energía promedio de los símbolos llega a ser 37 energía/símbolo, que es mucho mayor que la del método 8-VSB convencional. El incremento en la energía promedio de los símbolos indicando los datos robustos incrementa la energía promedio completa y cuando una señal se transmite con energía de salida de transmisión limitada, la energía de transmisión de los datos normales se disminuye relativamente. Además, el receptor llega a tener funcionamiento de recepción inferior al método 8-VSB convencional en el mismo ambiente de canal.

El problema llega a ser más serio, a medida que la proporción de los datos robustos mezclado con los datos normales incrementa. Además, la satisfacción de SNR para TOV se incrementa. Por consiguiente, el funcionamiento de la recepción puede degradarse incluso aunque el ambiente de canal es fino y la compatibilidad de retraso para un receptor basada en el método 8-VSB puede no proporcionarse dependiendo de las circunstancias.

Por lo tanto, la presente invención sugiere un método que no eleva la energía promedio del símbolo a pesar de la proporción de los datos robustos mediante usar un método de codificación trellis de 16 estados con respecto a los datos robustos.

La Figura 10 es un diagrama de bloque que ilustra la codificación trellis de los datos robustos de conformidad con una modalidad de la presente invención.

Como se muestra, una señal de entrada X1' se codifica mediante agregar los registros D 4 y D5 para generar los datos robustos para un codificador robusto 1011.

La señal de salida de un codificador trellis 1015 basado en la señal de entrada X1' y el estado subsecuente son como se muestra en las Tablas 3 y 4.

Tabla 3 ENTRADA ESTADO ACTUAL Tabla 4 f ?NTRADA Los 16 estados de la Tabla 3 se calculan basados en una ecuación 4.

$ =D4 x 8+Ds x4+D2 x2+D3 Eq . 4 Mientras tanto, los valores de estado de los registros D4 y D5 adicionalmente usados para generar los datos robustos no son cambiados cuando los datos normales se ingresan y las señales egresadas basadas en la entrada y el estado subsecuente son como se muestran en las Tablas 5 y 6.

Tabla 5 ENTRADA Tabla 6 ENTRADA ESTADO ACTUAL Cuando los datos robustos se generan mediante usar la codificación trellis de 16 estados de conformidad con la presente modalidad, el funcionamiento de un receptor puede mejorarse mediante designar un decodificador trellis y un detector de nivel de señal con referencia a las Tablas 3 y 4.

La Figura 11 es un diagrama de bloque que ilustra la codificación trellis de los datos robustos de conformidad con otra modalidad de la presente invención.

Como se muestra, una señal de entrada X1' se codifica mediante agregar los registros D4 y D5 para generar los datos robustos a un codificador robusto 1111.

La señal de salida de un codificador trellis 1115 basada en la señal de entrada X1' y el estado subsecuente son como se muestra en las Tablas 7 y 8.

Tabla 7 ENTRADA ESTADO ACTUAL Tabla 8 ENTRADA ESTADO ACTUAL Los 16 estados de la Tabla 7 se calculan basados en la Ecuación 4.

Mientras tanto, el valor de estado de los registros D4 y D5 adicionalmente usados para generar los datos robustos no se cambia, cuando los datos normales se ingresan y la señal de salida basada en el ingreso y el estado subsecuente son como se muestra en las Tablas 5 y 6.

Cuando los datos robustos se generan mediante usar la codificación trellis de 16 estados de conformidad con la presente modalidad, el funcionamiento de un receptor puede mejorarse mediante designar un decodificador trellis y un detector de señal de nivel con referencia a las Tablas 7 y 8.

La Figura 12 es un diagrama de bloque que describe un procesador de datos robustos de la Figura 4. Como se ilustra, el procesador de datos robustos 413 incluye un des-intercalador 1203, un codificador RS 1205 y un intercalador de datos 1207. Los datos robustos X1 y X2 y la bandera de datos robustos que se egresan del codificador robusto 411 se des-intercalan en un des- intercaladór 1203 y se re-ensamblan en la forma de un paquete.

Como se describió anteriormente, la información arbitraria de 20 bits se agrega al bloque de datos de 207 bits generado en el ajustador de paquete 503 y el codificador RS 1205 reemplaza la información arbitraria de 20 bits con la información RS de paridad. El paquete de datos robustos con la información de paridad RS en el mismo se intercalan en el intercalador de datos 1207 y se egresan al codificador trellis 415 en una base de bits.

Con referencia de nuevo a la Figura 4, los datos normales y los datos robustos se combinan con una secuencia de bit de sincronización de segmentos y una secuencia de bit de sincronización de campo, que se transmiten desde una unidad de sincronización (no mostrada), en el segundo multiplexor 417 por medio del cual se genera un recuadro de transmisión. Subsecuentemente, una señal piloto se agrega en el agregador de piloto. Un flujo de símbolo se modula en el portador VSB-suprimido en un modulador VSB. Un flujo de símbolo 8-VSB de una banda base se convierte en una señal de radio frecuencia en un convertidor RF después de todo y se transmite.

La Figura 13 es un diagrama que muestra un segmento de campo sincronizado de un recuadro de datos transmitidos por el transmisor de la Figura 4. Como se muestra en el dibujo, un segmento transmitido desde el transmisor 400 es básicamente el mismo como el segmento de los Estándares ATSC A/53. Si cualquiera, en un campo reservado correspondiente a los últimos 104 símbolos de un segmento, 92 símbolos excepto los 12 símbolos del precódigo contienen la información para restaurar el paquete de datos robustos. La información para restaurar el paquete de datos robustos incluye un NRP, que es una proporción de datos robustos para los datos normales en un campo, y una información de la proporción de codificación de los datos robustos, es decir ó %. Como se describirá posteriormente, un receptor sugerido en la modalidad de la presente Invención genera una bandera de datos robustos fuera de la información para restaurar el paquete de datos robustos y los elementos constitucionales del receptor pueden verificar si los datos procesados actualmente son datos robustos o no, mediante usar la bandera de datos robustos.

La Figura 14 es un diagrama de bloque que ilustra un receptor DTV de conformidad con una modalidad de la presente invención. Como se muestra, un receptor 1400 incluye un sintonizador 1401 , un filtro IF y un detector 1403, un filtro de remoción NTSC 1405, un ecualizador 1407, un decodlficador trellis 1409, un des-intercalador de datos 1411 , un des-intercalador robusto/ajustador de paquete 1413, un decodificador RS 1415, un des-aleatorizador de datos 1417, un des-multiplexor 1419, un bloque de recuperación cronometrado y sincronizado 1421 , un decodificador sincronizado de campo 1423 y un controlador 1425.

El sintonizador 1401 , el filtro IF y el detector 1403, el filtro de remoción NTSC 1405, el des-intercalador de datos 1411 , el decodificador RS 1415, el bloque de recuperación sincronizado y cronometrado 1421 realiza las mismas funciones como el sintonizador 201 , el filtro IF y el detector 203, el filtro de remoción NTSC 205, el des-intercalador de datos 211, el decodificador RS 213 y el bloque de recuperación cronometrado y sincronizado 215.

El decodificador sincronizado de campo 1423 recibe un segmento de un recuadro de datos ilustrado en la Figura 13, restaura el paquete de datos robustos restaurando la información en el área reservada, que incluye información en la proporción de los datos robustos y los datos normales en un campo e información en la proporción de codificación de los datos robustos y la transmite al controlador 1425.

La Figura 15 es un diagrama de bloque que muestra un controlador de la Figura 14. Como se muestra, el controlador 1425 incluye un generador de bandera de identificación de datos robustos/generales 1501 , un intercalador de datos 1503, un intercalador trellis 1505, un estabilizador de retraso 1507 y un calculador de retraso 1509.

El generador de bandera de identificación de datos robustos/generales 1501 genera una bandera de datos robustos mediante usar el paquete de datos robustos restaurando la información transmitida desde el decodificador sincronizado de campo 1423.

La bandera de datos robustos generada corre a través de una intercalación de datos de unidad de bit y la intercalación trellis basados en el ATSC A/53 en el intercalador de datos 1503 y el intercalador trellis 1505 y la bandera de datos robustos intercalados se transmite al ecualizador 1407 y el decodificador trellis 1409. La bandera de datos robustos incluida en el recuadro de datos transmitida desde el transmisor 400 se intercala a través de la intercalación de datos y la intercalación trellis, el ecualizador 1407 y el decodificador trellis 1409 realiza la ecualización y la decodificación trellis basada en la bandera de datos robustos intercalados obtenida de la intercalación de datos y la intercalación trellis.

Mientras tanto, el estabilizador de retraso 1507 recibe la bandera de datos robustos generada en el generador de bandera de identificación de datos robustos/generales 1501 y transmite la bandera de datos robustos al des-intercalador robusto/ajustador de paquete 1413 en consideración del retraso generado mientras los datos se procesan en el decodificador trellis 1409 y el des-intercalador de datos 1411. También, el estabilizador de retraso 1507 transmite la bandera de datos robustos al des-aleatorizador de datos 1417, el de-multiplexor 1419 y el calculador de retraso 1509, individualmente, en consideración del retraso generado mientras los datos se procesan en el des-intercalador robusto/ajustador de paquete 1413.

El calculador de retraso 1509 calcula el tiempo de retraso de un paquete de datos robustos mediante usar la bandera de datos robustos, que se obtiene en consideración del retraso con respecto a los datos normales generados mientras los datos robustos se procesan en el des-intercalador robusto/ajustador de paquete 1413 y transmitido desde el estabilizador de retraso 1507 y el paquete de datos robustos restaurando la información, que se transmite desde el decodificador sincronizado de campo 1423 y transmite el tiempo de retraso calculado al des- aleatorizador de datos 1417. El des-aleatorizador de datos 1417 se sincroniza con una señal sincronizada de campo de un recuadro de datos y realiza la des-aleatorización. El paquete de datos robustos restaurando la información transmitida desde el decodificador sincronizado de campo 1423 incluye información en la posición del paquete de datos robustos en el recuadro de datos. Sin embargo, el des-intercalador robusto/ajustador de paquete 1413 puede procesar solamente un paquete de datos robustos y particularmente, el proceso de des-intercalación llevado a cabo en el des-intercalador robusto retrasa el paquete de datos robustos por un poco de paquetes. El calculador de retraso 1509 calcula el tiempo de retraso con respecto al paquete de datos robustos basados en el paquete de datos robustos recibido restaurando la información y la bandera de datos robustos para compensar el retraso con respecto al paquete de datos robustos y transmite el tiempo de retraso al des-aleatorizador de datos 1417. El des-aleatorizador de datos 1417 des-aleatoriza un paquete de datos normales y un paquete de datos robustos basados en la bandera de datos robustos recibidos y el tiempo de retraso con respecto al paquete de datos robustos. Por ejemplo cuando el paquete de datos normales nth se des-aleatoriza, el paquete de datos robustos siguiente a des-aleatorizarse no es el paquete de datos robustos (n+1)th pero puede ser el paquete de datos robustos kth (k<n). El retraso del paquete de datos robustos no es más grande que el paquete de datos normales, porque se incluye el retraso generado por la restauración en el paquete original. Por lo tanto, el des-aleatorizador de datos 1417 deberá realizar la des-aleatorización en consideración del retraso.

La Figura 16 es un diagrama de bloque que describe un ajustador de paquete y un des-intercalador robusto de la Figura 14 y la Figura 17 es un diagrama que ilustra un des-intercalador de datos robustos de la Figura 16. El ajustador de paquete y un des-intercalador de datos robustos se operan en oposición al intercalador de datos robustos/ajustador de paquete 407 del transmisor 400 ilustrado en la Figura 5. Esto es, remueve la paridad RS de 20 bits y los tres bits de encabezado incluidos en el segmento de datos robustos 207 ingresados desde el des-intercalador de datos 1411 y separa los paquetes de datos robustos incluyendo los datos de Información y los paquetes nulos. Además, cuando un segmento de datos robustos que tiene 9 paquetes (9 x 207 bits) se ingresa en un ajustador de paquete 1601, el ajustador de paquete 1601 egresa cuatro paquetes de datos robustos que se forman de datos de información y de cinco paquetes nulos formados de datos nulos. Subsecuentemente, un des-intercalador de datos robustos 1603 recibe los paquetes de datos robustos ingresados desde el ajustador de paquete 1601 en una base de bits, realiza la des-intercalación y transmite los paquetes de datos robustos a un multiplexor 1605. Durante la des-intercalación, los paquetes nulos entre los paquetes de datos robustos se abandonan y la des-intercalación se lleva a cabo solamente en los paquetes de información. Un paquete de datos normales tiene un retraso predeterminado para ser por lo tanto transmitido simultáneamente con un paquete de datos robustos.

El paquete de datos normales transmitido simultáneamente y el paquete de datos robustos se transmiten al decodificador RS 1415. El decodificador RS 1415 realiza la decodificación RS con respecto a cada paquete y transmite el resultante al des-aleatorizador de datos 1417.

Con referencia a la Figura 14 de nuevo, el des-multiplexor 1419 no transmite simultáneamente el paquete de datos normales y el paquete de datos robustos basados en la bandera de datos robustos y los emite en una forma de un flujo de datos en serie formados de un paquete de datos compatibles MPEG de 188 bits.

Para el ecualizador 1407, se usa un determinante conocido, que es conocido como un deslizante, o un decodificador trellis con una trama de regreso de cero (0).

El ecualizador 1407 ecualiza una señal recibida basada en la bandera de datos robustos intercalados obtenidos de la intercalación de los datos de unidad bit y la intercalación trellis basada en el ATSC A/53 y transmitidos desde el controlador 1425.

Una señal de datos robustos puede usarse como datos de decisión usados para actualizar un coeficiente tap del ecualizador 1707. Dado que la determinación de nivel de señal precisa incrementa una velocidad de convergencia del ecualizador, puede mejorar el funcionamiento de recepción para los datos robustos así como los datos normales en un ambiente Doppler.

En resumen, en caso de una señal de datos normales, el nivel de señal se determina en cuatro estados con respecto a una de 8 niveles {-7, -5, -3, -1 , 1 , 3, 5, 7}, que es el mismo como la ' tecnología convencional. En el caso de una señal de datos robustos, el nivel de señal se determina con respecto a una de 8 niveles {-7, -5, -3, -1 , 1 , 3, 5, 7}, que es trellis codificada en 16 estados. Esto e, como para una señal de datos robustos, el nivel de 8 {-7, -5, -3, -1 , 1 , 3, 5, 7} que es trellis codificada en 16 estados se usa como datos de decisión usados para actualizar un coeficiente tap del ecualizador 1407. Por ejemplo, del decodificador trellis usado en el ecualizador 1407 determina un nivel de señal basado en los 16 estados mostrados en las Tablas 3 y 4 o las Tablas 7 y 8. Dado que la determinación del nivel de señal preciso incrementa una velocidad de convergencia del ecualizador, puede mejorar el funcionamiento de recepción para los datos robustos así como los datos normales en un ambiente Doppler.

El decodificador trellis 1409 puede ser un decodificador trellis basado en el ATSC A 53 o puede ser similar para el decodificador trellis que puede usarse en el ecualizador 1407. Esto es, con respecto a una señal de datos normales, la decodificación trellis de 4 estados se lleva a cabo en una señal de 8 niveles {-7, -5, -3, -1, 1, 3, 5, 7}, que es la misma como la tecnología convencional. Con respecto a una señal de datos robustos, la decodificación trellis se realiza en la señal de 8 niveles que es trellis codificada en 16 estados y se muestra en las Tablas 3 y 4 o las Tablas 7 y 8.

De conformidad con la presente invención, el receptor 8-VSB basado en el ATSC A/53 puede recibir un paquete de datos normales y puede proporcionar compatibilidad de retraso mediante procesar un paquete de datos robustos como u n paquete nulo.

Mientras la presente invención se ha descrito con respecto a ciertas modalidades preferidas, será aparente para aquellos expertos en la técnica que varios cambios y modificaciones pueden hacerse sin apartarse del alcance de la invención como se define en las siguientes reivindicaciones.

Claims (24)

REIVINDICACIONES

1. Un transmisor de televisión digital (DTV) que comprende: un medio de entrada para recibir un flujo de datos de video digital incluyendo datos normales y datos robustos; un medio de codificación para codificar el flujo de datos de video digitales en los símbolos de datos y un medio de transmisión para modular y transmitir una señal de salida de los medios de codificación, en donde el medio de codificación realiza la codificación trellis de 16 estados en los datos robustos.

2. El transmisor de DTV de conformidad con la reivindicación 1 , en donde los medios de codificación mapean los datos normales en cualquier símbolo de datos de {-7, -5, -3, -1, 1, 3, 5, 7}.

3. El transmisor DTV de conformidad con la reivindicación 1 , en donde los medios de codificación incluyen: un codificador robusto para codificar los datos robustos en símbolos de datos de 2 bits y un codificador trellis para emitir un símbolo de datos de cualquier nivel entre los niveles predeterminados expresados en tres bits basados en los símbolos de datos de 2 bits.

4. El transmisor DTV de conformidad con la reivindicación 3, en donde el codificador robusto codifica los símbolos de datos de 2 bits de manera que un nivel de símbolo de salida del codificador trellis y un estado subsecuente son respectivamente los mismos.

5. El transmisor DTV de conformidad con la reivindicación 3, en donde el codificador robusto codifica los símbolos de datos de 2 bits de tal manera que un nivel de símbolos de salida del codificador trellis y un estado subsecuente son respectivamente los mismos.

6. El transmisor DTV de conformidad con cualesquiera de una de las reivindicaciones 3 a 5, en donde los medios de codificación además incluyen: un aleatorizador de datos para aleatorlzar una señal de salida de los medios de entrada; un codificador Reed Solomon (RS) para realizar la codificación RS en señales de salida del aleatorizador de datos; un ajustador de paquete/intercalador robusto para intercalar solamente los datos robustos entre las señales de salida del codificador RS y reconstruir los datos robustos intercalados en los paquetes de datos robustos en una proporción de codificación de datos robustos y un intercalador para intercalar una señal de salida del ajustador de paquete/intercalador robusto.

7. Un receptor de televisión digital (DTV) comprendiendo: un medio de recepción para recibir una señal de transmisión incluyendo datos normales y datos robustos y convirtiendo la señal de transmisión recibida en una señal de banda base; un medio de ecuallzación para determinar un nivel de símbolo de la señal de transmisión; un medio de decodificación trellis para realizar la decodificación trellis en el símbolo cuyo nivel se ha determinado y un medio de decodificación para emitir un flujo de datos de video digitales con respecto a la señal decodificada trellis, en donde los medios de decodificación trellis realizan la decodificación trellis de 16 estados en los datos robustos.

8. El receptor DTV de conformidad con la reivindicación 7, en donde los medios de decodificación trellis decodifican el nivel de símbolo determinado en un símbolo de 2 bits de manera que un nivel de símbolo y un estado subsecuente de los datos robustos son respectivamente los mismos.

9. El receptor DTV de conformidad con la reivindicación 7, en donde los medios de decodificación trellis decodifican el nivel de símbolo determinado en un símbolo de datos de 2 bits de manera que un nivel de símbolo y un estado subsecuente son respectivamente los mismos.

10. El receptor DTV de conformidad con cualesquiera de una de las reivindicaciones 7 a 9, en donde los medios de decodificación incluyen: un des-intercalador de datos para des-intercalar una señal de salida de los medios de decodificación trellis; un des-intercalador robusto/ajustador de paquete para reconstruir los datos robustos entre las señales de salida del des-intercalador de datos en los paquetes de datos robustos formados de los datos de información y des-intercalando los paquetes de datos robustos reconstruidos; un decodificador Reed Solomon (RS) para realizar la decodificación RS en señales de salida del des-intercalador robusto/ajustador de paquete; un des-aleatorizador para des-aleatorizar las señales de salida del decodificador RS y un des-multiplexor para no transmitir simultáneamente las señales de salida del des-aleatorizador de datos.

11. Un método de transmisión de televisión digital (DTV), que comprende las etapas de: a) ingresar un flujo de datos de video digitales incluyendo datos normales y datos robustos; b) codificar el flujo de datos de video digitales en los símbolos de datos y c) modular y transmitir una señal de salida de la codificación de la etapa b), en donde la codificación trellis de 16 estados se realiza en los datos robustos en la etapa de codificación b).

12. El método de transmisión DTV de conformidad con la reivindicación 11 , en donde los datos normales se mapean a cualquiera de un símbolo de datos de {-7, -5, -3, -1 , 1, 3, 5, 7} en la etapa de codificación b).

13. El método de transmisión DTV de conformidad con la reivindicación 11 , en donde la etapa b) de decodlficación incluye: b1) codificar los datos robustos en los símbolos de datos de dos bits y b2) emitir un símbolo de datos de cualquier nivel entre los niveles predeterminados expresados en tres bits basados en los símbolos de datos de dos bits.

14. El método de transmisión DTV de conformidad con la reivindicación 13, en donde en la etapa de codificación robusta b1 ), los símbolos de datos de 2 bits se codifican de tal manera que un nivel de símbolo de salida de la etapa b2) de codificación trellis y un estado subsecuente son respectivamente los mismos.

15. El método de transmisión DTV de conformidad con la reivindicación 13, en donde la etapa b1) de codificación robusta, los símbolos de datos de 2 bits se codifican de manera que un nivel de símbolo de salida de la etapa de codificación trellis b2) y un estado subsecuente son respectivamente los mismos.

16. El método de transmisión DTV de conformidad con cualesquiera de las reivindicaciones 13 a 15, en donde la etapa b) de codificación además incluye: b3) aleatorizar la señal de entrada; b4) realizar la codificación RS en una señal de salida aleatorizada en la etapa b3) b5) intercalar solamente los datos robustos entre las señales de salida de la etapa b4) de codificación RS y reconstruir los datos robustos intercalados en los paquetes de datos robustos basados en una proporción de codificación de datos robustos e b6) intercalar una señal de salida de la etapa b5) de ajuste de paquete/intercalación robusta.

17. Un método de recepción de televisión digital (DTV), comprendiendo las etapas de: a) recibir una señal de transmisión incluyendo los datos robustos y los datos normales y convirtiendo la señal de transmisión recibida en una señal de banda base; b) determinar un nivel de símbolo de la señal de transmisión; c) realizar la decodificación trellis en el símbolo cuyo nivel se ha determinado y d) emitir un flujo de datos de video digitales con respecto a la señal decodificada trellis, en donde la decodificación trellis de 16 estados se realiza en los datos robustos en la etapa c) de decodificación trellis.

18. El método de recepción DTV de conformidad con la reivindicación 17, en donde en la etapa de codificación trellis c), el nivel de símbolo determinado se codifica en un símbolo de datos de dos bits en la etapa c) de manera que un nivel de símbolo y un estado subsecuente de los datos robustos son respectivamente los mismos.

19. El método de recepción DTV de conformidad con la reivindicación 17, en donde, en la etapa c) de decodificación trellis, el nivel de símbolo determinado se decodifica en un símbolo de datos de 2 bits de manera que son respectivamente los mismos.

20. El método de recepción DTV de conformidad con cualquiera de una de las reivindicaciones 17 a 19, en donde la etapa de decodificación d) incluye: d1) des-lntercalar una señal emitida desde la etapa c) de decodificación trellis, d2) reconstruir los datos robustos entre las señales emitidas desde la etapa d1) de desintercalación de datos en los paquetes de datos robustos formados de datos de información y la des-intercalación de los paquetes de datos robustos reconstruidos; d3) realizar la decodificación Reed Solomon (RS) en las señales de salida de la etapa d2) de des-intercalación robusta/ajuste de paquete; d4) des-aleatorizar las señales de salida de la etapa d3) de decodificación RS y d5) no transmitir simultáneamente las señales de salida de la etapa d4) de des-aleatorización de datos.

21. Una señal de transmisión de televisión digital (DTV), que comprende: datos normales mapeados a cualquiera de uno de los símbolos de datos {-7, -5, -3, -1, 1, 3, 5, 7}; datos robustos que son trellis codificados en 16 estados y mapeados para cualquiera de un símbolo de datos de {-7, -5, -3, -1 , 1 , 3, 5, 7} y una bandera de datos robustos para identificar los datos normales y los datos robustos, en donde la señal de transmisión es una señal modulada de banda lateral residual (VSB).

22. La señal de transmisión DTV de conformidad con la reivindicación 21 , en donde los datos robustos son trellis codificados de manera que un nivel de símbolos de salida y un estado subsecuente son respectivamente los mismos.

23. La señal de transmisión DTV de conformidad con la reivindicación 21 , en donde los datos robustos son trellis codificados de manera que un nivel de símbolo de salida y un estado subsecuente son respectivamente los mismos.

24. La señal de transmisión DTV de conformidad con cualesquiera de una de las reivindicaciones 21 a 24, en donde los datos normales y los datos robustos se intercalan para mezclarse uno con otro y los datos robustos incluyen una información de encabezado para tener compatibilidad de retraso.