JP2010537433A - 異なる高さの隣接シリコンフィンを製造する方法 - Google Patents

異なる高さの隣接シリコンフィンを製造する方法 Download PDF

Info

Publication number
JP2010537433A
JP2010537433A JP2010522100A JP2010522100A JP2010537433A JP 2010537433 A JP2010537433 A JP 2010537433A JP 2010522100 A JP2010522100 A JP 2010522100A JP 2010522100 A JP2010522100 A JP 2010522100A JP 2010537433 A JP2010537433 A JP 2010537433A
Authority
JP
Japan
Prior art keywords
silicon
layer
isolation structure
fin
silicon fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010522100A
Other languages
English (en)
Other versions
JP5230737B2 (ja
Inventor
ドイル，ブライアン，エス．
ジン，ビーン−イー
シャー，ウダイ
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2010537433A publication Critical patent/JP2010537433A/ja
Application granted granted Critical
Publication of JP5230737B2 publication Critical patent/JP5230737B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

異なる高さの隣接シリコンフィンを製造する方法は、上に分離層が堆積されたシリコン基板を供給し、分離層をパターニングして第１及び第２の分離構造を形成し、シリコン基板をパターニングして第１の分離構造の下の第１のシリコンフィンと第２の分離構造の下の第２のシリコンフィンとを形成し、基板上に絶縁層を堆積し、絶縁層を平坦化して第１及び第２の分離構造の頂面を露出させ、マスク層を堆積し且つパターニングして第２の分離構造をマスクせずに第１の分離構造をマスクし、ウェットエッチングを適用して第２の分離構造を除去し且つ第２のシリコンフィンを露出させ、第２のシリコンフィン上にシリコン層をエピタキシャル成長させ、そして、絶縁層を後退させて第１のシリコンフィンの少なくとも一部と第２のシリコンフィンの少なくとも一部とを露出させることを有する。

Description

本発明は、隣接シリコンフィンを製造する方法及び隣接シリコンフィンを有する装置に関する。
集積回路の製造において、マルチゲートトランジスタに使用されるシリコン“フィン”としても知られる半導体ボディは、一般的に、均一な寸法で形成されている。中間的な寸法のフィンは利用可能でないため、より大きな駆動電流を生成するためには、フィン数を増加させなければならない。現在、相異なる寸法を有するシリコンフィンが望まれている。例えば、論理トランジスタとメモリトランジスタとでは制約が異なり、論理トランジスタはＩｄｓａｔ／レイアウト面積を最大化するために深いフィンを必要とするのに対し、メモリトランジスタは比較的浅いフィンを必要とする。また、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）デバイスにおけるパストランジスタとプルダウントランジスタとでは、トランジスタ幅の差が必要である。
相異なる寸法の複数のフィンを作り出す従来の１つの次善策は、均一な複数のフィンを作ることによって開始される。図１Ａに示すように、基板１００上の均一なフィン１０２の周囲に、例えばシャロー・トレンチ・アイソレーション（ＳＴＩ）材料などの絶縁材料１０４が堆積される。この従来プロセスは、その後、図１Ｂに示すように、ＳＴＩ材料１０４を異なる深さにエッチングし、異なる高さだけシリコンフィン１０２を露出させる。故に、ＳＴＩ材料１０４の高さは基板１００の表面にわたって変化する。
この従来のやり方に伴う問題は、後にゲート電極を形成するために使用されるポリシリコンに起こることに関係する。ポリシリコン層の堆積及び平坦化の後、ポリシリコンはゲート電極１０６を形成するようにパターニングされなければならない。これは、ポリシリコンをＳＴＩ材料１０４の表面までエッチングすることを必要とする。ＳＴＩ材料１０４の高さは基板にわたって変化しているので、図１Ｂに示すように、一部のポリシリコンゲート１０６のパターニングはそれらの末端部分まで到達する一方で、他のポリシリコンゲート１０６は依然としてエッチングされる。最初に末端部分まで達したポリシリコンゲートは、残りのポリシリコンゲートがエッチングされるとき、より短いフィンでの短チャネル効果につながるオーバーエッチング及びノッチングに悩まされる。
故に、様々な高さのシリコンフィンを形成するための改善されたプロセスが望まれる。
一態様に従って、半導体基板上に第１及び第２のシリコンフィンを形成する工程であり、各シリコンフィンがその頂面に分離構造を含む、工程と、半導体基板上に絶縁層を堆積する工程と、第１のシリコンフィンをマスクするが第２のシリコンフィンをマスクしないマスク構造を形成する工程と、第２のシリコンフィンの頂部から分離構造を除去する工程と、第２のシリコンフィンの頂面にシリコン層をエピタキシャル成長させることによって第２のシリコンフィンを延長する工程と、絶縁層の少なくとも一部を除去する工程とを有する方法が提供される。
他の一態様に従って、シリコン基板と、シリコン基板上に形成され、第１の高さを有する第１のシリコンフィンと、シリコン基板上に形成され、第１の高さより大きい第２の高さを有する第２のシリコンフィンとを有する装置が提供される。
異なる高さの複数のシリコンフィンを形成する従来の方法に伴う問題を示す図である。 異なる高さの複数のシリコンフィンを形成する従来の方法に伴う問題を示す図である。 本発明の一実施形態に従った、異なる高さを有する複数のシリコンフィンを製造する方法を示す図である。 図２の方法で形成される構造を示す図である。 図２の方法で形成される構造を示す図である。 図２の方法で形成される構造を示す図である。 図２の方法で形成される構造を示す図である。 図２の方法で形成される構造を示す図である。 図２の方法で形成される構造を示す図である。 図２の方法で形成される構造を示す図である。 図２の方法で形成される構造を示す図である。
ここでは、異なる高さの複数のシリコンフィンを製造するシステム及び方法を説明する。以下の説明においては、例示的な実施形態の様々な態様を、当業者が自身の取り組み内容を他の当業者に伝えるのに広く使用する用語を用いて説明する。しかしながら、当業者に明らかなように、本発明は、説明する態様のうちの一部のみを用いても実施され得るものである。例示的な実施形態の完全な理解をもたらすため、説明の目的で、具体的な数、材料及び構成を説明する。しかしながら、当業者に明らかなように、本発明はそれらの具体的詳細事項を用いずして実施されてもよい。また、例示の実施形態を不明瞭にしないよう、周知の事項は省略あるいは簡略化する。
様々な処理を、本発明を理解する上で助けとなるように、順々に複数の別個の処理として説明する。しかしながら、説明の順序は、それらの処理が必ず順序依存であることを意味すると解釈されるべきでない。特に、それらの処理は提示順に実行される必要はない。
本発明の実施形態は、例えば比較的短いシリコンフィンに隣接する比較的長いシリコンフィン等、異なる寸法を有する隣接シリコンフィンを製造する方法を提供する。これは、相異なる幅の半導体ボディを有する複数のトランジスタを互いに隣接して形成することを可能にする。ここで提供される実施形態は、例えばポリシリコンゲート電極のその後のオーバーエッチング又はノッチング等の従来の問題を伴わずに、シリコンフィンを形成することができる。
図２は、上述のポリシリコンの劣化問題を伴わずに同一基板上に比較的短いシリコンフィンと比較的長いシリコンフィンとを製造する本発明の一実施形態に従った方法２００である。図３Ａ−３Ｈは、図２の方法が実行されるときに形成される構造を例示するものである。
方法２００は、半導体基板を供給すること（２０２）によって開始される。本発明に係る様々な実施形態において、半導体基板は、バルクシリコン又はシリコン・オン・インシュレータの基礎構造を用いて形成され得る結晶基板である。他の実施形態において、半導体基板は、シリコンと組み合わされるか否かに拘わらず、以下に限られないがゲルマニウム、アンチモン化インジウム、テルル化鉛、ヒ化インジウム、リン化インジウム、ガリウム砒素又はアンチモン化ガリウムを含む別の材料を用いて形成されてもよい。ここでは基板を形成し得る材料の数例のみを記載するが、半導体デバイスを構築する基礎として作用し得る如何なる材料も、本発明の主旨及び範囲に属する。
半導体基板の表面に、実質的に同一の高さを有する２つ以上のシリコンフィンが製造される（２０４）。本発明の一実施形態によれば、複数のシリコンフィンを製造するための１つのプロセスは、基板上に分離層を堆積することによって開始される。分離層は、例えば窒化物（ナイトライド）又は酸窒化物（オキシナイトライド）などの材料を用いて形成されてもよく、およそ１０ｎｍと１００ｎｍとの間の厚さを有し得る。本発明の実施形態において、分離層は、シリコンフィンを形成する際に使用される従来の分離層の厚さより相対的に大きい厚さを有する。後述するように、分離層の厚さは、比較的短いシリコンフィンと比較的長いシリコンフィンとの間の高低差に対応する。
そして、従来からのリソグラフィプロセスを用いて分離層をパターニングし、シリコンフィンを画成するマスクとして機能する分離構造を形成する。シリコンエッチングプロセスが続き、分離構造を介して基板をエッチングしてシリコンフィンを作り出す。本発明の実施形態に従って、分離構造は基板エッチングプロセス後もシリコンフィン上に残される。本発明の一部の実施形態においては、分離構造に代えて、フォトレジスト材料を用いてシリコンフィンを直接的にパターニングしてもよい。
ここでの説明ではフィンを“シリコン”フィンと称するが、当業者に認識されるように、フィンは一般的に基板と同一の材料で形成される。基板は典型的にバルクシリコンからなるので、フィンは典型的にシリコンフィンである。代替的な実施形態において、フィンは基板とは異なる材料で形成されてもよい。例えば、純シリコン以外の材料で形成された基板上に、シリコンフィンがエピタキシャル成長されてもよい。フィンはシリコン以外の材料で形成されてもよいが、ここでの説明のため、ここではフィンを“シリコンフィン”として参照する。
シリコンフィン間のトレンチ内も含め、基板上に絶縁層が堆積される（２０６）。一部の実施形態において、絶縁層は、以下に限られないが二酸化シリコンを含む従来のシャロー・トレンチ・アイソレーションプロセスにて使用される材料からなり得る。一部の実施形態において、絶縁層は層間誘電体材料からなっていてもよく、以下に限られないが、二酸化シリコン、炭素ドープされた酸化物、窒化シリコン、例えばペルフルオロシクロブタンやポリテトラフルオロエチレン等の有機ポリマー、フルオロケイ酸塩ガラス、例えばシルセスキオキサンやシロキサン等の有機シリケート、又は有機ケイ酸塩ガラスを含み得る。
図３Ａは、互いに隣接する一対のシリコンフィン３０２を有する基板３００を示している。後述するように、一方のシリコンフィン３０２Ａは、比較的短いシリコンフィンを形成するために使用され、他方のシリコンフィン３０２Ｂは、比較的長いシリコンフィンを形成するために使用されることになる。各シリコンフィン３０２の頂面に分離構造３０４が配置されている。上述のように、分離構造３０４の厚さは、後に形成される比較的短いシリコンフィン３０２Ａと比較的長いシリコンフィン３０２Ｂとの間に作り出されることになる高低差に相当する。例えば二酸化シリコン等の材料で形成された絶縁層３０６が、構造全体上に堆積され、シリコンフィン３０２間のトレンチを充填している。
そして、この絶縁層が分離構造の頂部までエッチングあるいは平坦化される（２０８）。絶縁層を平坦化あるいはエッチングするための従来プロセスを使用し得る。この平坦化プロセス又はエッチングプロセスの終点は、分離構造の頂面が露出されるときに生ずる。図３Ｂは、分離構造３０４の頂面まで研磨された後の絶縁層３０６を示している。
次に、絶縁層上にマスク層が堆積され、比較的短いシリコンフィンを形成するために使用されることになるシリコンフィンを覆うマスク構造を形成するようにマスク層がパターニングされる（２１０）。マスク層は窒化シリコン又はその他の従来からのマスク材料で形成され得る。パターニング後のマスク構造は、比較的長いシリコンフィンを形成するために使用されることになるシリコンフィンをマスクせず、それに対応する分離構造を露出させる。図３Ｃは、比較的短いシリコンフィン３０２Ａはマスクするが比較的長いシリコンフィンを形成するために使用されることになるシリコンフィン３０２Ｂはマスクしないマスク構造３０８を示している。
所定位置のマスク構造を用い、適当なウェット化学エッチングを適用することによって、露出された分離構造がエッチング除去される（２１２）。本発明の一部の実施形態において、窒化物層を除去するための技術的に知られたウェット又はドライのエッチングプロセス、例えば熱リン酸など、が用いられ得る。このエッチングプロセスは、分離構造が除去されて下地のシリコンフィンが露出されるまで続けられる。本発明の実施形態において、分離構造は実質的に除去されるか、あるいは完全に除去されるかする。図３Ｃは、露出された分離構造３０４をシリコンフィン３０２Ｂの頂部から除去し、それによりシリコンフィン３０２Ｂ上にトレンチを形成することを示している。
その後、エピタキシャル成長プロセスが行われ、露出されたシリコンフィン上のトレンチ内にシリコンが成長され、それによって比較的長いシリコンフィンを形成するように該シリコンフィンが延長される（２１４）。露出されたシリコンフィン上にシリコン層を堆積するために、従来からのエピタキシャル成長プロセスを用い得る。例えば、露出されたシリコンフィン上に、ＳｉＨ４又はジクロロシランに基づく従来からの低圧化学的気相エピタキシャル成長プロセスを用いて、シリコン層が堆積される。トレンチが充填された後、平坦化プロセスが行われ、絶縁層の表面から余分なシリコンが除去される（２１６）。技術的に知られた従来からの平坦化プロセスを用い得る。一部の実施形態において、この平坦化プロセスはマスク構造をも除去する。代替的に、余分なシリコンを除去するためにエッチングプロセスを用いてもよい。
露出されたシリコンフィン上でのシリコン成長及びそれに続く平坦化は結果として、露出されたシリコンフィンの高さを、トレンチの高さに実質的に等しい量だけ増大させる。そして、トレンチの高さは当初の分離層の厚さによって制御される。故に、比較的長いシリコンフィンの高さは分離層によって制御され得る。
図３Ｄは、シリコンフィン３０２Ｂがその頂面にシリコンをエピタキシャル成長させることによってどのように延長されたかを示している。この段階で、比較的短いシリコンフィン３０２Ａに隣接する比較的長いシリコンフィン３０２Ｂが製造されたことになる。図示のように、余分なシリコンは絶縁層３０６の表面上に堆積される傾向にある。図３Ｅは、平坦化プロセスを用いてこの余分なシリコンが除去された後の長いシリコンフィン３０２Ｂを示している。
比較的長いシリコンフィンの形成が完了した後、絶縁層が後退させられる（２１８）。絶縁層は、比較的短いシリコンフィンの少なくとも一部が露出されるまで後退される。比較的長いシリコンフィンの一部は、比較的短いシリコンフィンが露出された状態になる時点までに、既に露出されていることになる。選択した絶縁層に関する従来からのエッチングプロセス、例えばフッ酸ウェットエッチング又はドライ酸化物エッチング等、を使用し得る。一部の実施形態において、比較的短いシリコンフィン上の分離構造はこの段階で除去されてもよい。他の実施形態において、この分離構造は比較的短いシリコンフィン上に残されてもよい。図３Ｆは、後退させられた絶縁層３０６を示している。図示の実施形態において、分離構造３０４は短いシリコンフィン３０２Ａ上に残されている。
その後、短いシリコンフィン及び長いシリコンフィンを覆うようにゲート誘電体層及びゲート電極層が堆積される（２２０）。ゲート誘電体層は、例えば高誘電率（ｈｉｇｈ−ｋ）誘電体材料などの従来からのゲート誘電体材料を用いて形成され得る。ゲート電極層は、例えばポリシリコン、又は金属ゲート電極に一般的に使用される金属などの従来からのゲート電極材料を用いて形成され得る。図３Ｇはシリコンフィン３０２上のゲート電極層３１０を示している。図３Ｇにおいては明瞭性のため、ゲート誘電体層は示していない。
最後に、ゲート電極層及びゲート誘電体層がエッチングされ、２つのシリコンフィンの各々に対して、個々のゲート誘電体層及びゲート電極が形成される（２２２）。これは図３Ｈに示されている。ゲート誘電体層及びゲート電極層のエッチングは、双方の層が堆積された後に続くプロセスにて行われてもよい。代替的に、ゲート電極層がエッチングされた後に、ゲート電極層が堆積されてもよい。
図３Ｈに示すように、後退された絶縁層３０６は同じ高さの表面を有しているため、双方のシリコンフィン３０２において、ゲート電極層のエッチングはその末端部分に同時に到達する。これは、長いフィン上でのポリシリコンエッチングが完了する前に短いフィン上でのポリシリコンエッチングがその末端部分に到達する図１に示した上述の従来プロセスと対照的である。上述のように、従来プロセスにおいては、短いフィン上のポリシリコンは、長いフィン上でのポリシリコンエッチングがその末端部分に達するのを待つ間にオーバーエッチング及びノッチングの問題を被る。ここで説明した実施形態によれば、ゲート電極エッチングが双方のフィン上で同時に終了するので、何れのシリコンフィンもオーバーエッチング又はノッチングの問題を被らない。
一部の実施形態において、短いフィン上の分離構造はプロセスのこの時点で除去されてもよい。更なる実施形態において、この分離構造の除去はプロセスの後の時点で行われてもよい。より更なる実施形態において、エピタキシャル成長が分離構造の下のシリコンフィンを拡幅し、ゲート電極とのコンタクトをとることが依然として可能であるので、この分離構造は比較的短いシリコンフィン上に残されてもよい。
当業者に認識されるように、上述のプロセスは、３つ以上の高さを有する隣接シリコンフィンを製造するように変更されてもよい。例えば、シリコンがトレンチを完全に充填する前にエピタキシャル成長プロセスを停止することにより、中間高さのシリコンフィンが形成されてもよい。トレンチの残部は分離構造又は犠牲層で充填され、この中間シリコンフィンは、別のシリコンフィンが一層大きい高さまで延長される間マスクされてもよい。
本発明の例示的な実施形態の上述の説明は、要約に記載された事項を含め、網羅的なものでも、本発明を開示した通りの形態に限定するものでもない。ここでは例示のために本発明の具体的な実施形態及び例を説明したが、当業者に認識されるように、本発明の範囲内で様々な均等な変更が可能である。
それらの変更は、上述の詳細な説明を踏まえて本発明に対して為されるものである。以下の請求項中で使用される用語は、本発明を明細書及び特許請求の範囲にて開示される具体的な実施形態に限定するように解釈されるべきでない。むしろ、本発明の範囲は専ら、確立された請求項解釈の原則に従って解釈されるべき以下の請求項によって決定されるものである。

Claims (20)

  1. 半導体基板上に第１及び第２のシリコンフィンを形成する工程であり、各シリコンフィンがその頂面に分離構造を含む、工程；
    前記半導体基板上に絶縁層を堆積する工程；
    前記第１のシリコンフィンをマスクするが前記第２のシリコンフィンをマスクしないマスク構造を形成する工程；
    前記第２のシリコンフィンの頂部から前記分離構造を除去する工程；
    前記第２のシリコンフィンの頂面にシリコン層をエピタキシャル成長させることによって、前記第２のシリコンフィンを延長する工程；及び
    前記絶縁層の少なくとも一部を除去する工程；
    を有する方法。
  2. 前記分離構造は、窒化物及び酸窒化物からなる群から選択された材料を有する、請求項１に記載の方法。
  3. 前記分離構造は、およそ１０ｎｍと１００ｎｍとの間の厚さを有する、請求項２に記載の方法。
  4. 前記絶縁層は二酸化シリコンを有する、請求項１に記載の方法。
  5. 前記マスク構造は窒化シリコンを有する、請求項１に記載の方法。
  6. 前記第２のシリコンフィンの頂部から前記分離構造を除去する工程は、ウェット化学エッチングを適用して前記分離構造を除去することを有する、請求項１に記載の方法。
  7. 前記絶縁層の少なくとも一部を除去する工程に先立って、前記マスク構造を除去する工程を更に有する請求項１に記載の方法。
  8. エピタキシャル成長された前記シリコン層を平坦化して余分なシリコンを除去する工程、を更に有する請求項１に記載の方法。
  9. 前記マスク構造を形成する工程の前に、前記分離構造の頂面を露出させるように前記絶縁層を平坦化する工程を更に有する請求項１に記載の方法。
  10. 上に分離層が堆積されたシリコン基板を供給する工程；
    前記分離層をパターニングして第１の分離構造及び第２の分離構造を形成する工程；
    前記シリコン基板をパターニングして、前記第１の分離構造の下の第１のシリコンフィンと前記第２の分離構造の下の第２のシリコンフィンとを形成する工程；
    前記半導体基板上に絶縁層を堆積する工程；
    前記絶縁層を平坦化して、前記第１の分離構造の頂面と前記第２の分離構造の頂面とを露出させる工程；
    前記絶縁層上にマスク層を堆積する工程；
    前記マスク層をパターニングして、前記第１の分離構造をマスクするが前記第２の分離構造をマスクしないマスク構造を形成する工程；
    ウェット化学エッチングを適用し、前記第２の分離構造を除去して前記第２のシリコンフィンを露出させる工程；
    前記第２のシリコンフィン上にシリコン層をエピタキシャル成長させる工程；及び
    前記絶縁層を後退させ、前記第１のシリコンフィンの少なくとも一部と前記第２のシリコンフィンの少なくとも一部とを露出させる工程；
    を有する方法。
  11. 前記第１のシリコンフィン及び前記第２のシリコンフィンを覆う共形の誘電体層を堆積する工程；
    前記共形の誘電体層上に電極層を堆積する工程；及び
    前記電極層及び前記誘電体層をパターニングして、前記第１のシリコンフィン上の第１のゲート誘電体層及び第１のゲート電極と、前記第２のシリコンフィン上の第２のゲート誘電体層及び第２のゲート電極とを形成する工程；
    を更に有する請求項１０に記載の方法。
  12. エピタキシャル成長された前記シリコン層を平坦化して余分なシリコンを除去する工程、を更に有する請求項１０に記載の方法。
  13. 前記分離層は窒化物層又は酸窒化物層を有する、請求項１０に記載の方法。
  14. 前記マスク層は窒化シリコンを有する、請求項１０に記載の方法。
  15. 前記共形の誘電体層はｈｉｇｈ−ｋ誘電体層を有する、請求項１１に記載の方法。
  16. 前記電極層はポリシリコン層又は金属層を有する、請求項１１に記載の方法。
  17. シリコン基板；
    前記シリコン基板上に形成され、第１の高さを有する第１のシリコンフィン；及び
    前記シリコン基板上に形成され、前記第１の高さより大きい第２の高さを有する第２のシリコンフィン；
    を有する装置。
  18. 前記第１のシリコンフィンと前記第２のシリコンフィンとの間の高さの差は、前記第２のシリコンフィン上にシリコン層をエピタキシャル成長させることによって作り出されている、請求項１７に記載の装置。
  19. 前記第１のシリコンフィン及び前記第２のシリコンフィンの各々上に形成されたゲート誘電体層及びゲート電極、を更に有する請求項１７に記載の装置。
  20. 前記第１のシリコンフィンは前記第２のシリコンフィンに隣接している、請求項１７に記載の装置。
JP2010522100A 2007-08-30 2008-08-25 異なる高さの隣接シリコンフィンを製造する方法 Active JP5230737B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/848,235 US20090057846A1 (en) 2007-08-30 2007-08-30 Method to fabricate adjacent silicon fins of differing heights
US11/848,235 2007-08-30
PCT/US2008/074161 WO2009032576A2 (en) 2007-08-30 2008-08-25 Method to fabricate adjacent silicon fins of differing heights

Publications (2)

Publication Number Publication Date
JP2010537433A true JP2010537433A (ja) 2010-12-02
JP5230737B2 JP5230737B2 (ja) 2013-07-10

Family

ID=40406106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010522100A Active JP5230737B2 (ja) 2007-08-30 2008-08-25 異なる高さの隣接シリコンフィンを製造する方法

Country Status (6)

Country Link
US (1) US20090057846A1 (ja)
JP (1) JP5230737B2 (ja)
KR (1) KR101248339B1 (ja)
CN (1) CN101779284B (ja)
GB (1) GB201003532D0 (ja)
WO (1) WO2009032576A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197589A (ja) * 2012-03-19 2013-09-30 Samsung Electronics Co Ltd 電界効果トランジスタの製造方法
JP2014179604A (ja) * 2013-03-11 2014-09-25 Renesas Electronics Corp フィンｆｅｔ構造を有する半導体装置及びその製造方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8048723B2 (en) 2008-12-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs having dielectric punch-through stoppers
US8106459B2 (en) 2008-05-06 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs having dielectric punch-through stoppers
US8263462B2 (en) 2008-12-31 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric punch-through stoppers for forming FinFETs having dual fin heights
US8293616B2 (en) 2009-02-24 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of fabrication of semiconductor devices with low capacitance
US8592320B2 (en) * 2011-08-15 2013-11-26 Nanya Technology Corporation Method for forming fin-shaped semiconductor structure
US8759904B2 (en) * 2011-08-24 2014-06-24 GlobalFoundries, Inc. Electronic device having plural FIN-FETs with different FIN heights and planar FETs on the same substrate
CN103000517B (zh) * 2011-09-09 2016-02-10 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
CN103021851B (zh) * 2011-09-21 2016-01-06 中芯国际集成电路制造(上海)有限公司 一种多栅极场效应晶体管的制作方法
US9893163B2 (en) * 2011-11-04 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3D capacitor and method of manufacturing same
CN103137445B (zh) * 2011-12-05 2015-12-02 中芯国际集成电路制造(上海)有限公司 形成Finfet掺杂鳍状物的方法
US8445334B1 (en) * 2011-12-20 2013-05-21 International Business Machines Corporation SOI FinFET with recessed merged Fins and liner for enhanced stress coupling
US20130302954A1 (en) * 2012-05-10 2013-11-14 Globalfoundries Inc. Methods of forming fins for a finfet device without performing a cmp process
US8927432B2 (en) * 2012-06-14 2015-01-06 International Business Machines Corporation Continuously scalable width and height semiconductor fins
US8673718B2 (en) * 2012-07-09 2014-03-18 Globalfoundries Inc. Methods of forming FinFET devices with alternative channel materials
US9142400B1 (en) * 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
US9728464B2 (en) 2012-07-27 2017-08-08 Intel Corporation Self-aligned 3-D epitaxial structures for MOS device fabrication
CN103594344A (zh) * 2012-08-15 2014-02-19 中芯国际集成电路制造(上海)有限公司 多高度FinFET器件的制造方法
CN103632978B (zh) * 2012-08-29 2016-07-06 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104022082B (zh) * 2013-02-28 2016-12-28 中芯国际集成电路制造(上海)有限公司 静态存储单元及其形成方法
CN104022116B (zh) * 2013-02-28 2017-08-25 中芯国际集成电路制造(上海)有限公司 静态存储单元及其形成方法
US9159576B2 (en) 2013-03-05 2015-10-13 Qualcomm Incorporated Method of forming finFET having fins of different height
US9178066B2 (en) * 2013-08-30 2015-11-03 Taiwan Semiconductor Manufacturing Company Limited Methods for forming a semiconductor arrangement with structures having different heights
KR102146469B1 (ko) 2014-04-30 2020-08-21 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
US9508743B2 (en) * 2014-10-28 2016-11-29 Globalfoundries Inc. Dual three-dimensional and RF semiconductor devices using local SOI
CN104409356B (zh) * 2014-11-28 2017-12-05 上海华力微电子有限公司 形成鳍式场效应晶体管的方法
US9269628B1 (en) * 2014-12-04 2016-02-23 Globalfoundries Inc. Methods of removing portions of at least one fin structure so as to form isolation regions when forming FinFET semiconductor devices
EP3182461B1 (en) * 2015-12-16 2022-08-03 IMEC vzw Method for fabricating finfet technology with locally higher fin-to-fin pitch
CN107579108B (zh) * 2016-07-04 2020-06-09 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN110045460B (zh) * 2019-05-31 2020-11-27 中国科学院微电子研究所 一种光波导的制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188273A (ja) * 2001-12-13 2003-07-04 Tadahiro Omi 相補型ｍｉｓ装置
JP2005251873A (ja) * 2004-03-02 2005-09-15 National Institute Of Advanced Industrial & Technology 半導体集積回路およびその製造方法
WO2005104238A1 (de) * 2004-04-27 2005-11-03 Infineon Technologies Ag Fin-feldeffekttransistor-anordnung und verfahren zum herstellen einer fin-feldeffekttransistor-anordnung
JP2007149942A (ja) * 2005-11-28 2007-06-14 Nec Electronics Corp 半導体装置およびその製造方法
JP2007201021A (ja) * 2006-01-24 2007-08-09 Toshiba Corp 半導体装置
JP2008124423A (ja) * 2006-10-20 2008-05-29 Oki Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
US20080230852A1 (en) * 2007-03-06 2008-09-25 Chen-Hua Yu Fabrication of FinFETs with multiple fin heights

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642090B1 (en) * 2002-06-03 2003-11-04 International Business Machines Corporation Fin FET devices from bulk semiconductor and method for forming
US6909147B2 (en) * 2003-05-05 2005-06-21 International Business Machines Corporation Multi-height FinFETS
US6911383B2 (en) * 2003-06-26 2005-06-28 International Business Machines Corporation Hybrid planar and finFET CMOS devices
US6835618B1 (en) * 2003-08-05 2004-12-28 Advanced Micro Devices, Inc. Epitaxially grown fin for FinFET
US7224029B2 (en) * 2004-01-28 2007-05-29 International Business Machines Corporation Method and structure to create multiple device widths in FinFET technology in both bulk and SOI
US7196380B2 (en) * 2005-01-13 2007-03-27 International Business Machines Corporation High mobility plane FinFET with equal drive strength
US7456055B2 (en) * 2006-03-15 2008-11-25 Freescale Semiconductor, Inc. Process for forming an electronic device including semiconductor fins
US7638843B2 (en) * 2006-05-05 2009-12-29 Texas Instruments Incorporated Integrating high performance and low power multi-gate devices
US7544994B2 (en) * 2006-11-06 2009-06-09 International Business Machines Corporation Semiconductor structure with multiple fins having different channel region heights and method of forming the semiconductor structure
EP2073267A1 (en) * 2007-12-19 2009-06-24 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Method of fabricating multi-gate semiconductor devices and devices obtained

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188273A (ja) * 2001-12-13 2003-07-04 Tadahiro Omi 相補型ｍｉｓ装置
JP2005251873A (ja) * 2004-03-02 2005-09-15 National Institute Of Advanced Industrial & Technology 半導体集積回路およびその製造方法
WO2005104238A1 (de) * 2004-04-27 2005-11-03 Infineon Technologies Ag Fin-feldeffekttransistor-anordnung und verfahren zum herstellen einer fin-feldeffekttransistor-anordnung
JP2007149942A (ja) * 2005-11-28 2007-06-14 Nec Electronics Corp 半導体装置およびその製造方法
JP2007201021A (ja) * 2006-01-24 2007-08-09 Toshiba Corp 半導体装置
JP2008124423A (ja) * 2006-10-20 2008-05-29 Oki Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
US20080230852A1 (en) * 2007-03-06 2008-09-25 Chen-Hua Yu Fabrication of FinFETs with multiple fin heights

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197589A (ja) * 2012-03-19 2013-09-30 Samsung Electronics Co Ltd 電界効果トランジスタの製造方法
JP2014179604A (ja) * 2013-03-11 2014-09-25 Renesas Electronics Corp フィンｆｅｔ構造を有する半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20090057846A1 (en) 2009-03-05
CN101779284B (zh) 2013-04-24
GB201003532D0 (en) 2010-04-21
JP5230737B2 (ja) 2013-07-10
KR101248339B1 (ko) 2013-04-01
WO2009032576A2 (en) 2009-03-12
WO2009032576A3 (en) 2009-05-07
CN101779284A (zh) 2010-07-14
KR20100049621A (ko) 2010-05-12

Similar Documents

Publication Publication Date Title
JP5230737B2 (ja) 異なる高さの隣接シリコンフィンを製造する方法
US9589845B1 (en) Fin cut enabling single diffusion breaks
US8039326B2 (en) Methods for fabricating bulk FinFET devices having deep trench isolation
US8796156B2 (en) Cross OD FinFET patterning
TWI505402B (zh) 在塊體半導體材料上形成隔離鰭結構的方法
US7824983B2 (en) Methods of providing electrical isolation in semiconductor structures
US20180005895A1 (en) Vertical transistor with variable gate length
TWI706450B (zh) 半導體裝置與其形成方法
EP2455967B1 (en) A method for forming a buried dielectric layer underneath a semiconductor fin
TW201719769A (zh) 鰭式場效電晶體的製作方法
US9425053B2 (en) Block mask litho on high aspect ratio topography with minimal semiconductor material damage
EP2311077A1 (en) Method of forming finned semiconductor devices with trench isolation
TWI725557B (zh) 半導體裝置的製造方法
US20040157396A1 (en) Methods for forming double gate electrodes using tunnel and trench
TW201905981A (zh) 邊界間隙壁結構及積體化
WO2019007335A1 (zh) 半导体器件及其制备方法
US7879726B2 (en) Methods of forming semiconductor devices using selective etching of an active region through a hardmask
US8269307B2 (en) Shallow trench isolation structure and method for forming the same
TW202240912A (zh) 半導體裝置
CN105826200A (zh) 晶体管及其形成方法
CN109300972A (zh) Finfet器件及其形成方法
KR20090002655A (ko) 반도체 소자 제조 방법
KR100629694B1 (ko) 반도체 소자 제조 방법
KR20220020761A (ko) 갭충전 구조물 및 그 제조 방법
CN113690185A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120824

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5230737

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250