CN104409356B - 形成鳍式场效应晶体管的方法 - Google Patents
形成鳍式场效应晶体管的方法 Download PDFInfo
- Publication number
- CN104409356B CN104409356B CN201410710115.XA CN201410710115A CN104409356B CN 104409356 B CN104409356 B CN 104409356B CN 201410710115 A CN201410710115 A CN 201410710115A CN 104409356 B CN104409356 B CN 104409356B
- Authority
- CN
- China
- Prior art keywords
- layer
- hard mask
- gate electrode
- electrode material
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 230000005669 field effect Effects 0.000 title claims abstract description 10
- 239000007772 electrode material Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 238000001259 photo etching Methods 0.000 claims abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 11
- 208000027418 Wounds and injury Diseases 0.000 claims abstract description 6
- 230000006378 damage Effects 0.000 claims abstract description 6
- 208000014674 injury Diseases 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Abstract
本发明公开了一种形成鳍式场效应晶体管的方法，包括如下步骤：提供一半导体衬底，刻蚀所述半导体衬底以形成若干鳍状立柱；沉积栅电极材料层将所述鳍状立柱和导体衬底暴露的表面予以覆盖；制备一硬掩膜层将部分区域的所述栅电极材料层的表面进行覆盖；涂覆光刻胶，进行光刻和刻蚀工艺，将未被硬掩膜层覆盖区域中的鳍状立柱顶部的栅电极材料层进行去除，进而将此区域中鳍状立柱两侧的栅极电极断开为两个独立的部分，并籍由所述硬掩膜层保护位于硬掩膜层下方的栅电极材料层免受刻蚀损伤。一方面可避免非刻蚀区域的栅电极材料层避免受到刻蚀损伤，另一方面成功的将4T‑FinFET和3T‑FinFET整合在一起，优点是自对准。
Description
技术领域
本发明涉及半导体制备领域，具体涉及一种用于形成鳍式场效应晶体管的方法。
背景技术
随着半导体技术的不断发展，传统的平面性器件已经不能满足人们对高性能器件的需求。FinFET(Fin Field-Effect Transistor，鳍式场效应晶体管)是一种立体型器件，包括在衬底上竖直形成的鳍以及与鳍相交的堆叠栅。这种设计可以大幅改善电路控制并减少漏电流(leakage)，也可以大幅缩短晶体管的闸长。
在一些工艺中，需要将FinFET的两个栅极分开以分别形成驱动栅(drive gate)和控制栅(control gate)。
图1A所示为FinFET分离前的状态，两端为器件的源端(source，S)和漏端(drain，D)，栅极电极(G)与覆盖在鳍状结构(Fin)之上，并通过一栅氧化层进行隔离。图1B为将图1A所示的FinFET的两个栅极分开后的示意图，顶部的栅电极被去除，进而形成了相对而言独立的驱动栅(drive gate)和控制栅(control gate)，进而实现将图1C的控制模式转换为图1D的控制模式。
目前有两种途径将FinFET两侧的栅电极分开，一种是用化学机械研磨将Fin顶端的栅极去掉，参照图2A-2B所示，在包含有埋氧层(BOX)2和衬底1的半导体衬底之上形成有若干凸起的鳍状立柱3，在鳍状立柱3顶部还制备有阻挡层(stopper)4，栅电极材料层5覆盖在鳍状立柱3、阻挡层4以及暴露的半导体衬底的上表面，通过CMP(Chemical MechanicalPolishing，化学机械研磨)对栅电极材料层进行研磨，并以阻挡层4为研磨终止层，从而形成图2B所示的结构，但此方法很难将4T-FinFET和3T-FinFET整合到一起。
另一种方法是增加一道光罩，参照图3A-3B所示，在栅电极材料层5上涂覆一层光阻6，籍由光刻工艺将指定的Fin顶端的栅极刻蚀掉，但此方法对于图案的alignment(对齐)是一个巨大的挑战，在关键尺寸较小的FinFET器件中并不适用。
发明内容
本发明提供了一种形成鳍式场效应晶体管的方法，其中，包括如下步骤：
提供一半导体衬底，刻蚀所述半导体衬底以形成若干鳍状立柱；
沉积栅电极材料层将所述鳍状立柱和半导体衬底暴露的表面予以覆盖；
制备一硬掩膜层将部分区域的所述栅电极材料层的表面进行覆盖；
涂覆光刻胶，进行光刻和刻蚀工艺，将未被硬掩膜层覆盖区域中的鳍状立柱顶部的栅电极材料层进行去除，进而将此区域中鳍状立柱两侧的栅电极材料层断开为两个独立的部分，并籍由所述硬掩膜层保护位于硬掩膜层下方的栅电极材料层免受刻蚀损伤。
上述的方法，其中，所述栅电极材料层为多晶硅。
上述的方法，其中，所述硬掩膜层为SiN或SiON。
上述的方法，其中，所述硬掩膜层的厚度不小于5nm。
上述的方法，其中，所述半导体衬底为SOI晶圆。
上述的方法，其中，所述半导体衬底为体硅晶圆。
上述的方法，其中，所述鳍状立柱两侧的栅电极材料层断开的两个部分分别为控制电极和驱动电极。
上述的方法，其中，形成控制电极和驱动电极之后，还包括依次移除光刻胶和硬掩膜层的步骤。
上述的方法，其中，形成所述硬掩膜层的步骤包括：
沉积一硬掩膜层覆盖在栅电极材料层的上表面；
进行光刻工艺和刻蚀工艺，将部分区域的硬掩膜层予以去除，进而形成覆盖在部分区域的栅电极材料层的表面的硬掩膜层。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。
图1A-1B所示为将FinFET的栅极断开前后的示意图；
图1C-1D对应1A-1B的电路控制模式图；
图2A-2B为现有技术中采用CMP工艺将Fin两侧的栅电极分隔的示意图；
图3A-3B为现有技术中借助光刻工艺将Fin两侧的栅电极分隔的示意图；
图4A-4F为本发明提供的一种形成鳍式场效应晶体管的方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
本发明提供了一种用于形成鳍式场效应晶体管的方法，具体如下。
首先，参照图4A所示，提供一半导体衬底100，刻蚀该半导体衬底100以在其顶部形成若干鳍状立柱101，如图4A所示。可选但非限制，该半导体衬底100为体硅晶圆(Si-wafer)或者SOI(Silicon On Insulator)晶圆。所谓SOI晶圆即是顶层硅和底部衬底之间引入了一层埋氧化层(BOX)。需要注意的是，当采用SOI晶圆时，仅仅对顶部硅进行刻蚀鳍状立柱101，也即鳍状立柱101位于埋氧层之上。具体的，形成鳍状立柱101的步骤包括：涂覆光刻胶覆盖在半导体衬底100的表面，之后借助一具有若干开口图案的光罩进行曝光显影工艺，以在光刻胶中形成若干开口，之后利用具有开口团的光刻胶对半导体衬底100进行刻蚀，形成若干凸立的鳍状立柱101。相关光刻的具体为本领域技术人员所公知，在此不予赘述。
之后，参照图4B所示，沉积栅电极材料层102将鳍状立柱101和半导体衬底100经刻蚀后暴露的表面予以覆盖。可选但非限制，可选用多晶硅(poly-Si)作为上述的栅电极材料层102，同时在一些可选的实施例中，该栅电极材料层102可具有掺杂类型。
参照图4C所示，制备一硬掩膜层103将部分区域的栅电极材料层102的表面进行覆盖。具体的，形成硬掩膜层103的步骤包括：沉积一硬掩膜层将栅电极材料层102的表面完全覆盖，之后进行光刻工艺和刻蚀工艺，将部分区域的硬掩膜层予以去除，进而形成覆盖在部分区域的栅电极材料层的表面的硬掩膜层103，从而形成图4C所示之结构。可选但非限制，可选用SiN或者SiON来作为硬掩膜层103。之所以采用氮化硅或者氮氧化硅作为硬掩膜层，是由于该等材质相比较栅电极材料层的刻蚀比较小，可起到保护栅电极材料层的作用，这会在下文会有相关描述。可选但非限制，硬掩膜层103的厚度不小于5nm。
参照图4D～4E所示，涂覆光刻胶104，进行光刻和刻蚀工艺，将未被硬掩膜层103覆盖区域中的鳍状立柱101顶部的栅电极材料层102进行去除，进而将此区域中鳍状立柱101两侧的栅电极材料层102断开为两个独立的部分，并籍由硬掩膜层103保护位于硬掩膜层103下方的栅电极材料层102免受刻蚀损伤；之后移除剩余的光刻胶104和硬掩膜层103，形成图4F所示的结构，例如可将未被硬掩膜层103覆盖区域中的鳍状立柱101两侧的栅电极材料层102划分为控制电极102A和驱动电极102B。在对栅电极材料层102进行刻蚀的步骤中，随着光刻的不断进行，非刻蚀区域的光刻胶厚度也会逐渐降低，而本发明通过在非刻蚀区域中制备一硬掩膜层103，硬掩膜层103起到很好保护下方的栅电极材料层102的作用，同时实现自对准对栅电极材料层的刻蚀。
之后进行栅极图案的定义和后续工艺，在此不予赘述。
综上所述，由于本发明采用了如上技术方案，在对栅电极材料层进行刻蚀前，现在非刻蚀区域制备一层硬掩膜层，利用硬掩膜层来作为刻蚀停止层，一方面可避免非刻蚀区域的栅电极材料层避免受到刻蚀损伤，另一方面成功的将4T-FinFET和3T-FinFET整合在一起，优点是自对准。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (7)
1.一种形成鳍式场效应晶体管的方法，其特征在于，包括如下步骤：
提供一半导体衬底，刻蚀所述半导体衬底以形成若干鳍状立柱；
沉积栅电极材料层将所述鳍状立柱和半导体衬底暴露的表面予以覆盖；
制备一硬掩膜层将部分区域的所述栅电极材料层的表面进行覆盖；
涂覆光刻胶，进行光刻和刻蚀工艺，将未被硬掩膜层覆盖区域中的鳍状立柱顶部的栅电极材料层进行去除，进而将此区域中鳍状立柱两侧的栅电极材料层断开为两个独立的部分，并籍由所述硬掩膜层保护位于硬掩膜层下方的栅电极材料层免受刻蚀损伤；
所述鳍状立柱两侧的栅电极材料层断开的两个部分分别为控制电极和驱动电极；
其中，形成所述硬掩膜层的步骤包括：
沉积一硬掩膜层覆盖在栅电极材料层的上表面；
进行光刻工艺和刻蚀工艺，将部分区域的硬掩膜层予以去除，进而形成覆盖在部分区域的栅电极材料层的表面的硬掩膜层。
2.如权利要求1所述的方法，其特征在于，所述栅电极材料层为多晶硅。
3.如权利要求1所述的方法，其特征在于，所述硬掩膜层为SiN或SiON。
4.如权利要求1所述的方法，其特征在于，所述硬掩膜层的厚度不小于5nm。
5.如权利要求1所述的方法，其特征在于，所述半导体衬底为SOI晶圆。
6.如权利要求1所述的方法，其特征在于，所述半导体衬底为体硅晶圆。
7.如权利要求6所述的方法，其特征在于，形成控制电极和驱动电极之后，还包括依次移除光刻胶和硬掩膜层的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410710115.XA CN104409356B (zh) | 2014-11-28 | 2014-11-28 | 形成鳍式场效应晶体管的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410710115.XA CN104409356B (zh) | 2014-11-28 | 2014-11-28 | 形成鳍式场效应晶体管的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104409356A CN104409356A (zh) | 2015-03-11 |
| CN104409356B true CN104409356B (zh) | 2017-12-05 |
Family
ID=52646973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410710115.XA Active CN104409356B (zh) | 2014-11-28 | 2014-11-28 | 形成鳍式场效应晶体管的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104409356B (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090057846A1 (en) * | 2007-08-30 | 2009-03-05 | Doyle Brian S | Method to fabricate adjacent silicon fins of differing heights |
| CN102122645B (zh) * | 2010-01-08 | 2014-03-12 | 中芯国际集成电路制造(上海)有限公司 | 集成电路结构、其制造方法和使用方法 |
| CN103928349B (zh) * | 2014-04-28 | 2017-03-15 | 上海华力微电子有限公司 | 鳍式场效晶体管中栅极的分离方法 |
-
2014
- 2014-11-28 CN CN201410710115.XA patent/CN104409356B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104409356A (zh) | 2015-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9455176B2 (en) | Manufacturing method for forming semiconductor structure with sub-fin structures | |
| US9147612B2 (en) | Method for forming a semiconductor structure | |
| US10008585B2 (en) | Semiconductor structure with an L-shaped bottom plate | |
| CN104488079B (zh) | 具有合并鳍和垂直硅化物的finfet | |
| US20120299099A1 (en) | Finfet transistor structure and method for making the same | |
| CN107039523A (zh) | 于主动区域中具有栅极接触的三维半导体晶体管 | |
| CN106298467B (zh) | 半导体元件图案的制作方法 | |
| US9590059B2 (en) | Interdigitated capacitor to integrate with flash memory | |
| JP2018533851A5 (zh) | ||
| CN108807531A (zh) | 半导体装置及其制造方法 | |
| US9076870B2 (en) | Method for forming fin-shaped structure | |
| CN107154352A (zh) | 栅极线结构制作用栅极掩模的形成方法 | |
| CN106298913B (zh) | 半导体元件及其制造方法 | |
| US10043675B2 (en) | Semiconductor device and method for fabricating the same | |
| CN104409357B (zh) | 形成鳍式场效应晶体管的方法 | |
| CN104409356B (zh) | 形成鳍式场效应晶体管的方法 | |
| EP3244444A1 (en) | Fin-fet devices and fabrication methods thereof | |
| CN103855021A (zh) | 一种FinFET器件的制造方法 | |
| CN106816369A (zh) | 间隔件结构及其制造方法 | |
| CN106449413B (zh) | 鳍形半导体器件及其制备方法 | |
| TWI703732B (zh) | 一種製作半導體元件的方法 | |
| CN105575766B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| TWI721056B (zh) | 半導體元件 | |
| JP2007194465A (ja) | 半導体装置及びその製造方法 | |
| US9368365B1 (en) | Method for forming a semiconductor structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |