JP2010509759A - 構成素子を不動態化するための装置および該装置を製造するための方法 - Google Patents

構成素子を不動態化するための装置および該装置を製造するための方法 Download PDF

Info

Publication number
JP2010509759A
JP2010509759A JP2009535647A JP2009535647A JP2010509759A JP 2010509759 A JP2010509759 A JP 2010509759A JP 2009535647 A JP2009535647 A JP 2009535647A JP 2009535647 A JP2009535647 A JP 2009535647A JP 2010509759 A JP2010509759 A JP 2010509759A
Authority
JP
Japan
Prior art keywords
substrate
casing
component
region
injection molding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009535647A
Other languages
English (en)
Other versions
JP5448828B2 (ja
Inventor
ミュラー シュテファン
ハーク フリーダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2010509759A publication Critical patent/JP2010509759A/ja
Application granted granted Critical
Publication of JP5448828B2 publication Critical patent/JP5448828B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01LMEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L19/00Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
    • G01L19/14Housings
    • G01L19/141Monolithic housings, e.g. molded or one-piece housings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Measuring Fluid Pressure (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

ケーシング(3)内の構成素子を不動態化するための装置(1)が提案される。構成素子は基板(4)を有しており、該基板(4)の第1の基板領域(8)をハウジング(3)がほぼ完全に取り囲んでおり、該ハウジング(3)が、基板(4)の第2の基板領域(9)でほぼ開口(5)によって開放されて設けられており、基板(4)の主延在平面と平行な平面内でダイパッド(6)が基板(4)をほぼ完全に取り囲んでいる。

Description

背景技術
本発明は、請求項1記載の形式の、ケーシング内の構成素子を不動態化する、もしくはパシベーションするための装置、すなわち構成素子が、基板を有しており、ケーシングが、基板の第1の基板領域をほぼ完全に取り囲んでおり、ケーシングが、基板の第2の基板領域でほぼ開口によって開放されて設けられている形式の、構成素子を不動態化するための装置および該装置を製造するための方法から出発する。ドイツ連邦共和国特許出願公開第19929026号明細書に基づき公知の方法では、半導体圧力ピックアップがリードフレームの搭載区分に被着され、半導体圧力ピックアップがリードフレームのコンタクト区分に電気的に接続され、半導体圧力ピックアップを備えたリードフレームが射出成形型に挿入され、次いで半導体圧力ピックアップが射出成形型内で射出成形材料から成るケーシングによって取り囲まれ、この場合、射出成形による埋込み中にプランジャが射出成形型内においてギャップによって、前記搭載区分の、半導体圧力ピックアップとは反対の側の面に対して間隔を置いて配置されていて、プランジャの温度に関して制御されている。しかしこの場合に不都合となるのは、プランジャの比較的複雑な構成である。すなわちプランジャは、加熱装置あるいは冷却装置に接続されなければならない。さらにプランジャのサイズおよび形状に小さな誤差が生じただけでも、チップにかかるプランジャの圧力によるか、またはプランジャと半導体圧力ピックアップとの間の大き過ぎるギャップ内への射出成形材料の侵入により、チップの損傷が生ぜしめられる。
発明の利点
請求項1の特徴部に記載の特徴を有する、構成素子を不動態化するための本発明による装置および請求項8の特徴部に記載の特徴を有する、該装置を製造するための方法には、従来のものに比べて次のような利点がある。すなわち、射出成形型の誤差を補償することができ、しかも付加的に基板の部分領域を射出成形材料(モールド・コンパウンド)から保護することができる。本発明の枠内で構成素子とは、互いにパッケージング封止された個々の構成部分から成る組合せをも意味する。たとえば複数のチップと、該チップ間のワイヤボンディング接続部とが、1つの構成素子の個々の構成部分を成していると云える。特に構成素子のためのケーシングの大量生産時には、作用する力によって射出成形型の変化が生じ得る。ケーシングが、一緒になって1つのキャビティを形成する2つの射出成形型半部によって製造される場合は、さらに射出成形型半部の互いに対するずれが生じ得る。このことは射出成形型半部の載着面においてシール問題を生ぜしめるか、または強力な材料負荷を生ぜしめる。本発明によれば、これらの問題が減じられる。このためには本発明による装置が、搭載支持体(以下に「ダイパッド」とも呼ぶ)を有している。このダイパッドの少なくとも部分領域は、基板の主延在平面に対してほぼ平行な平面内に位置しており、この場合、ダイパッドはこの平面内で基板をほぼ完全に取り囲んでいる。これによって本発明によれば、射出成形型半部が互いに直接に重なり合って閉じられるのではなく、ほぼ完全に搭載支持体をはさんで閉じられることが可能になるので有利である。当業者であれば、射出成形法において射出成形材料が高い圧力で射出成形型のキャビティに導入され、かつ射出成形材料が、使用された材料に応じて、極めて希液状となり得ることを理解している。したがって当業者であれば、射出成形型半部の、本発明による装置の製造時に互いに接触し合う載着面が、できるだけ自由なギャップ(空隙)なしに互いに閉じられなければならないことも理解している。射出成形型半部の載着面が互いに固く閉じられない領域では、射出成形材料が流出して、製造しようとするケーシングの、本来は射出成形材料が侵入してはならない領域に侵入してしまう恐れがある。その場合、いわゆる過剰射出成形(Ueberspritzen)が生じる。特に、本来は射出成形材料が侵入してはならないセンサへの過剰射出成形は、コストに結びついている欠陥製品に繋がる。しかし本発明によればダイパッドの小さな変形可能性によって、射出成形型の載着面の小さな誤差を補償し、さらに射出成形型の摩滅を減じることが可能になる。なぜならば、射出成形型半部の硬い材料が、ケーシングの製造時に大きな圧力で直接に押し合わせられることがもはやなくなり、両射出成形型半部の間には、搭載支持体の形の緩衝体が設けられているからである。
さらにダイパッドの少なくとも部分領域が、クランク状に屈曲させられて設けられていると特に有利である。本発明の枠内で「クランク状の屈曲」とは、この場合、対象物を、二重屈曲によって、その局所的な主延在平面に関して変えることを意味する。二重屈曲の両屈曲部の間の領域が、ダイパッドのクランク状に屈曲させられていない部分に対して45°の角度を成していると有利である。しかし別の角度も考えられる。
さらに、構成素子の不動態化が、構成素子をケーシングの射出成形時に射出成形材料で取り囲むことによって行われていると有利である。この場合、基板は第1の基板領域においてのみケーシングによってほぼ完全に取り囲まれている。これによって本発明によれば、基板により形成されたチップを、湿分や汚染のような環境因子から保護することが可能になる。他方では、ケーシングによって取り囲まれていない第2の基板領域が、ケーシングによる影響から保護され得る。すなわち、ケーシングの熱膨張が、たとえば第2の基板領域に直接に作用し得なくなる。たとえば第2の基板領域にはアクティブなセンサ領域が位置していてもよく、したがってこのセンサ領域は、ケーシングにより生ぜしめられる応力に対して良好に保護されている。したがって本発明によれば、ケーシングを備えた構成素子がセンサ装置であると有利である。この基板は、たとえば半導体基板であってよく、有利にはシリコン基板、特にSOI基板である。構成素子を射出成形時に射出成形材料によって取り囲むことは、たとえば相応するトランスファモールディングにおけるモールド・コンパウンドにより行われ得る。しかしケーシングを製作するための別の方法も考えられ、上記の基板とは異なる基板も考えられる。
ダイパッドのクランク状に屈曲させられた領域が、基板の中心平面内に位置していると特に有利である。この場合、「基板の中心平面」とは、主延在平面に対してほぼ平行に位置しかつ、基板のほぼ真ん中に相当する高さに位置する平面を意味する。これによって本発明によれば、基板の高さを補償することが可能となるので、射出成形型を両側でほぼ同一形式に成形することができる。この場合本発明によれば、ダイパッドが切欠きを有していると特に有利であり、第2の基板領域は、この切欠きの領域に設けられている。
本発明の実施例を図面に示し、以下に詳しく説明する。
本発明による装置の概略的な断面図である。 本発明による装置を上から見た概略的な平面図である。 射出成形型のキャビティの断面を示す概略図である。
図1には、ケーシング3を有する本発明による装置1の概略的な断面図が示されている。この場合ケーシング3は、基板4を部分的に取り囲んでいる。基板4は2つの領域に、つまり第1の基板領域8と第2の基板領域9とに区分けされ得る。ケーシング3によって、第1の基板領域8は損傷または汚染から保護される。第2の基板領域9は、ケーシング3に設けられた開口5内に配置されていて、たとえばアクティブなセンサ領域を有していてよい。第1の基板領域8の下には搭載支持体6(以下で「ダイパッド6」とも呼ぶ)が位置しており、このダイパッド6は切欠き7を有している。この切欠き7は、開口5の領域に位置している。ダイパッド6の所定の部分領域は、基板4の中心平面に向かってクランク状に屈曲させられることにより、基板4の主延在方向に対して平行に引き込まれている。これによって本発明によれば、基板4の厚さ(高さ)を補償することが可能になる。本実施例では構成素子2が、基板4とダイパッド6とを有している。当該装置1は、本実施例ではケーシング3を備えた構成素子2を有している。
図2には、本発明による装置1を上から見た概略的な平面図が示されている。ケーシング3の開口5内には、基板4の第2の基板領域9が設けられている。第1の基板領域8は、ケーシング3によって取り囲まれており、したがって破線で描かれている。ダイパッド6は同じく開口5内に描かれている。第2の基板領域9は、開口5内と、ダイパッド6の切欠き7内とに位置しているので、ケーシング3によって、ダイパッド6によっても第2の基板領域9に影響は与えられ得ない。
図3には、射出成形型のキャビティ11の断面が概略的に示されている。第1の射出成形型半部12が、構成素子2(図3には図示せず)または第2の射出成形型半部16に載置されていると望ましい。両射出成形型半部12,16の摩耗、または両射出成形型半部12,16の不正確に閉鎖によってギャップが生じる恐れがある。このようなギャップが生じると、このギャップを通じて射出成形材料13が、たとえば矢印の方向に押し出される恐れがある。これにより、本来は射出成形材料が侵入してはならない領域の過剰射出成形が生じる恐れがある。このような過剰射出成形は場合によってはケーシング3内に位置する構成素子2の機能を損なう。(構成素子2を備えた)ケーシング3の製造時には、2つの射出成形型半部12,16の間にダイパッド6が位置している。こうして、射出成形型を閉じる際に僅かな誤差が生じても、ダイパッド6の変形によりこのような誤差を補償することができる。これによって本来は射出成形材料が侵入してはならない領域へ射出成形材料13が押し出されることを回避することができる。

Claims (8)

  1. ケーシング(3)内の構成素子(2)を不動態化するための装置(1)であって、構成素子(2)が、基板(4)を有しており、ケーシング(3)が、基板(4)の第1の基板領域(8)をほぼ完全に取り囲んでおり、ケーシング(3)が、基板(4)の第2の基板領域(9)でほぼ開口(5)によって開放されて設けられている形式のものにおいて、基板(4)の主延在平面に対して平行な平面内で、搭載支持体(ダイパッド)(6)が、基板(4)をほぼ完全に取り囲んでいることを特徴とする、ケーシング内の構成素子を不動態化するための装置。
  2. 搭載支持体(6)が、クランク状に屈曲させられて設けられている、請求項1記載の装置。
  3. 搭載支持体(6)の所定の区分が、クランク状の屈曲により、基板(4)の中心平面内に設けられている、請求項1または2記載の装置。
  4. 搭載支持体(6)が、切欠き(7)を有している、請求項1から3までのいずれか1項記載の装置。
  5. 第2の基板領域(9)が、搭載支持体(6)の前記切欠き(7)の領域に設けられている、請求項1から4までのいずれか1項記載の装置。
  6. 構成素子(2)の不動態化が、構成素子(2)をケーシング(3)の射出成形時に射出成形材料(13)によって取り囲むことにより行われており、ただし基板(4)は第1の基板領域(8)においてのみ、ケーシング(3)によりほぼ完全に取り囲まれている、請求項1から5までのいずれか1項記載の装置。
  7. 基板(4)と、ケーシング(3)とを備えた構成素子(2)が、1つのセンサ装置である、請求項1から6までのいずれか1項記載の装置。
  8. 請求項1から7までのいずれか1項記載の装置(1)を製造するための方法において、ケーシング(3)の空間領域を、ダイパッド(6)と成形型との間でほぼ完全にシールすることを特徴とする、構成素子を不動態化するための装置を製造するための方法。
JP2009535647A 2006-11-09 2007-09-19 構成素子を不動態化するための装置および該装置を製造するための方法 Expired - Fee Related JP5448828B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102006052811 2006-11-09
DE102006052811.5 2006-11-09
DE102007038515A DE102007038515A1 (de) 2006-11-09 2007-08-16 Vorrichtung zur Passivierung eines Bauelements und Verfahren zur Herstellung der Vorrichtung
DE102007038515.5 2007-08-16
PCT/EP2007/059894 WO2008055736A1 (de) 2006-11-09 2007-09-19 Vorrichtung zur passivierung eines bauelements und verfahren zur herstellung der vorrichtung

Publications (2)

Publication Number Publication Date
JP2010509759A true JP2010509759A (ja) 2010-03-25
JP5448828B2 JP5448828B2 (ja) 2014-03-19

Family

ID=39032392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009535647A Expired - Fee Related JP5448828B2 (ja) 2006-11-09 2007-09-19 構成素子を不動態化するための装置および該装置を製造するための方法

Country Status (6)

Country Link
US (1) US20100001432A1 (ja)
EP (1) EP2092287B1 (ja)
JP (1) JP5448828B2 (ja)
KR (1) KR101395500B1 (ja)
DE (1) DE102007038515A1 (ja)
WO (1) WO2008055736A1 (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0364076A (ja) * 1989-08-02 1991-03-19 Mitsubishi Electric Corp 透明モールドパッケージ
JPH04196141A (ja) * 1990-11-26 1992-07-15 Sony Corp 半導体装置モールド方法
JPH05203522A (ja) * 1992-01-23 1993-08-10 Mitsubishi Electric Corp モールドパッケージ半導体圧力センサおよびその製造方法
JPH09236616A (ja) * 1995-11-30 1997-09-09 Matsushita Electric Works Ltd 加速度センサ及びその製造方法
JPH09304211A (ja) * 1996-05-15 1997-11-28 Omron Corp 静電容量型圧力センサのパッケージング構造およびパッケージング方法
JPH11330116A (ja) * 1998-05-08 1999-11-30 Sanken Electric Co Ltd 半導体装置の製造方法、それに使用されるリードフレーム及び成型用金型
JP2001337063A (ja) * 2000-05-25 2001-12-07 Figaro Eng Inc ガスセンサおよびその製造方法
JP2003161721A (ja) * 2001-11-26 2003-06-06 Matsushita Electric Works Ltd 半導体イオンセンサとその製造方法
JP2003198093A (ja) * 2001-12-21 2003-07-11 Aisin Seiki Co Ltd 電子回路
US20030214021A1 (en) * 2002-05-20 2003-11-20 Stmicroelectronics, Inc. Molded integrated circuit package with exposed active area
JP2006060015A (ja) * 2004-08-20 2006-03-02 Denso Corp 電極保護構造を有するセンサおよびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970005706B1 (ko) * 1994-01-24 1997-04-19 금성일렉트론 주식회사 고체촬상소자 및 그 제조방법
US5543657A (en) * 1994-10-07 1996-08-06 International Business Machines Corporation Single layer leadframe design with groundplane capability
DE19929026B4 (de) * 1999-06-25 2011-02-24 Robert Bosch Gmbh Verfahren zur Herstellung eines Drucksensors
EP1352425A2 (en) * 2000-08-17 2003-10-15 Authentec Inc. Integrated circuit package including opening exposing portion of an ic
EP1211721A1 (en) * 2000-11-30 2002-06-05 STMicroelectronics S.r.l. Improved electronic device package and corresponding manufacturing method

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0364076A (ja) * 1989-08-02 1991-03-19 Mitsubishi Electric Corp 透明モールドパッケージ
JPH04196141A (ja) * 1990-11-26 1992-07-15 Sony Corp 半導体装置モールド方法
JPH05203522A (ja) * 1992-01-23 1993-08-10 Mitsubishi Electric Corp モールドパッケージ半導体圧力センサおよびその製造方法
JPH09236616A (ja) * 1995-11-30 1997-09-09 Matsushita Electric Works Ltd 加速度センサ及びその製造方法
JPH09304211A (ja) * 1996-05-15 1997-11-28 Omron Corp 静電容量型圧力センサのパッケージング構造およびパッケージング方法
JPH11330116A (ja) * 1998-05-08 1999-11-30 Sanken Electric Co Ltd 半導体装置の製造方法、それに使用されるリードフレーム及び成型用金型
JP2001337063A (ja) * 2000-05-25 2001-12-07 Figaro Eng Inc ガスセンサおよびその製造方法
JP2003161721A (ja) * 2001-11-26 2003-06-06 Matsushita Electric Works Ltd 半導体イオンセンサとその製造方法
JP2003198093A (ja) * 2001-12-21 2003-07-11 Aisin Seiki Co Ltd 電子回路
US20030214021A1 (en) * 2002-05-20 2003-11-20 Stmicroelectronics, Inc. Molded integrated circuit package with exposed active area
JP2006060015A (ja) * 2004-08-20 2006-03-02 Denso Corp 電極保護構造を有するセンサおよびその製造方法

Also Published As

Publication number Publication date
EP2092287B1 (de) 2017-01-11
EP2092287A1 (de) 2009-08-26
JP5448828B2 (ja) 2014-03-19
KR20090077819A (ko) 2009-07-15
KR101395500B1 (ko) 2014-05-14
US20100001432A1 (en) 2010-01-07
DE102007038515A1 (de) 2008-05-15
WO2008055736A1 (de) 2008-05-15

Similar Documents

Publication Publication Date Title
US9613888B2 (en) Semiconductor device and semiconductor module
US7838973B2 (en) Semiconductor device
US10727152B2 (en) Semiconductor apparatus
JP2009505088A (ja) 基板とケーシングとを備えたセンサ配置構造およびセンサ配置構造を製造する方法
US9812388B2 (en) Semiconductor device and manufacturing method thereof
KR101017533B1 (ko) 오버몰드된 플라스틱 패키지를 위한 히트싱크 또는플래그용 소형 몰드로크들
US8822253B2 (en) Semiconductor housing and method for the production of a semiconductor housing
US10978378B2 (en) Encapsulated leadless package having an at least partially exposed interior sidewall of a chip carrier
US7737544B2 (en) Sensor system having a substrate and a housing, and method for manufacturing a sensor system
JP5448828B2 (ja) 構成素子を不動態化するための装置および該装置を製造するための方法
JPH04249348A (ja) 樹脂封止型半導体装置およびその製造方法
JP2010177272A (ja) 半導体装置及びその製造方法
WO2014196172A1 (ja) モールドパッケージおよびその製造方法
JP3226244B2 (ja) 樹脂封止型半導体装置
US20120058606A1 (en) Method of Fabricating A Semiconductor Device Having A Resin With Warpage Compensated Structures
JP3179003B2 (ja) Tsopまたはutsopのような超薄型半導体パッケージの成形装置および成形方法
JP3938071B2 (ja) 混成集積回路装置
JP3734225B1 (ja) 面実装タイプ樹脂製中空パッケージ及びこれを用いた半導体装置
JP6063777B2 (ja) センサ装置
US20080157297A1 (en) Stress-Resistant Leadframe and Method
US6919507B2 (en) Electrical assembly and method for manufacturing the electrical assembly
JPH06295970A (ja) 半導体装置及び半導体装置製造方法
JPS6030144A (ja) 半導体装置用モ−ルド金型
JP5687928B2 (ja) 半導体装置
JP6907585B2 (ja) 圧力センサ

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131224

R150 Certificate of patent or registration of utility model

Ref document number: 5448828

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees