JP2010509171A - ナノワイヤー成長用システム及び方法 - Google Patents

ナノワイヤー成長用システム及び方法 Download PDF

Info

Publication number
JP2010509171A
JP2010509171A JP2009536280A JP2009536280A JP2010509171A JP 2010509171 A JP2010509171 A JP 2010509171A JP 2009536280 A JP2009536280 A JP 2009536280A JP 2009536280 A JP2009536280 A JP 2009536280A JP 2010509171 A JP2010509171 A JP 2010509171A
Authority
JP
Japan
Prior art keywords
nanowire
nanowires
temperature
growth
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009536280A
Other languages
English (en)
Other versions
JP2010509171A5 (ja
Inventor
デヴィッド・テイラー
Original Assignee
ナノシス・インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ナノシス・インク． filed Critical ナノシス・インク．
Publication of JP2010509171A publication Critical patent/JP2010509171A/ja
Publication of JP2010509171A5 publication Critical patent/JP2010509171A5/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/04—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt
    • C30B11/08—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt every component of the crystal composition being added during the crystallisation
    • C30B11/12—Vaporous components, e.g. vapour-liquid-solid-growth
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02653—Vapour-liquid-solid growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02606—Nanotubes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/29—Coated or structually defined flake, particle, cell, strand, strand portion, rod, filament, macroscopic fiber or mass thereof
    • Y10T428/2913—Rod, strand, filament or fiber

Abstract

本発明はナノワイヤー成長用システム及び方法に関する。１態様では、１個以上の核生成粒子を堆積した基板材料を反応チャンバーに準備する段階と、基板材料の表面の洗浄を助長するエッチャントガスを第１の温度で反応チャンバーに導入する段階と、核生成粒子を少なくとも第１の前駆体ガスと接触させ、ナノワイヤー成長を開始する段階と、合金液滴を第２の温度まで加熱することにより、核生成粒子の部位にナノワイヤーを成長させる段階を含む、エピタキシャル垂直配向ナノワイヤー成長法を含むナノワイヤー成長及びドーピング方法を提供する。テーパーの小さいナノワイヤーを提供するために、ワイヤーの成長中にもエッチャントガスを反応チャンバーに導入することができる。
【選択図】図１

Description

（関連出願とのクロスリファレンス）
本願は米国仮特許出願第６０／８５７，４５０号（出願日２００６年１１月７日）の出願日の優先権を主張し、その開示内容全体を本明細書に援用する。
（発明の技術分野）
本発明はナノワイヤーに関し、より詳細には改善型ナノワイヤー成長法に関する。
ナノ構造、特にナノワイヤーは全く新世代の電子デバイスを促進する可能性がある。ナノ構造に基づくこの新世代電子デバイスの出現を阻む主要な障害は一貫した特性をもつナノワイヤー及び他のナノ構造を有効に成長させる能力にある。現在のナノワイヤー成長アプローチは大量生産が容易でなく、一般に一貫したナノワイヤー性能特性が得られない。
一貫した性能特性をもつナノワイヤーを成長させるためのシステムと方法が必要とされている。
本発明はテーパーが小さい等の均一特性をもつ垂直整列エピタキシャルナノワイヤー（例えばシリコンナノワイヤー）の製造方法として、１個以上の核生成粒子を堆積した基板材料を反応チャンバーに準備する段階と、基板材料の表面（及び核生成粒子）の洗浄を助長するエッチャントガスを第１の温度で反応チャンバーに導入する段階と、核生成粒子を少なくとも第１の前駆体ガスと接触させ、ナノワイヤー成長を開始する段階と、基板材料を第２の温度まで加熱することにより、核生成粒子の部位にナノワイヤーを成長させる段階を含む方法を提供する。本発明の方法で利用される基板材料は結晶質が好ましいが、非晶質でもよい。適切には、基板材料は多結晶又は単結晶の結晶質シリコンを含む。他の態様において、基板は非晶質ＳｉＯ２、Ｓｉ３Ｎ４又はアルミナとすることができる。
本発明の好ましい１態様において、前駆体ガスはＳｉＨ４を含むが、更にＳｉ２Ｈ６等の他の前駆体ガスも含むことができる。所定の適切な態様において、基板表面を洗浄するためにエッチャントガスを導入する第１の温度は前駆体ガスの存在下でナノワイヤー成長が生じる第２の温度よりも高い。適切には、第１の温度は第２の温度よりも少なくとも約１００℃高くすることができ、例えば第２の温度よりも約２００℃高くすることができ、例えば約８００℃の温度とすることができる。他の態様において、基板表面を洗浄するためにエッチャントガスを導入する第１の温度は前駆体ガスの存在下でナノワイヤー成長が生じる第２の温度とほぼ同一とすることができる。例えば、第１の温度と第２の温度は約６００℃とすることができる。本発明の実施に使用される核生成粒子は適切には金属触媒であり、第１の前駆体ガスと反応して共晶を形成し、そこからＳｉが析出し得るような金属を含む。適切な金属触媒はＡｕ、Ａｌ、Ｐｔ、Ｆｅ、Ｔｉ、Ｇａ、Ｎｉ、Ｓｎ又はＩｎを含み、所定のこのような態様では、Ａｕコロイド又はＡｕ膜とすることができる。
その後、例えば蒸気−液体−固体（ＶＬＳ）成長法に基づく金属触媒化学蒸着法（ＣＶＤ）により高品質単結晶シリコンナノワイヤーを成長させることができる。成長中に、前駆体ガス（例えばＳｉＨ４）は核生成粒子触媒表面で分解し、Ｓｉが触媒中に拡散し、その後、過飽和が生じると、Ｓｉ原子は触媒−基板界面に析出し、触媒核生成粒子と同等直径のシリコンナノワイヤーを形成する。
結晶基板を利用する態様において、基板材料上に成長するワイヤーは好ましくは基板からエピタキシャル成長することができる。本発明の方法に従って製造されるナノワイヤーは軸方向に整列された垂直配向で基板材料の面から成長し、電荷を輸送することが可能である。本発明の方法によると、その長さに沿うテーパーが非常に小さく、例えばその長さに沿うテーパー率が約２ｎｍ／ミクロン未満、例えば約１．５ｎｍ／ミクロン未満、例えば約１．０ｎｍ／ミクロン未満、例えば約０．５ｎｍ／ミクロン未満、例えば約０．３ｎｍ／ミクロン未満のナノワイヤーが得られることが判明した。
本発明の方法で利用される第１の前駆体ガスは適切にはＳｉＨ４（又はＳｉ２Ｈ６）を含み、更にＢ２Ｈ６、ＰＯＣｌ３又はＰＨ３等の１種類以上のドーパントガスを更に含むことができる。本発明の方法で利用される前駆体ガスは適切にはプラズマスパッタ堆積法により導入することができる。スパッタ堆積法は例えばダイオード、ラジオ周波数及び直流堆積法等の当業者に公知の任意方法により実施することができる。
本発明の別の適切な態様では、このナノワイヤー成長法のボトムアップ可能性を完全に利用するために、相補型金属酸化物半導体（ＣＭＯＳ）デバイス作製に軸方向ドーパント変調等のｉｎ ｓｉｔｕドーピングが望ましい。例えば、ＶＬＳ成長法は例えば（ワイヤーの全長ではなく）ワイヤーの所定部分のみ、例えばその末端にホウ素やリン等のドーパント種をドーピングできるようにドーパントを軸方向変調するのに好適である。例えば、ナノワイヤーを使用してトランジスタ等のＣＭＯＳデバイスを作製するために、所定の場合では、ワイヤーとの抵抗接触を改善するために電極とワイヤーを接触させるドープ末端をもつワイヤーを成長させることが望ましい。しかし、ジボランやホスフィン等のドーパントガスを導入すると、シランの熱分解速度が変化することが分かっている。実際に、ジボランはシランの熱分解速度を増加し、ホスフィンは低下させることが分かっている。従って、ジボランはワイヤーの成長中に実質的に触媒を介さずにワイヤー側壁にＳｉ堆積を誘導し、その結果、ワイヤー成長中とドーパント取込み中にワイヤーに沿うテーパー率を著しく増加する可能性がある。
従って、本発明の別の適切な態様では、ナノワイヤーの成長中及び／又はドーパント取込み中にも塩化水素等のエッチャントガスを反応チャンバーに導入することができる。ＨＣｌはワイヤーの成長温度（例えば垂直配向エピタキシャルワイヤーでは約６００℃）でワイヤーのエッチング速度が比較的低く、ワイヤー上にＣｌの不動態層を形成し、Ｓｉの側壁形成を阻止することにより、ワイヤー均一性の良好な制御（例えばテーパーの小さいワイヤー）を可能にし、更に、ドーパントの側壁取込みを立体的に妨害し、垂直整列エピタキシャルワイヤーの軸方向変調電子ドーピングを可能にする。上記予備洗浄段階とワイヤー成長及び／又はドーパント取込み中の両者で塩化水素等のエッチャントガスを反応チャンバーに導入する態様では、成長中のワイヤーの過剰エッチングを最小限にするために、一般に予備洗浄段階中のＨＣｌの分圧（例えば約１．０Ｔｏｒｒ）はナノワイヤー成長プロセス中に反応チャンバーに導入されるＨＣｌの分圧（例えば約０．１５Ｔｏｒｒ）よりも高い。
別の例として、本発明の別の側面によると、本発明の教示は更に、異なる材料のセグメントを交互又は周期的に配置する場合や、セグメントの少なくとも２個を異なる材料から構成した多セグメントナノワイヤーの場合のように、ナノワイヤーの長さに沿って長手方向に異なる材料を配置したナノワイヤーの合成を可能にする。この１例として、隣接セグメントがＳｉ、Ｇｅ及び／又はＳｉＧｅ等の異なる化学組成をもつ場合が挙げられる。これらの異なるセグメントのナノワイヤー成長プロセス中にＨＣｌを使用すると、エッチング速度が非常に低くなり、Ｃｌの不動態層が形成され、ＳｉＨ４やＧｅＨ４の側壁分解を阻止し、テーパーの非常に小さい垂直整列ヘテロ構造ナノワイヤーのＳｉ／Ｇｅ及びＳｉｘＧｅ１−ｘ軸方向変調の制御の改善が得られる。当然のことながら、他の材料に異なる前駆体ガスを使用して異なる半導体材料（例えばＰｂＳｅ）を使用する他の各種ナノワイヤー構造を成長させることもできる。
以下、添付図面を参照しながら本発明の他の態様、特徴及び利点と、本発明の各種態様の構造及び作用について詳細に記載する。
添付図面を参照しながら本発明を説明する。図面中、類似参照番号は同一又は機能的に同等の要素を示す。各要素を最初に示す図面を対応する参照番号の左端の数字により表す。
図１Ａは単結晶半導体ナノワイヤーの模式図である。
図１Ｂはコア−シェル構造に従ってドーピングしたナノワイヤーの模式図である。
本発明の１態様に従ってＨＣｌ予備洗浄を使用したナノワイヤー製造方法の流れ図である。
本発明の１態様に従ってナノワイヤー成長プロセス中にＨＣｌ予備洗浄段階とＨＣｌの導入を併用したナノワイヤー製造方法の流れ図である。
図４Ａ及び４Ｂは本発明の方法によるナノワイヤー成長プロセス中にＨＣｌ予備洗浄段階とＨＣｌの導入を併用して成長させた約０．２ｎｍ／ミクロンのテーパー率をもつ長さ２１ミクロンのナノワイヤーの基部（４Ａ）と対応する先端（４Ｂ）を示すＴＥＭである。
当然のことながら、本明細書に明示及び記載する特定実施態様は本発明の例であり、如何なる点でも本発明の範囲を限定するものではない。実際に、分かりやすくするために、従来のエレクトロニクス、製造、半導体デバイス、並びにナノワイヤー（ＮＷ）、ナノロッド、ナノチューブ及びナノリボン技術や、システムの他の機能的側面（及びシステムの個々の機能コンポーネントの素子）については本明細書に詳細に記載しない場合がある。更に、分かりやすくするために、本明細書ではナノワイヤーに属するものとして本発明を記載することが多い。
当然のことながら、ナノワイヤーについて言及することが多いが、本明細書に記載する技術はナノロッド、ナノチューブ、ナノテトラポッド、ナノリボン及び／又はその組み合わせ等の他のナノ構造にも適用可能である。更に当然のことながら、本明細書に記載する製造技術は任意半導体デバイス型及び他の電子コンポーネント型を作製するために使用することができる。更に、これらの技術は電気システム、光学システム、家庭用電化製品、産業的エレクトロニクス、ワイアレスシステム、宇宙用途、又は他の任意用途に適用するのに適している。
本明細書で使用する「縦横比」とはナノ構造の第１の軸の長さをナノ構造の第２の軸と第３の軸の長さの平均で割った値であり、ここで第２の軸と第３の軸は相互にほぼ等しい長さの２本の軸である。例えば、完璧なロッドの縦横比はその長軸の長さを長軸に垂直（直角）な横断面の直径で割った値である。
ナノ構造に関して使用する場合の「ヘテロ構造」なる用語は少なくとも２種類の異なる及び／又は区別可能な材料型により特徴付けられるナノ構造を意味する。一般に、ナノ構造の第１の領域は第１の材料型を含み、ナノ構造の第２の領域は第２の材料型を含む。所定態様において、ナノ構造は第１の材料のコアと、第２（又は第３等）の材料少なくとも１個のシェルを含み、異なる材料型は例えばナノワイヤーの長軸の周囲、分岐ナノ結晶のアームの長軸の周囲、又はナノ結晶の中心の周囲に径方向に分配されている。シェルはシェルとみなされる隣接材料又はヘテロ構造とみなされるナノ構造を完全に覆う必要はない。例えば、第２の材料の小さい島で覆われた第１の材料のコアにより特徴付けられるナノ結晶はヘテロ構造である。他の態様では、異なる材料型はナノ構造内の異なる位置に分配されている。例えば、材料型はナノワイヤーの主（長）軸又は分岐ナノ結晶の長軸もしくはアームに沿って分配することができる。ヘテロ構造内の各領域は完全に異なる材料を含むこともできるし、各材料は同一基材を含むこともできる。
本明細書で使用する「ナノ構造」とは約５００ｎｍ未満、例えば約２００ｎｍ未満、約１００ｎｍ未満、約５０ｎｍ未満、又は約２０ｎｍ未満の寸法の少なくとも１個の領域又は特徴的寸法をもつ構造である。一般に、前記領域又は特徴的寸法は構造の最短軸方向に沿って配置される。このような構造の例としては、ナノワイヤー、ナノロッド、ナノチューブ、分岐ナノ結晶、ナノテトラポッド、トライポッド、バイポッド、ナノ結晶、ナノドット、量子ドット、ナノ粒子、分岐テトラポッド（例えば無機デンドリマー）等が挙げられる。ナノ構造は材料特性が実質的に均一でもよいし、所定の態様では不均一でもよい（例えばヘテロ構造）。ナノ構造は例えば実質的結晶質、実質的単結晶質、多結晶質、非晶質、又はその組み合わせとすることができる。１側面において、ナノ構造の三次元の各々は約５００ｎｍ未満、例えば約２００ｎｍ未満、約１００ｎｍ未満、約５０ｎｍ未満、又は約２０ｎｍ未満の寸法をもつ。
本明細書で使用する「ナノワイヤー」なる用語は一般に少なくとも１個の横断面寸法が５００ｎｍ未満、好ましくは１００ｎｍ未満であり、縦横比（縦対横）が＞１０、好ましくは＞５０、より好ましくは＞１００である任意細長型導体又は半導体材料（又は本明細書に記載する他の材料）を意味する。
本発明のナノワイヤーは材料特性が実質的に均一でもよいし、所定の態様では不均一でもよい（例えばナノワイヤーヘテロ構造）。ナノワイヤーは本質的に任意の適切な１種類以上の材料から作製することができ、例えば実質的結晶質、実質的単結晶質、多結晶質、又は非晶質とすることができる。ナノワイヤーは可変直径でもよいし、実質的に均一直径でもよく、即ち直径は最大変動度の領域と少なくとも５ｎｍ（例えば少なくとも１０ｎｍ、少なくとも２０ｎｍ、又は少なくとも５０ｎｍ）の直線寸法にわたって約２０％未満（例えば約１０％未満、約５％未満、又は約１％未満）の分散を示す。一般に、直径はナノワイヤーの末端から（例えばナノワイヤーの中心２０％、４０％、５０％又は８０％にわたって）測定される。ナノワイヤーはその長軸の全長又はその一部にわたって直線状でもよいし、例えば湾曲又は屈曲状でもよい。所定態様において、ナノワイヤー又はその一部は二次元又は三次元量子閉じ込めを示すことができる。本発明によるナノワイヤーは特にカーボンナノチューブを除外する場合があり、所定態様では、「ウィスカー」又は「ナノウィスカー」、特に直径＞１００ｎｍ又は＞約２００ｎｍのウィスカーを除外する。
このようなナノワイヤーの例としては本明細書に援用する国際特許出願公開ＷＯ０２／１７３６２、ＷＯ０２／４８７０１及びＷＯ０１／０３２０８に記載されているような半導体ナノワイヤー、カーボンナノチューブ、及び同等寸法の他の細長型導体又は半導体構造が挙げられる。
本明細書で使用する「ナノロッド」なる用語は一般に縦横比（縦対横）がナノワイヤーよりも短い点以外はナノワイヤーと同様の任意細長型導体又は半導体材料（又は本明細書に記載する他の材料）を意味する。なお、結合したナノロッドが電極間に完全にまたがるように、２本以上のナノロッドをその長軸に沿って相互に結合してもよい。あるいは、２本以上のナノロッドを相互に結合しないが、２本以上のナノロッドの末端間に小間隙が存在するように、その長軸に沿って実質的に整列させてもよい。この場合には、電子はナノロッド間を飛び越して小間隙を横断することによりナノロッド間に流れることができる。電子を電極間で移動させることができる通路を形成するように、２本以上のナノロッドを実質的に整列させてもよい。
ナノワイヤー、ナノロッド、ナノチューブ及びナノリボンの材料としては多種多様のものを使用することができ、例えばＳｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、Ｃ（ダイアモンドを含む）、Ｐ、Ｂ−Ｃ、Ｂ−Ｐ（ＢＰ６）、Ｂ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、Ｓｉ−Ｓｎ及びＧｅ−Ｓｎ、ＳｉＣ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅ、ＧｅＳ、ＧｅＳｅ、ＧｅＴｅ、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＯ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ、ＣｕＩ、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩ、ＢｅＳｉＮ２、ＣａＣＮ２、ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３、（Ｃｕ，Ａｇ）（Ａｌ，Ｇａ，Ｉｎ，Ｔｌ，Ｆｅ）（Ｓ，Ｓｅ，Ｔｅ）２、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４、Ａｌ２Ｏ３，（Ａｌ，Ｇａ，Ｉｎ）２（Ｓ，Ｓｅ，Ｔｅ）３、Ａｌ２ＣＯ、及び２種類以上のこのような半導体の適当な組み合わせから選択される半導体材料が挙げられる。
ナノワイヤーは金、ニッケル、パラジウム、イリジウム、コバルト、クロム、アルミニウム、チタン、錫等の金属、金属合金、ポリマー、導電性ポリマー、セラミック、及び／又はその組み合わせ等の他の材料から形成することもできる。他の現在公知又は今後開発される導体又は半導体材料も利用することができる。
所定側面において、半導体は周期表のＩＩＩ族からのｐ型ドーパント；周期表のＶ族からのｎ型ドーパント；Ｂ、Ａｌ及びＩｎから構成される群から選択されるｐ型ドーパント；Ｐ、Ａｓ及びＳｂから構成される群から選択されるｎ型ドーパント；周期表のＩＩ族からのｐ型ドーパント；Ｍｇ、Ｚｎ、Ｃｄ及びＨｇから構成される群から選択されるｐ型ドーパント；周期表のＩＶ族からのｐ型ドーパント；Ｃ及びＳｉから構成される群から選択されるｐ型ドーパント；又はＳｉ、Ｇｅ、Ｓｎ、Ｓ、Ｓｅ及びＴｅから構成される群から選択されるｎ型ドーパントから構成される群からのドーパントを含むことができる。他の現在公知又は今後開発されるドーパント材料も利用することができる。
更に、ナノワイヤー又はナノリボンとしては、カーボンナノチューブ又は導体もしくは半導体有機ポリマー材料（例えばペンタセン及び遷移金属酸化物）から形成されるナノチューブも挙げられる。
従って、本明細書の記載の全体にわたって例証の目的で「ナノワイヤー」なる用語を使用するが、本明細書の記載はナノチューブ（例えば軸方向に貫通するように中空チューブを形成したナノワイヤー様構造）の使用も含むものとする。ナノチューブを単独又はナノワイヤーと組み合わせ、ナノワイヤーについて本明細書に記載するようにナノチューブの組み合わせ／薄膜として形成し、本明細書に記載する特性と利点を提供することができる。
本明細書で使用する「テーパー率」なる用語はその底端部から測定した細長型ナノ構造（例えばナノワイヤー）の直径とその頂端部から測定したナノ構造の直径の差をナノ構造の長さで割った値である。
当然のことながら、本明細書中の空間に関する記載（例えば「上」、「下」、「上方」、「下方」、「頂部」、「底部」等）は例証のみを目的とし、本発明のデバイスは任意向き又は方法で空間的に配置することができる。
ナノワイヤーの種類とその合成
図１Ａは単結晶半導体ナノワイヤーコア（以下、「ナノワイヤー」と言う）１００を示す。図１Ａは均一にドープした単結晶ナノワイヤーであるナノワイヤー１００を示す。このような単結晶ナノワイヤーは相当制御された方法でｐ型又はｎ型半導体にドープすることができる。ナノワイヤー１００のようなドープナノワイヤーは改善された電子的性質を示す。例えば、このようなナノワイヤーはバルク単結晶材料と同等のキャリア移動度レベルをもつようにドープすることができる。
図１Ｂはコア−シェル構造をもつナノワイヤー１１０を示す。ナノワイヤーの不動態化アニーリング及び／又はコア−シェル構造とナノワイヤーの併用等によりナノワイヤーの外層を形成することにより、表面散乱を低減することができる。酸化物コーティング等の絶縁層をシェル層としてナノワイヤー上に形成することができる。更に、例えば、酸化物コーティングをもつシリコンナノワイヤーでは、水素（Ｈ２）中でナノワイヤーをアニーリングすることにより表面状態を著しく低減することができる。所定態様では、以下の条件を満足するようにコア−シェル組み合わせを構成する：（１）導電性キャリアーがコア内に閉じ込められるように、シェルエネルギー準位をコアエネルギー準位よりも高くする；（２）コア材料とシェル材料は良好な格子一致度をもち、表面状態と表面電荷が少ない。単結晶半導体のコアと、ゲート誘電体の内側シェルと、絶縁ゲートの外側シェルを含むように、より複雑な他のＮＷコア−シェル構造を使用してもよい。これはＴａＡｌＮ、ＷＮ又は高度にドープされたアモルファスシリコンの層を（上記）Ｓｉ／ＳｉＯｘコア−シェル構造の周囲に例えば外側ゲートシェルとして堆積することにより実現することができる。
ｐ型ドープワイヤーでは絶縁シェルの価電子帯をコアの価電子帯よりも低くすることができ、あるいはｎ型ドープワイヤーではシェルの伝導帯をコアよりも高くすることができる。一般に、コアナノ構造は任意金属又は半導体材料から作製することができ、コアに堆積する１層以上のシェル層は同一又は異なる材料から作製することができる。例えば、第１のコア材料はＩＩ−ＶＩ族半導体、ＩＩＩ−Ｖ族半導体、ＩＶ族半導体、及びその合金から構成される群から選択される第１の半導体を含むことができる。同様に、１層以上のシェル層の第２の材料は酸化物層、例えばＩＩ−ＶＩ族半導体、ＩＩＩ−Ｖ族半導体、ＩＶ族半導体、及びその合金から構成される群から選択される第１の半導体と同一又は異なる第２の半導体を含むことができる。半導体の例としては限定されないが、ＣｄＳｅ、ＣｄＴｅ、ＩｎＰ、ＩｎＡｓ、ＣｄＳ、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＨｇＴｅ、ＧａＮ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＳｂ、Ｓｉ、Ｇｅ、ＡｌＡｓ、ＡｌＳｂ、ＰｂＳｅ、ＰｂＳ及びＰｂＴｅが挙げられる。上記のように、金、クロム、錫、ニッケル、アルミニウム等の金属材料とその合金をコア材料として使用することができ、二酸化ケイ素や他の絶縁材料等の適当なシェル材料で金属コアを被覆することができ、更に上記材料の１層以上の付加的なシェル層で被覆し、より複雑なコア−シェル−シェルナノワイヤー構造を形成してもよい。
各種材料に適応可能な多数の適切な方法の任意のものによりナノ構造を作製し、そのサイズを制御することができる。例えば、各種組成のナノ結晶の合成は例えばＰｅｎｇら（２０００）“Ｓｈａｐｅ Ｃｏｎｔｒｏｌ ｏｆ ＣｄＳｅ Ｎａｎｏｃｒｙｓｔａｌｓ”Ｎａｔｕｒｅ ４０４，５９−６１；Ｐｕｎｔｅｓら（２００１）“Ｃｏｌｌｏｉｄａｌ ｎａｎｏｃｒｙｓｔａｌ ｓｈａｐｅ ａｎｄ ｓｉｚｅ ｃｏｎｔｒｏｌ：Ｔｈｅ ｃａｓｅ ｏｆ ｃｏｂａｌｔ”Ｓｃｉｅｎｃｅ ２９１，２１１５−２１１７；ＵＳＰＮ６，３０６，７３６，Ａｌｉｖｉｓａｔｏｓら（２００１年１０月２３日）、発明の名称“Ｐｒｏｃｅｓｓ ｆｏｒ ｆｏｒｍｉｎｇ ｓｈａｐｅｄ ｇｒｏｕｐ ＩＩＩ−Ｖ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｃｒｙｓｔａｌｓ，ａｎｄ ｐｒｏｄｕｃｔ ｆｏｒｍｅｄ ｕｓｉｎｇ ｐｒｏｃｅｓｓ”；ＵＳＰＮ６，２２５，１９８，Ａｌｉｖｉｓａｔｏｓら（２００１年５月１日）、発明の名称“Ｐｒｏｃｅｓｓ ｆｏｒ ｆｏｒｍｉｎｇ ｓｈａｐｅｄ ｇｒｏｕｐ ＩＩ−ＶＩ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｃｒｙｓｔａｌｓ，ａｎｄ ｐｒｏｄｕｃｔ ｆｏｒｍｅｄ ｕｓｉｎｇ ｐｒｏｃｅｓｓ”；ＵＳＰＮ５，５０５，９２８，Ａｌｉｖｉｓａｔｏｓら（１９９６年４月９日）、発明の名称“Ｐｒｅｐａｒａｔｉｏｎ ｏｆ ＩＩＩ−Ｖ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｃｒｙｓｔａｌｓ”；ＵＳＰＮ５，７５１，０１８，Ａｌｉｖｉｓａｔｏｓら（１９９８年５月１２日）、発明の名称“Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｃｒｙｓｔａｌｓ ｃｏｖａｌｅｎｔｌｙ ｂｏｕｎｄ ｔｏ ｓｏｌｉｄ ｉｎｏｒｇａｎｉｃ ｓｕｒｆａｃｅｓ ｕｓｉｎｇ ｓｅｌｆ−ａｓｓｅｍｂｌｅｄ ｍｏｎｏｌａｙｅｒｓ”；ＵＳＰＮ６，０４８，６１６，Ｇａｌｌａｇｈｅｒら（２０００年４月１１日）、発明の名称“Ｅｎｃａｐｓｕｌａｔｅｄ ｑｕａｎｔｕｍ ｓｉｚｅｄ ｄｏｐｅｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｐａｒｔｉｃｌｅｓ ａｎｄ ｍｅｔｈｏｄ ｏｆ ｍａｎｕｆａｃｔｕｒｉｎｇ ｓａｍｅ”；及びＵＳＰＮ５，９９０，４７９，Ｗｅｉｓｓら（１９９９年１１月２３日）、発明の名称“Ｏｒｇａｎｏ ｌｕｍｉｎｅｓｃｅｎｔ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｃｒｙｓｔａｌ ｐｒｏｂｅｓ ｆｏｒ ｂｉｏｌｏｇｉｃａｌ ａｐｐｌｉｃａｔｉｏｎｓ ａｎｄ ｐｒｏｃｅｓｓ ｆｏｒ ｍａｋｉｎｇ ａｎｄ ｕｓｉｎｇ ｓｕｃｈ ｐｒｏｂｅｓ”に記載されている。
直径制御型ナノワイヤーを含む各種縦横比のナノワイヤーの成長は例えばＧｕｄｉｋｓｅｎら（２０００）“Ｄｉａｍｅｔｅｒ−ｓｅｌｅｃｔｉｖｅ ｓｙｎｔｈｅｓｉｓ ｏｆ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｗｉｒｅｓ”Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１２２，８８０１−８８０２；Ｃｕｉら（２００１）“Ｄｉａｍｅｔｅｒ−ｃｏｎｔｒｏｌｌｅｄ ｓｙｎｔｈｅｓｉｓ ｏｆ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ ｓｉｌｉｃｏｎ ｎａｎｏｗｉｒｅｓ”Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７８，２２１４−２２１６；Ｇｕｄｉｋｓｅｎら（２００１）“Ｓｙｎｔｈｅｔｉｃ ｃｏｎｔｒｏｌ ｏｆ ｔｈｅ ｄｉａｍｅｔｅｒ ａｎｄ ｌｅｎｇｔｈ ｏｆ ｓｉｎｇｌｅ ｃｒｙｓｔａｌ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｗｉｒｅｓ”Ｊ．Ｐｈｙｓ．Ｃｈｅｍ．Ｂ １０５，４０６２−４０６４；Ｍｏｒａｌｅｓら（１９９８）“Ａ ｌａｓｅｒ ａｂｌａｔｉｏｎ ｍｅｔｈｏｄ ｆｏｒ ｔｈｅ ｓｙｎｔｈｅｓｉｓ ｏｆ ｃｒｙｓｔａｌｌｉｎｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｗｉｒｅｓ”Ｓｃｉｅｎｃｅ ２７９，２０８−２１１；Ｄｕａｎら（２０００）“Ｇｅｎｅｒａｌ ｓｙｎｔｈｅｓｉｓ ｏｆ ｃｏｍｐｏｕｎｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｗｉｒｅｓ”Ａｄｖ．Ｍａｔｅｒ．１２，２９８−３０２；Ｃｕｉら（２０００）“Ｄｏｐｉｎｇ ａｎｄ ｅｌｅｃｔｒｉｃａｌ ｔｒａｎｓｐｏｒｔ ｉｎ ｓｉｌｉｃｏｎ ｎａｎｏｗｉｒｅｓ”Ｊ．Ｐｈｙｓ．Ｃｈｅｍ．Ｂ １０４．５２１３−５２１６；Ｐｅｎｇら（２０００）“Ｓｈａｐｅ ｃｏｎｔｒｏｌ ｏｆ ＣｄＳｅ ｎａｎｏｃｒｙｓｔａｌｓ”Ｎａｔｕｒｅ ４０４，５９−６１；Ｐｕｎｔｅｓら（２００１）“Ｃｏｌｌｏｉｄａｌ ｎａｎｏｃｒｙｓｔａｌ ｓｈａｐｅ ａｎｄ ｓｉｚｅ ｃｏｎｔｒｏｌ：Ｔｈｅ ｃａｓｅ ｏｆ ｃｏｂａｌｔ”Ｓｃｉｅｎｃｅ ２９１，２１１５−２１１７；ＵＳＰＮ６，３０６，７３６，Ａｌｉｖｉｓａｔｏｓら（２００１年１０月２３日）、発明の名称“Ｐｒｏｃｅｓｓ ｆｏｒ ｆｏｒｍｉｎｇ ｓｈａｐｅｄ ｇｒｏｕｐ ＩＩＩ−Ｖ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｃｒｙｓｔａｌｓ，ａｎｄ ｐｒｏｄｕｃｔ ｆｏｒｍｅｄ ｕｓｉｎｇ ｐｒｏｃｅｓｓ”；ＵＳＰＮ６，２２５，１９８，Ａｌｉｖｉｓａｔｏｓら（２００１年５月１日）、発明の名称“Ｐｒｏｃｅｓｓ ｆｏｒ ｆｏｒｍｉｎｇ ｓｈａｐｅｄ ｇｒｏｕｐ ＩＩ−ＶＩ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｃｒｙｓｔａｌｓ，ａｎｄ ｐｒｏｄｕｃｔ ｆｏｒｍｅｄ ｕｓｉｎｇ ｐｒｏｃｅｓｓ”；ＵＳＰＮ６，０３６，７７４，Ｌｉｅｂｅｒら（２０００年３月１４日）、発明の名称“Ｍｅｔｈｏｄ ｏｆ ｐｒｏｄｕｃｉｎｇ ｍｅｔａｌ ｏｘｉｄｅ ｎａｎｏｒｏｄｓ”；ＵＳＰＮ５，８９７，９４５，Ｌｉｅｂｅｒら（１９９９年４月２７日）、発明の名称“Ｍｅｔａｌ ｏｘｉｄｅ ｎａｎｏｒｏｄｓ”；ＵＳＰＮ５，９９７，８３２，Ｌｉｅｂｅｒら（１９９９年１２月７日）、発明の名称“Ｐｒｅｐａｒａｔｉｏｎ ｏｆ ｃａｒｂｉｄｅ ｎａｎｏｒｏｄｓ”；Ｕｒｂａｎら（２００２）“Ｓｙｎｔｈｅｓｉｓ ｏｆ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ ｐｅｒｏｖｓｋｉｔｅ ｎａｎｏｗｉｒｅｓ ｃｏｍｐｏｓｅｄ ｏｆ ｂａｒｉｕｍ ｔｉｔａｎａｔｅ ａｎｄ ｓｔｒｏｎｔｉｕｍ ｔｉｔａｎａｔｅ”Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ，１２４，１１８６；及びＹｕｎら（２００２）“Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｐｒｏｐｅｒｔｉｅｓ ｏｆ Ｉｎｄｉｖｉｄｕａｌ Ｂａｒｉｕｍ Ｔｉｔａｎａｔｅ Ｎａｎｏｗｉｒｅｓ Ｉｎｖｅｓｔｉｇａｔｅｄ ｂｙ Ｓｃａｎｎｅｄ Ｐｒｏｂｅ Ｍｉｃｒｏｓｃｏｐｙ”Ｎａｎｏｌｅｔｔｅｒｓ ２，４４７に記載されている。
分岐ナノワイヤー（例えばナノテトラポッド、トライポッド、バイポッド及び分岐テトラポッド）の成長は例えばＪｕｎら（２００１）“Ｃｏｎｔｒｏｌｌｅｄ ｓｙｎｔｈｅｓｉｓ ｏｆ ｍｕｌｔｉ−ａｒｍｅｄ ＣｄＳ ｎａｎｏｒｏｄ ａｒｃｈｉｔｅｃｔｕｒｅｓ ｕｓｉｎｇ ｍｏｎｏｓｕｒｆａｃｔａｎｔ ｓｙｓｔｅｍ”Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１２３，５１５０−５１５１；及びＭａｎｎａら（２０００）“Ｓｙｎｔｈｅｓｉｓ ｏｆ Ｓｏｌｕｂｌｅ ａｎｄ Ｐｒｏｃｅｓｓａｂｌｅ Ｒｏｄ−，Ａｒｒｏｗ−，Ｔｅａｒｄｒｏｐ−，ａｎｄ Ｔｅｔｒａｐｏｄ−Ｓｈａｐｅｄ ＣｄＳｅ Ｎａｎｏｃｒｖｓｔａｌｓ”Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１２２，１２７００−１２７０６に記載されている。
ナノ粒子の合成は例えばＵＳＰＮ５，６９０，８０７，Ｃｌａｒｋ Ｊｒ．ら（１９９７年１１月２５日）、発明の名称“Ｍｅｔｈｏｄ ｆｏｒ ｐｒｏｄｕｃｉｎｇ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｐａｒｔｉｃｌｅｓ”；ＵＳＰＮ６，１３６，１５６，Ｅｌ−Ｓｈａｌｌら（２０００年１０月２４日）、発明の名称“Ｎａｎｏｐａｒｔｉｃｌｅｓ ｏｆ ｓｉｌｉｃｏｎ ｏｘｉｄｅ ａｌｌｏｙｓ”；ＵＳＰＮ６，４１３，４８９，Ｙｉｎｇら（２００２年７月２日）、発明の名称“Ｓｙｎｔｈｅｓｉｓ ｏｆ ｎａｎｏｍｅｔｅｒ−ｓｉｚｅｄ ｐａｒｔｉｃｌｅｓ ｂｙ ｒｅｖｅｒｓｅ ｍｉｃｅｌｌｅ ｍｅｄｉａｔｅｄ ｔｅｃｈｎｉｑｕｅｓ”；及びＬｉｕら（２００１）“Ｓｏｌ−Ｇｅｌ Ｓｙｎｔｈｅｓｉｓ ｏｆ Ｆｒｅｅ−Ｓｔａｎｄｉｎｇ Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｅａｄ Ｚｉｒｃｏｎａｔｅ Ｔｉｔａｎａｔｅ Ｎａｎｏｐａｒｔｉｃｌｅｓ”Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１２３，４３４４に記載されている。ナノ粒子の合成もナノ結晶、ナノワイヤー及び分岐ナノワイヤーの成長に関する上記文献に記載されており、得られるナノ構造は縦横比が約１．５未満である。
コア−シェルナノ構造ヘテロ構造、即ちナノ結晶及びナノワイヤー（例えばナノロッド）コア−シェルヘテロ構造の合成は例えば米国特許第６，８８２，０５１号；Ｐｅｎｇら（１９９７）“Ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ｏｆ ｈｉｇｈｌｙ ｌｕｍｉｎｅｓｃｅｎｔ ＣｄＳｅ／ＣｄＳ ｃｏｒｅ／ｓｈｅｌｌ ｎａｎｏｃｒｙｓｔａｌｓ ｗｉｔｈ ｐｈｏｔｏｓｔａｂｉｌｉｔｙ ａｎｄ ｅｌｅｃｔｒｏｎｉｃ ａｃｃｅｓｓｉｂｉｌｉｔｙ”Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１１９，７０１９−７０２９；Ｄａｂｂｏｕｓｉら（１９９７）“（ＣｄＳｅ）ＺｎＳ ｃｏｒｅ−ｓｈｅｌｌ ｑｕａｎｔｕｍ ｄｏｔｓ：Ｓｙｎｔｈｅｓｉｓ ａｎｄ ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ａ ｓｉｚｅ ｓｅｒｉｅｓ ｏｆ ｈｉｇｈｌｙ ｌｕｍｉｎｅｓｃｅｎｔ ｎａｎｏｃｒｙｓａｌｌｉｔｅｓ”Ｊ．Ｐｈｙｓ．Ｃｈｅｍ．Ｂ １０１，９４６３−９４７５；Ｍａｎｎａら（２００２）“Ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ａｎｄ ｐｈｏｔｏｃｈｅｍｉｃａｌ ａｎｎｅａｌｉｎｇ ｏｆ ｇｒａｄｅｄ ＣｄＳ／ＺｎＳ ｓｈｅｌｌｓ ｏｎ ｃｏｌｌｏｉｄａｌ ＣｄＳｅ ｎａｎｏｒｏｄｓ”Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１２４，７１３６−７１４５；及びＣａｏら（２０００）“Ｇｒｏｗｔｈ ａｎｄ ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｃｏｒｅ／ｓｈｅｌｌ ｎａｎｏｃｒｙｓｔａｌｓ ｗｉｔｈ ＩｎＡｓ ｃｏｒｅｓ”Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１２２，９６９２−９７０２に記載されている。他のコア−シェルナノ構造の成長にも同様のアプローチを適用することができる。
異なる材料がナノワイヤーの長軸に沿って異なる位置に分配されたナノワイヤーヘテロ構造の成長は例えば米国特許第６，８８２，０５１号；Ｇｕｄｉｋｓｅｎら（２００２）“Ｇｒｏｗｔｈ ｏｆ ｎａｎｏｗｉｒｅ ｓｕｐｅｒｌａｔｔｉｃｅ ｓｔｒｕｃｔｕｒｅｓ ｆｏｒ ｎａｎｏｓｃａｌｅ ｐｈｏｔｏｎｉｃｓ ａｎｄ ｅｌｅｃｔｒｏｎｉｃｓ”Ｎａｔｕｒｅ ４１５，６１７−６２０；Ｂｊｏｒｋら（２００２）“Ｏｎｅ−ｄｉｍｅｎｓｉｏｎａｌ ｓｔｅｅｐｌｅｃｈａｓｅ ｆｏｒ ｅｌｅｃｔｒｏｎｓ ｒｅａｌｉｚｅｄ”Ｎａｎｏ Ｌｅｔｔｅｒｓ ２，８６−９０；Ｗｕら（２００２）“Ｂｌｏｃｋ−ｂｙ−ｂｌｏｃｋ ｇｒｏｗｔｈ ｏｆ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ Ｓｉ／ＳｉＧｅ ｓｕｐｅｒｌａｔｔｉｃｅ ｎａｎｏｗｉｒｅｓ”Ｎａｎｏ Ｌｅｔｔｅｒｓ ２，８３−８６；及び米国特許第７，０６７，８６７号に記載されている。他のヘテロ構造の成長にも同様のアプローチを適用することができる。
エッチャント予備洗浄段階を使用したエピタキシャル配向ナノワイヤー成長
シリコンナノワイヤー等の高品質単結晶ナノワイヤーは一般に金属触媒化学蒸着法（ＣＶＤ）により成長させる。この蒸気−液体−固体（ＶＬＳ）成長プロセス中には、金核生成粒子等のナノ寸法金属触媒を使用し、シラン（ＳｉＨ４）等の前駆体ガスの分解を触媒する。液体Ａｕ−Ｓｉ合金が形成され、過飽和に達すると、シリコンが析出し、触媒粒子と同等直径のシリコンナノワイヤーを形成する。この方法の好ましいナノワイヤー成長方向は＜１１１＞、＜１１０＞及び＜１１２＞を含むことができる。
多くの方法では、一貫した性能特性をもつトランジスタ等のデバイスを製造するために垂直整列ナノワイヤー成長が非常に望ましい。このような配向は適切な結晶構造をもつ単結晶基板（例えばＳｉ（１１１）ウェーハ）上にエピタキシャル成長により実現することができる。エピタキシャル成長には核生成粒子（例えばＡｕ粒子）と基板の間に清浄な界面が必要である。当分野で公知の通り、成長前にフッ化水素（ＨＦ）酸エッチングで天然酸化物（ＳｉＯｘ）を除去することができる。しかし、大半の場合には、金ナノ粒子から核生成した垂直配向シリコンナノワイヤーのエピタキシャル成長は低収率しか認められず、他の表面洗浄処理が必要である。
更に、エピタキシャルシリコンナノワイヤー成長に必要な成長温度では触媒を介さずにシランの熱分解が生じ、シリコンの側壁成長を誘発し、テーパー状ナノワイヤーが形成される。ナノワイヤーの側壁に付加するシリコンは成長条件に応じてポリシリコン、アモルファスシリコン、及び／又はエピタキシャルシリコンの組み合わせとすることができる。エピタキシャルシリコン以外のシリコン形態はワイヤーの固有の電子的性質を損なう場合があるので望ましくない。一貫した性能特性をもつシリコンナノワイヤー等のナノワイヤーに基づくデバイスを製造するためには、テーパーの小さいこのようなワイヤーを成長できることが望ましい。
図２は本発明の１態様による塩化水素予備洗浄段階を使用したナノワイヤーの製造方法２００の流れ図である。方法２００はステップ２０１から開始する。ステップ２０１では、核生成粒子を基板表面に堆積する前に、シリコンウェーハ等のウェーハの表面を先ずフッ化水素ガスエッチャントで不動態化し、天然酸化物（例えばＳｉＯｘ）をウェーハ表面から除去する。ステップ２０２では、１個以上の核生成粒子、適切にはＡｕコロイド粒子等の金属触媒を基板材料に堆積し、ナノワイヤー成長用核生成部位を形成する。ステップ２０４に示すように、核生成粒子を基板に堆積後に、基板を反応チャンバーで第１の温度まで加熱し、エッチャントガス（例えば塩化水素ガス）を反応チャンバーに導入し、核生成粒子で被覆された基板表面を洗浄する。エッチャントガスは基板表面と基板表面上の核生成粒子の両者の洗浄を助長する。次に、２０６に示すように核生成粒子を（第１の温度と同等以下とすることができる）第２の温度まで加熱し、核生成粒子を第１の前駆体ガス（例えばシラン）と接触させ、合金液滴を形成してナノワイヤー成長を開始し、ステップ２０８に示すように所望サイズ及び配向に達するまで成長させる。
適切な態様において、ナノワイヤーを成長させる基板材料は結晶基板である。「結晶基板」なる用語は一般に１０オングストローム（Å）以上のオーダーの長い原子距離にわたって反復又は周期的アレイ状に配置された原子を含む任意基板材料を意味する。このような結晶基板は多結晶でも単結晶でもよい。適切には、本発明の方法で利用される結晶基板はシリコン（Ｓｉ）である。他の適切な結晶材料としては限定されないが、ゲルマニウム（Ｇｅ）、ヒ化ガリウム（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、サファイア、石英、及びシリコンゲルマニウム（ＳｉＧｅ）が挙げられる。本発明の他の態様において、基板材料は非晶質材料を含むことができる。本発明の実施に使用することができる適切な非晶質基板材料としては限定されないが、ＳｉＯ２、Ｓｉ３Ｎ４及びアルミナが挙げられる。
図２に要約するように、所定態様において、本発明の方法は先ず核生成粒子を基板材料上に堆積する段階を含む。本発明の実施に使用することができる核生成粒子としては金属触媒が挙げられ、前駆体ガスと反応して共晶相を形成する任意金属とすることができる。このような混合物は全成分が溶解する最低融点をもつ。前駆体ガス分子（例えばシリコン）を加えると、共晶相図の飽和点に達し、半導体粒子（例えばＳｉ）が金属合金から析出し始め、ナノワイヤーが成長し始める。前駆体ガスを連続添加すると、共晶が飽和し続け、ナノワイヤー成長用材料が更に生成される。
適切な態様において、核生成粒子は金属触媒であり、周期表の遷移金属の任意のものから構成することができ、限定されないが、銅、銀、金、ニッケル、パラジウム、白金、コバルト、ロジウム、イリジウム、インジウム、鉄、ルテニウム、錫、オスミウム、マンガン、クロム、モリブデン、タングステン、バナジウム、ニオブ、タンタル、チタン、ジルコニウム及びガリウムとこれらの金属の１種類以上の混合物が挙げられる。本発明の好ましい態様において、金属触媒は金（Ａｕ）コロイド（即ちＡｕナノ粒子）又はＡｕ膜を含むことができる。所定のこのような態様では、直径２０〜１５０ナノメートル（ｎｍ）の金コロイドを使用することができる。目的は１平方マイクロメートル（μｍ）当たり粒子約０．１４〜６個の密度で金ナノ粒子の均一な堆積を達成することである。要は金粒子クラスター形成を最小限にすることである。クラスターは望ましくない大直径のナノワイヤー成長につながる可能性がある。堆積にはスピーコーティング法と自己集合法を利用することができる（例えばその開示内容全体を本明細書に援用する米国特許第７，０６７，８６７号参照）。
スピンコーティングはかなり簡単な方法である。前駆体コロイド中の金粒子濃度の変更、シリコンウェーハの表面化学成分の操作、及びスピン速度の変更により、堆積密度を制御することができる。スピンコーティングの欠点としては金コロイド溶液の利用効率が低いという点が挙げられる。妥当な場合には、製造段階でリサイクル工程を使用することができる。
自己集合法は定着している化学反応をある程度まで使用する。シリコン酸化物をコーティングした４インチウェーハの表面を（３−アミノプロピル）トリメトキシシラン（ＡＰＴＥＳ）又は（３−メルカプトプロピル）トリメトキシシラン（ＭＰＴＥＳ）で官能基化した後に、金コロイド溶液と接触させる。金粒子を表面に集合させる。２種類の化学成分の相違を比較し、接触時間と接触溶液中の金粒子濃度の制御により金粒子密度を制御する可能性を使用することができる。
表面の金膜コーティング層を加熱することにより、本発明を実施するために使用される核生成粒子を基板表面に形成することもできる。
１態様において、本発明は１）ガスがその遊離成分原子に解離し、２）核生成粒子（例えば金属触媒）が融解して液体になる温度まで第１の前駆体ガスを加熱する段階を含む。その後、遊離ガス分子は金属触媒中に拡散し、合金液滴を形成することができる。この方法は化学蒸着法（ＣＶＤ）として当業者に一般に知られている。
本発明の適切な態様において、第１の前駆体ガスは限定されないが、ＳｉＨ４又はＳｉ２Ｈ６から選択することができる。熱エネルギーが気体分子間の結合エネルギーを切断するために十分となる温度よりも高温にこれらのＳｉ前駆体ガスを加熱し、遊離Ｓｉ原子を生成する（例えばＳｉ−Ｈ結合：９３ｋｃａｌ／ｍｏｌｅ，Ｓｉ−Ｃｌ結合：１１０ｋｃａｌ／ｍｏｌｅ，Ｓｉ−Ｓｉ結合；７７ｋｃａｌ／ｍｏｌｅ，Ｍ．Ｔ．Ｓｗｉｈａｒｔ ａｎｄ Ｒ．Ｗ．Ｃａｒｒ，Ｊ．Ｐｈｙｓ Ｃｈｅｍ Ａ ７０２：１５４２−１５４９（１９９８）参照）。この温度が金属触媒を液化するためにも十分高いならば、遊離Ｓｉ原子は金属中に拡散し、共晶相を生成する。Ｓｉ２Ｈ６とＳｉＨ４の解離温度は夫々約３００℃〜５００℃であり、約６００℃で成長が生じて垂直配向エピタキシャルワイヤーを製造することが好ましい。
本発明の全態様において、ナノワイヤー成長法のいずれかの間に使用される前駆体ガスは更に１種類以上のドーピングガスを含むことができる。本発明の実施に使用することができる適切なドーピングガスの例としては限定されないが、Ｂ２Ｈ６、ＰＯＣｌ３及びＰＨ３が挙げられる。ワイヤーの多くの用途では、相補型金属酸化物半導体（ＣＭＯＳ）デバイス作製にｉｎ ｓｉｔｕドーピングが必要である。本発明の適切な態様では、前駆体ガス混合物の各々で同一のドーピングガスを使用してワイヤーを成長させることができる。このような態様では、得られるワイヤー全体はドーパントの選択に応じてｐ型又はｎ型となる。本発明の他の態様では、プロセス全体を通して異なるドーピングガスを前駆体ガスの成分として導入することができる。例えば、ｎ型ドーパント（例えばＰ、Ａｓ又はＳｂ）を含む前駆体ガスを使用してワイヤー成長を開始した後に、ｐ型ドーパント（例えばＢ、Ａｌ又はＩｎ）を使用する前駆体ガスを使用して成長を続ける。他の態様では、開始中にｐ型ドーピングガスを使用した後に、成長中にｎ型ドーピングガスを使用する。
他の態様では、例えばワイヤーの軸方向変調ドーピングのために前駆体ガスを交換するに伴い、ドーピングガスの種類を成長中に複数回交換することができる。従って、得られるナノワイヤーはその全長にわたって数種類の異なるドーパント部分を含むことができる。例えば、本発明により製造されるナノワイヤーはソース電極との電気接触を行うことができるｎ型基部と、ｐ型中間部と、ドレイン電気と電気接触を行うことができるｎ型頂部、又は当業者に想定されるような適切な任意組み合わせを含むことができる。本発明のこのような態様では、ｎ型ワイヤーをｐ型基板上に成長させることもできるし、ｐ型ワイヤーをｎ型基板上に成長させることもできる。
上記のように、ＶＬＳ成長法は例えば（ワイヤーの全長ではなく）ワイヤーの所定部分のみ、例えばその末端にホウ素等のドーパント種をドーピングできるようにドーパントを軸方向変調するのに好適である。本発明の１態様において、例えば第１の前駆体ガスはＳｉＨ４と適切にはＨ２、Ｈｅ、Ａｒ又は他の不活性ガス等のキャリヤーガスを含むことができる。このガス混合物を十分高温、例えば約６００℃まで加熱し、遊離Ｓｉ原子を生成する。適切なこのような態様では、第１の前駆体ガスは本明細書の全体にわたって記載するものから選択される１種類以上のドーパントガスを含むことができる。Ｂ２Ｈ６等のドーパントガスが前駆体ガス混合物中に存在する場合には、Ｂ原子も生成する。基板材料上に堆積された核生成粒子、適切には金属−触媒粒子（例えば金ナノ粒子）を約６００℃の温度まで加熱しながら第１の前駆体ガス混合物を約５〜約５０Ｔｏｒｒの全圧で核生成粒子上に流す。本発明の他の態様では、ガス圧を増減させ、前駆体ガス混合物を解離させるために必要な温度を調節してもよい。
ＳｉとＢは金属触媒中に拡散し、合金液滴を生成する。前駆体ガスは金属触媒中に溶媒和されているので、金属触媒と前駆体ガスのこの共晶相は存在し続ける。過飽和に達すると、Ｓｉ／Ｂ原子が析出し、ナノワイヤー成長を開始する。ナノワイヤー成長を続けるためには、Ｓｉ前駆体ガスとドーピングガスの連続供給が必要である。しかし、ジボランやホスフィン等のドーパントガスを導入すると、シランの熱分解速度が変化することが分かっている。実際に、ジボランはシランの熱分解速度を増加し、ホスフィンは低下させることが分かっている。従って、ジボランはワイヤーの成長中に実質的に触媒を介さずにワイヤー側壁にシリコン成長を誘導し、その結果、ワイヤー成長中とドーパント取込み中にワイヤーに沿うテーパー率を著しく増加する可能性がある。
従って、図３に示すような本発明の別の適切な態様では、ナノワイヤーの成長中及び／又はドーパント取込み中にも塩化水素等のエッチャントガスを反応チャンバーに導入することができる。図３のステップ３０１、３０２、３０４、３０６及び３０８は図２の対応するステップ２０１、２０２、２０４、２０６及び２０８と同一である。図３は更にワイヤー成長プロセス３０６中にＨＣＬ等のエッチャントガスを添加する付加的なステップ３１０を含む。
ＨＣｌはワイヤーの成長温度（例えば約６００℃）でワイヤーのエッチング速度が比較的低い。垂直整列エピタキシャルシリコンナノワイヤーを成長させるために必要な約６００℃の成長温度範囲では、ＨＣｌによるシリコンエッチング速度は比較的低く、シリコンナノワイヤーの表面をＣｌとＨの１層以上の単層で被覆できることが分かった。このような不動態層はシリコンの側壁堆積を最小限にするのに役立ち、テーパーの小さいワイヤーを形成し、更にナノワイヤー側壁へのホウ素（又は他のドーパントガス）の格子取込みを立体的に妨害し、（あまり望ましくない側壁ドーパント取込みに対して）軸方向ドーパント取込みを促進することができる。図２で上述した予備洗浄段階とワイヤー成長及び／又はドーパント取込み中の両者で塩化水素等のエッチャントガスを反応チャンバーに導入する態様では、成長中のワイヤーの過剰エッチングを最小限にするために、一般に予備洗浄段階中のＨＣｌの分圧（例えば約１．０Ｔｏｒｒ）はナノワイヤー成長プロセス中に反応チャンバーに導入されるＨＣｌの分圧（例えば約０．１５Ｔｏｒｒ）よりも高い。
前駆体ガスを連続的に供給すると、要求による終了又は局所条件変化に起因する終了までナノワイヤーを成長させ続けることができる。ナノワイヤーの品質は金ナノ粒子の品質、エッチャントガス濃度、基板上の金ナノ粒子分布の制御及び成長条件（温度、ドーパントと前駆体ガスの比、前駆体ガスの分圧、及び反応器中の前駆体ガスの滞留時間を含む）に依存する。本発明の方法によると、その長さに沿うテーパーが非常に小さく、例えばテーパー率が約２ｎｍ／ミクロン未満、例えば約１ｎｍ／ミクロン未満、例えば約０．５ｎｍ／ミクロン未満、例えば約０．３ｎｍ／ミクロン未満のナノワイヤーが得られることが判明した。本発明の適切な態様では、コンピュータ制御下の８”半導体炉を使用して本発明の方法を実施することができる。図４Ａ及び４Ｂは本発明の方法によるナノワイヤー成長プロセス中にＨＣｌ予備洗浄段階とＨＣｌの導入を併用して成長させた約０．２ｎｍ／ミクロンのテーパー率をもつ長さ２１ミクロンのナノワイヤーの基部（４Ａ）と対応する先端（４Ｂ）を示すＴＥＭである。
本発明の教示を使用してシリコン／ゲルマニウムナノワイヤー等の高品質単結晶ナノワイヤーヘテロ構造を成長させることもできる。このようなワイヤーは一般に蒸気−液体−固体（ＶＬＳ）成長法に基づく金属触媒化学蒸着法（ＣＶＤ）により成長させる。成長中に、プロセスガス（例えばＳｉＨ４やＧｅＨ４）は触媒表面で分解し、Ｓｉ（Ｇｅ）が触媒中に拡散した後、過飽和が生じると、シリコン（ゲルマニウム）は触媒−基板界面に析出し、触媒と同等直径のシリコン／ゲルマニウムナノワイヤーを形成する。ＳｉとＧｅの主な相違は垂直整列エピタキシャルゲルマニウムナノワイヤーのほうがシリコンナノワイヤーよりも約２００℃低い温度で成長させることができるという点である。このため、Ｓｉ／Ｇｅ及びＳｉｘＧｅ１−ｘ軸方向変調構造を成長させる場合には、触媒を介さずにＧｅＨ４が熱分解し、側壁成長を誘発し、シリコンナノワイヤー成長に必要な温度でテーパー状ナノワイヤーを生じるという問題が起きる可能性がある。ナノワイヤーの側壁にゲルマニウムを付加すると、半径方向と軸方向の組成変調を生じるので望ましくない。この結果、この組成変調ワイヤーの電子的性質が悪化すると思われる。
このＶＬＳ成長技術はＳｉＨ４（ＧｅＨ４）を断続的に導入及び停止して軸方向変調成長を生じることにより遷移を制御するＳｉ及びＧｅの軸方向変調に好適である。本発明の教示によると、前駆体ガス種の側壁成長なしに垂直方向のナノワイヤーの軸方向Ｓｉ／Ｇｅ及びＳｉｘＧｅ１−ｘ変調を可能にするように、Ｓｉ／Ｇｅナノワイヤーの成長中に制御量のＨＣｌを提供することができる。垂直整列エピタキシャルシリコンナノワイヤーを成長させるために必要な成長温度範囲（例えば約６００℃）では、シリコンのエッチング速度が非常に低く、Ｓｉ／Ｇｅナノワイヤーの表面はＣｌとＨの単層で覆われる。このような不動態層はシラン（及び／又はゲルマニウムガス）の側壁分解を防ぐ。このため、先に成長したナノワイヤーのセグントにＳｉｘＧｅ１−ｘの別の固体組成物が側壁堆積するのを防ぐ。その結果、別の望ましくない組成の材料によりナノワイヤーが径方向に覆われずに制御された軸方向変調が可能になる。
適切な態様において、本発明の方法のいずれかで導入される前駆体ガスはプラズマスパッタ堆積法：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｓｐｕｔｔｅｒ Ｄｅｐｏｓｉｔｉｏｎ（ないしプラズマ化学蒸着法：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ（ＰＥＣＶＤ））により導入することができる。（Ｈｏｆｍａｎｎら，“Ｇｏｌｄ Ｃａｔａｌｙｚｅｄ Ｇｒｏｗｔｈ ｏｆ Ｓｉｌｉｃｏｎ Ｎａｎｏｗｉｒｅｓ ｂｙ Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，”Ｊ．Ａｐｐｌ．Ｐｈｙｓ．９４：６００５−６０１２（２００３）参照。）本発明のこれらの所定態様のシリコンナノワイヤーの直径分布は核生成粒子、例えば金属（適切には金）ナノ粒子の直径分布により決定される。市販金コロイドは±１０％の直径分布をもつことができる。同一分布をナノワイヤーで達成することができる。成長条件によっては、金ナノ粒子が更に小さい粒子に分割し、より直径の小さいナノワイヤーとなる可能性がある。この状況を最小限にするように成長条件を最適化することができる。所定の成長条件では、成長時間を変えることによりナノワイヤーの長さを制御することができる。シリコンナノワイヤーの結晶度とドーパント濃度も成長条件に依存する。他の重要なナノワイヤー特性と共にこれらを最適化し、制御することができる。
本発明の方法のいずれかに従って製造されるナノワイヤーは基板材料の面から成長すると適切である。このような成長は基板に対して任意角度で基板材料の面から突出するナノワイヤーを含む。例えば、ナノワイヤーは基板材料の面に対して約１°〜約９０°、及びこれらの値の間の任意角度で成長することができる。本発明の要件の１つは、本明細書に記載する方法により製造されるナノワイヤーが基板の面から突出するという点である。即ち、本発明により製造されるナノワイヤーは単分子の寸法よりも長い距離だけ基板材料の面から突出する必要がある。従って、薄膜や量子ドット等の構造は例えばＳｉ分子１個の原子直径を上回る距離だけ基板の面から突出するように成長するのではなく基板材料の表面に広がるが、本発明により製造されるナノワイヤーはこれらの構造と区別される。
適切には、本発明の方法のいずれかに従って製造されるナノワイヤーは約１００ｎｍ〜約５０μｍ未満、例えば約１５μｍ〜約２５μｍの最終長を達成するように基板材料の面から突出する。本発明のナノワイヤーは適切には少なくとも約１ｎｍ〜約１μｍ未満の直径とする。電子デバイスで使用するには、本発明のナノワイヤーは電子デバイスで回収及び利用できるように、約数ｎｍ〜１００ｎｍの直径とする（ナノワイヤー回収の記載については、例えば本明細書に援用する米国出願第６０／７５４，５２０号、出願日２００５年１２月２９日参照）。
本発明の適切な態様において、（多結晶であるか単結晶であるかを問わずに）結晶基板上に成長する場合のナノワイヤーはエピタキシャル成長することが好ましい。しかし、本発明はナノワイヤーがエピタキシャル配向で成長しない結晶基板上の成長も具現する。本明細書でナノワイヤーの成長に関して使用するエピタキシャルなる用語はナノワイヤーが成長している基板材料と同一の結晶特性をもつことを意味する。例えば、基板材料の配向は限定されないが、＜１１１＞、＜１１０＞、＜１００＞及び＜２１１＞等の当業者に公知の任意結晶配向とすることができる。従って、適切な態様において、本発明により製造されるナノワイヤーは任意結晶配向に成長させることができ、基板材料と同一配向が適切であり、本明細書の全体にわたって記載する当業者に公知の配向が挙げられる。
本発明の他の適切な態様では、基板材料の結晶面は０°水平面から軸をずらすことができる。このような基板材料の表面に成長するナノワイヤーはワイヤーが結晶面に対して垂直（即ち結晶面に対して９０°）となるような角度で基板材料から突出させることができ、又は０°水平面に対して垂直となるように結晶面に対して軸をずらすことができる。
非晶質基板を利用する本発明の態様において、非晶質材料は結晶配向を含まないので、本発明の方法により製造されるナノワイヤーはエピタキシャル成長しない。しかし、上述したように、このような基板上に成長させたナノワイヤーは水平面に対して任意角度で基板の面から突出することができる。
本発明の方法は空間内の２点間で電子を輸送し、従って、電荷を移送するように機能することができるナノワイヤーを製造する。このように、本発明のナノワイヤーは更にナノドットから区別され、そのサイズと配向において半導体膜から区別される。
本発明は更に、本発明の方法のいずれかにより製造されたナノワイヤーを含む電子回路を提供する。適切には、本発明の方法に従って製造されたナノワイヤー集団は高性能エレクトロニクス用の有用な構成要素である。実質的に同一方向に配向されたナノワイヤー集団は高い移動度値をもつ。更に、ナノワイヤーは廉価に製造できるように柔軟に溶液加工することができる。ナノワイヤー集団を溶液から任意型の基板上に容易に集合させ、ナノワイヤー薄膜を得ることができる。例えば、高性能エレクトロニクス用として２本、５本、１０本、１００本及びこれらの数値の間又はそれ以上の他の任意数のナノワイヤーを含むように、半導体デバイスで使用されるナノワイヤー薄膜を形成することができる。
本発明のナノワイヤーは任意型の基板に柔軟にスピンキャストすることが可能な有機半導体材料等のポリマー／材料と併用し、高性能複合材料を製造することもできる。ナノワイヤー／ポリマー複合材料は純ポリマー材料に勝る特性を提供することができる。
本発明のナノワイヤー集団又は薄膜は相互に実質的に平行に整列させてもよいし、非整列又はランダム状態のままでもよい。ナノワイヤーの非整列集団又は薄膜は一般に１〜１０ｃｍ２／Ｖ．ｓの範囲の移動度値をもつポリシリコン材料と同等以上の電子的性質を提供する。
本発明のナノワイヤーの整列薄膜は種々の方法で得ることができる。例えば、ナノワイヤーの整列薄膜は以下の技術を使用することにより作製することができる：（ａ）ラングミュアー・ブロジェット膜整列；（ｂ）その開示内容全体を本明細書に援用する米国特許第６，８７２，６４５号に記載されているような流体流アプローチ；（ｃ）機械的剪断力の適用；及び（ｄ）米国特許出願Ｎａｎｏｓｙｓ代理人整理番号０１−００８２００に記載されているような直流電場の使用。これらの技術を使用した後に、形成されたナノワイヤーの薄膜に所望ポリマーをスピンコートすることにより、ナノワイヤーの整列薄膜／ポリマー複合材料を得ることができる。例えば、ナノワイヤーをポリマー溶液中で堆積した後に、上記又は他の整列法に従って整列を実施し、その後、整列したナノワイヤーを硬化（例えばＵＶ硬化、架橋等）させることができる。ナノワイヤーのランダムに配向された薄膜／ポリマー複合材料を機械的に延伸することによりナノワイヤーの整列薄膜／ポリマー複合材料を得ることもできる。
本発明の方法により製造されるｐドープナノワイヤーとｎドープナノワイヤーを別々に作製し、マクロ電子基板等の表面に均質混合物として堆積することができる。マクロレベルでは、得られる材料はｎドーパントとｐドーパントの両者を高濃度で含有しているように見える。ｐドープナノワイヤーとｎドープナノワイヤーのこのような混合物を形成することにより、ｎ型とｐ型の両方にドープされているかのように応答するマクロ電子デバイスを作製することができる。例えば、ｎドープナノワイヤーとｐドープナノワイヤーの両方を含むナノワイヤーの薄膜はｎドープナノワイヤーとｐドープナノワイヤーの両方特性を示すことができる。例えば、ｐドープナノワイヤーとｎドープナノワイヤーの組み合わせを含むようにダイオード、トランジスタ及び他の公知電気デバイスを作製することができる。
本発明の方法により製造されたナノワイヤーは本明細書に記載するようなナノワイヤーヘテロ構造を使用してｐ−ｎダイオード、トランジスタ及び他の電気デバイス種等の電気デバイスを製造するために使用することもできる。ナノワイヤーヘテロ構造はナノワイヤーの長さに沿って複数のｐ−ｎ接合を含み、異なる型にドープされた部分又はセグメントをその長さに沿って交互に含むことができる。
典型的デバイス及び用途における本発明のナノワイヤーの使用
本発明の方法により製造されたナノワイヤーの薄膜を組込んだ半導体又は他の型のデバイスは多数の電子デバイス及びシステムに搭載することができる。本発明のいくつかの典型的な用途を以下又は本明細書の他の箇所に例証の目的で記載するが、これらに限定するものではない。本明細書に記載する用途としてはナノワイヤーの整列又は非整列薄膜と、ナノワイヤーの複合又は非複合薄膜が挙げられる。
半導体デバイス（又は他の型のデバイス）は他の電子回路のシグナルと結合することができ、及び／又は他の電子回路を集積することができる。半導体デバイスを大型基板上に形成した後に、より小さい基板に分離又は分割することができる。更に、大型基板（即ち従来の半導体ウェーハよりも実質的に大きい基板）上で形成した半導体を相互に接続することができる。
本発明の方法により製造されたナノワイヤーは１個から複数までの半導体デバイスを必要とする用途に利用することもできる。例えば、本発明の方法により製造されたナノワイヤーは複数の半導体デバイスをその上に形成する大面積マクロ電子基板に特に適用可能である。このような電子デバイスとしては、アクティブマトリクス液晶ディスプレイ（ＬＣＤ）、有機ＬＥＤディスプレイ、及び電場発光ディスプレイ用のディスプレイ駆動回路が挙げられる。ナノワイヤー−ポリマー、量子ドット−ポリマー複合材料から他のアクティブディスプレイを形成することもできる（複合材料はエミッタとアクティブ駆動マトリクスを兼用することができる）。本発明の方法により製造されたナノワイヤーはスマートライブラリ、クレジットカード、大面積アレイセンサー、及びラジオ周波数識別（ＲＦＩＤ）タグ（スマートカード、スマート棚卸票等）にも適用可能である。
本発明の方法により製造されたナノワイヤーはデジタル及びアナログ回路用途にも適用可能である。特に、本発明の方法により製造されたナノワイヤーは大面積基板上に超大規模集積を必要とする用途に有用である。例えば、本発明の方法により製造されたナノワイヤーの薄膜を論理回路、記憶回路、プロセッサ、増幅器、並びに他のデジタル及びアナログ回路に実装することができる。
本発明の方法により製造されたナノワイヤーは光起電力用途に適用することもできる。このような用途では、透明導体基板を使用して特定光起電力デバイスの光起電力特性を強化する。例えば、インジウム・スズ酸化物（ＩＴＯ）等に代用する柔軟な大面積基板としてこのような透明導体基板を使用することができる。バンドギャップが大きく、即ち可視光よりも大きくなるようにナノワイヤーの薄膜を形成して基板を覆い、非吸収性でありながら、その頂部に形成される光起電力デバイスの活性材料とＨＯＭＯ又はＬＵＭＯバンドを整列させるように基板を形成することができる。光起電力デバイスから電流を運び出すように吸収性光起電力材料の両側に透明導体を配置することができる。光起電力材料ＨＯＭＯバンドに整列されたＨＯＭＯと、光起電力材料のＬＵＭＯバンドに整列されたＬＵＭＯの２種類の異なるナノワイヤー材料を選択することができる。２種類のナノワイヤー材料のバンドギャップは光起電力材料のバンドギャップよりも著しく大きくなるように選択することができる。この態様によるナノワイヤーは基板をほぼ非吸収性に維持しながら、ナノワイヤー薄膜の抵抗を下げるように軽くドープすることができる。
従って、本発明の方法により製造されたナノワイヤーは多様な軍需品又は民需品に実装することができる。例えば、このような製品としてはパーソナルコンピュータ、ワークステーション、サーバー、ネットワークデバイス、ハンドヘルド電子デバイス（例えばＰＤＡ及びパームパイロット）、電話機（例えば携帯又は固定電話機）、ラジオ、テレビ、テレビゲーム及びゲームシステム、家庭用防犯システム、自動車、航空機、船舶、他の家庭用及び商業用器具等が挙げられる。
結論
以上、本発明の典型的態様について記載した。本発明はこれらの例に限定されない。これらの例は限定の目的ではなく、例証の目的で本明細書に記載した。本明細書に含まれる教示に基づいて代替態様（本明細書の記載と等価、拡張、変形、誘導等）が当業者に想到されよう。このような代替態様も本発明の範囲と精神に含まれる。
本明細書に言及する全刊行物、特許及び特許出願は本発明が属する分野の当業者の水準を示すものであり、具体的に個々に各刊行物、特許及び特許出願を援用すると記載しているものとして本明細書に援用する。
米国仮特許出願第６０／８５７，４５０号 ＷＯ０２／１７３６２ ＷＯ０２／４８７０１ ＷＯ０１／０３２０８ ＵＳＰＮ６，３０６，７３６ ＵＳＰＮ６，２２５，１９８ ＵＳＰＮ５，５０５，９２８ ＵＳＰＮ５，７５１，０１８ ＵＳＰＮ６，０４８，６１６ ＵＳＰＮ５，９９０，４７９ ＵＳＰＮ６，０３６，７７４ ＵＳＰＮ５，８９７，９４５ ＵＳＰＮ５，９９７，８３２ ＵＳＰＮ５，６９０，８０７ ＵＳＰＮ６，１３６，１５６ ＵＳＰＮ６，４１３，４８９ 米国特許第６，８８２，０５１号 米国特許第７，０６７，８６７号 米国出願第６０／７５４，５２０号 米国特許第６，８７２，６４５号
Ｐｅｎｇら（２０００）"Ｓｈａｐｅ Ｃｏｎｔｒｏｌ ｏｆ ＣｄＳｅ Ｎａｎｏｃｒｙｓｔａｌｓ"Ｎａｔｕｒｅ ４０４，５９−６１ Ｐｕｎｔｅｓら（２００１）"Ｃｏｌｌｏｉｄａｌ ｎａｎｏｃｒｙｓｔａｌ ｓｈａｐｅ ａｎｄ ｓｉｚｅ ｃｏｎｔｒｏｌ：Ｔｈｅ ｃａｓｅ ｏｆ ｃｏｂａｌｔ"Ｓｃｉｅｎｃｅ ２９１，２１１５−２１１７ Ｇｕｄｉｋｓｅｎら（２０００）"Ｄｉａｍｅｔｅｒ−ｓｅｌｅｃｔｉｖｅ ｓｙｎｔｈｅｓｉｓ ｏｆ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｗｉｒｅｓ"Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１２２，８８０１−８８０２ Ｃｕｉら（２００１）"Ｄｉａｍｅｔｅｒ−ｃｏｎｔｒｏｌｌｅｄ ｓｙｎｔｈｅｓｉｓ ｏｆ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ ｓｉｌｉｃｏｎ ｎａｎｏｗｉｒｅｓ"Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７８，２２１４−２２１６ Ｇｕｄｉｋｓｅｎら（２００１）"Ｓｙｎｔｈｅｔｉｃ ｃｏｎｔｒｏｌ ｏｆ ｔｈｅ ｄｉａｍｅｔｅｒ ａｎｄ ｌｅｎｇｔｈ ｏｆ ｓｉｎｇｌｅ ｃｒｙｓｔａｌ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｗｉｒｅｓ"Ｊ．Ｐｈｙｓ．Ｃｈｅｍ．Ｂ １０５，４０６２−４０６４ Ｍｏｒａｌｅｓら（１９９８）"Ａ ｌａｓｅｒ ａｂｌａｔｉｏｎ ｍｅｔｈｏｄ ｆｏｒ ｔｈｅ ｓｙｎｔｈｅｓｉｓ ｏｆ ｃｒｙｓｔａｌｌｉｎｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｗｉｒｅｓ"Ｓｃｉｅｎｃｅ ２７９，２０８−２１１ Ｄｕａｎら（２０００）"Ｇｅｎｅｒａｌ ｓｙｎｔｈｅｓｉｓ ｏｆ ｃｏｍｐｏｕｎｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｗｉｒｅｓ"Ａｄｖ．Ｍａｔｅｒ．１２，２９８−３０２ Ｃｕｉら（２０００）"Ｄｏｐｉｎｇ ａｎｄ ｅｌｅｃｔｒｉｃａｌ ｔｒａｎｓｐｏｒｔ ｉｎ ｓｉｌｉｃｏｎ ｎａｎｏｗｉｒｅｓ"Ｊ．Ｐｈｙｓ．Ｃｈｅｍ．Ｂ １０４．５２１３−５２１６ Ｕｒｂａｎら（２００２）"Ｓｙｎｔｈｅｓｉｓ ｏｆ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ ｐｅｒｏｖｓｋｉｔｅ ｎａｎｏｗｉｒｅｓ ｃｏｍｐｏｓｅｄ ｏｆ ｂａｒｉｕｍ ｔｉｔａｎａｔｅ ａｎｄ ｓｔｒｏｎｔｉｕｍ ｔｉｔａｎａｔｅ"Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ，１２４，１１８６ Ｙｕｎら（２００２）"Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｐｒｏｐｅｒｔｉｅｓ ｏｆ Ｉｎｄｉｖｉｄｕａｌ Ｂａｒｉｕｍ Ｔｉｔａｎａｔｅ Ｎａｎｏｗｉｒｅｓ Ｉｎｖｅｓｔｉｇａｔｅｄ ｂｙ Ｓｃａｎｎｅｄ Ｐｒｏｂｅ Ｍｉｃｒｏｓｃｏｐｙ"Ｎａｎｏｌｅｔｔｅｒｓ ２，４４７ Ｊｕｎら（２００１）"Ｃｏｎｔｒｏｌｌｅｄ ｓｙｎｔｈｅｓｉｓ ｏｆ ｍｕｌｔｉ−ａｒｍｅｄ ＣｄＳ ｎａｎｏｒｏｄ ａｒｃｈｉｔｅｃｔｕｒｅｓ ｕｓｉｎｇ ｍｏｎｏｓｕｒｆａｃｔａｎｔ ｓｙｓｔｅｍ"Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１２３，５１５０−５１５１ Ｍａｎｎａら（２０００）"Ｓｙｎｔｈｅｓｉｓ ｏｆ Ｓｏｌｕｂｌｅ ａｎｄ Ｐｒｏｃｅｓｓａｂｌｅ Ｒｏｄ−，Ａｒｒｏｗ−，Ｔｅａｒｄｒｏｐ−，ａｎｄ Ｔｅｔｒａｐｏｄ−Ｓｈａｐｅｄ ＣｄＳｅ Ｎａｎｏｃｒｖｓｔａｌｓ"Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１２２，１２７００−１２７０６ Ｌｉｕら（２００１）"Ｓｏｌ−Ｇｅｌ Ｓｙｎｔｈｅｓｉｓ ｏｆ Ｆｒｅｅ−Ｓｔａｎｄｉｎｇ Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｅａｄ Ｚｉｒｃｏｎａｔｅ Ｔｉｔａｎａｔｅ Ｎａｎｏｐａｒｔｉｃｌｅｓ"Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１２３，４３４４ Ｐｅｎｇら（１９９７）"Ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ｏｆ ｈｉｇｈｌｙ ｌｕｍｉｎｅｓｃｅｎｔ ＣｄＳｅ／ＣｄＳ ｃｏｒｅ／ｓｈｅｌｌ ｎａｎｏｃｒｙｓｔａｌｓ ｗｉｔｈ ｐｈｏｔｏｓｔａｂｉｌｉｔｙ ａｎｄ ｅｌｅｃｔｒｏｎｉｃ ａｃｃｅｓｓｉｂｉｌｉｔｙ"Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１１９，７０１９−７０２９ Ｄａｂｂｏｕｓｉら（１９９７）"（ＣｄＳｅ）ＺｎＳ ｃｏｒｅ−ｓｈｅｌｌ ｑｕａｎｔｕｍ ｄｏｔｓ：Ｓｙｎｔｈｅｓｉｓ ａｎｄ ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ａ ｓｉｚｅ ｓｅｒｉｅｓ ｏｆ ｈｉｇｈｌｙ ｌｕｍｉｎｅｓｃｅｎｔ ｎａｎｏｃｒｙｓａｌｌｉｔｅｓ"Ｊ．Ｐｈｙｓ．Ｃｈｅｍ．Ｂ １０１，９４６３−９４７５ Ｍａｎｎａら（２００２）"Ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ａｎｄ ｐｈｏｔｏｃｈｅｍｉｃａｌ ａｎｎｅａｌｉｎｇ ｏｆ ｇｒａｄｅｄ ＣｄＳ／ＺｎＳ ｓｈｅｌｌｓ ｏｎ ｃｏｌｌｏｉｄａｌ ＣｄＳｅ ｎａｎｏｒｏｄｓ"Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１２４，７１３６−７１４５ Ｃａｏら（２０００）"Ｇｒｏｗｔｈ ａｎｄ ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｃｏｒｅ／ｓｈｅｌｌ ｎａｎｏｃｒｙｓｔａｌｓ ｗｉｔｈ ＩｎＡｓ ｃｏｒｅｓ"Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１２２，９６９２−９７０２ Ｇｕｄｉｋｓｅｎら（２００２）"Ｇｒｏｗｔｈ ｏｆ ｎａｎｏｗｉｒｅ ｓｕｐｅｒｌａｔｔｉｃｅ ｓｔｒｕｃｔｕｒｅｓ ｆｏｒ ｎａｎｏｓｃａｌｅ ｐｈｏｔｏｎｉｃｓ ａｎｄ ｅｌｅｃｔｒｏｎｉｃｓ"Ｎａｔｕｒｅ ４１５，６１７−６２０ Ｂｊｏｒｋら（２００２）"Ｏｎｅ−ｄｉｍｅｎｓｉｏｎａｌ ｓｔｅｅｐｌｅｃｈａｓｅ ｆｏｒ ｅｌｅｃｔｒｏｎｓ ｒｅａｌｉｚｅｄ"Ｎａｎｏ Ｌｅｔｔｅｒｓ ２，８６−９０ Ｗｕら（２００２）"Ｂｌｏｃｋ−ｂｙ−ｂｌｏｃｋ ｇｒｏｗｔｈ ｏｆ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ Ｓｉ／ＳｉＧｅ ｓｕｐｅｒｌａｔｔｉｃｅ ｎａｎｏｗｉｒｅｓ"Ｎａｎｏ Ｌｅｔｔｅｒｓ ２，８３−８６ Ｍ．Ｔ．Ｓｗｉｈａｒｔ ａｎｄ Ｒ．Ｗ．Ｃａｒｒ，Ｊ．Ｐｈｙｓ Ｃｈｅｍ Ａ ７０２：１５４２−１５４９（１９９８） Ｈｏｆｍａｎｎら，"Ｇｏｌｄ Ｃａｔａｌｙｚｅｄ Ｇｒｏｗｔｈ ｏｆ Ｓｉｌｉｃｏｎ Ｎａｎｏｗｉｒｅｓ ｂｙ Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，"Ｊ．Ａｐｐｌ．Ｐｈｙｓ．９４：６００５−６０１２（２００３）

Claims (35)

  1. （ａ）１個以上の核生成粒子を堆積した基板材料を反応チャンバーに準備する段階と；
    （ｂ）基板材料の表面の洗浄を助長するエッチャントガスを第１の温度で反応チャンバーに導入する段階と；
    （ｃ）核生成粒子を少なくとも第１の前駆体ガスと接触させ、ナノワイヤー成長を開始する段階と；
    （ｄ）基板材料を第２の温度まで加熱することにより、核生成粒子の部位にナノワイヤーを成長させる段階を含むナノワイヤーの製造方法。
  2. 前駆体ガスがＳｉＨ４又はＳｉ２Ｈ６を含む請求項１に記載の方法。
  3. 段階（ｂ）における前記導入が約８００℃の温度で実施される請求項１に記載の方法。
  4. 段階（ｂ）における前記導入が約６００℃の温度で実施される請求項１に記載の方法。
  5. 前記第１の温度が前記第２の温度よりも高い請求項３に記載の方法。
  6. 第２の温度が約６００℃〜７００℃である請求項５に記載の方法。
  7. 第２の温度が約６００℃である請求項５に記載の方法。
  8. 前記第１の温度が前記第２の温度とほぼ同一である請求項１に記載の方法。
  9. 前記第１及び第２の温度が約６００℃である請求項８に記載の方法。
  10. エッチャントガスが塩化水素（ＨＣｌ）を含む請求項１に記載の方法。
  11. 段階（ｂ）において約１Ｔｏｒｒの分圧で前記塩化水素を反応チャンバーに導入する請求項１０に記載の方法。
  12. 段階（ｃ）及び／又は段階（ｄ）中に塩化水素ガスを反応チャンバーに導入する段階を更に含む請求項１１に記載の方法。
  13. 段階（ｃ）及び／又は段階（ｄ）において約０．１５Ｔｏｒｒの分圧で前記塩化水素を反応チャンバーに導入する請求項１２に記載の方法。
  14. 段階（ｃ）及び／又は段階（ｄ）中に１種類以上のドーパントガスを反応チャンバーに導入する段階を更に含む請求項１に記載の方法。
  15. 段階（ｃ）及び／又は段階（ｄ）中に少なくとも１種類のドーパントガスを反応チャンバーに導入し、ナノワイヤーの末端の１個以上をドーピングする段階を更に含む請求項１４に記載の方法。
  16. 前記少なくとも１種類のドーパントガスがホウ素含有ガスを含む請求項１４に記載の方法。
  17. 段階（ｃ）を実施する前に段階（ｂ）を実施する請求項１に記載の方法。
  18. １個以上の核生成粒子を含む基板を準備する段階がＡｕ、Ａｌ、Ｐｔ、Ｆｅ、Ｔｉ、Ｇａ、Ｎｉ、Ｓｎ又はＩｎを含む複数の核生成粒子を基板上に堆積する段階を含む請求項１に記載の方法。
  19. 核生成粒子が金属コロイドを含む請求項１８に記載の方法。
  20. 金属コロイドがＡｕコロイドを含む請求項１９に記載の方法。
  21. １個以上の核生成粒子を含む基板を準備する段階が金属膜を基板上に堆積する段階を含む請求項１に記載の方法。
  22. 金属膜が金膜を含む請求項２１に記載の方法。
  23. 請求項１に記載の方法により製造されたナノワイヤー。
  24. 請求項１に記載の方法により製造され、ナノワイヤーの長さに沿うテーパー率が約２ｎｍ／ミクロン未満であるナノワイヤー。
  25. 請求項１に記載の方法により製造され、ナノワイヤーの長さに沿うテーパー率が約１ｎｍ／ミクロン未満であるナノワイヤー。
  26. 請求項１に記載の方法により製造され、ナノワイヤーの長さに沿うテーパー率が約０．５ｎｍ／ミクロン未満であるナノワイヤー。
  27. 請求項１に記載の方法により製造されたナノワイヤーを含む電子回路。
  28. 各々ナノワイヤーの長さに沿うテーパー率が約２ｎｍ／ミクロン未満である少なくとも４本の半導体ナノワイヤーの集合。
  29. ナノワイヤーの各々の長さに沿うテーパー率が約１ｎｍ／ミクロン未満である請求項２８に記載の半導体ナノワイヤーの集合。
  30. ナノワイヤーの各々の長さに沿うテーパー率が約０．５ｎｍ／ミクロン未満である請求項２９に記載の半導体ナノワイヤーの集合。
  31. ナノワイヤーの各々の長さに沿うテーパー率が約０．３ｎｍ／ミクロン未満である請求項３０に記載の半導体ナノワイヤーの集合。
  32. ナノワイヤーがシリコンを含む請求項３０に記載の半導体ナノワイヤーの集合。
  33. ナノワイヤーがシリコンとゲルマニウムを含む請求項３０に記載の半導体ナノワイヤーの集合。
  34. ナノワイヤーがシリコンから形成されたコアと、コアの周囲に配置され、酸化物から形成された１層以上のシェル層を含む請求項３２に記載の半導体ナノワイヤーの集合。
  35. ナノワイヤーがシリコンを含む第１の長手方向セグメントと、第１のセグメントから長手方向に離間して配置され、ゲルマニウムを含む少なくとも１個以上の第２の長手方向セグメントを含む請求項３２に記載の半導体ナノワイヤーの集合。
JP2009536280A 2006-11-07 2007-11-06 ナノワイヤー成長用システム及び方法 Pending JP2010509171A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US85745006P 2006-11-07 2006-11-07
PCT/US2007/023434 WO2008057558A2 (en) 2006-11-07 2007-11-06 Systems and methods for nanowire growth

Publications (2)

Publication Number Publication Date
JP2010509171A true JP2010509171A (ja) 2010-03-25
JP2010509171A5 JP2010509171A5 (ja) 2010-12-24

Family

ID=39365129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009536280A Pending JP2010509171A (ja) 2006-11-07 2007-11-06 ナノワイヤー成長用システム及び方法

Country Status (6)

Country Link
US (2) US7776760B2 (ja)
EP (1) EP2082419A4 (ja)
JP (1) JP2010509171A (ja)
KR (1) KR20090087467A (ja)
CN (1) CN101573778B (ja)
WO (1) WO2008057558A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010076044A (ja) * 2008-09-26 2010-04-08 National Institute For Materials Science 有機高分子ナノワイヤーとその製造方法
JP2013527831A (ja) * 2010-05-05 2013-07-04 シュパウント プライベート ソシエテ ア レスポンサビリテ リミテ 新規な前駆体から生成されたナノワイヤおよびその製造方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8958917B2 (en) 1998-12-17 2015-02-17 Hach Company Method and system for remote monitoring of fluid quality and treatment
US9056783B2 (en) 1998-12-17 2015-06-16 Hach Company System for monitoring discharges into a waste water collection system
US7454295B2 (en) 1998-12-17 2008-11-18 The Watereye Corporation Anti-terrorism water quality monitoring system
US8920619B2 (en) 2003-03-19 2014-12-30 Hach Company Carbon nanotube sensor
US20090020150A1 (en) * 2007-07-19 2009-01-22 Atwater Harry A Structures of ordered arrays of semiconductors
WO2009032412A1 (en) * 2007-08-28 2009-03-12 California Institute Of Technology Polymer-embedded semiconductor rod arrays
KR101445877B1 (ko) * 2008-03-24 2014-09-29 삼성전자주식회사 산화아연 나노와이어의 제조방법
US8143143B2 (en) 2008-04-14 2012-03-27 Bandgap Engineering Inc. Process for fabricating nanowire arrays
KR101475524B1 (ko) * 2008-08-05 2014-12-23 삼성전자주식회사 실리콘 풍부산화물을 포함하는 나노와이어 및 그의제조방법
US8029851B2 (en) 2008-08-29 2011-10-04 Korea University Research And Business Foundation Nanowire fabrication
US8247325B2 (en) * 2008-10-10 2012-08-21 Uchicago Argonne, Llc Direct growth of metal nanoplates on semiconductor substrates
CN101649491A (zh) * 2009-07-17 2010-02-17 宁波工程学院 一种定向生长SiC单晶纳米线阵列的方法
WO2011025733A1 (en) * 2009-08-24 2011-03-03 International Solartech, Inc. Nanowire-based photovoltaic energy conversion devices and related fabrication methods
US8274138B2 (en) * 2009-09-30 2012-09-25 Eastman Kodak Company II-VI semiconductor nanowires
US20110076841A1 (en) * 2009-09-30 2011-03-31 Kahen Keith B Forming catalyzed ii-vi semiconductor nanowires
US9530912B2 (en) * 2009-11-30 2016-12-27 The California Institute Of Technology Three-dimensional patterning methods and related devices
US9263612B2 (en) 2010-03-23 2016-02-16 California Institute Of Technology Heterojunction wire array solar cells
US9447520B2 (en) * 2010-05-11 2016-09-20 Qunano Ab Gas-phase synthesis method for forming semiconductor nanowires
US8680510B2 (en) * 2010-06-28 2014-03-25 International Business Machines Corporation Method of forming compound semiconductor
FR2965280A1 (fr) * 2010-09-29 2012-03-30 Commissariat Energie Atomique Croissance de fils de silicium dope au bore avec controle du diametre et de la densite
JP5002703B2 (ja) * 2010-12-08 2012-08-15 株式会社東芝 半導体発光素子
US8834831B2 (en) 2011-01-11 2014-09-16 The United States Of America As Represented By The Secretary Of The Army Controlling morpholoy of titanium oxide using designed peptides
CN103764544A (zh) 2011-07-26 2014-04-30 1D材料有限责任公司 纳米结构的电池活性材料及其制备方法
HUE061647T2 (hu) 2011-10-05 2023-08-28 Oned Mat Inc Szilicium nanoszerkezetû aktív anyagok lítium-ion akkumulátorokhoz, és a hozzájuk kapcsolódó eljárások, összetevõk, alkatrészek és eszközök
US10026560B2 (en) 2012-01-13 2018-07-17 The California Institute Of Technology Solar fuels generator
US9545612B2 (en) 2012-01-13 2017-01-17 California Institute Of Technology Solar fuel generator
WO2013126432A1 (en) 2012-02-21 2013-08-29 California Institute Of Technology Axially-integrated epitaxially-grown tandem wire arrays
WO2013152043A1 (en) 2012-04-02 2013-10-10 California Institute Of Technology Solar fuels generator
US9947816B2 (en) 2012-04-03 2018-04-17 California Institute Of Technology Semiconductor structures for fuel generation
CN103854971B (zh) * 2012-12-04 2016-10-05 中芯国际集成电路制造(上海)有限公司 纳米线的制造方法、纳米线场效应晶体管的制造方法
FR3000612B1 (fr) * 2012-12-28 2016-05-06 Commissariat Energie Atomique Dispositif optoelectronique a microfils ou nanofils
US9553223B2 (en) 2013-01-24 2017-01-24 California Institute Of Technology Method for alignment of microwires
DE102013201608A1 (de) 2013-01-31 2014-07-31 Wacker Chemie Ag Verfahren zur Abscheidung von polykristallinem Silicium
WO2015022777A1 (ja) * 2013-08-13 2015-02-19 国立大学法人北海道大学 トンネル電界効果トランジスタ、その製造方法およびスイッチ素子
JP6637505B2 (ja) * 2014-12-29 2020-01-29 ジョージア テック リサーチ コーポレイション 機能性ナノ構造体を連続して大規模に製造する方法
CN105185879B (zh) * 2015-10-10 2017-08-18 厦门市三安光电科技有限公司 一种三维掺杂的氮化物发光二极管及其制作方法
PL3484810T3 (pl) 2016-07-15 2024-02-19 Oned Material, Inc. Aparatura produkcyjna i sposób wytwarzania nanodrutów krzemowych na bazie proszków węglowych do zastosowania w bateriach
US11139402B2 (en) 2018-05-14 2021-10-05 Synopsys, Inc. Crystal orientation engineering to achieve consistent nanowire shapes
CN109962010B (zh) * 2018-11-08 2022-05-27 中国科学院半导体研究所 圆晶级大面积半导体纳米片及其制备方法
US11264458B2 (en) 2019-05-20 2022-03-01 Synopsys, Inc. Crystal orientation engineering to achieve consistent nanowire shapes
US11515147B2 (en) 2019-12-09 2022-11-29 Micron Technology, Inc. Material deposition systems, and related methods
KR102271030B1 (ko) * 2019-12-20 2021-07-01 서울대학교산학협력단 선택적 영역 성장을 이용한 cmos 소자의 제조 방법
CN111893454B (zh) * 2020-07-08 2023-03-14 陕西科技大学 一种常压下锗锡纳米材料的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005119753A2 (en) * 2004-04-30 2005-12-15 Nanosys, Inc. Systems and methods for nanowire growth and harvesting

Family Cites Families (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5332910A (en) * 1991-03-22 1994-07-26 Hitachi, Ltd. Semiconductor optical device with nanowhiskers
US5196396A (en) * 1991-07-16 1993-03-23 The President And Fellows Of Harvard College Method of making a superconducting fullerene composition by reacting a fullerene with an alloy containing alkali metal
US5274602A (en) * 1991-10-22 1993-12-28 Florida Atlantic University Large capacity solid-state memory
US5505928A (en) * 1991-11-22 1996-04-09 The Regents Of University Of California Preparation of III-V semiconductor nanocrystals
EP0613585A4 (en) * 1991-11-22 1995-06-21 Univ California SEMICONDUCTOR NANOCRYSTALS COVALENTLY LINKED TO SOLID INORGANIC SURFACES USING SELF-ASSEMBLED MONO-LAYERS.
US5252835A (en) * 1992-07-17 1993-10-12 President And Trustees Of Harvard College Machining oxide thin-films with an atomic force microscope: pattern and object formation on the nanometer scale
US5338430A (en) * 1992-12-23 1994-08-16 Minnesota Mining And Manufacturing Company Nanostructured electrode membranes
US6048616A (en) * 1993-04-21 2000-04-11 Philips Electronics N.A. Corp. Encapsulated quantum sized doped semiconductor particles and method of manufacturing same
WO1995002709A2 (en) * 1993-07-15 1995-01-26 President And Fellows Of Harvard College EXTENDED NITRIDE MATERIAL COMPRISING β-C3N¿4?
US5962863A (en) * 1993-09-09 1999-10-05 The United States Of America As Represented By The Secretary Of The Navy Laterally disposed nanostructures of silicon on an insulating substrate
US5512131A (en) * 1993-10-04 1996-04-30 President And Fellows Of Harvard College Formation of microstamped patterns on surfaces and derivative articles
US20030044777A1 (en) 1993-10-28 2003-03-06 Kenneth L. Beattie Flowthrough devices for multiple discrete binding reactions
EP0812434B1 (en) 1995-03-01 2013-09-18 President and Fellows of Harvard College Microcontact printing on surfaces and derivative articles
US5674592A (en) * 1995-05-04 1997-10-07 Minnesota Mining And Manufacturing Company Functionalized nanostructured films
US6190634B1 (en) * 1995-06-07 2001-02-20 President And Fellows Of Harvard College Carbide nanomaterials
US5690807A (en) * 1995-08-03 1997-11-25 Massachusetts Institute Of Technology Method for producing semiconductor particles
JP3478012B2 (ja) * 1995-09-29 2003-12-10 ソニー株式会社 薄膜半導体装置の製造方法
US5869405A (en) * 1996-01-03 1999-02-09 Micron Technology, Inc. In situ rapid thermal etch and rapid thermal oxidation
US6036774A (en) * 1996-02-26 2000-03-14 President And Fellows Of Harvard College Method of producing metal oxide nanorods
US5897945A (en) * 1996-02-26 1999-04-27 President And Fellows Of Harvard College Metal oxide nanorods
EP0792688A1 (en) * 1996-03-01 1997-09-03 Dow Corning Corporation Nanoparticles of silicon oxide alloys
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
JPH10106960A (ja) * 1996-09-25 1998-04-24 Sony Corp 量子細線の製造方法
US5976957A (en) * 1996-10-28 1999-11-02 Sony Corporation Method of making silicon quantum wires on a substrate
US5997832A (en) * 1997-03-07 1999-12-07 President And Fellows Of Harvard College Preparation of carbide nanorods
US6413489B1 (en) * 1997-04-15 2002-07-02 Massachusetts Institute Of Technology Synthesis of nanometer-sized particles by reverse micelle mediated techniques
JPH1186719A (ja) * 1997-09-05 1999-03-30 Yamaha Corp 電界放射型素子の製造方法
US6004444A (en) * 1997-11-05 1999-12-21 The Trustees Of Princeton University Biomimetic pathways for assembling inorganic thin films and oriented mesoscopic silicate patterns through guided growth
US6322901B1 (en) * 1997-11-13 2001-11-27 Massachusetts Institute Of Technology Highly luminescent color-selective nano-crystalline materials
US5990479A (en) * 1997-11-25 1999-11-23 Regents Of The University Of California Organo Luminescent semiconductor nanocrystal probes for biological applications and process for making and using such probes
US6159742A (en) * 1998-06-05 2000-12-12 President And Fellows Of Harvard College Nanometer-scale microscopy probes
US6235675B1 (en) * 1998-09-22 2001-05-22 Idaho Research Foundation, Inc. Methods of forming materials containing carbon and boron, methods of forming catalysts, filaments comprising boron and carbon, and catalysts
US6256767B1 (en) * 1999-03-29 2001-07-03 Hewlett-Packard Company Demultiplexer for a molecular wire crossbar network (MWCN DEMUX)
US6128214A (en) * 1999-03-29 2000-10-03 Hewlett-Packard Molecular wire crossbar memory
US6815218B1 (en) * 1999-06-09 2004-11-09 Massachusetts Institute Of Technology Methods for manufacturing bioelectronic devices
EP1194960B1 (en) 1999-07-02 2010-09-15 President and Fellows of Harvard College Nanoscopic wire-based devices, arrays, and methods of their manufacture
US6438025B1 (en) * 1999-09-08 2002-08-20 Sergei Skarupo Magnetic memory device
US6340822B1 (en) * 1999-10-05 2002-01-22 Agere Systems Guardian Corp. Article comprising vertically nano-interconnected circuit devices and method for making the same
US6196396B1 (en) * 1999-10-10 2001-03-06 Erith Lestine Bennett Apparel accessories rack
RU2173003C2 (ru) * 1999-11-25 2001-08-27 Септре Электроникс Лимитед Способ образования кремниевой наноструктуры, решетки кремниевых квантовых проводков и основанных на них устройств
KR100480773B1 (ko) * 2000-01-07 2005-04-06 삼성에스디아이 주식회사 카본 나노 튜브를 이용한 3극 전계방출소자의 제작방법
US6248674B1 (en) * 2000-02-02 2001-06-19 Hewlett-Packard Company Method of aligning nanowires
US6306736B1 (en) * 2000-02-04 2001-10-23 The Regents Of The University Of California Process for forming shaped group III-V semiconductor nanocrystals, and product formed using process
US6225198B1 (en) * 2000-02-04 2001-05-01 The Regents Of The University Of California Process for forming shaped group II-VI semiconductor nanocrystals, and product formed using process
US7335603B2 (en) 2000-02-07 2008-02-26 Vladimir Mancevski System and method for fabricating logic devices comprising carbon nanotube transistors
WO2001081487A1 (en) * 2000-04-21 2001-11-01 Science & Technology Corporation @ Unm Prototyping of patterned functional nanostructures
KR100360476B1 (ko) * 2000-06-27 2002-11-08 삼성전자 주식회사 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
WO2002003430A2 (en) * 2000-06-29 2002-01-10 California Institute Of Technology Aerosol process for fabricating discontinuous floating gate microelectronic devices
WO2002003482A1 (de) * 2000-07-04 2002-01-10 Infineon Technologies Ag Feldeffekttransistor
JP3859199B2 (ja) 2000-07-18 2006-12-20 エルジー エレクトロニクス インコーポレイティド カーボンナノチューブの水平成長方法及びこれを利用した電界効果トランジスタ
US6447663B1 (en) * 2000-08-01 2002-09-10 Ut-Battelle, Llc Programmable nanometer-scale electrolytic metal deposition and depletion
US7301199B2 (en) 2000-08-22 2007-11-27 President And Fellows Of Harvard College Nanoscale wires and related devices
US20060175601A1 (en) * 2000-08-22 2006-08-10 President And Fellows Of Harvard College Nanoscale wires and related devices
EP2360298A3 (en) 2000-08-22 2011-10-05 President and Fellows of Harvard College Method for depositing a semiconductor nanowire
KR100991573B1 (ko) 2000-12-11 2010-11-04 프레지던트 앤드 펠로우즈 오브 하버드 칼리지 나노센서
EP1362367A2 (en) 2001-01-23 2003-11-19 Quantum Polymer Technologies, Inc. Conductive polymer materials and methods for their manufacture and use
WO2002065515A2 (en) 2001-02-14 2002-08-22 Science & Technology Corporation @ Unm Nanostructured devices for separation and analysis
US6593065B2 (en) 2001-03-12 2003-07-15 California Institute Of Technology Method of fabricating nanometer-scale flowchannels and trenches with self-aligned electrodes and the structures formed by the same
JP2004527905A (ja) 2001-03-14 2004-09-09 ユニバーシティー オブ マサチューセッツ ナノ製造
US6797336B2 (en) 2001-03-22 2004-09-28 Ambp Tech Corporation Multi-component substances and processes for preparation thereof
TW554388B (en) 2001-03-30 2003-09-21 Univ California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
US7084507B2 (en) 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
US6858455B2 (en) 2001-05-25 2005-02-22 Ut-Battelle, Llc Gated fabrication of nanostructure field emission cathode material within a device
US6896864B2 (en) 2001-07-10 2005-05-24 Battelle Memorial Institute Spatial localization of dispersed single walled carbon nanotubes into useful structures
NZ513637A (en) 2001-08-20 2004-02-27 Canterprise Ltd Nanoscale electronic devices & fabrication methods
EP1423861A1 (en) 2001-08-30 2004-06-02 Koninklijke Philips Electronics N.V. Magnetoresistive device and electronic device
US6821847B2 (en) * 2001-10-02 2004-11-23 Mosel Vitelic, Inc. Nonvolatile memory structures and fabrication methods
US6773616B1 (en) * 2001-11-13 2004-08-10 Hewlett-Packard Development Company, L.P. Formation of nanoscale wires
CN1615537A (zh) 2001-12-12 2005-05-11 宾夕法尼亚州立大学 化学反应器模板:牺牲层的制备和模板的应用
US7049625B2 (en) 2002-03-18 2006-05-23 Max-Planck-Gesellschaft Zur Fonderung Der Wissenschaften E.V. Field effect transistor memory cell, memory device and method for manufacturing a field effect transistor memory cell
US6872645B2 (en) 2002-04-02 2005-03-29 Nanosys, Inc. Methods of positioning and/or orienting nanostructures
US20040026684A1 (en) 2002-04-02 2004-02-12 Nanosys, Inc. Nanowire heterostructures for encoding information
US6831017B1 (en) * 2002-04-05 2004-12-14 Integrated Nanosystems, Inc. Catalyst patterning for nanowire devices
US20030189202A1 (en) 2002-04-05 2003-10-09 Jun Li Nanowire devices and methods of fabrication
US6760245B2 (en) * 2002-05-01 2004-07-06 Hewlett-Packard Development Company, L.P. Molecular wire crossbar flash memory
US6815750B1 (en) * 2002-05-22 2004-11-09 Hewlett-Packard Development Company, L.P. Field effect transistor with channel extending through layers on a substrate
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
AU2003298998A1 (en) 2002-09-05 2004-04-08 Nanosys, Inc. Oriented nanostructures and methods of preparing
EP2399970A3 (en) 2002-09-05 2012-04-18 Nanosys, Inc. Nanocomposites
AU2003279708A1 (en) 2002-09-05 2004-03-29 Nanosys, Inc. Nanostructure and nanocomposite based compositions and photovoltaic devices
US7115916B2 (en) 2002-09-26 2006-10-03 International Business Machines Corporation System and method for molecular optical emission
US7051945B2 (en) 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
EP2194026A1 (en) 2002-09-30 2010-06-09 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
JP4669784B2 (ja) 2002-09-30 2011-04-13 ナノシス・インコーポレイテッド ナノワイヤトランジスタを用いる集積ディスプレイ
US7067867B2 (en) 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
EP1563555A4 (en) 2002-09-30 2009-08-26 Nanosys Inc APPLICATIONS OF NANO-ACTIVE LARGE SURFACE MACRO-ELECTRONIC SUBSTRATES INCORPORATING NANOWILS AND NANOFIL COMPOSITES
KR20060079209A (ko) 2003-09-04 2006-07-05 나노시스, 인크. 나노결정의 처리 방법과, 나노결정을 포함하는 조성물,장치 및 시스템
US7067328B2 (en) 2003-09-25 2006-06-27 Nanosys, Inc. Methods, devices and compositions for depositing and orienting nanostructures
US7628974B2 (en) 2003-10-22 2009-12-08 International Business Machines Corporation Control of carbon nanotube diameter using CVD or PECVD growth
US7208094B2 (en) 2003-12-17 2007-04-24 Hewlett-Packard Development Company, L.P. Methods of bridging lateral nanowires and device using same
US7018549B2 (en) 2003-12-29 2006-03-28 Intel Corporation Method of fabricating multiple nanowires of uniform length from a single catalytic nanoparticle
US20050279274A1 (en) 2004-04-30 2005-12-22 Chunming Niu Systems and methods for nanowire growth and manufacturing
US7129154B2 (en) 2004-05-28 2006-10-31 Agilent Technologies, Inc Method of growing semiconductor nanowires with uniform cross-sectional area using chemical vapor deposition
EP1807919A4 (en) * 2004-11-02 2011-05-04 Nantero Inc DEVICES FOR PROTECTING ELECTROSTATIC DISCHARGES OF NANOTUBES AND NON-VOLATILE AND VOLATILE SWITCHES OF CORRESPONDING NANOTUBES
US7087920B1 (en) * 2005-01-21 2006-08-08 Hewlett-Packard Development Company, L.P. Nanowire, circuit incorporating nanowire, and methods of selecting conductance of the nanowire and configuring the circuit
US20070037365A1 (en) 2005-08-15 2007-02-15 Ranganath Tirumala R Semiconductor nanostructures and fabricating the same
US20070186627A1 (en) * 2006-02-10 2007-08-16 Sungsoo Yi High aspect ratio AFM probe and method of making

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005119753A2 (en) * 2004-04-30 2005-12-15 Nanosys, Inc. Systems and methods for nanowire growth and harvesting

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010076044A (ja) * 2008-09-26 2010-04-08 National Institute For Materials Science 有機高分子ナノワイヤーとその製造方法
JP2013527831A (ja) * 2010-05-05 2013-07-04 シュパウント プライベート ソシエテ ア レスポンサビリテ リミテ 新規な前駆体から生成されたナノワイヤおよびその製造方法

Also Published As

Publication number Publication date
EP2082419A2 (en) 2009-07-29
KR20090087467A (ko) 2009-08-17
US7776760B2 (en) 2010-08-17
WO2008057558A3 (en) 2008-08-21
US20090127540A1 (en) 2009-05-21
WO2008057558A2 (en) 2008-05-15
CN101573778A (zh) 2009-11-04
US20110156003A1 (en) 2011-06-30
EP2082419A4 (en) 2014-06-11
CN101573778B (zh) 2013-01-02

Similar Documents

Publication Publication Date Title
US7776760B2 (en) Systems and methods for nanowire growth
KR101287350B1 (ko) 패터닝된 기판 상의 나노와이어의 배향된 성장을 위한 방법
US7666791B2 (en) Systems and methods for nanowire growth and harvesting
US7344961B2 (en) Methods for nanowire growth
US7785922B2 (en) Methods for oriented growth of nanowires on patterned substrates
US20100279513A1 (en) Systems and Methods for Nanowire Growth and Manufacturing
US20060273328A1 (en) Light emitting nanowires for macroelectronics

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100830

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101104

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130514