JP2010501119A - 成形されたフローティングゲートを持つ不揮発性メモリ - Google Patents
成形されたフローティングゲートを持つ不揮発性メモリ Download PDFInfo
- Publication number
- JP2010501119A JP2010501119A JP2009524727A JP2009524727A JP2010501119A JP 2010501119 A JP2010501119 A JP 2010501119A JP 2009524727 A JP2009524727 A JP 2009524727A JP 2009524727 A JP2009524727 A JP 2009524727A JP 2010501119 A JP2010501119 A JP 2010501119A
- Authority
- JP
- Japan
- Prior art keywords
- floating gates
- floating gate
- along
- floating
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 91
- 238000005530 etching Methods 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 89
- 230000008878 coupling Effects 0.000 description 18
- 238000010168 coupling process Methods 0.000 description 18
- 238000005859 coupling reaction Methods 0.000 description 18
- 230000006870 function Effects 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000007687 exposure technique Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
本発明の様々な様態を含むメモリシステム100の一例を、図1のブロック図に示す。個別にアドレス可能な多くのメモリセルが、行と列の規則的なアレイ110内に配列されている。しかしながら、他の物理的なセル配列ももちろん可能である。本明細書ではセルのアレイ110の列に沿って延びるように設計されているビット線は、線150を介して、ビット線デコーダと駆動回路130に電気的に接続している。本明細書ではセルのアレイ110の行に沿って延びるように設計されているワード線は、線170を介して、ワード線デコーダと駆動回路190に電気的に接続している。デコーダ130と190の夫々が、メモリコントローラ180からバス160を介して、メモリセルアドレスを受ける。デコーダと駆動回路もまた、夫々制御信号線135とステータス信号線195によってコントローラ180に接続されている。
図4に、製造の初期段階における図2の不揮発性メモリアレイのx方向での断面図を示す。図4の断面図は、図2のI−I線で示されている。図4では、ゲート誘電体層405が基板407上を延びており、第1の導電層409がゲート誘電体層405上を延びている。一般的には、ゲート誘電体層405は、基板407のシリコン表面を酸化することによって成長した二酸化シリコンで形成される。ついで、第1の導電層409を、化学的気相成長法(CVD)または他の方法によってポリシリコンで形成する。誘電体(この例では窒化シリコン)のマスク層411が、第1の導電層409上に延びている。別の実施形態では、このマスク層は、ドーピングされたポリシリコンなどの1つ以上の導電体で形成することができる。ゲート誘電体405、第1の導電層409およびマスク層411はすべて、基板407全体に及ぶ全体層として形成される。レジスト部分413a〜413cが、マスク層411上に位置している。レジスト部分413a〜413cは、露光技術で設定されたパターンにしたがって形成される。この場合、レジスト部分413a〜413cのx方向の寸法は、これらを形成するために用いられる露光プロセスの最小特徴物サイズ(F)に等しい。レジスト部分413a〜413cはまた、Fに等しい距離だけx方向に互いに隔てられている。レジスト部分のx方向寸法がFより大きかったり、レジストスリミング技術や他の技術を用いて、Fよりも小さくなるような例もある。レジスト部分413a〜413cは、y方向(図4に対して直交する)に延びている。レジスト部分413a〜413cで設定されたパターンを用いて、マスク層411をパターニングしてマスク部分とし、次にこれをエッチングマスクとして用いてSTI構造を形成する。
図11は、本発明の別の実施形態についての隣り合う3つの行1141a〜1141cのフローティングゲートの配列を示す。フローティングゲートは全て、上述したようにL字形状である。しかしながら、ある行のフローティングゲートは、隣の行のフローティングゲートと逆向きである。行1141bのフローティングゲートは、L向きを有しており、隣の行1141aと1141cのフローティングゲートは逆L向きを有しているとみなすことができる。この配置によって、異なる行のフローティングゲート同士の上部部分間の結合が減少する。隣同士の行の対向するフローティングゲートは向きが互いに逆であり、直接的には上部部分が互いに対面しない。たとえば、上部部分1143aと1143bは互いに直接的に対面しない。これによって、フローティングゲートのこのような部分間の容量性結合が減少する。この配置では、フローティングゲートの向きがある行と次の行で互い違いになっており、特定の行のフローティングゲートがすべて同じ向きである。したがって、たとえば偶数番号の行のフローティングゲートが第1の向きであり、奇数番号の行のフローティングゲートが逆の向きである。このような配置は、L時形状のフローティングゲートに限られるものではなく、x方向に沿った断面がいずれかの非対照形状を有するフローティングゲートに適用してもよい。たとえば、フローティングゲートが、x方向に沿った断面において三角形形状を有することもある。図11に示すような配置を持ったフローティングゲートは、上記した図10と類似の方法で形成されるが、L字の断面形状を形成するために導電部分をエッチングするために用いられるパターンには幾分かの相違がある。
図14は、本発明の別の実施形態におけるフローティングゲートの別の配置を示す。上記した場合と同様に、フローティングゲートは、x方向に沿った断面においてL字形状である。行1461bの1つのフローティングゲートの向きは、両隣の行1461aと1461cの対向するフローティングゲートの向きと反対である。しかしながら、前の例とは違って、ここでは、行1461bなどの行に沿ったフローティングゲートの向きが互い違いになっている。したがって、ある行に沿ったフローティングゲートは、互い違いに第1の向き(L向き)を有している。その行に沿った残りのフローティングゲートは、互い違いに第2の向き(逆L向き)を有している。
Claims (37)
- 第1の方向に沿って直列に接続されているとともに、各々がフローティングゲートを有する複数のメモリセルを形成する工程と、
複数のメモリセルのうちのフローティングゲートを、第1の方向に直交する平面における断面がL字形状となるように成形する工程と、
を含むNANDフラッシュメモリを形成する方法。 - 前記フローティングゲートのうちの第1の交互するフローティングゲートが第1の向きを有しており、
前記フローティングゲートのうちの第2の交互するフローティングゲートが第1の向きと逆向きの第2の向きを有する請求項1に記載の方法。 - 前記フローティングゲートのうちの第1の交互するフローティングゲートが、前記第1の方向と直交する第2の方向に沿った断面においてL字形状をしており、
前記フローティングゲートのうちの第2の交互するフローティングゲートが、前記第2の方向に沿った断面において逆L字形状をしている請求項2に記載の方法。 - 前記L字形状を成形する工程において、あるパターンにしたがって導電性のフローティングゲート材料を除去し、
その導電性フローティングゲート材料は、フローティングゲート材料の厚み全体よりも薄い深さまで除去される請求項1に記載の方法。 - フローティングゲートを、ポリシリコン層を堆積することによって形成し、
次いで、そのポリシリコン層を導電部分に分割する複数の浅い溝隔離構造を形成し、
次いで、その導電部分を、チェッカーボードパターンに従ってエッチングし、
次いで、その導電部分を、個々のフローティングゲートに分割する請求項1に記載の方法。 - 前記導電部分の上に誘電体層を形成することと、その誘電体層の上に制御ゲート層を形成することをさらに有しており、
制御ゲート層は、あるパターンにしたがって複数のワード線に成形され、
前記導電部分も、そのパターンに従って個々のフローティングゲートに分割される請求項5に記載の方法。 - 個々のワード線の下方に位置するフローティングゲートは、第1の向きと第2の向きが交互に出現する請求項6に記載の方法。
- フローティングゲートは、第1の方向に沿って、第1の向きと第2の向きが交互に出現する請求項7に記載の方法。
- 基板の表面に延在する第1の導電層を形成する工程と、
第1の方向に延在しているとともに、第1の方向と直交する第2の方向において分離している複数の浅い溝隔離構造を形成し、前記複数の浅い溝隔離構造が、前記第1の導電層内を前記基板にまで延びることによって、前記第1の導電層を複数の第1の導電部分に分割する工程と、
複数の第2の導電部分を前記複数の第1の導電部分の上に設け、個々の第2の導電部分は、前記複数の浅い溝隔離構造のうちの隣り合う溝隔離構造によって前記第2の方向に画定される、複数の第2の導電部分を形成する工程と、
前記複数の第2の導電部分を部分的にエッチングすることによって狭い第2の導電部分を形成する工程であって、前記狭い第2の導電部分は前記第1の導電部分よりも前記第2の方向において狭く、狭い第2の導電部分は浅い溝隔離構造によって一方の側に画定されること、
を含むフラッシュメモリアレイを形成する方法。 - さらに、前記複数の第1の導電部分とその上層に設けられている狭い第2の導電部分とを、前記第1の方向に直交する平面に沿った断面において、非対称性の形状を有する複数のフローティングゲートに切り離す工程を有する請求項9に記載の方法。
- 前記複数の第2の導電部分の上層に誘電体層を形成する工程と、その誘電体層の上層に導電性の制御ゲート層を形成する工程とをさらに有しており、
前記導電性制御ゲート層は、前記複数の第1の導電部分とその上層に設けられている狭い第2の導電部分とを前記複数のフローティングゲートに分離することと同じステップで個々のワード線に切り離される請求項10に記載の方法。 - 前記複数の第2の導電部分が、チェッカーボードパターンによって部分的にエッチングされる請求項9に記載の方法。
- 前記複数のフローティングゲートが、前記第1の方向に沿って、第1の向きと第2の向きが交互に出現する非対称性の形状である請求項10に記載の方法。
- 前記複数のフローティングゲートが、前記第2の方向に沿って、第1の向きと第2の向きが交互に出現する非対称性の形状である請求項10に記載の方法。
- 前記複数のフローティングゲートが、前記第1の方向に沿って、第1の向きと第2の向きが交互に出現する非対称性の形状であり、また、前記第2の方向に沿って、第1の向きと第2の向きが交互に出現する非対称性の形状である請求項10に記載の方法。
- 複数のメモリセルストリングと、
第1の方向に沿って直列に接続された複数のメモリセルを有する個々のメモリセルストリングと、
前記第1の方向に直交する平面に沿った断面においてL字形状であるフローティングゲートを有する前記複数のセルのうちの個々のセルと、
を備えるNANDフラッシュメモリ。 - 前記複数のセルのうちの第1の交互するセルが、前記第1の方向と直交する断面において第1の向きであり、
前記複数のセルのうちの第2の交互するセルが、前記第1の方向と直交する断面において第2の向きであり、
前記第2の向きは、前記第1の向きと逆向きである請求項16に記載のNANDフラッシュメモリ。 - 前記複数のセルのうちの前記第1の交互するセルが、前記第1の方向と直交する断面においてL字形状をしており、
前記複数のセルのうちの前記第2の交互するセルが、前記第1の方向と直交する断面において逆L字形状をしている請求項17に記載のNANDフラッシュメモリ。 - 前記フローティングゲートは、前記第1の方向における寸法と、前記第1の方向に直交する第2の方向おける寸法が同一であり、
前記寸法は、個々のセルを形成するために用いられる光露光プロセスの最小特徴物サイズに等しい請求項16に記載のNANDフラッシュメモリ。 - 複数のワード線が、前記第1の方向と直交する第2の方向に延びており、
前記複数のワード線のうちの1つのワード線で接続されたメモリセルが、行を形成しており、
前記行に沿った第1の交互するフローティングゲートが、前記第2の方向に沿った断面において第1の向きを有しており、
前記行に沿った第2の交互するフローティングゲートが、前記第2の方向に沿った断面において第2の向きを有している請求項16に記載のNANDフラッシュメモリ。 - 第1の交互するフローティングゲートが、前記第2の方向に沿った断面においてL字形状をしており、
第2の交互するフローティングゲートが、前記第2の方向に沿った断面において逆L字形状をしている請求項20に記載のNANDフラッシュメモリ。 - 複数のワード線が、前記第1の方向と直交する第2の方向に延びており、
前記複数のワード線のうちの1つのワード線で接続されたメモリセルが、行を形成しており、
ある行に沿ったフローティングゲートの向きが、前記第2の方向に沿った断面において交互になっており、
前記個々のストリングに沿ったフローティングゲートの向きが、前記第2の方向に沿った断面において交互になっている請求項16に記載のNANDフラッシュメモリ。 - 前記フローティングゲートが、前記第1の方向と直交する第2の方向において第1の寸法である下方部分と、前記第2の方向おいて第2の寸法である上方部分を備えており、
前記第1寸法が、前記フローティングゲートを形成するために用いられる光露光プロセスの最小特徴物サイズに等しく、
前記第2の寸法が、前記第1の寸法よりも小さい請求項16に記載のNANDフラッシュメモリ。 - 前記第2の寸法が、前記第1の寸法の半分である請求項23に記載のNANDフラッシュメモリ。
- 前記第2の寸法が、前記第1の寸法の半分未満であり、導電層の堆積によって決定され、パターン整合とは無関係である請求項23に記載のNANDフラッシュメモリ。
- 各々がフローティングゲートを有する複数のメモリセルと、
第1の方向に延びており、複数のフローティングゲートの上に設けられている複数のワード線と、
前記第1の方向と直交する第2の方向に延びている複数の列と、
前記第1の方向に沿った断面において、第1の向きを有する前記複数の列の個々の列に沿った複数のフローティングゲートのうちの第1の交互するフローティングゲートと、
前記第1の方向に沿った断面において、第2の向きを有する前記列に沿った前記複数のフローティングゲートのうちの第2の交互するフローティングゲートであって、前記第2の向きが前記第1の向きと逆向きである前記第2の交互するフローティングゲートと、
を備えるフラッシュメモリアレイ。 - 前記複数のメモリセルのうちの前記第1の交互するセルと前記第2の交互するセルが、前記第2の方向において直列に接続されてNANDストリングを形成している請求項26に記載のフラッシュメモリアレイ。
- 前記複数のフローティングゲートのうちの前記第1の交互するフローティングゲートが、前記第1の方向に沿った断面においてL字形状をしており、
前記複数のフローティングゲートのうちの前記第2の交互するフローティングゲートが、前記第1の方向に沿った断面において逆L字形状をしている請求項26に記載のフラッシュメモリアレイ。 - あるワード線を共有する前記複数のメモリセルが行を形成し、
ある行に沿ったフローティングゲートの向きが、前記第1の方向に沿って交互になっている請求項26に記載のフラッシュメモリアレイ。 - 前記複数のフローティングゲートのうちの第1の交互するフローティングゲートが、前記第1の方向に沿った断面においてL字形状をしており、
前記複数のフローティングゲートのうちの第2の交互するフローティングゲートが、前記第1の方向に沿った断面において逆L字形状をしており、
前記行に沿ったフローティングゲートが、前記第1の方向に沿った断面においてL字形状と逆L字形状を交互に有する請求項29に記載のフラッシュメモリアレイ。 - 前記複数のフローティングゲートが、ゲート誘電体の上に設けられており、
前記複数のフローティングゲートの個々のフローティングゲートの表面が、四角形のゲート誘電体と接触しており、
四角形の辺の寸法が、前記メモリアレイを形成するために用いられる光露光プロセスの最小特徴物サイズに等しい請求項26に記載のフラッシュメモリアレイ。 - 前記第2の方向に延びる複数の浅い溝隔離構造をさらに備えており、
個々の浅い溝隔離構造が、隣り合う2つの列同士の間を延びている請求項26に記載のフラッシュメモリアレイ。 - 第1の方向に延びており、前記第1の方向と直交する第2の方向において分離されている複数のメモリセルストリングと、
前記複数のメモリセル上を前記第2の方向に延びており、前記第1の方向において分離されている複数のワード線と、
前記第2の方向に沿って、第1の向きを有する第1の複数のフローティングゲートと、
前記第2の方向に沿って、第1の向きと逆向きの第2の向きを有する第2の複数のフローティングゲートと、を備えおり、
前記複数の第1のフローティングゲートと前記複数の第2のフローティングゲートが、ワード線に沿って交互に配置されているNANDフラッシュメモリ。 - 前記複数の第1のフローティングゲートと前記複数の第2のフローティングゲートが、前記複数のストリングのうちの個々のストリングに沿って、交互に配置されている請求項33に記載のNANDフラッシュメモリ。
- 前記第1の複数のフローティングゲートが、前記第2の方向に沿った断面においてL字形状をしており、
前記第2の複数のフローティングゲートが、前記第2の方向に沿った断面において逆L字形状をしている請求項33に記載のNANDフラッシュメモリ。 - 前記第1の複数のフローティングゲートと第2の複数のフローティングゲートが、前記第2の方向に沿った断面において三角形の形状をしている請求項33に記載のNANDフラッシュメモリ。
- 前記第1の方向に延びる複数の浅い溝隔離構造をさらに備えており、
前記複数の浅い溝隔離構造の夫々の1つが、前記複数のメモリセルストリングのうちの隣り合うメモリセルストリング同士の間を延びている請求項33に記載のNANDフラッシュメモリ。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/465,038 | 2006-08-16 | ||
US11/465,038 US7494860B2 (en) | 2006-08-16 | 2006-08-16 | Methods of forming nonvolatile memories with L-shaped floating gates |
US11/465,025 US7755132B2 (en) | 2006-08-16 | 2006-08-16 | Nonvolatile memories with shaped floating gates |
US11/465,025 | 2006-08-16 | ||
PCT/US2007/075041 WO2008021736A2 (en) | 2006-08-16 | 2007-08-02 | Nonvolatile memories with shaped floating gates |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010501119A true JP2010501119A (ja) | 2010-01-14 |
JP5178721B2 JP5178721B2 (ja) | 2013-04-10 |
Family
ID=38739493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009524727A Expired - Fee Related JP5178721B2 (ja) | 2006-08-16 | 2007-08-02 | 成形されたフローティングゲートを持つ不揮発性メモリ |
Country Status (5)
Country | Link |
---|---|
EP (2) | EP2472570A3 (ja) |
JP (1) | JP5178721B2 (ja) |
KR (2) | KR20120041806A (ja) |
TW (1) | TWI356472B (ja) |
WO (1) | WO2008021736A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010199300A (ja) * | 2009-02-25 | 2010-09-09 | Toshiba Corp | マルチドットフラッシュメモリ及びその製造方法 |
JP2014529907A (ja) * | 2011-08-31 | 2014-11-13 | シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc. | ゲート間結合比の改善された浮動ゲートと結合ゲートを有する不揮発性メモリセル |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5091504B2 (ja) * | 2007-02-28 | 2012-12-05 | 株式会社東芝 | 半導体記憶装置 |
CN102938406B (zh) * | 2012-11-21 | 2016-12-21 | 上海华虹宏力半导体制造有限公司 | 分栅式闪存及其形成方法 |
US11282844B2 (en) * | 2018-06-27 | 2022-03-22 | Ememory Technology Inc. | Erasable programmable non-volatile memory including two floating gate transistors with the same floating gate |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06252412A (ja) * | 1993-02-25 | 1994-09-09 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2002203919A (ja) * | 2000-10-30 | 2002-07-19 | Toshiba Corp | 半導体装置、及び、不揮発性メモリの製造方法 |
JP2004356381A (ja) * | 2003-05-29 | 2004-12-16 | Innotech Corp | 半導体記憶装置の製造方法 |
WO2006070474A1 (ja) * | 2004-12-28 | 2006-07-06 | Spansion Llc | 半導体装置の製造方法 |
JP2007073957A (ja) * | 2005-09-02 | 2007-03-22 | Samsung Electronics Co Ltd | 不揮発性メモリ装置及びその形成方法 |
JP2008004622A (ja) * | 2006-06-20 | 2008-01-10 | Toshiba Corp | 不揮発性半導体記憶装置 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5095344A (en) | 1988-06-08 | 1992-03-10 | Eliyahou Harari | Highly compact eprom and flash eeprom devices |
US5043940A (en) | 1988-06-08 | 1991-08-27 | Eliyahou Harari | Flash EEPROM memory systems having multistate storage cells |
US5070032A (en) | 1989-03-15 | 1991-12-03 | Sundisk Corporation | Method of making dense flash eeprom semiconductor memory structures |
US5172338B1 (en) | 1989-04-13 | 1997-07-08 | Sandisk Corp | Multi-state eeprom read and write circuits and techniques |
EP0617363B1 (en) | 1989-04-13 | 2000-01-26 | SanDisk Corporation | Defective cell substitution in EEprom array |
US5343063A (en) | 1990-12-18 | 1994-08-30 | Sundisk Corporation | Dense vertical programmable read only memory cell structure and processes for making them |
US5712180A (en) | 1992-01-14 | 1998-01-27 | Sundisk Corporation | EEPROM with split gate source side injection |
US6222762B1 (en) | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
US5313421A (en) | 1992-01-14 | 1994-05-17 | Sundisk Corporation | EEPROM with split gate source side injection |
US5315541A (en) | 1992-07-24 | 1994-05-24 | Sundisk Corporation | Segmented column memory array |
US5459091A (en) * | 1993-10-12 | 1995-10-17 | Goldstar Electron Co., Ltd. | Method for fabricating a non-volatile memory device |
US5661053A (en) | 1994-05-25 | 1997-08-26 | Sandisk Corporation | Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers |
US5903495A (en) | 1996-03-18 | 1999-05-11 | Kabushiki Kaisha Toshiba | Semiconductor device and memory system |
KR100223927B1 (ko) * | 1996-07-31 | 1999-10-15 | 구본준 | 전계 효과 트랜지스터 및 그 제조방법 |
US6040220A (en) * | 1997-10-14 | 2000-03-21 | Advanced Micro Devices, Inc. | Asymmetrical transistor formed from a gate conductor of unequal thickness |
US6281075B1 (en) | 1999-01-27 | 2001-08-28 | Sandisk Corporation | Method of controlling of floating gate oxide growth by use of an oxygen barrier |
US6103573A (en) | 1999-06-30 | 2000-08-15 | Sandisk Corporation | Processing techniques for making a dual floating gate EEPROM cell array |
US6151248A (en) | 1999-06-30 | 2000-11-21 | Sandisk Corporation | Dual floating gate EEPROM cell array with steering gates shared by adjacent cells |
US6541815B1 (en) * | 2001-10-11 | 2003-04-01 | International Business Machines Corporation | High-density dual-cell flash memory structure |
US7411246B2 (en) * | 2002-04-01 | 2008-08-12 | Silicon Storage Technology, Inc. | Self aligned method of forming a semiconductor memory array of floating gate memory cells with buried bit-line and raised source line, and a memory array made thereby |
US6908817B2 (en) | 2002-10-09 | 2005-06-21 | Sandisk Corporation | Flash memory array with increased coupling between floating and control gates |
TW569435B (en) * | 2002-12-17 | 2004-01-01 | Nanya Technology Corp | A stacked gate flash memory and the method of fabricating the same |
US6746920B1 (en) * | 2003-01-07 | 2004-06-08 | Megawin Technology Co., Ltd. | Fabrication method of flash memory device with L-shaped floating gate |
US6875660B2 (en) * | 2003-02-26 | 2005-04-05 | Powerchip Semiconductor Corp. | Method of manufacturing high coupling ratio flash memory having sidewall spacer floating gate electrode |
US6822287B1 (en) * | 2003-05-30 | 2004-11-23 | Silicon Storage Technology, Inc. | Array of integrated circuit units with strapping lines to prevent punch through |
US7183153B2 (en) * | 2004-03-12 | 2007-02-27 | Sandisk Corporation | Method of manufacturing self aligned non-volatile memory cells |
-
2007
- 2007-08-02 KR KR1020127007127A patent/KR20120041806A/ko not_active Application Discontinuation
- 2007-08-02 EP EP12162688.1A patent/EP2472570A3/en not_active Withdrawn
- 2007-08-02 KR KR1020097004609A patent/KR101166563B1/ko active IP Right Grant
- 2007-08-02 EP EP07799975A patent/EP2054925A2/en not_active Withdrawn
- 2007-08-02 WO PCT/US2007/075041 patent/WO2008021736A2/en active Application Filing
- 2007-08-02 JP JP2009524727A patent/JP5178721B2/ja not_active Expired - Fee Related
- 2007-08-14 TW TW096130025A patent/TWI356472B/zh not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06252412A (ja) * | 1993-02-25 | 1994-09-09 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2002203919A (ja) * | 2000-10-30 | 2002-07-19 | Toshiba Corp | 半導体装置、及び、不揮発性メモリの製造方法 |
JP2004356381A (ja) * | 2003-05-29 | 2004-12-16 | Innotech Corp | 半導体記憶装置の製造方法 |
WO2006070474A1 (ja) * | 2004-12-28 | 2006-07-06 | Spansion Llc | 半導体装置の製造方法 |
JP2007073957A (ja) * | 2005-09-02 | 2007-03-22 | Samsung Electronics Co Ltd | 不揮発性メモリ装置及びその形成方法 |
JP2008004622A (ja) * | 2006-06-20 | 2008-01-10 | Toshiba Corp | 不揮発性半導体記憶装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010199300A (ja) * | 2009-02-25 | 2010-09-09 | Toshiba Corp | マルチドットフラッシュメモリ及びその製造方法 |
US8456908B2 (en) | 2009-02-25 | 2013-06-04 | Kabushiki Kaisha Toshiba | Multi-dot flash memory and method of manufacturing the same |
JP2014529907A (ja) * | 2011-08-31 | 2014-11-13 | シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc. | ゲート間結合比の改善された浮動ゲートと結合ゲートを有する不揮発性メモリセル |
Also Published As
Publication number | Publication date |
---|---|
WO2008021736A2 (en) | 2008-02-21 |
EP2054925A2 (en) | 2009-05-06 |
EP2472570A2 (en) | 2012-07-04 |
KR20090077752A (ko) | 2009-07-15 |
TWI356472B (en) | 2012-01-11 |
KR20120041806A (ko) | 2012-05-02 |
JP5178721B2 (ja) | 2013-04-10 |
KR101166563B1 (ko) | 2012-07-19 |
EP2472570A3 (en) | 2013-07-17 |
WO2008021736A3 (en) | 2008-08-07 |
TW200816396A (en) | 2008-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7755132B2 (en) | Nonvolatile memories with shaped floating gates | |
KR100965112B1 (ko) | 스케일링가능 자체정렬 듀얼 플로팅 게이트 메모리 셀어레이 및 이 어레이를 형성하기 위한 방법 | |
JP5072357B2 (ja) | 不揮発性メモリセルアレイを作る方法 | |
US7183153B2 (en) | Method of manufacturing self aligned non-volatile memory cells | |
US6512263B1 (en) | Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming | |
US7615445B2 (en) | Methods of reducing coupling between floating gates in nonvolatile memory | |
US7736973B2 (en) | Non-volatile memory arrays having dual control gate cell structures and a thick control gate dielectric and methods of forming | |
US7704832B2 (en) | Integrated non-volatile memory and peripheral circuitry fabrication | |
JP2006245579A (ja) | 電荷トラップメモリセルを有する半導体メモリとその形成方法 | |
CN101026170A (zh) | 半导体存储器以及用于制造半导体存储器的方法 | |
JP5178721B2 (ja) | 成形されたフローティングゲートを持つ不揮発性メモリ | |
US20070228455A1 (en) | Semiconductor device and manufacturing method thereof | |
US7494860B2 (en) | Methods of forming nonvolatile memories with L-shaped floating gates | |
US7071511B2 (en) | Nonvolatile semiconductor memory device having adjacent selection transistors connected together | |
US20080074920A1 (en) | Nonvolatile Memory with Reduced Coupling Between Floating Gates | |
CN110024084B (zh) | 非易失性闪存存储器单元 | |
KR101468027B1 (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
US20080272423A1 (en) | Conductive structures, non-volatile memory device including conductive structures and methods of manufacturing the same | |
JP4829144B2 (ja) | 半導体装置及びその製造方法 | |
EP1964170A2 (en) | Flash devices with shared word lines and manufacturing methods therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120713 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120806 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120822 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120905 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5178721 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |