JP2010500757A - 半導体装置及び半導体装置の製造方法 - Google Patents

Abstract

基板に実装可能な半導体装置を提供する。該装置には、半導体ダイと、第１取着面及び第２取着面を有する導電性取着領域とを含む。第１取着面を半導体ダイと電気的に導通するよう設ける。層間材を、導電性取着領域の第２取着面に形成する。該層間材を、熱伝導、誘電性材料とする。ハウジングにより、半導体ダイ及び層間材を少なくとも部分的に包囲する。
【選択図】図７

Description

関連出願

本出願は、２００７年７月９日付で出願した、発明の名称「半導体装置及び半導体装置の製造方法（Semiconductor Device and Method For Manufacturing a Semiconductor Device）」の米国特許出願番号第１１／８２７，０４１号の利益を主張するものであり、該出願は、２００６年８月１１日付で出願した、発明の名称「高絶縁耐圧且つ高熱伝導性材料でリードフレームを被覆してパワーブリッジを製造する方法（Method for Fabricating Power Bridge by Coating Lead Frame with High Dielectric Strength and High Thermal Conductivity Material）」の米国特許仮出願番号第６０／８３７，３２９号の利益を主張するものである。

本出願はまた、２００７年７月９日付で出願した、発明の名称「半導体装置及び放熱能力を向上させた半導体装置の製造方法（Semiconductor Device and Method For Manufacturing a Semiconductor Device Having Improved Heat Dissipation Capabilities）」の米国特許出願番号第１１／８２７，０４２号にも関し、該出願は、２００６年８月１１日付で出願した、発明の名称「金属ヒートシンクを半導体装置に組付ける方法（Method for Assembling Metal Heat Sink Onto Semiconductor Device）」の米国特許仮出願番号第６０／８３７，３５３号の利益を主張するものである。

本出願はまた、２００５年７月１２日付で出願した、発明の名称「半導体装置及び半導体装置の製造方法（Semiconductor Device and Method for Manufacturing a Semiconductor Device）」の米国特許出願番号第１１／１７９，３３４号に関する。

各上記先行出願は、完全に引用によりここに組込まれているものとする。

本発明の態様は、概して半導体装置及び半導体装置を製造する方法に関し、より詳細には、厚みを薄くしたハウジングで封止した半導体装置に関する。

半導体装置を、組立工程や、周囲に存在するその他の環境汚染物質だけでなく、湿気に対して保護する必要があるが、通常これを、トランスファー成形法を用いて、熱硬化性プラスチック等のモールドコンパウンドに、半導体装置を封止して、行っている。

半導体産業で使われる一般的なトランスファー成形装置では、リードフレーム上に実装する薄い電子ワークピースを、二等分した割型間にクランプ固定する。この型で、半導体装置の周りに十分なクリアランスを設けてモールドキャビティを画定して、該型にモールドコンパウンドを射出し、該装置周りに流して、該装置を封止できる。この成形工程中、モールドコンパウンドを注入口から射出し、型内の空気を排気口から逃がす。プランジャにより、液状のモールドコンパウンドをモールドキャビティに圧入する。該モールドコンパウンドを、硬化させ、型開して、封止済み半導体装置を型抜きする。

より小型の半導体装置が非常に望ましいため、装置メーカーは、各装置を覆うモールドコンパウンドの厚みを薄くしたい。封止層を薄くすれば、装置の性能や、放熱、熱応力下での被覆損傷に対する耐性、及び他のパラメータに関する信頼性を向上する助けとなる。しかしながら、型内面と電子ワークピースとの間の距離を狭める程、ボイドの無い高品質な封止材を該装置の全周に得ることが難しくなる。

ボイド無く封止するために、液状モールドコンパウンドを型入口から注入し、モールドコンパウンド流の先頭が型排気口に到達する前に、モールドキャビティ内の空間を完全に充填しなければならない。モールドコンパウンドが、型を完全に充填する前に排気口に達した場合、気泡が型内に閉じ込められ、ボイドが発生してしまう。

完全にモールドキャビティを充填するには、モールドコンパウンドは、型上面と装置上面との間、型下面と装置下面との間、及び装置の外周部を囲む空間に流さねばならない。しかしながら、型の上下面と装置との間の距離を狭めて、それにより封止被覆部を薄くすると、モールドコンパウンドがこれら領域に入り込むのが一層困難になる。

この距離を狭め過ぎると、モールドコンパウンドは、モールドコンパウンド流の先端が、装置上方及び下方の空間の空気を転位させる前に、装置の外周部周りを流れてしまう。その結果、気泡が装置の中間部分で挟まり封止材料を分離させ、該封止材料内でボイドとなってしまう。

そのため、従来の装置を用いた半導体装置のトランスファー成形では、型内面から装置までの距離が、約２００〜２５０マイクロメートル以上必要であった。これにより確実に、モールドコンパウンドの層流が、型内に、そして装置周りにできる。厳密な距離最小限度は、勿論、使用する具体的なモールドコンパウンド、それが含む充填剤、及び温度等のプロセスパラメータの関数となるが、一般的には、型内面から装置までの距離を、ある最小距離を下回るまで減少させると、ボイドが形成され、許容できない製造ロスとなる。

図１及び図２は夫々、ビシェイ（商標）セミコンダクタ（Ｖｉｓｈａｙ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ブランドの単相インライン型ブリッジ整流器１００の斜視図及び断面図であり、該整流器１００は、その内部に、ビシェイ・インターテクノロジ社製の複数の半導体ダイ１０６を有する。装置１００は、リード１１２によりスルーホール実装でき、該装置１００は、半導体ダイ１０６を保護する外装エポキシハウジング１１０を含み−装置１００の作動中、半導体ダイ１０６で発生する熱を、リード１１２及びハウジング１１０を通して伝導する。エポキシハウジング１１０の熱伝導率によって、装置１０の熱放散性が低くなることがよくある。整流器等の半導体装置の効率を低減する主な原因として、正常動作中では、冷却が不十分なことが挙げられる。残念なことに、上述したように、熱伝導を良くするために、ハウジングの厚みを薄くする場合、ＩＰＥ（内部部品露出）又はボイド１３０（図２参照）等の成形不良が増加し易くなり、絶縁破壊に起因する耐高電圧試験（ｈｉｐｏｔ）又は電気強度試験不良といった問題に繋がる。

本発明によれば、基板に実装可能な半導体装置を提供する。該装置には、半導体ダイと、第１取着面及び第２取着面を有する導電性取着領域と、を含む。第１取着面を、半導体ダイと電気的に導通するよう設ける。層間材を、導電性取着領域の第２取着面上に形成する。該層間材を、熱伝導、誘電性材料とする。ハウジングにより、少なくとも部分的に半導体ダイ及び層間材を包囲する。

本発明の１態様によれば、上記半導体装置は、電力用半導体装置を含む。

本発明の別の態様によれば、上記電力用半導体装置は、整流器を含む。

本発明の別の態様によれば、上記整流器は、ブリッジ整流器を含む。

本発明の別の態様によれば、上記半導体装置は、表面実装可能な装置を含む。

本発明の別の態様によれば、上記半導体装置は、スルーホール実装可能な装置を含む。

本発明の別の態様によれば、上記半導体装置は、集積回路を含む。

本発明の別の態様によれば、上記集積回路は、チップスケールパッケージを含む。

本発明の別の態様によれば、上記導電性取着領域は、銅パッド、半田ボール、リード、リードフレーム、及びリードフレーム端子の1つを含む。

本発明の別の態様によれば、上記層間材を熱伝導性接着剤とする。

本発明の別の態様によれば、上記層間材は、スクリーン印刷層を含む。

本発明の別の態様によれば、上記ハウジングはモールドコンパウンドを含む。

本発明の別の態様によれば、基板に実装可能な半導体装置を製造する方法を提供する。該方法は、初めに、半導体ダイを、導電性取着領域の第１取着部分と電気的に導通するよう配設する。誘電、熱伝導性層間材を、導電性取着領域の第２取着部分に塗布する。ハウジングを、少なくとも部分的にダイ及び層間材を包囲するように設ける。

従来のスルーホール実装可能な半導体装置用パッケージの斜視図である。 従来のスルーホール実装可能な半導体装置用パッケージの断面図である。 本発明の１態様により構成したスルーホール実装可能な半導体装置用パッケージの断面図である。 製造工程中の図３に示したスルーホール実装可能な半導体装置の断面図を示す。 製造工程中の図３に示したスルーホール実装可能な半導体装置の断面図を示す。 製造工程中の図３に示したスルーホール実装可能な半導体装置の断面図を示す。 製造工程中の図３に示したスルーホール実装可能な半導体装置の断面図を示す。 本発明の他の態様による表面実装可能な半導体装置用パッケージの断面図である。 本発明の態様による半導体装置を製造する方法のフローチャートである。

図３は、本発明のある態様によるスルーホール実装可能な半導体装置２００の内部断面の側面図である。装置２００の外形寸法や形状は図１と全く異なるものにしてもよいが、例証目的で、半導体装置２００は（図１に示した）スルーホール実装可能な半導体装置１００と同様なフットプリント及びダイ配置を有する。半導体装置２００を、整流器又は別の種類の集積回路等の、電力用半導体装置としてもよい。

銅パッド、半田ボール、リード、リードフレーム、又はリードフレーム端子等の導電性取着領域２０２には、夫々半導体ダイ２０６と導通するよう配設した１面２０３を有する（３個のダイが視認できるが、１個のダイについてのみ、例示目的で言及する）。ダイ２０６を、例えば、ダイオード、ＭＯＳＦＥＴ又は別の種類のダイ／集積回路としてもよい。面２０３を、半田付け等の任意の適当な方法でダイ２０６と取着してもよい。スルーホール実装可能なリード２１２（１本を視認可能）もまた、半導体ダイ２０６及び／又は導電性取着領域２０２と導通状態にしてもよい。導電性取着領域２０２の別の面２０５を、誘電率が高く、熱伝導率も高い層間材２０８で被覆する。適当な材料の一例としては、熱伝導性シリコーンエラストマ材料がある。例えば、層間材２０８を、ＤＯＷ ＣＯＲＮＩＮＧ社製ＳＥ４４８６及びＳＥ４４５０、Ｅｍｅｒｓｏｎ ＆ Ｃｕｍｉｎｇ社製２８２、ＢＥＲＧＱＵＩＳＴ社製ＳＡ２０００等の市販の熱伝導性接着剤としてもよい。

ハウジング２１０により、少なくとも部分的に、ダイ２０６及び導電性取着領域２０２を包囲する。ハウジング２１０を、プラスチック等のモールドコンパウンド製とし、熱伝導素子２０２及び／又は層間材２０６の形状に合致させてもよい。ハウジング４１０を、様々な周知の方法、例えばオーバーモールド又は射出成形等で、任意の所望の形状／形に形成してもよい。図示のように、ハウジング２１０を約３．５ｍｍの厚さとし、半導体装置１００の外装ハウジング１１０部分（図１に示す）と同様な形状とする。

層間材２０８を用いることで、導電性取着領域２０２の表面から延在するハウジングの厚みｄを、有利に薄くできる一方、ＩＰＥ（内部部品露出）又はボイドに起因する半導体装置２００への悪影響を依然として回避できる。場合によっては、ハウジング厚みｄを、５０％以上減少させられる。例えば、ハウジング厚みｄを、１．０ｍｍから０．５ｍｍまで減少させてもよい。特に、半導体装置２００は、このようにハウジング厚みを減少させても、耐高電圧試験不良を回避できる。層間材２０８は、耐高電圧試験中に高耐電圧を提供する一方で、熱伝導率が高いため熱伝導も良好な、シールドとして効果的に機能する。

本発明の実施例によっては、層間材２０８をコーティングする、或はスクリーン印刷工程を用いて塗布する。スクリーン印刷技術は、工芸品を製作するためにグラフィックアート分野で広く用いられており、プリント基板を製作する際にも、比較的大型のマスクパターンをプリント基板に転写するのにその使用が認められる。スクリーン印刷技術には、選択的に画像を基板に転写するのに、ステンシルを使用するものがある。一般的に、画像を、所定の材料をステンシルの多孔性（例えば、メッシュ）部分を通して基板に機械的に押付けて転写する一方で、該ステンシルの隣接する無孔部分により該材料が印刷できないようになっている。グラフィックアート作品を製作する際に使用するスクリーン印刷材料として、塗料及び／又はインクが挙げられるが、回路基板製作時にマスクパターンを転写する際に使用する材料としては、マスキング材料が挙げられる。スクリーン印刷で使用するステンシルを、画像をステンシル上にレーザミリングして、又は写真現像工程により、作製することが多いが、該写真現像工程では、画像を未現像ステンシルに写真転写し、次に該ステンシルを現像して、該画像を顕像化する。非現像ステンシルとして、一般的に、無孔材料で被覆したスクリーンが挙げられる。現像時に、無孔材料部分が除去され、写真転写画像の構成で、ステンシルの多孔部分を生成できる、或はステンシルの開口部を生成できる。画像が有効に転写されてステンシルが現像されると、その後該ステンシルを利用して同じ画像を、上述したように、基板に転写する。スクリーン印刷技術及びかかる印刷においてステンシルを使用することは周知のため、これ以上詳細には記述しない。

図４は、スルーホール実装可能な半導体装置２００の内断面を、ステンシル２２０を導電性取着領域２０２の面２０５に付着させて、これを示した側面図である。ステンシル８０６には、ベタ部分２２０（ここでは、無孔部分とも称する）及び多孔部分２２２（或は、スクリーン部分無しの開口部分）を含む。印刷ステップ中、ステンシルのベタ部分２２０により、リードフレーム２０８及び導電性取着領域２０２の選択部分にペーストを印刷しないようにし、多孔部分２２２により、導電性取着領域２０２の選択部分にペーストを印刷可能にする。この印刷ステップ中、ペーストを、例えばペーストをスキージする、或はローラでペーストをローリングさせる等様々な手法で、機械的に押付けてステンシルの多孔部分を通してもよい。実施例によっては、異なる厚さのステンシルを使用して、対応する異なる厚さのペーストを印刷する。即ち、比較的薄いペースト層を、比較的薄いステンシルを用いてスクリーン印刷してもよい。比較的薄いペースト層は、例えば、比較的微細な相互接続用パッドピッチを有する集積回路で用いられる。

図６では、導電性取着領域２０２に塗布した後の層間材２０８を示す。必要に応じて、 層間材２０９を高温で硬化処理を施して、該層間材を硬化してもよい。

次に、図７では、ハウジング２１０が、成形工程等の任意の適当な封止工程で形成されている。

除熱効果を高めた除熱経路を含み、該除熱経路が、１つ又は複数のダイを封止するハウジングの厚みを薄くすることによって、作成される半導体装置について述べた。実装基板の奪熱は、各基板で構成要素の密度が高く、そのため熱流束密度が高くなるという特徴を有する製品設計において望ましい−基板を冷却し、該冷却の結果、通常比較的広い表面積を単一動作温度とするが、該冷却を、半導体装置パッケージ自体を電気的に絶縁することで補完している。半導体装置は、フットプリントを大幅に変更せずに、及び／又は更なる絶縁条件無く、より望ましい温度で運転でき、その結果製品を再設計する必要性を軽減できる。

スルーホール実装可能な半導体装置に関して上述した本発明の態様を、表面実装可能な半導体装置にも適応可能である。図８では、表面実装可能な半導体装置（例えば、チップスケール装置）の内断面の正面図を示すが、該装置には、図８で示した半導体装置のフットプリントに適するように構成した、図３で示したような層間材２０８を含む。

図示したように、ＭＯＳＦＥＴダイ８００には、ゲート８００’’、ソース８００’、及びドレイン８００’’’を含む。第１リードフレーム８２０には、第１端子８２０’及び第２端子８２０’’を有する。第１端子８２０’を、半田８１０を介してソース８００’に接続する。第２リードフレーム８４０にも、第１端子８４０’及び第２端子８４０’’を有する。第１端子８４０’を、銀ペースト８９０を介してゲート８００’’に接続する。電気的に絶縁した導電性層間材２０８を、ドレイン８００’’’にコーティングする、或は半田８５０を介して塗布する。パッケージ材料８８０を用いて、ダイ８００、第１リードフレーム８２０の第１端子８２０’及び第２リードフレーム８４０の第１端子８４０’、銀ペースト８９０、半田８１０、８３０及び８５０、及び層間材２０８を、封止する。

図９は、本発明の態様による図３に示した半導体装置２００、又は図８に示した半導体装置８００等の半導体装置を製造する方法に関するフローチャートである。この方法は、ブロック９００から開始し、ブロック９０２と続き、該ブロック９０２では、半導体ダイを、銅パッド、リードフレーム又は該リードフレームの端子等の導電性取着領域の第１取着部分と電気的に導通するよう配設する。

次に、ブロック９０４では、熱伝導、誘電性層間材を、導電性取着領域の第２取着部分に塗布する。該層間材を、第２取着部分上に、例えばスクリーン印刷工程を用いて、コーティングしてもよい。

ブロック９０８では、プラスチック等の材料から構成してもよいハウジングを、該ハウジングによりダイ、層間材、及び導電性取着領域を、少なくとも部分的に包囲するように設ける。該ハウジングを（例えば、成形によって）取付けるが、半導体装置の外装を該ハウジングによって提供するようにして、これを行う。導電性取着領域から延在するハウジングの厚みを、該層間材及び金属プレートを使用しない場合にボイド等に起因する問題（例えば電気的絶縁破壊）を依然として回避可能な厚みより、薄くしてもよい。

明らかに、ここで記述した本発明の態様以外の形態及び更なる形態を、付記されたクレームの精神及び範囲から逸脱することなく、考案してもよく、また当然のことながら、本発明の態様は、上述した特定の実施例に限定されるものではない。

１００ ブリッジ整流器
１０６、２０６ 半導体ダイ
１１０、２１０ ハウジング
１１２、２１２ リード
１３０ ボイド
２００ 半導体装置
２０２ 導電性取着領域
２０８ 層間材
２２０ ベタ部分
２２２ 多孔部分
８００ ＭＯＳＦＥＴダイ
８１０、８３０、８５０ 半田
８２０ 第１リードフレーム
８４０ 第２リードフレーム
８８０ パッケージ材料
８９０ 銀ペースト

Claims (20)

1. 基板に実装可能な半導体装置であって、該半導体装置には：
   半導体ダイと；
   第１取着面及び第２取着面を有する導電性取着領域であって、前記第１取着面を前記半導体ダイと電気的に導通するよう設ける該導電性取着領域と；
   前記導電性取着領域の前記第２取着面に形成した層間材であって、熱伝導、誘電性材料とする該層間材と；
   前記半導体ダイ及び前記層間材を少なくとも部分的に包囲するハウジングと、
   を備えること、を特徴とする半導体装置。
2. 前記半導体装置は、電力用半導体装置を含むこと、を特徴とする請求項１に記載の半導体装置。
3. 前記電力用半導体装置は、整流器を含むこと、を特徴とする請求項２に記載の半導体装置。
4. 前記整流器は、ブリッジ整流器を含むこと、を特徴とする請求項３に記載の半導体装置。
5. 前記半導体装置は、表面実装可能な装置を含むこと、を特徴とする請求項１に記載の半導体装置。
6. 前記半導体装置は、スルーホール実装可能な装置を含むこと、を特徴とする請求項１に記載の半導体装置。
7. 前記半導体装置は、集積回路を含むこと、を特徴とする請求項１に記載の半導体装置。
8. 前記集積回路は、チップスケールパッケージを含むこと、を特徴とする請求項７に記載の半導体装置。
9. 前記導電性取着領域は、銅パッド、半田ボール、リード、リードフレーム、及びリードフレーム端子を含むこと、を特徴とする請求項８に記載の半導体装置。
10. 前記層間材を、熱伝導性接着剤とすること、を特徴とする請求項１に記載の半導体装置。
11. 前記層間材は、スクリーン印刷層を含むこと、を特徴とする請求項１に記載の半導体装置。
12. 前記ハウジングは、モールドコンパウンドを含むこと、を特徴とする請求項１に記載の半導体装置。
13. 基板に実装可能な半導体装置を製造する方法であって、該方法には：
    半導体ダイを、導電性取着領域の第１取着部分と電気的に導通するよう設けること；
    誘電、熱伝導性層間材を前記導電性取着領域の第２取着部分に塗布すること；
    少なくとも部分的に、前記ダイ及び前記層間材を包囲するハウジングを設けること、
    を含むことを特徴とする方法。
14. 前記ハウジングを、前記半導体装置の外装パッケージを形成するように、成形すること、を更に含むことを特徴とする請求項１３に記載の半導体装置を製造する方法。
15. 前記層間材を熱伝導性とすること、を特徴とする請求項１３に記載の方法。
16. 前記層間材を、スクリーン印刷工程により塗布すること、を特徴とする請求項１３に記載の方法。
17. 前記半導体装置は、表面実装可能な装置を含むこと、を特徴とする請求項１３に記載の方法。
18. 前記半導体装置は、スルーホール実装可能な装置を含むこと、を特徴とする請求項１３に記載の方法。
19. 前記導電性取着領域は、銅パッド、半田ボール、リード、リードフレーム、及びリードフレーム端子の１つを含むこと、を特徴とする請求項１３に記載の方法。
20. 前記半導体装置は、電力用半導体装置を含むこと、を特徴とする請求項１３に記載の方法。

Images