JP2010278253A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2010278253A JP2010278253A JP2009129503A JP2009129503A JP2010278253A JP 2010278253 A JP2010278253 A JP 2010278253A JP 2009129503 A JP2009129503 A JP 2009129503A JP 2009129503 A JP2009129503 A JP 2009129503A JP 2010278253 A JP2010278253 A JP 2010278253A
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity diffusion
- mos transistor
- semiconductor device
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】シリコン基板20素子分離絶縁膜24を形成する工程と、シリコン基板20に低電圧p型MOSトランジスタTRLVP用のLDD領域45を形成する工程と、シリコン基板20に高電圧p型MOSトランジスタTRHVP用のLDD領域55をLDD領域45よりも深く形成するのと同時に、シリコン基板20にバイポーラトランジスタTRBIP用の第1のエミッタ領域46を形成する工程と、各領域45、46、55におけるシリコン基板20の表層に高融点金属シリサイド層70を形成する工程とを有する半導体装置の製造方法による。
【選択図】図24
Description
本実施形態の説明に先立ち、本実施形態の基礎となる予備的事項について説明する。
図9〜図24は、本実施形態に係る半導体装置の製造途中の断面図である。
前記第1の素子形成領域における前記半導体基板に第1のMOSトランジスタ用の第1の不純物拡散領域を形成する工程と、
前記第2の素子形成領域における前記半導体基板に、第2のMOSトランジスタ用の第2の不純物拡散領域を前記第1の不純物拡散領域よりも深く形成するのと同時に、前記第3の素子形成領域における前記半導体基板にバイポーラトランジスタ用の第3の不純物拡散領域を形成する工程と、
前記第1〜第3の不純物拡散領域における前記半導体基板の表層に高融点金属シリサイド層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
前記第2の不純物拡散領域は、前記第2のMOSトランジスタのソース/ドレイン領域又はLDD領域であることを特徴とする付記1に記載の半導体装置の製造方法。
前記第2の不純物拡散領域と前記第3の不純物拡散領域とを同時に形成する工程において、前記ウェルとは反対の導電型の不純物を前記第2の素子形成領域と前記第3の素子形成領域のそれぞれにおける前記半導体基板にイオン注入し、前記前記第2の不純物拡散領域と前記第3の不純物拡散領域とを形成することを特徴とする付記1〜5のいずれかに記載の半導体装置の製造方法。
前記第1の素子形成領域における前記半導体基板に形成され、第1の不純物拡散領域を備えた第1のMOSトランジスタと、
前記第2の素子形成領域における前記半導体基板に形成され、前記第1の不純物拡散領域よりも深い第2の不純物拡散領域を備えた第2のMOSトランジスタと、
前記第3の素子形成領域における前記半導体基板に形成され、前記第2の不純物拡散領域と同一の深さ且つ同一の不純物濃度プロファイルの第3の不純物拡散領域を備えたバイポーラトランジスタと、
前記第1〜第3の不純物形成領域における前記半導体基板の表層に形成された高融点金属シリサイド層と、
を有することを特徴とする半導体装置。
前記第2の不純物拡散領域は、前記第2のMOSトランジスタのソース/ドレイン領域又はLDD領域であることを特徴とする付記8に記載の半導体装置。
Claims (5)
- 半導体基板に、第1〜第3の素子形成領域を画定する素子分離絶縁膜を形成する工程と、
前記第1の素子形成領域における前記半導体基板に第1のMOS(Metal Oxide Semiconductor)トランジスタ用の第1の不純物拡散領域を形成する工程と、
前記第2の素子形成領域における前記半導体基板に、第2のMOSトランジスタ用の第2の不純物拡散領域を前記第1の不純物拡散領域よりも深く形成するのと同時に、前記第3の素子形成領域における前記半導体基板にバイポーラトランジスタ用の第3の不純物拡散領域を形成する工程と、
前記第1〜第3の不純物拡散領域における前記半導体基板の表層に高融点金属シリサイド層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記第1の不純物拡散領域は、前記第1のMOSトランジスタのソース/ドレイン領域又はLDD(Lightly Doped Drain)領域であり、
前記第2の不純物拡散領域は、前記第2のMOSトランジスタのソース/ドレイン領域又はLDD領域であることを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記第3の不純物拡散領域は、前記バイポーラトランジスタのエミッタ領域であることを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。
- 前記第2のMOSトランジスタのゲート長を前記第1のMOSトランジスタのゲート長よりも長くすることを特徴とする請求項1〜4のいずれか1項に記載の半導体装置の製造方法。
- 素子分離絶縁膜により第1〜第3の素子形成領域が画定された半導体基板と、
前記第1の素子形成領域における前記半導体基板に形成され、第1の不純物拡散領域を備えた第1のMOSトランジスタと、
前記第2の素子形成領域における前記半導体基板に形成され、前記第1の不純物拡散領域よりも深い第2の不純物拡散領域を備えた第2のMOSトランジスタと、
前記第3の素子形成領域における前記半導体基板に形成され、前記第2の不純物拡散領域と同一の深さ且つ同一の不純物濃度プロファイルの第3の不純物拡散領域を備えたバイポーラトランジスタと、
前記第1〜第3の不純物形成領域における前記半導体基板の表層に形成された高融点金属シリサイド層と、
を有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009129503A JP5423151B2 (ja) | 2009-05-28 | 2009-05-28 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009129503A JP5423151B2 (ja) | 2009-05-28 | 2009-05-28 | 半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010278253A true JP2010278253A (ja) | 2010-12-09 |
JP5423151B2 JP5423151B2 (ja) | 2014-02-19 |
Family
ID=43424945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009129503A Expired - Fee Related JP5423151B2 (ja) | 2009-05-28 | 2009-05-28 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5423151B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011108971A (ja) * | 2009-11-20 | 2011-06-02 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08227945A (ja) * | 1994-10-17 | 1996-09-03 | Siliconix Inc | BiCDMOSプロセスに基づく集積回路形成方法 |
JPH1032274A (ja) * | 1996-04-12 | 1998-02-03 | Texas Instr Inc <Ti> | Cmosプロセスによるバイポーラートランジスタ作製方法 |
JPH11312746A (ja) * | 1998-03-26 | 1999-11-09 | Texas Instr Inc <Ti> | 合併したバイポ―ラ回路およびcmos回路とその製造法 |
JP2001338929A (ja) * | 2000-05-26 | 2001-12-07 | Sony Corp | 半導体装置およびその製造方法 |
JP2005236084A (ja) * | 2004-02-20 | 2005-09-02 | Toshiba Corp | 縦型バイポーラトランジスタ及びその製造方法 |
JP2008066420A (ja) * | 2006-09-06 | 2008-03-21 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2008166570A (ja) * | 2006-12-28 | 2008-07-17 | Sharp Corp | 半導体装置及びその製造方法 |
-
2009
- 2009-05-28 JP JP2009129503A patent/JP5423151B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08227945A (ja) * | 1994-10-17 | 1996-09-03 | Siliconix Inc | BiCDMOSプロセスに基づく集積回路形成方法 |
JPH1032274A (ja) * | 1996-04-12 | 1998-02-03 | Texas Instr Inc <Ti> | Cmosプロセスによるバイポーラートランジスタ作製方法 |
JPH11312746A (ja) * | 1998-03-26 | 1999-11-09 | Texas Instr Inc <Ti> | 合併したバイポ―ラ回路およびcmos回路とその製造法 |
JP2001338929A (ja) * | 2000-05-26 | 2001-12-07 | Sony Corp | 半導体装置およびその製造方法 |
JP2005236084A (ja) * | 2004-02-20 | 2005-09-02 | Toshiba Corp | 縦型バイポーラトランジスタ及びその製造方法 |
JP2008066420A (ja) * | 2006-09-06 | 2008-03-21 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2008166570A (ja) * | 2006-12-28 | 2008-07-17 | Sharp Corp | 半導体装置及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011108971A (ja) * | 2009-11-20 | 2011-06-02 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5423151B2 (ja) | 2014-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5234886B2 (ja) | 半導体装置の製造方法 | |
JP5420000B2 (ja) | 半導体装置の製造方法 | |
JP5132077B2 (ja) | 半導体装置 | |
JP2006261161A (ja) | 半導体装置の製造方法 | |
US8603918B2 (en) | Semiconductor devices and methods of manufacture thereof | |
JP3431639B2 (ja) | バイポーラ・トランジスタを形成する方法 | |
JP2007095826A (ja) | 半導体装置及びその製造方法 | |
US20120018811A1 (en) | Forming bipolar transistor through fast epi-growth on polysilicon | |
US7790568B2 (en) | Method for fabricating semiconductor device | |
JP2006269551A (ja) | 半導体装置及びその製造方法 | |
US6856000B2 (en) | Reduce 1/f noise in NPN transistors without degrading the properties of PNP transistors in integrated circuit technologies | |
JP5423151B2 (ja) | 半導体装置とその製造方法 | |
JP2006253499A (ja) | 半導体装置およびその製造方法 | |
JP5632254B2 (ja) | 半導体装置及びその製造方法 | |
KR100806790B1 (ko) | 반도체 소자의 제조 방법 | |
KR20090046106A (ko) | 배리드 채널 pmos 제조 방법 및 구조 | |
TWI613708B (zh) | 半導體元件及其製造方法 | |
JPH10340965A (ja) | 半導体装置およびその製造方法 | |
KR100674066B1 (ko) | 반도체 장치의 제조 방법 | |
KR100801733B1 (ko) | 서로 다른 두께의 측벽산화막을 갖는 트랜치 소자분리막형성방법 | |
JP2008235567A (ja) | 半導体装置の製造方法および半導体装置 | |
KR100702097B1 (ko) | 반도체 장치의 제조 방법 | |
US9337180B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
KR100913056B1 (ko) | 반도체 소자의 제조방법 | |
JP3164375B2 (ja) | トランジスタを形成する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130425 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131111 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5423151 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |